JPS6266629A - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JPS6266629A JPS6266629A JP20752585A JP20752585A JPS6266629A JP S6266629 A JPS6266629 A JP S6266629A JP 20752585 A JP20752585 A JP 20752585A JP 20752585 A JP20752585 A JP 20752585A JP S6266629 A JPS6266629 A JP S6266629A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- film
- conductive
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
真空中で導電性基体上に導体薄膜を被着するに先立って
、該薄膜被着装置と真空部を介して連結した容器内にお
いてイオンエツチングを行って該導電性基体の表面に生
成している自然酸化膜を除去した後に、該導電性基体面
に導体薄膜の被着を行うことによって、該導体薄膜と該
導電性基体とのオーミック接続を行う。
、該薄膜被着装置と真空部を介して連結した容器内にお
いてイオンエツチングを行って該導電性基体の表面に生
成している自然酸化膜を除去した後に、該導電性基体面
に導体薄膜の被着を行うことによって、該導体薄膜と該
導電性基体とのオーミック接続を行う。
本発明は導体薄膜の形成方法に係り、特に基体と導体薄
膜との良好なオーミック接続を得るための薄膜形成前処
理方法に関する。
膜との良好なオーミック接続を得るための薄膜形成前処
理方法に関する。
半導体装置の製造工程等において、配線となる導体薄膜
はスパッタリング法や蒸着法によって形成されるが、該
導体薄膜が被着される導電性基体面に多くは自然酸化膜
が形成されているために、該導体薄膜と導電性基体との
接触部が、オーミックに接続されなかったり高抵抗にな
ったりして、半導体装置の性能や製造歩留りが低下する
という問題があり、導電性基体面が損なわれずに上記自
然酸化膜が除去できる薄膜形成の前処理方法が要望され
ている。
はスパッタリング法や蒸着法によって形成されるが、該
導体薄膜が被着される導電性基体面に多くは自然酸化膜
が形成されているために、該導体薄膜と導電性基体との
接触部が、オーミックに接続されなかったり高抵抗にな
ったりして、半導体装置の性能や製造歩留りが低下する
という問題があり、導電性基体面が損なわれずに上記自
然酸化膜が除去できる薄膜形成の前処理方法が要望され
ている。
導電性基体例えばシリコン基板若しくは多結晶シリコン
基体と、配線材料として最も多く用いられるアルミニウ
ム（アルミニウム合金を含む）薄膜のコンタクトをとる
際の自然酸化膜を除去する前処理方法として、従来、弗
酸系の液、例えば弗酸と弗化アンモンの混液等によるウ
ェットエツチング方法、或いはアルゴン・ガスによる逆
スパツタ法が多く用いられていた。
基体と、配線材料として最も多く用いられるアルミニウ
ム（アルミニウム合金を含む）薄膜のコンタクトをとる
際の自然酸化膜を除去する前処理方法として、従来、弗
酸系の液、例えば弗酸と弗化アンモンの混液等によるウ
ェットエツチング方法、或いはアルゴン・ガスによる逆
スパツタ法が多く用いられていた。
然しなから前者においては、前処理に使用した弗酸系の
薬品が除去しきれないでシリコン面に残留し、これによ
ってシリコン面或いは該シリコン面に接触するアルミニ
ウム薄膜の下面が変質されコンタクト不良を生ずるとい
う問題があった。
薬品が除去しきれないでシリコン面に残留し、これによ
ってシリコン面或いは該シリコン面に接触するアルミニ
ウム薄膜の下面が変質されコンタクト不良を生ずるとい
う問題があった。
また後者においては、アルゴン逆スパツタ法が酸化膜と
シリコン層との間のエツチングの選択性を持たないため
に、前処理に際して自然酸化膜と共にシリコン基体もエ
ツチングされ、半導体装置の性能が劣化するという問題
があった。
シリコン層との間のエツチングの選択性を持たないため
に、前処理に際して自然酸化膜と共にシリコン基体もエ
ツチングされ、半導体装置の性能が劣化するという問題
があった。
上記問題点は第１図に示す一実施例の工程断面図のよう
に、導体薄膜（１１）が被着される基体（５）。
に、導体薄膜（１１）が被着される基体（５）。
（６） 、 （７）の表面を、該基体（５） 、 （６
） 、 （７）よりも該基体の酸化膜（１０）に対して
強いエツチング性を有する活性ガスを使用したイオンエ
ツチング手段によりエツチングした後、該エツチング面
（５） 、 （６） 。
） 、 （７）よりも該基体の酸化膜（１０）に対して
強いエツチング性を有する活性ガスを使用したイオンエ
ツチング手段によりエツチングした後、該エツチング面
（５） 、 （６） 。
（７）上に導体薄膜（１１）を被着する本発明による薄
膜形成方法によって解決される。
膜形成方法によって解決される。
即ち本発明は、導体薄膜が被着される導電性基体面を該
基体よりも該基体の酸化膜に対して強いエツチング性を
有する活性ガスを使用したイオンエツチング手段により
処理することにより、該基体面を浸食せずに該基体面に
生成している自然酸化膜のみを選択的に除去し、該エツ
チング面を酸化性雰囲気に曝さずに該エツチング面上に
導体薄膜を被着する薄膜形成方法で、薄膜形成前処理が
ドライ処理なるが故に残留薬品による導電性基体面及び
該基体面に被着する導体薄膜下面の変質は防止され、且
つイオンエツチングの際の活性ガスを選ぶことにより導
電性基体と自然酸化膜間のエツチングの選択比を大きく
とることが出来て基体の損傷は防止される。
基体よりも該基体の酸化膜に対して強いエツチング性を
有する活性ガスを使用したイオンエツチング手段により
処理することにより、該基体面を浸食せずに該基体面に
生成している自然酸化膜のみを選択的に除去し、該エツ
チング面を酸化性雰囲気に曝さずに該エツチング面上に
導体薄膜を被着する薄膜形成方法で、薄膜形成前処理が
ドライ処理なるが故に残留薬品による導電性基体面及び
該基体面に被着する導体薄膜下面の変質は防止され、且
つイオンエツチングの際の活性ガスを選ぶことにより導
電性基体と自然酸化膜間のエツチングの選択比を大きく
とることが出来て基体の損傷は防止される。
かくて導体薄膜と導電性基体間の良好なコンタクトかえ
られ、且つ導電性基体の損傷による特性劣化も防止され
る。
られ、且つ導電性基体の損傷による特性劣化も防止され
る。
以下本発明を図示実施例により、具体的に説明する。
第１図（ａｌ〜（ｄｌは本発明の方法に係る一実施例の
工程断面図で、第２図は同実施例に用いた薄膜形成装置
の模式側断面図である。
工程断面図で、第２図は同実施例に用いた薄膜形成装置
の模式側断面図である。
全図を通じ同一対象物は同一符合で示す。
本発明の方法によりバイポーラ型半導体装置におけるア
ルミニウム配線を形成するに際しては、例えばｐ型シリ
コン基板１面にｎ゛型埋没層２が形成され、その上にｎ
型エピタキシャル層３が積層され、ｎ型エピタキシャル
層３にｐ型素子間分離領域４が形成され、分離されたｎ
型エピタキシャル層３よりなるコレクタ領域にｐ型ベー
ス領域５とｎ゛型コレクタ・コンタクト領域６が形成さ
れ、ｐ型ベース領域５内にｎ゛型エミッタ領域７が形成
され、表面に二酸化シリコン（ＳｉＯ□）絶縁膜８が形
成され、このＳｉｎ、絶縁膜８にベース領域５、コレク
タ・コンタクト領域６、エミッタ領域７をそれぞれ表出
するコンタクト窓９を形成してなる被加工基板Ｓを用意
する。 なおこの被加工基板ＳにおけるＳｉ０ｇ絶縁膜
８のコンタクト窓９内に露出するベース領域５．コレク
タ・コンタクト領域６エミツタ領域７表面には、空気中
等に放置されたことによる自然酸化膜１０が放置条件の
ばらつきにより基板毎に１０〜数１０人程度の範囲の異
なった厚さに形成されている。
ルミニウム配線を形成するに際しては、例えばｐ型シリ
コン基板１面にｎ゛型埋没層２が形成され、その上にｎ
型エピタキシャル層３が積層され、ｎ型エピタキシャル
層３にｐ型素子間分離領域４が形成され、分離されたｎ
型エピタキシャル層３よりなるコレクタ領域にｐ型ベー
ス領域５とｎ゛型コレクタ・コンタクト領域６が形成さ
れ、ｐ型ベース領域５内にｎ゛型エミッタ領域７が形成
され、表面に二酸化シリコン（ＳｉＯ□）絶縁膜８が形
成され、このＳｉｎ、絶縁膜８にベース領域５、コレク
タ・コンタクト領域６、エミッタ領域７をそれぞれ表出
するコンタクト窓９を形成してなる被加工基板Ｓを用意
する。 なおこの被加工基板ＳにおけるＳｉ０ｇ絶縁膜
８のコンタクト窓９内に露出するベース領域５．コレク
タ・コンタクト領域６エミツタ領域７表面には、空気中
等に放置されたことによる自然酸化膜１０が放置条件の
ばらつきにより基板毎に１０〜数１０人程度の範囲の異
なった厚さに形成されている。
そして先ず本発明の方法においては、
第１図（ｂｌに示すように、
上記被加工基板Ｓ面に、フレオン系のガス例えば３弗化
メタン（ＣＨＦ３）ガス中において軽度のりアクティブ
・イオンビームエツチング（ＲＩＢＥ）処理を施し、コ
ンタクト窓９内に露出するベース領域５゜コレクタ・コ
ンタクト領域６、エミッタ領域７面に生成している自然
酸化膜１０を完全に除去し、これらの領域のシリコン面
を表出させる。このＲＩＢｔ！処理において、自然酸化
膜１０のエツチングレートはシリコンに対して１０〜数
１０倍にとることが容易に可能であるので、上記コンタ
クト窓９内に露出するベース領域５．コレクタ・コンタ
クト領域６、エミッタ領域７面が凹部状にエツチングさ
れることはない。またＳｉＯ□絶縁膜８の表面もエツチ
ングされるが、エツチング量が数１０人程度であるので
特に問題はない。
メタン（ＣＨＦ３）ガス中において軽度のりアクティブ
・イオンビームエツチング（ＲＩＢＥ）処理を施し、コ
ンタクト窓９内に露出するベース領域５゜コレクタ・コ
ンタクト領域６、エミッタ領域７面に生成している自然
酸化膜１０を完全に除去し、これらの領域のシリコン面
を表出させる。このＲＩＢｔ！処理において、自然酸化
膜１０のエツチングレートはシリコンに対して１０〜数
１０倍にとることが容易に可能であるので、上記コンタ
クト窓９内に露出するベース領域５．コレクタ・コンタ
クト領域６、エミッタ領域７面が凹部状にエツチングさ
れることはない。またＳｉＯ□絶縁膜８の表面もエツチ
ングされるが、エツチング量が数１０人程度であるので
特に問題はない。
なお上記ＲＩＢＥ処理の条件は例えば、真空度： １０
−’Ｔｏｒｒ、イオン加速電圧：５００〜１ＯＯＯ■、
電流密度： ０．５〜Ｉ Ａ／ｃｍ”程度である。
−’Ｔｏｒｒ、イオン加速電圧：５００〜１ＯＯＯ■、
電流密度： ０．５〜Ｉ Ａ／ｃｍ”程度である。
エツチングガスとして上記以外に、ＣｚＦｂ、 ＣＪｆ
等も用いられる。
等も用いられる。
なお又、上記活性イオンによる自然酸化膜のエツチング
処理には、通常のりアクティブ・イオンエツチング（Ｒ
ＩＥ）処理を用いても良い。
処理には、通常のりアクティブ・イオンエツチング（Ｒ
ＩＥ）処理を用いても良い。
次いで、上記ＲＩＢＢ処理の終わった被加工基板Ｓを酸
化性の雰囲気に曝さないでスパッタ装置内に挿入し、通
常通り１０− ’Ｔｏｒｒ程度の真空中において２００
〜５００■程度の加速電圧によりアルミニウムのスパッ
タ処理を行う。
化性の雰囲気に曝さないでスパッタ装置内に挿入し、通
常通り１０− ’Ｔｏｒｒ程度の真空中において２００
〜５００■程度の加速電圧によりアルミニウムのスパッ
タ処理を行う。
これによって第１図（ｃｌに示すように、上記被加工基
板Ｓ面に厚さ１μｍ程度のアルミニウム薄膜１１を被着
形成する。
板Ｓ面に厚さ１μｍ程度のアルミニウム薄膜１１を被着
形成する。
なお前述したように、コンタクト窓１０内のベース領域
５．コレクタ・コンタクト領域６、エミッタ領域７のシ
リコン面は完全に表出されているので、上記アルミニウ
ム薄膜１１とこれに接触する上記各領域とは良好なオー
ミック接続がなされる。
５．コレクタ・コンタクト領域６、エミッタ領域７のシ
リコン面は完全に表出されているので、上記アルミニウ
ム薄膜１１とこれに接触する上記各領域とは良好なオー
ミック接続がなされる。
次いで第１図（ｄｌに示すように、通常のフォトリソグ
ラフィ手段によりアルミニウム薄膜１１のパターンニン
グをおこなって、上記アルミニウム薄膜よりなる上記の
ように良好なオーミック接続を有するベース配線１１Ｂ
、エミッタ配線１１Ｅ、コレクタ配線１１Ｃを形成する
。
ラフィ手段によりアルミニウム薄膜１１のパターンニン
グをおこなって、上記アルミニウム薄膜よりなる上記の
ように良好なオーミック接続を有するベース配線１１Ｂ
、エミッタ配線１１Ｅ、コレクタ配線１１Ｃを形成する
。
第２図は上記実施例に用いた薄膜形成装置の一例を模式
的に示す側断面図である。
的に示す側断面図である。
該薄膜形成装置は同図に示すように、真空予備室５１ａ
とＲＩＢＥ処理室５２とスパッタ処理室５３と真空予備
室５１ｂとがロードロック５４を介して気密に接続され
なっており、被加工基板Ｓはウェーハカセット５５ａか
ら図示しないハンドリング手段及びベルト等により、上
記装置内を矢印ｍの方向に、外気に触れずに順次タクト
送りされて薄膜形成がなされウェーハカセット５５ｂに
収納される。
とＲＩＢＥ処理室５２とスパッタ処理室５３と真空予備
室５１ｂとがロードロック５４を介して気密に接続され
なっており、被加工基板Ｓはウェーハカセット５５ａか
ら図示しないハンドリング手段及びベルト等により、上
記装置内を矢印ｍの方向に、外気に触れずに順次タクト
送りされて薄膜形成がなされウェーハカセット５５ｂに
収納される。
前処理室５２の上部に設けられているのは、カソードＣ
，アノードＡ、マグネットＭ、グリッドＧよりなるイオ
ンガン５６で、スパッタ室５３の上部に配設されている
のはアルミニウム・ターゲット５７を示している。
，アノードＡ、マグネットＭ、グリッドＧよりなるイオ
ンガン５６で、スパッタ室５３の上部に配設されている
のはアルミニウム・ターゲット５７を示している。
なお、ＩＢはイオンビーム、Ａｔはアルミニウム粒子、
ＥＸば真空排気管、ＧＦはガス流通管を示す。
ＥＸば真空排気管、ＧＦはガス流通管を示す。
ＲＩＢＥ処理及びスパッタ処理の条件は前述の通りであ
る。
る。
以上の実施例においては本発明をシリコン半導体装置に
ついて説明したが、本発明の方法は■−■族或いはＩＩ
−Ｖｌ族化合物を用いる半導体装置の製造に際しても極
めて有効である。
ついて説明したが、本発明の方法は■−■族或いはＩＩ
−Ｖｌ族化合物を用いる半導体装置の製造に際しても極
めて有効である。
以上説明のように本発明の方法によれば、導電性基体面
にダメージを与えず、且つ基体面を変質させる物質を残
留させずに該導電性基体表面の自然酸化膜を除去し、酸
化性雰囲気に触れさせずに該自然酸化膜除去面上に導体
薄膜の形成がなされるので、導体薄膜と導電性基体との
良好なオーミック接続が得られる。
にダメージを与えず、且つ基体面を変質させる物質を残
留させずに該導電性基体表面の自然酸化膜を除去し、酸
化性雰囲気に触れさせずに該自然酸化膜除去面上に導体
薄膜の形成がなされるので、導体薄膜と導電性基体との
良好なオーミック接続が得られる。
従って本発明は半導体装置の性能向上及び製造歩留りの
向上に有効である。
向上に有効である。
第１図（ａｌ〜（ｄｌは本発明の一実施例を示す工程断
面図、 第２図は同実施例に用いた薄膜形成装置の模式側断面図
である。 図において １はｐ型シリコン基板、 ２はｎ゛型埋没層、 ３はｎ型シリコン・エピタキシャル層、４はｐ型素子間
分離領域、 ５はｐ型ベース領域、 ６はｎ９型コレクタ・コンタクト領域、７はｎ０型エミ
フタ領域、 ８ ハＳｉＯｔｗＡ縁膜、 ９はコンタクト窓、 ｌＯは自然酸化膜、 １１はアルミニウム薄膜、 １１Ｂはベース電極、 １１Ｅはエミッタ電極、 １１Ｃはコレクタ電極、 ５１ａ、５１ｂは真空予備室、 ５２はＲＩＢＥ処理室、 ５３はスパッタ処理室、 ５４はロードロック、 ５５ａ、 ５５ｂはウェーハ・カセット、Ｓは被加工基
板、 Ｅには真空排気管、 ＧＦはガス流通管 を示す。 不発明の一実施例の工程吋市図 第１１！１ 弔 Ｚ ｒＡ
面図、 第２図は同実施例に用いた薄膜形成装置の模式側断面図
である。 図において １はｐ型シリコン基板、 ２はｎ゛型埋没層、 ３はｎ型シリコン・エピタキシャル層、４はｐ型素子間
分離領域、 ５はｐ型ベース領域、 ６はｎ９型コレクタ・コンタクト領域、７はｎ０型エミ
フタ領域、 ８ ハＳｉＯｔｗＡ縁膜、 ９はコンタクト窓、 ｌＯは自然酸化膜、 １１はアルミニウム薄膜、 １１Ｂはベース電極、 １１Ｅはエミッタ電極、 １１Ｃはコレクタ電極、 ５１ａ、５１ｂは真空予備室、 ５２はＲＩＢＥ処理室、 ５３はスパッタ処理室、 ５４はロードロック、 ５５ａ、 ５５ｂはウェーハ・カセット、Ｓは被加工基
板、 Ｅには真空排気管、 ＧＦはガス流通管 を示す。 不発明の一実施例の工程吋市図 第１１！１ 弔 Ｚ ｒＡ
Claims (1)
- 【特許請求の範囲】 導体薄膜（１１）が被着される基体（５）、（６）、（
７）の表面を、 該基体（５）、（６）、（７）よりも該基体の酸化膜（
１０）に対して強いエッチング性を有する活性ガスを使
用したイオンエッチング手段によりエッチングした後、 該エッチング面（５）、（６）、（７）上に導体薄膜（
１１）を被着することを特徴とする薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20752585A JPS6266629A (ja) | 1985-09-19 | 1985-09-19 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20752585A JPS6266629A (ja) | 1985-09-19 | 1985-09-19 | 薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6266629A true JPS6266629A (ja) | 1987-03-26 |
Family
ID=16541158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20752585A Pending JPS6266629A (ja) | 1985-09-19 | 1985-09-19 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6266629A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6451620A (en) * | 1987-08-24 | 1989-02-27 | Fujitsu Ltd | Vapor growth method |
| US5637512A (en) * | 1990-11-16 | 1997-06-10 | Seiko Epson Corporation | Method for fabricating a thin film semiconductor device |
| US7401630B2 (en) | 2003-05-20 | 2008-07-22 | Thk Co., Ltd. | Wheelchair, wheel for wheelchair, and method of producing wheel for wheelchair |
-
1985
- 1985-09-19 JP JP20752585A patent/JPS6266629A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6451620A (en) * | 1987-08-24 | 1989-02-27 | Fujitsu Ltd | Vapor growth method |
| US5637512A (en) * | 1990-11-16 | 1997-06-10 | Seiko Epson Corporation | Method for fabricating a thin film semiconductor device |
| US7401630B2 (en) | 2003-05-20 | 2008-07-22 | Thk Co., Ltd. | Wheelchair, wheel for wheelchair, and method of producing wheel for wheelchair |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02290045A (ja) | 非珪素半導体層を絶縁層に形成する方法 | |
| JPH07335674A (ja) | Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法 | |
| JPH0311635A (ja) | 化合物半導体装置の製造方法 | |
| JPS5999776A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6266629A (ja) | 薄膜形成方法 | |
| CN111192821B (zh) | 碳化硅功率器件结终端结构及制造方法、碳化硅功率器件 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH0222818A (ja) | 半導体装置の製造方法 | |
| JPH0313745B2 (ja) | ||
| JPH02119145A (ja) | 金属−酸化物−半導体接合の形成方法 | |
| JPS61154177A (ja) | 半導体装置の製造方法 | |
| CN116913769A (zh) | 半导体器件的制造方法和半导体器件 | |
| JPH0828538B2 (ja) | 超電導薄膜パタンの形成方法 | |
| JPS6294981A (ja) | 半導体装置用電極の形成方法 | |
| JPS61171141A (ja) | 半導体装置およびその製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH02186627A (ja) | 半導体装置の製造方法 | |
| JPH02152228A (ja) | 半導体放射線検出器の製造方法 | |
| JPS628574A (ja) | 化合物半導体装置およびその製造方法 | |
| JPS60160167A (ja) | 半導体装置の製造方法 | |
| JPH0883811A (ja) | 半導体装置の製造方法 | |
| JPH02183541A (ja) | 半導体装置の製造方法 | |
| JPS5852350B2 (ja) | ハンドウタイソウチ ノ セイホウ | |
| JPH04150023A (ja) | 半導体装置の製造方法 | |
| JPH0261142B2 (ja) |