JPS60160167A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法にかがり、とくに絶縁ゲ
ート型電界効果トランジスタの製造方法に関する。

Ｍ２Ｓ重、界効果半導体装置が微細化されるに伴い、ド
レイン領域のブレークダウン電圧の低下及び、ドレイン
領域近傍でのホ、トキャリア発生による特性の劣化が問
題となってきた。この問題を解決する為に考案されたの
がドレイン領域の不純物濃度を低下させた、いわゆるＬ
ｉｇｈｔｌｙ　ＤｏｐｅｄＤｒａｉｎ　（以下Ｉ、、Ｄ
、Ｄ、と約す、）構造である。

第１図に従いり、Ｄ、Ｄ、構造の従来の代表的な製造方
法を説明する。半導体基体ｌの表面にゲート絶縁膜２を
形成し１例えば多結晶シリコンよ〕なるゲート電極３を
形成し、ゲート電極３をマスクとして、例えばイオン注
入法によシネ鈍物イオンを半導体基体内に導入すること
によシソース及びドレイン領域４ａ、４ｂを形成する（
１！１図（ａ）　）。

次いで例えば気相成長によるシリコン酸化膜による被膜
５で表面を覆う（第１図Ｔｂ）　）。

次いで例えばリアクティブイオンエッチ等の異方性のエ
ツチングを施す事により、被膜５０大部分をエツチング
しかつゲート電極３の側面には被膜５の一部分が残存し
、スペーサ領域５ａ、６ｂが形成する０次いで例えばイ
オン注入法によハゲート電極３及びスペーサ領域６ａ、
６ｂをアスクとして、半導体基体１内に、ソース、ドレ
イン領域よシ高濃度の不純物を導入することにより。

接続用拡散領域７ａ、　７ｂｔ−形成するＣＩＩＩ図Ｉ
Ｃ））。

１！１図に示す従来の製造方法によれば、低不純物濃度
のソース、ドレイン領域４ａ、４ｂに接続された高不純
物濃度の接続用拡散領域７　ａ　＊　７　ｂ′ｆｔｂゲ
ート電極３の直下から、スペーサ領域６ｍ、６ｂの巾に
より決足される一定の距離だけ離して、ゲート電極３に
対して自己整合的に形成する事が可能になるが、以下に
示す重大な欠点を有してｂる。

一般に異方性を有するエツチング法においては、材質の
差による工、チングレートの違いは、他の化学的なエツ
チング法に比較して小さく１例えば気相成長によるシリ
コン酸化膜ヲリアクテイブエ、チングする際、熱成長の
シリコン酸化膜のエッチレートは気相成長シリコン酸化
膜の約０７倍。

多結晶シリコンのエッチレートは約０．２倍、単結晶シ
リコンのエッチレートは約０，１５倍である。

従って、８１図に示す如く異方性のエツチングによ）ス
ペーサ領域６ａ、６ｂｔ形成する際に、ゲート電極３及
び、半導体基体１の表面でエツチングを完全に停止する
事は困難で、その表面は工。

チングにさらされる。

半導体基体ｌの表面は、ゲート絶縁膜２でおおわれてい
るが、ゲート絶縁膜は、一般に厚さが約５００λと薄く
、又、材質が気相成長によるシリコン酸化膜とエッチレ
ートが余力変〜らない熱酸化シリコン膜が使用されるた
めに、エツチングのマスクとはなり得ない、エツチング
にさらされ大表面は、金属等によ）汚染されるため、ス
ペーサ領域７ａ、７ｂは電流リーク特性が劣化し、又、
ゲート電極３の抵抗増大又は閾値電圧の変動をひきおこ
す事になる。

不発明は、上記の欠点を除去し、電流リークの少い接続
用拡散領域と、電気的に良好な特性を有するゲート電極
を得る事を目的とする。

不発明の特徴は、半導体基体内に、前記半導体基体の一
主表面に接して、互いに離間されたソース及びドレイン
領域を有し、前記ソース、及びドレイン領域をまたぐ如
く、ゲート絶縁膜を介して。

前記半導体基体と離間され六ゲート電極を有し。

前記ソース、及びドレイン領域に接し、かつ前記ゲート
電極の直下の領域から離間された、ソース。

ドレイン領域よりも不純物濃度の高い、Ｗ！続用拡＆ｔ
ｔＭ袖−☆謙７九１ｔ１ｏ−醤牌払１半道蓚＃爵４制造
するにあたフ、前記ゲート絶縁膜及び、ゲート電極を形
成する工程と１次すで前記ゲート電極をマスクとして前
記半導体基体内に不純物を導入する事によシ前記ソース
及びドレイン領域を形成する工程と１次いで前記ゲート
電極及びソース、ドレイン領域を、第１の被膜で櫃う工
程と１次いで第２の被膜で覆う工程と、次いで＠２の被
膜の一部を異方性の工、チングにより除去し、前記ゲー
ト電極の側面部には、前記第２の被膜の残存物によるス
ペーサ領域を形成し、前記ゲート電極の上表面及び、前
記ソース、ドレイン領域の前期スペーサ領域が残存して
いない“領域には、前記第１の被膜が露出し、残存させ
る工程と、次いで前記ゲート電極と、前記スペーサ領域
とをマスクとして。

前記半導体基体内に不純物を導入して、前記接続用拡散
領域を形成する工程を含む半導体装置の製造方法にある
。ここで前記第１の被膜を多結晶シリコン、前記第２の
被膜ヲシリコン酸化膜とすることができる。

次に本発明の実施例の構成を第２図に示す実施例に従っ
て説明する。シリコン基体１１の表面を酸化して、ゲー
ト絶縁膜１２を形成し１次いで多結晶シリコンよりなる
ゲート電極１３ｔ−形成し。

ゲート電極をマスクとしてイオン注入することによシソ
ース、ドレイン領域１４ａ、１４ｂ　ｔ”形成する。注
入不純物量としては、電気的特性の要求により、例えは
ｉＱ　Ｃｍ　からＩＱ　Ｃｍ　程度の濃度を選択するこ
とができる（第２図（ａｌ　）、ついで表面を、例えば
２０ＯＡの厚さを有する多結晶シリコンよりなる第１の
被膜１５で糧い、続いて約１．５μｍ　の厚さを有する
気相成長シリコン酸化膜による第２の被膜１６で覆う（
第２図（ｂ））。

次いでリアクティブイオンによる異方性エツチングによ
り、第２の被膜１６の大部分をエツチング除去しゲート
電極１３の側面に第２の被膜１６の一部分を残存させ、
スペーサ領域１７ａ、１７ｂ　を形成する。このエツチ
ングの際、スペーサ領域１７ａ。

１７ｂ以外の領域では％第１の被膜１５の表面は無量さ
れ、エツチングにさらされるが、気相成長のシリコン酸
化膜と多結晶シリコン膜とのエツチングレートの比が比
較的大きい為に、第１の被膜１５の表面は約１００Ｎ以
下のエツチングしか受けず、エツチングがゲート電、極
Ｊ３或いはシリコン基体１１の表面に達する事はない、
従ってエツチングによる汚染はゲー）１１極１３及びシ
リコン基体１１に及ばない、続すて、ゲート電極１３及
びスペーサ領域１７ａ、１７ｂ　をアスクとして、イオ
ン注入することにより接続用拡散領域１８ａ、１８ｂを
形成する。この時不純物量としては１例えば。

１０　ａｍ　乃至１０　ｃｍ　を使用する事ができる。

蕗出した第１の被膜１５の表面は最終的にはエツチング
除去するか、或いは酸化処理により絶縁性の物質に変質
する必要がある。

本発明による方法によれば接続用拡散領域の１８ａ。

１８ｂ　表面が汚染の原因となる異方性エツチングにさ
らされない為、電流リーク特性の劣化がない。

又、同様にゲート市、極１３の表面が汚染されない為に
、半導体装置の電気的特性の変動、或いはゲート電極１
３の抵抗値の変動はない。従って不発明によれば、リー
ク特性の改善された接続用拡散領域を有し、電気的特性
の安定な、かつゲート電極の抵抗の低いＬ　、　Ｄ　、
　Ｄ　、構造を有するＭＯ８電界効果半導体装置１−、
製造する事が可能である。

【図面の簡単な説明】 第１図はり、Ｄ、Ｄ、構造を有するＭＵＳ電界効果牛導
体装置の従来の製造方法を示す断面図である。第２図は
本発明によるり、Ｉ）、Ｄ、構造を有するＭＯ８ｉｌ界
効果半導体装置の製造方法を示す断面図である。 尚、図において、１．１１は半導体基体％　２゜１２は
ゲート絶縁膜、３．１３はゲート電極、４ａ、４ｂ、１
４ａ、１４ｂ　はソース、ドレイン領域、５．１６はシ
リコン酸化膜、６　ａ　ｔ　ｓ　ｂ、１７ａ＋１７ｂは
スペーサ領域、７ａ、７ｂ、１８ａ、１８ｂは接続用拡
散領域、１５は多結晶シリコン膜である・ ４ａ　４ｂ ２　／　図

Claims (2)

【特許請求の範囲】
1. （１）　半導体基体の一生面上にゲート絶縁膜及びゲー
   ト電極を形成する工程と、次いで前記ゲート電極をマス
   クとして前記半導体基体内に不純物ｔ−導入する事によ
   り前記ソース及びドレイン領域を形成する工程と、次い
   で前記ゲート電極及・びソース、ドレイン領域を、第１
   の被膜で覆う工程と、次いで該第１の被膜を第２の被膜
   で覆う工程と、次いで該第２の被膜の一部を異方性のエ
   ツチングによシ除去し、前記ゲート電極の側面部には、
   前記第２の被膜の残存物によるスペーサ領域を形成し、
   前記ゲート電極の上表面及び、前記ソース、ドレイン領
   域の前期スペーサ領域が残存していない領域には、前記
   ｇｉの被膜が露出し、残存させる工程と１次いで前記ゲ
   ート電極と、前記スペーサ領域とをマスクとして、前記
   半導体基体内に不純物を導入して接続用拡散領域を形成
   する工程とを含む事を特徴とする半導体装置の製造方法
   。
2. （２）前記第１の被−を多結晶シリコン、前記第２の被
   膜をシリコン酸化膜とすることを特徴とする特許請求の
   範囲第（１）項記載の半導体装置の製造方法。