JPH03145137A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関し、特にＬｉｇｈ
ｔｌｙ　Ｄｏｏｐｅｄ　Ｄｒａｉｎ　（以下ＬＤＤと称
す）構造の絶縁ゲート（ＭＯＳ）電界効果半導体装置の
製造方法に関するものである。

〔従来の技術〕

第３図（ａ）〜（ｆ）は従来の半導体装置の製造工程を
示す断面図である０図において、ｌはｐ型シリコン基板
、２はフィールド酸化膜、３はゲート電極、４はゲート
絶縁膜、５は絶縁膜、６．６ａは多結晶シリコンフィル
ム、７．７ａは熱酸化膜、８ａはｎ−型ソース領域、８
ｂはｎ０型ソース領域、９ａはｎ′″型ドトドレイン領
域ｂはｎゝ型ドレイン領域、１０はＣＶＤ酸化膜、１１
ａ、１１ｂはコンタクトホール、１２はアルミ配線層で
ある。

次に製造方法について説明する。

ｐ型シリコン基板１の主面上に選択的にフィールド酸化
膜２を形成した後、フィールド酸化ＩＩ２に囲まれた領
域にゲート酸化膜となるべき酸化膜を堆積し、その上に
ゲートｔ８ｉとなるべき多結晶シリコンを堆積し、パタ
ーニングによりゲート電極３を形成する０次にゲート電
極３をマスクとして余分な酸化膜を除去し、ゲート絶縁
膜４を形成する。そしてゲート電極３とゲート絶縁膜４
をマスクとして比較的低濃度（１０”〜１０　”ｃｎ＋
−３）の砒素またはリンをイオン注入する（第３図（ａ
））。

次に厚さ４００人の絶縁ＪＩＩ５をゲート電極３と基板
１の表面に形成し、その上に基板全体を覆うように多結
晶シリコンフィルム６を０．５μｍの厚さで形成する。

この多結晶シリコンフィルム６の厚みはソース・ドレイ
ンｎ−９５域８ａ、９ａの幅を決定する重要な因子であ
る。多結晶シリコンフィルム６はゲート電極３の形に対
して良いステップカバレッジを持つので事実上垂直な壁
が得られる０次に熱酸化膜７を多結晶シリコンフィルム
６の上に５００人の厚みで形成する。この酸化膜７もま
たソース・ドレインｎ−領域８ａ、９ａの幅を決定する
重要な因子である（第３図０）））。

次に熱酸化膜７を、ゲート電極３の形に対応する多結晶
シリコンフィルム６の側壁上にのみ残るように、異方性
エツチングにより除去する（第３図（Ｃ））。

次に熱酸化膜の残部７ａをマスクにして多結晶シリコン
フィルム６を異方性エツチングし、ゲート電極３の側壁
上にのみ残るようにする。この時熱酸化膜７ａは多結晶
シリコンフィルム６のサイドエツチングを防ぐので、多
結晶シリコンフィルムの残部６ａの幅は実際には多結晶
シリコンフィルム６の膜厚とほぼ同じになる。ゲート電
極３と多結晶シリコンフィルム６ａをマスクとして今度
は比較的高濃度（１０”〜１０　”ｃｍ−’）の砒素あ
るいはリンをイオン注入する（第３図（ｄ））。

次に多結晶シリコンフィルム６ａをフロン系ガス、ハロ
ゲン系ガス、あるいはアルカリ液（例えば、ＫＯＨ）で
等方性エツチングにより除去する。

この時、熱酸化膜７ａもリフトオフされる。その後、２
度のイオン注入によって生じた層に熱処理を施して活性
化させる。すなわちｎ−型ソース領域８ａと、隣接する
ｎ゛型ソース領域９ｂ、ｎ−型ドレイン領域９ａと、隣
接するｎ°型トドレイン領域９ｂ形成する。（第３図（
ｅ））。

最後にＣＶＤ酸化膜１０を基板全面に堆積し、コンタク
トホールｉｌａ、１１ｂを開孔し、全面にアルξを堆積
後、例えばフォトレジストを用いてアルミ配線層１２を
形成する０以上のようにしてＬＤＤ構造を持つＭＯ３半
導体装置が完成する（第３図（ｆ））。

〔発明が解決しようとする課題〕

従来の半導体装置の製造方法、では、ＬＤＤ構造を得る
ためのイオン注入用マスクとしてゲート側壁部に形成さ
れた多結晶シリコンフィルムを除去してしまうために、
素子完成時には、ゲート側壁部は絶縁膜のみで形成され
ている。このためＭＯ３ＦＥＴ動作中にホットキャリア
がドレイン側のゲート側壁の絶縁膜に注入され、これに
より低濃度ｎ型（ｎ−型）領域が空乏化し、このｎ−型
領域の抵抗が上昇し、ＭＯＳＦＥＴのトランスコンダク
タンスが劣化するという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、ホットキャリアがゲート側壁部に注入されて
もトランスコンダクタンスの低下のない半導体装置の製
造方法、さらには、トランスコンダクタンスの低下がな
いとともに電流駆動能力にも優れた半導体装置の製造方
法を提供することを目的とする。

〔課題を解決するための手段〕

第１の発明に係る半導体装置の製造方法は、第１導電型
半導体基板上に第１の絶縁膜及び第１の導電層からなる
ゲート電極を形成する工程、このゲート電極をマスクと
して基板内に第２導電型の低濃度不純物ドープ領域を形
成する工程、ゲート電極及び不純物ドープ領域上に第２
の絶縁膜を形成する工程と、全面に第２の導電層を形成
し異方性エツチングにより第２の導電層をゲート電極側
壁にのみ残して他の部分は除去する工程、ゲート電極及
び上記第２の導電層をマスクとして基板内に第２導電型
の高濃度不純物ドープ領域を形成する工程、第２の導電
層の一部を選択的に除去する工程、全面に第３の絶縁膜
を形成し該絶縁膜を貫通し不純物ドープ領域と第２の導
電層を共通とするコンタクトホールを開孔する工程、全
面に金属膜を形成しパターンニングによってソース・ド
レイン配線を形成する工程とを含むものである。

また、第２の発明に係る半導体装置の製造方法によれば
、上記第１の発明の第２の導電層の一部を選択的に除去
する工程において、該領域をソース領域及びドレイン領
域以外としたものである。

また、さらに第３の発明に係る半導体装置の製造方法に
よれば、上記第１の発明の第２の導電層の一部を選択的
に除去する工程において該領域をドレイン領域以外とし
、かつ、上記半導体基板内に第２導電型の高濃度不純物
ドープ領域を形成する工程をこの第２の導電層の一部を
除去する工程の後に行なうようにしたものである。

〔作用〕

第１及び第２の発明によれば、ＬＤＤ構造を得るための
イオン注入用マスクの一部であるゲート電極側壁の部材
に多結晶シリコンあるいは高融点金属またはそのシリサ
イド等を用い、さらにこれをゲート電極両側壁部に残す
ようにしたので、ＭＯＳＦＥＴの動作中にホットキャリ
アの注入が生じた場合には、これをドレイン電極から引
き抜くことができる。

また、第１及び第３の発明によれば、上記の多結晶シリ
コンあるいは高融点金属またはそのシリサイド等のゲー
ト電極側壁部材をドレイン側のゲート側壁部にのみ形成
し、ＬＤＤ構造において、ソース側には低濃度不純物ド
ープ領域を形成することなく高濃度不純物ドープ領域の
みを形成するようにしたので、動作中のホットキャリア
の注入をドレイン電極から引き抜くことができるととも
に、さらに、ゲート電圧の低下にともなう電流駆動能力
の低化を防止できる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図（ａ）、　（ｂ）、　（Ｃ）、　（ｄ）、　（ｆ
）はこの発明の第１の実施例による半導体装置の製造工
程を示す断面図であり、第１図（ｅ）は第１図（ｄ）の
装置を上から見た平面図である０図において、第３図と
同一符号は同一部分を示し、１３ａはフォトレジストで
ある。

次に製造方法について説明する。

ｐ型シリコン１＆板１の主面上に選択的にフィールド酸
化膜２を形成した後、フィールド酸化膜に囲まれた領域
にゲート絶縁膜となるべき酸化膜を形成し、その上にゲ
ート電極となるべき多結晶シリコンを堆積し、パターン
ニングによりゲート電極３を形成する。ゲート電極３を
マスクにして余分な酸化膜を除去し、ゲート酸化Ｍ４４
を形成する。

そしてゲート電極３とゲート絶縁膜４をマスクにして比
較的低濃度（１０”〜１０ＩＩＩｃ１！Ｉ）の砒素また
はリンをイオン注入する（第１図（ａ））。

次に厚さ４００人のｔＩＡ縁膜５をゲート電極３と基板
ｌの表面に形成し、その上に基板全体を覆うように多結
晶シリコンフィルム６を００５μｍの厚さで形成する。

この多結晶シリコンフィルム６の厚みは後に形成するソ
ース・ドレインｎ−領域８ａ、９ａの幅を決定する重要
な因子である。多結晶シリコンフィルム６はゲート電極
３の形に対して良いステップカバレッジを持つので事実
上垂直な壁が得られる（第１図（ｂ））。

次に多結晶シリコンフィルム６を、ゲートを極３の側壁
上にのみ残るように異方性エツチングで除去する。ゲー
ト電極３と多結晶シリコンフィルムの残部６ａをマスク
として今度は比較的高濃度（１０”〜１０　”ｃｍ−３
）の砒素あるいはリンをイオン注入する０次にソース・
ドレインの短絡防止のためにフォトレジスト１３をマス
クとして、ソース・ドレイン領域上を除くフィールド酸
化膜２上のゲート電極側壁上の多結晶シリコンフィルム
６ａ（第１図（ｅ）斜線部）をフロン系ガス、ハロゲン
系ガスあるいはアルカリ液（例えば、ＫＯＨ）で等方性
エツチングにより除去する。

その後、２度のイオン注入によって生じた層に熱処理を
施して活性化し、ｎ−型ソース領域８ａとｎ０型ソース
領域３ｂ、ｎ−型ドレイン領域９ａとｎ゛型ドレイン領
域９ｂを形成する０次に基板全面にＣＶＤ酸化膜１０を
堆積し、ゲート側壁部の多結晶シリコンフィルム６ａと
ｎ０型ソース領域８ｂ及びｎ２型ドレイン領域９ｂを共
通とするコンタクトホールｌｌａ、）ｌｂを開孔し、そ
の上にアルξを堆積し、フォトレジストを用いてアルミ
配線層１２を形成する（第１図（ｆ））、このようにし
てＬＤＤ構造を持つＭＯ３型半導体装置が完成する。

このように本実施例では、ＬＤＤ構造を得るためのイオ
ン注入用マスクとしてゲート電極３の側壁に形成された
多結晶シリコンフィルム６ａをソース・ドレイン領域上
に残すようにしたので、ＭＯ３ＦＥＴ動作中にホットキ
ャリアがドレイン側のゲート側壁部に注入されても、ド
レイン電極から引き抜くことができるので、ｎ−型領域
の抵抗が上昇することがなく、トランスコンダクタンス
の劣化を防ぐことができる。

しかしながら、上記第１の実施例では、ソース領域・ド
レイン領域の両方にｎ−型領域を形成している為に、ソ
ース側にｎ−の抵抗が挿入され、実効的なゲート電圧が
低下し、電流駆動能力が低下する恐れがあるという問題
があった。そこで、このような問題点をさらに解消した
第２の実施例を以下に示す。

即ち、第２図（ａ）、　（ｂ）、　（ｃ）、　（ｄ）、
　（ｆ）はこの発明の第２の実施例による半導体装置の
製造工程を示す断面図であり、第２図（ｅ）は第２図（
ｄ）の装置を上から見た平面図である０図において、第
１図と同一符号は同一部分を示し、１３ｂはフォトレジ
ストである。

以下、その製造方法について説明する。

第２図（ｂ）までは、上記第１の実施例の第１図（ロ）
までと同じである。以下、多結晶シリコンフィルム６を
ゲート電極３の側壁上にのみ残るように異方性エツチン
グで除去する（第２図（Ｃ））。

次にソース・ドレインの短絡防止及びソース側の側壁を
除去するために、フォトレジスト１３ｂをマスクとし、
ドレイン領域上を除く多結晶シリコンフィルム６ａ（第
２図（ｅ）斜線部）をフロン系ガス、ハロゲン系ガスあ
るいはアルカリ液（例えばＫＯ）ｌ）で等方性エツチン
グにより除去する。

次にゲート電極３と多結晶シリコンフィルムの残部６ａ
をマスクとして今度は比較的高濃度（１０１〜１０　”
ｃｍ−３）の砒素あるいはリンをイオン注入する。その
後、２度のイオン注入によって生じた層に熱処理を施し
て活性化し、ｎ°型ソース領域８ｂ、ｎ−型ドレイン領
域９ａとｎゝ型ドレイン領域９ｂを形成する０次に基板
全面にＣＶＤ酸化膜１０を堆積し、ゲート側壁部の多結
晶シリコンフィ・ルム６ａとｎ“型ドレイン領域９ａを
共通するコンタクトホール１１ｂでｎゝ　ドレイン領域
へのコンタクトホールｌｌａを開孔し、その上にアルξ
を堆積してフォトレジストを用いて、アルミ配線層１２
を形成する（第２図（ｆ））。

このような本実施例によれば、多結晶シリコンフィルム
をゲート側壁のドレイン側にのみ設け、ゲート電極３と
この多結晶シリコンフィルム６ａをマスクとして高濃度
イオン注入し、ソース側にはｎ１型領域８ｂのみを形成
するとともに、ドレイン側にはｎ−型領域９ａとｎ０型
領域９ｂを形成するようにしたので、ＭＯ３ＦＥＴ動作
中にホットキャリアがドレイン側のゲート側壁部に注入
されても、これを多結晶シリコンフィルム６ａによりド
レイン電極から引き抜くことができ、上記第１の実施例
と同様にｎ−型領域の抵抗が上昇することかなく、トラ
ンスコンダクタンスの劣化を防ぐことができるとともに
、さらには、上記第１の実施例において、ｎ−型ソース
領域８ａであった領域をｎ゛型領領域形成したので、ソ
ース側にｎ−の抵抗が挿入される恐れがなくなり、電流
駆動能力の低下を防止することも可能となる。

なお上記の第１及び第２の実施例では、ゲート側壁部に
残す部材６ａ及びゲート電極３に多結晶シリコンを用い
たが、高融点金属やそのシリサイドである導電体層等を
用いてもよい。

〔発明の効果〕

以上のようにこの発明によれば、ＬＤＤ構造形成のため
のイオン注入用マスクであるゲート電極側壁の多結晶シ
リコンフィルムをゲート電極両側壁部に残すようにした
ので、ＭＯＳＦＥＴの動作中にホットキャリアの注入が
生じた場合にこれをドレイン電極から引き抜くことがで
き、トランスコンダクタンスの劣化を防止することがで
きる効果がある。

また、さらにこの発明によれば、上記の多結晶シリコン
フィルムをドレイン側のゲート側壁部に形成するととも
にＬＤＤ構造においてソース側には高濃度不純物ドープ
領域のみを形成するようにしたので、動作中のホットキ
ャリアの注入によるトランスコンダクタンスの劣化を防
止できるとともに、ゲート電圧の低下にともなう電流駆
動能力の低下を防止できる効果がある。

【図面の簡単な説明】

第１図（ａ）、（ロ）、　（Ｃ）、　（ｄ）、　（ｆ）
は本発明の第１の実施例による半導体装置の製造方法を
示す断面図、第１図（ｅ）は第１図（ｄ）の装置を上か
ら見た平面図、第２図（ａ）、（ハ）、（Ｃ）、（ハ）
、（ｆ）は本発明の第２の実施例による半導体装置の製
造方法を示す断面図、第２図（ｅ）は第２図（ｄ）の装
置を上から見た平面図、第３図（ａ）〜（ｆ）は従来の
半導体装置の製造方法を示す断面図である。 図において、１はｐ型シリコン基板、２はフィールド酸
化膜、３はゲート電極、４はゲートＩ！！縁膜、５は熱
酸化膜、６，６ａは多結晶シリコンフィルム、７，７ａ
は熱酸化膜、８ａはｎ−型ソース領域、８ｂはｎ１型ソ
ース領域、９ａはｎ゛型ドレインＮ域、９ｂはｎ“型ド
レイン領域、１０はＣＶＤ酸化膜、ｌｌａ、ｌｌｂはコ
ンタクトホール（シェアドコンタクト）、１２はアルミ
配線、１３ａ、１３ｂはフォトレジストである。 なお図中同一符号は同−又は相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）第１導電型半導体基板上に、第１の絶縁膜及び第
   １の導電層からなるゲート電極を形成する工程と、 該ゲート電極をマスクとして、上記半導体基板内に第２
   導電型の低濃度不純物ドープ領域を形成する工程と、 上記ゲート電極及び上記不純物ドープ領域上に第２の絶
   縁膜を形成する工程と、 全面に第２の導電層を形成し、異方性エッチングにより
   、該第２の導電層を上記ゲート電極側壁にのみ残して他
   の部分は除去する工程と、 上記ゲート電極及び上記第２の導電層をマスクとして、
   上記半導体基板内に第２導電型の高濃度不純物ドープ領
   域を形成する工程と、 上記第２の導電層の一部を選択的に除去する工程と、 全面に第３の絶縁膜を形成し、該絶縁膜を貫通し上記不
   純物ドープ領域と上記第２の導電層を共通とするコンタ
   クトホールを開孔する工程と、全面に金属膜を形成し、
   パターンニングによってソース・ドレイン配線を形成す
   る工程とからなることを特徴とする半導体装置の製造方
   法。
2. （２）上記請求項１記載の半導体装置の製造方法におい
   て、第２の導電層の一部を選択的に除去する領域はソー
   ス領域及びドレイン領域以外であることを特徴とする半
   導体装置の製造方法。
3. （３）上記請求項１記載の半導体装置の製造方法におい
   て、第２の導電層の一部を選択的に除去する領域はドレ
   イン領域以外であり、また上記半導体基板内に第２導電
   型の高濃度不純物ドープ領域を形成する工程を上記第２
   の導電層の一部を除去する工程の後に行なうことを特徴
   とする半導体装置の製造方法。