JPH0311635A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH0311635A JPH0311635A JP14407089A JP14407089A JPH0311635A JP H0311635 A JPH0311635 A JP H0311635A JP 14407089 A JP14407089 A JP 14407089A JP 14407089 A JP14407089 A JP 14407089A JP H0311635 A JPH0311635 A JP H0311635A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- temperature
- substrate
- film
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 150000001875 compounds Chemical class 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000203 mixture Substances 0.000 claims abstract description 8
- 230000007547 defect Effects 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 4
- 230000002269 spontaneous effect Effects 0.000 abstract 2
- 239000012212 insulator Substances 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 14
- 238000000151 deposition Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 9
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000010407 anodic oxide Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910001215 Te alloy Inorganic materials 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、例えばＩ ｎＳｂ等の化合物半導体の基板上
に絶縁膜を有するＭ Ｉ Ｓ （Ｍｅｔａｌ −Ｉ ｎ
５ｕｌａｔｏｒ−３ｅｍ１ｃｏｎｄｕＣ’ｔｏｒ）構造
等の化合物半導体装置の製造方法に関するものである。
に絶縁膜を有するＭ Ｉ Ｓ （Ｍｅｔａｌ −Ｉ ｎ
５ｕｌａｔｏｒ−３ｅｍ１ｃｏｎｄｕＣ’ｔｏｒ）構造
等の化合物半導体装置の製造方法に関するものである。
（従来の技術）
従来のＩ ｎＳｂ基板を用いたＭＩＳ型素子の絶縁膜構
造としては、例えば第７図に示すようなものがある（特
開昭５３−１１４６７４号公報）。
造としては、例えば第７図に示すようなものがある（特
開昭５３−１１４６７４号公報）。
Ｉ ｎＳｂ基板１１上に、まず陽極酸化法を用いてＩｎ
Ｓｂを室温において直接酸化することにより陽極酸化膜
１２が形成され、次いでその上にＣＶＤ法により５ｉ０
２の絶縁膜１３が堆積されて２層絶縁膜構造となってい
る。しかし、陽極酸化法では電解液から酸化膜１２に不
純物が混入するおそれがあり、また２層絶縁膜の形成に
陽極酸化法とＣＶＤ法の２つの異なる工程が入るため、
陽極酸化膜／５ｉ０２等の界面に、さらに不純物の混入
や膜の欠陥が入り易い。このため、このような２層絶縁
膜で構成したＭＩＳ型素子は、Ｃ−■特性にヒステリシ
スが大きく生じたり、界面準位密度が〜１０” ｃｍ−
２ｅＶ−１と比較的高くナリ、ＭＩＳ型素子のゲート印
加電圧が高く、また電気的に不安定で経時変化が生じる
。
Ｓｂを室温において直接酸化することにより陽極酸化膜
１２が形成され、次いでその上にＣＶＤ法により５ｉ０
２の絶縁膜１３が堆積されて２層絶縁膜構造となってい
る。しかし、陽極酸化法では電解液から酸化膜１２に不
純物が混入するおそれがあり、また２層絶縁膜の形成に
陽極酸化法とＣＶＤ法の２つの異なる工程が入るため、
陽極酸化膜／５ｉ０２等の界面に、さらに不純物の混入
や膜の欠陥が入り易い。このため、このような２層絶縁
膜で構成したＭＩＳ型素子は、Ｃ−■特性にヒステリシ
スが大きく生じたり、界面準位密度が〜１０” ｃｍ−
２ｅＶ−１と比較的高くナリ、ＭＩＳ型素子のゲート印
加電圧が高く、また電気的に不安定で経時変化が生じる
。
一方、陽極酸化法を用いずに、Ｉ ｎＳｂ基板上にＣＶ
Ｄ法により５ｉ０２等を直接堆積しようとすると、通常
のＣＶＤ法による絶縁膜形成温度（約２００℃）では、
化合物半導体表面のごく薄い自然酸化膜が絶縁膜堆積時
に変質し絶縁膜／半導体界面に欠陥や乱れが生じる。ま
た、絶縁膜がポーラスとなり、充分な絶縁抵抗が得られ
なかったり、さらには電気的に不安定で経時変化が生じ
る。
Ｄ法により５ｉ０２等を直接堆積しようとすると、通常
のＣＶＤ法による絶縁膜形成温度（約２００℃）では、
化合物半導体表面のごく薄い自然酸化膜が絶縁膜堆積時
に変質し絶縁膜／半導体界面に欠陥や乱れが生じる。ま
た、絶縁膜がポーラスとなり、充分な絶縁抵抗が得られ
なかったり、さらには電気的に不安定で経時変化が生じ
る。
（発明が解決しようとする課題）
従来の陽極酸化法とＣＶＤ法の２つの異なる工程を用い
るようにしたものでは、２層絶縁膜の界面に不純物の混
入や膜の欠陥が入り易い。このため界面準位密度が比較
的高くなり、この２層絶縁膜を用いて構成したＭＩＳ型
素子は電気的に不安定で経時変化が生じるという問題が
あった。
るようにしたものでは、２層絶縁膜の界面に不純物の混
入や膜の欠陥が入り易い。このため界面準位密度が比較
的高くなり、この２層絶縁膜を用いて構成したＭＩＳ型
素子は電気的に不安定で経時変化が生じるという問題が
あった。
また、陽極酸化法を用いずに、絶縁膜形成温度が約２０
０℃程度の通常のＣＶＤ法のみを用０るようにしたもの
では、絶縁膜と半導体の界面に欠陥や乱れが生じて膜の
特性が劣化し、この絶縁膜を用いて構成したＭＩＳ型素
子には、上記と同様の問題があった。
０℃程度の通常のＣＶＤ法のみを用０るようにしたもの
では、絶縁膜と半導体の界面に欠陥や乱れが生じて膜の
特性が劣化し、この絶縁膜を用いて構成したＭＩＳ型素
子には、上記と同様の問題があった。
本発明は、上記の欠点を解決するようにしたもので、本
発明の目的は、同一組成の２層絶縁膜を用いて、界面特
性を劣化させず、電気的特性か良好で、かつ経時変化の
ない、安定なＭＩＳ型素子等を製造することのできる化
合物半導体装置の製造方法を提供することを目的とする
。
発明の目的は、同一組成の２層絶縁膜を用いて、界面特
性を劣化させず、電気的特性か良好で、かつ経時変化の
ない、安定なＭＩＳ型素子等を製造することのできる化
合物半導体装置の製造方法を提供することを目的とする
。
［発明の構成］
（課題を解決するための手段）
本発明は、上記課題を解決するために、化合物半導体基
板の表面に１． Ｏ０℃未満の基板温度で第１の絶縁膜
を形成し、次いでこれを１００℃以上の温度で熱処理し
た後、前記第１の絶縁膜」二に当該第１の絶縁膜と同一
組成の第２の絶縁膜を１００℃以上の基板温度で形成す
ることを要旨とする。
板の表面に１． Ｏ０℃未満の基板温度で第１の絶縁膜
を形成し、次いでこれを１００℃以上の温度で熱処理し
た後、前記第１の絶縁膜」二に当該第１の絶縁膜と同一
組成の第２の絶縁膜を１００℃以上の基板温度で形成す
ることを要旨とする。
（作用）
化合物半導体基板を清浄化した後、化合物半導体基板表
面のごく薄い自然酸化膜を乱すことなく１００℃未満の
低温で第１の絶縁膜を形成する。
面のごく薄い自然酸化膜を乱すことなく１００℃未満の
低温で第１の絶縁膜を形成する。
１００℃未満の低温での絶縁膜形成法としては、マイク
ロ波プラズマＣＶＤ法等を用いる。次に、１００℃未満
の低温で第１の絶縁膜を形成しても、避は得ない自然酸
化膜に発生ずる欠陥を１００℃以上の温度で熱処理する
ことにより回復さ艮る。
ロ波プラズマＣＶＤ法等を用いる。次に、１００℃未満
の低温で第１の絶縁膜を形成しても、避は得ない自然酸
化膜に発生ずる欠陥を１００℃以上の温度で熱処理する
ことにより回復さ艮る。
熱処理は、第］の絶縁膜形成時の容器内で外気にさらさ
ずに引続いて行うことが望ましい。また、この熱処理で
、同時に第１の絶縁膜を低温で形成したために発生する
絶縁膜の不完全性を改善する。
ずに引続いて行うことが望ましい。また、この熱処理で
、同時に第１の絶縁膜を低温で形成したために発生する
絶縁膜の不完全性を改善する。
次いで、第１の絶縁膜上に、この第１の絶縁膜と同一組
成の第２の絶縁膜を成膜時の温度を１００℃以上に上げ
て緻密に形成する。この緻密な第２の絶縁膜により、半
導体界面への外部からの影響が阻止される。絶縁膜は、
２層膜構造であるが、同一組成であり、外気にさらすこ
となく連続して成膜することかできるため、この点でも
絶縁膜同士の界面に汚染が生じることがない。これによ
り界面特性が良好な絶縁膜が形成され、電気的特性が良
好で、かつ経時変化のない安定なＭＩＳ型素子等を製造
することが可能となる。
成の第２の絶縁膜を成膜時の温度を１００℃以上に上げ
て緻密に形成する。この緻密な第２の絶縁膜により、半
導体界面への外部からの影響が阻止される。絶縁膜は、
２層膜構造であるが、同一組成であり、外気にさらすこ
となく連続して成膜することかできるため、この点でも
絶縁膜同士の界面に汚染が生じることがない。これによ
り界面特性が良好な絶縁膜が形成され、電気的特性が良
好で、かつ経時変化のない安定なＭＩＳ型素子等を製造
することが可能となる。
（実施例）
以下、本発明の実施例を図面を参照して説明する。
この実施例はＩｎＳｂ基板上に電子サイクロトロン共鳴
（ＥＣＲ）イオン源を有するマイクロ波プラズマＣＶＤ
法（μ−ＰＣＶＤ）によりＳｉＯ２、’５ｉＯ）（から
なる第１、第２の絶縁膜を堆積する場合について説明し
である。
（ＥＣＲ）イオン源を有するマイクロ波プラズマＣＶＤ
法（μ−ＰＣＶＤ）によりＳｉＯ２、’５ｉＯ）（から
なる第１、第２の絶縁膜を堆積する場合について説明し
である。
まず第１図に示すようなＩｎＳｂ基板１の表面を鏡面研
磨し、その表面の加工変質層を例えば乳酸：硝酸＝５：
１のエツチング液を用いて３０℃で３分間エツチングし
て取除き、純水で充分に洗浄する。このあと乾燥Ｎ２で
乾燥させる。このような前処理後、ＩｎＳｂ基板１をマ
イクロ波プラズマＣＶＤ装置のチャンバーに入れ、プラ
ズマの発生出力を１−００ Ｗ程度の低い状態に保ち、
基板温度５０℃以下の低温で第１−の絶縁膜２としてＳ
ｉ ０２ 膜を５００人堆積させる。第１の絶縁膜２
堆積時の基板温度が１００℃を越えると、自然酸化膜の
変質により界面に欠陥や乱れが生じて後述するようにＭ
ＩＳ型素子としたときのＣ−■特性にヒステリシスが生
じるので、実際の堆積時基板温度としては、このように
１００℃未満の５０℃程度とする。
磨し、その表面の加工変質層を例えば乳酸：硝酸＝５：
１のエツチング液を用いて３０℃で３分間エツチングし
て取除き、純水で充分に洗浄する。このあと乾燥Ｎ２で
乾燥させる。このような前処理後、ＩｎＳｂ基板１をマ
イクロ波プラズマＣＶＤ装置のチャンバーに入れ、プラ
ズマの発生出力を１−００ Ｗ程度の低い状態に保ち、
基板温度５０℃以下の低温で第１−の絶縁膜２としてＳ
ｉ ０２ 膜を５００人堆積させる。第１の絶縁膜２
堆積時の基板温度が１００℃を越えると、自然酸化膜の
変質により界面に欠陥や乱れが生じて後述するようにＭ
ＩＳ型素子としたときのＣ−■特性にヒステリシスが生
じるので、実際の堆積時基板温度としては、このように
１００℃未満の５０℃程度とする。
次に、同一チャンバー内でオイルフリーの高真空中（５
Ｘ１０−８ｔｏｒｒ以下）、１００−１８０°Ｃの温度
て１２時間熱処理を行う。この熱処理により、１００℃
未満の低温で第１の絶縁膜２を形成しても避は得ない自
然酸化膜に発生する欠陥が回復され、またこれと同時に
、第１の絶縁膜２を低温で形成したために発生する絶縁
膜の不完全性が改善される。
Ｘ１０−８ｔｏｒｒ以下）、１００−１８０°Ｃの温度
て１２時間熱処理を行う。この熱処理により、１００℃
未満の低温で第１の絶縁膜２を形成しても避は得ない自
然酸化膜に発生する欠陥が回復され、またこれと同時に
、第１の絶縁膜２を低温で形成したために発生する絶縁
膜の不完全性が改善される。
その後、プラズマ発生出力を３００Ｗに上げ、１８０℃
の基板温度で第２の絶縁膜３として第１の絶縁膜２と同
相質のＳ ｉ ０２膜を５００Ａ堆積する。第２の絶縁
膜３堆積時の基板温度が１００℃以下では、後述するよ
うに膜の緻密性が失われるので、第２の絶縁膜３堆積時
の実際の基板温度としては、このように］００°Ｃ以上
２００°Ｃ未満とする。
の基板温度で第２の絶縁膜３として第１の絶縁膜２と同
相質のＳ ｉ ０２膜を５００Ａ堆積する。第２の絶縁
膜３堆積時の基板温度が１００℃以下では、後述するよ
うに膜の緻密性が失われるので、第２の絶縁膜３堆積時
の実際の基板温度としては、このように］００°Ｃ以上
２００°Ｃ未満とする。
さらに、ＭＩＳ型素子とするため、第２の絶縁膜３上に
Ｔｉ／Ａｕを真空蒸着して０．１ｍｍ２のゲー１− ？
［極４とし、基板裏面にはオーミック電極５としてＩｎ
−Ｔｅ合金を真空蒸着する。
Ｔｉ／Ａｕを真空蒸着して０．１ｍｍ２のゲー１− ？
［極４とし、基板裏面にはオーミック電極５としてＩｎ
−Ｔｅ合金を真空蒸着する。
次に、この実施例の作用、効果を順に説明する。
まず第２図には、上述のようにして形成されたＭＩＳ型
素子のＣ−■特性を比較例とともに示す。
素子のＣ−■特性を比較例とともに示す。
同図（Ａ）は、この実施例の方法で形成されたＭＩＳ型
素子のＣ−■特性を示しており、電圧掃引方向によるヒ
ステリシスが約０．３Ｖと小さく安定で、界面準位密度
ＮＳＳは約５ Ｘ １０１ｃｍ’ｅＶ−’と低く界面特
性の良好な絶縁膜が得られた。また、第２層目に緻密な
絶縁膜か形成されているため、後述する第６図に示すよ
うに空気中に放置しておいても経時劣化が生じない。
素子のＣ−■特性を示しており、電圧掃引方向によるヒ
ステリシスが約０．３Ｖと小さく安定で、界面準位密度
ＮＳＳは約５ Ｘ １０１ｃｍ’ｅＶ−’と低く界面特
性の良好な絶縁膜が得られた。また、第２層目に緻密な
絶縁膜か形成されているため、後述する第６図に示すよ
うに空気中に放置しておいても経時劣化が生じない。
これに対し、ＩｎＳｂ基板上に、直接節２の絶縁膜の成
膜条件（基板温度１８０℃）で１０００人厚さの単層の
５ｉ０２膜のみを設けたものでは、自然酸化膜に欠陥が
入るため、同図（Ｂ）に示すようにＣ−■特性は反転し
ない。したがってＭＩＳ型素子としては実際には利用で
きない。
膜条件（基板温度１８０℃）で１０００人厚さの単層の
５ｉ０２膜のみを設けたものでは、自然酸化膜に欠陥が
入るため、同図（Ｂ）に示すようにＣ−■特性は反転し
ない。したがってＭＩＳ型素子としては実際には利用で
きない。
第３図及び第４図には、第１の絶縁膜堆積時の基板温度
による特性への影響を示す。第３図の（Ａ）、（Ｂ）、
（Ｃ）は、プラズマの発生出力１００Ｗ、ＳｉＨ４：８
ｓｅｃｍ、０２ ：１１０５ＣＣの成膜条件で基板温
度をそれぞれ１００℃、１５０℃、２００℃と変えて第
１の絶縁膜堆積を行った各ＭＩＳ型素子のＣ−■特性を
示し、第４図はその基板温度に対する反転電圧及びヒス
テリシス電圧の変化を示している。これらの特性図から
第１の絶縁膜堆積時の基板温度が１００℃を越えると反
転電圧及びヒステリシスが大きくなり、界面準位密度か
高くなって界面特性が劣化することを示している。
による特性への影響を示す。第３図の（Ａ）、（Ｂ）、
（Ｃ）は、プラズマの発生出力１００Ｗ、ＳｉＨ４：８
ｓｅｃｍ、０２ ：１１０５ＣＣの成膜条件で基板温
度をそれぞれ１００℃、１５０℃、２００℃と変えて第
１の絶縁膜堆積を行った各ＭＩＳ型素子のＣ−■特性を
示し、第４図はその基板温度に対する反転電圧及びヒス
テリシス電圧の変化を示している。これらの特性図から
第１の絶縁膜堆積時の基板温度が１００℃を越えると反
転電圧及びヒステリシスが大きくなり、界面準位密度か
高くなって界面特性が劣化することを示している。
第５図には、第２の絶縁膜堆積時の基板温度とその絶縁
膜のエツチングレート、即ちその膜質の緻密度との関係
を示す。なお、工・ソチンダ液は、ＨＦ ：ＮＨ４Ｆ＝
１ ：１５のものを用い、２５℃で行ったものである。
膜のエツチングレート、即ちその膜質の緻密度との関係
を示す。なお、工・ソチンダ液は、ＨＦ ：ＮＨ４Ｆ＝
１ ：１５のものを用い、２５℃で行ったものである。
同特性から、第２の絶縁膜堆積時の基板温度が１００℃
以下では工・ソチングレートが大きく、緻密さか劣るこ
とを示している。
以下では工・ソチングレートが大きく、緻密さか劣るこ
とを示している。
次いで第６図には、空気中に放置したときの界面準位密
度の変化、即ち、第１の絶縁膜上に、上述のような緻密
な第２の絶縁膜を形成して２層絶縁膜構造とした効果を
示す。同図中、ａ特性線は２層絶縁膜構造としたこの実
施例のものの特性、ｂ特性線は熱処理は施しであるが単
層５ｉ０２膜のみの比較例の特性である。同特性から、
２層絶縁膜構造としたこの実施例のものは、空気中に放
置しても界面準位密度に経時変化がなく、安定した特性
のＭＩＳ型素子を構成できることを示している。
度の変化、即ち、第１の絶縁膜上に、上述のような緻密
な第２の絶縁膜を形成して２層絶縁膜構造とした効果を
示す。同図中、ａ特性線は２層絶縁膜構造としたこの実
施例のものの特性、ｂ特性線は熱処理は施しであるが単
層５ｉ０２膜のみの比較例の特性である。同特性から、
２層絶縁膜構造としたこの実施例のものは、空気中に放
置しても界面準位密度に経時変化がなく、安定した特性
のＭＩＳ型素子を構成できることを示している。
なお、上述の実施例では、化合物半導体基板としてＩ
ｎＳｂを用いたが、ＩｎＰ、Ｓ ＩｎＡｓ等のその他の
化合物半導体を用いることもてきる。
ｎＳｂを用いたが、ＩｎＰ、Ｓ ＩｎＡｓ等のその他の
化合物半導体を用いることもてきる。
［発明の効果コ
以上説明したように、本発明によれば、化合物半導体基
板の表面に１００℃未満の基板温度で第１の絶縁膜を形
成し、次いてこれを１００°Ｃ以上の温度で熱処理した
後、第１の絶縁膜上に当該第１の絶縁膜と同一組成の第
２の絶縁膜を１００°Ｃ以上の基板温度で形成するよう
にしたため、自然酸化膜に起因する化合物半導体と第１
の絶縁膜の界面に生じる欠陥や乱れが顕著に少なくなる
とともに第１の絶縁膜を低温で形成したために発生する
その絶縁膜の不完全性が改善され、さらに第１の絶縁膜
上には緻密な第２の絶縁膜が形成されて化合物半導体基
板の表面に界面特性の良好な絶縁膜を形成することがで
きるという利点がある。したがって電気的特性が良好で
、かつ経時変化のない安定なＭＩＳ型素子等を製造する
ことができる。
板の表面に１００℃未満の基板温度で第１の絶縁膜を形
成し、次いてこれを１００°Ｃ以上の温度で熱処理した
後、第１の絶縁膜上に当該第１の絶縁膜と同一組成の第
２の絶縁膜を１００°Ｃ以上の基板温度で形成するよう
にしたため、自然酸化膜に起因する化合物半導体と第１
の絶縁膜の界面に生じる欠陥や乱れが顕著に少なくなる
とともに第１の絶縁膜を低温で形成したために発生する
その絶縁膜の不完全性が改善され、さらに第１の絶縁膜
上には緻密な第２の絶縁膜が形成されて化合物半導体基
板の表面に界面特性の良好な絶縁膜を形成することがで
きるという利点がある。したがって電気的特性が良好で
、かつ経時変化のない安定なＭＩＳ型素子等を製造する
ことができる。
第１図ないし第６図は本発明に係る化合物半導体装置の
製造方法の実施例を説明するための図で、第１図は２層
絶縁膜を用いて形成したＭＩＳ型素子構造を示す側面図
、第２図は同上ＭＩＳ型素子のＣ−■特性を比較例とと
もに示す特性図、第３図は第１の絶縁膜堆積時の基板温
度によるＭＩＳ型素子特性への影響を説明するためのＣ
−■特性図、第４図は第１の絶縁膜堆積時の基板温度に
対する反転電圧及びヒステリシス電圧の変化を示す特性
図、第５図は第２の絶縁膜堆積時の基板温度とその絶縁
膜のエツチングレート等の関係を示す特性図、第６図は
空気中に放置後の界面準位密度の変化を比較例とともに
示す特性図、第７図は従来のＭＩＳ型素子の絶縁膜構造
を示す側面図である。 ］ ： ＩｎＳｂ基板（化合物半導体基板）、２：第１
の絶縁膜、 ３：第２の絶縁膜。
製造方法の実施例を説明するための図で、第１図は２層
絶縁膜を用いて形成したＭＩＳ型素子構造を示す側面図
、第２図は同上ＭＩＳ型素子のＣ−■特性を比較例とと
もに示す特性図、第３図は第１の絶縁膜堆積時の基板温
度によるＭＩＳ型素子特性への影響を説明するためのＣ
−■特性図、第４図は第１の絶縁膜堆積時の基板温度に
対する反転電圧及びヒステリシス電圧の変化を示す特性
図、第５図は第２の絶縁膜堆積時の基板温度とその絶縁
膜のエツチングレート等の関係を示す特性図、第６図は
空気中に放置後の界面準位密度の変化を比較例とともに
示す特性図、第７図は従来のＭＩＳ型素子の絶縁膜構造
を示す側面図である。 ］ ： ＩｎＳｂ基板（化合物半導体基板）、２：第１
の絶縁膜、 ３：第２の絶縁膜。
Claims (1)
- 化合物半導体基板の表面に１００℃未満の基板温度で第
１の絶縁膜を形成し、次いでこれを１００℃以上の温度
で熱処理した後、前記第１の絶縁膜上に当該第１の絶縁
膜と同一組成の第２の絶縁膜を１００℃以上の基板温度
で形成することを特徴とする化合物半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14407089A JPH0311635A (ja) | 1989-06-08 | 1989-06-08 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14407089A JPH0311635A (ja) | 1989-06-08 | 1989-06-08 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0311635A true JPH0311635A (ja) | 1991-01-18 |
Family
ID=15353591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14407089A Pending JPH0311635A (ja) | 1989-06-08 | 1989-06-08 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0311635A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62148295A (ja) * | 1985-12-23 | 1987-07-02 | Furukawa Alum Co Ltd | 平版印刷版用アルミニウム合金支持体およびその製造方法 |
| US5422306A (en) * | 1991-12-17 | 1995-06-06 | Matsushita Electric Industrial Co., Ltd. | Method of forming semiconductor hetero interfaces |
| JP2007081414A (ja) * | 2006-10-10 | 2007-03-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2014146786A (ja) * | 2012-11-08 | 2014-08-14 | Novellus Systems Incorporated | 感受性基材上にフィルムを蒸着するための方法 |
| US10037884B2 (en) | 2016-08-31 | 2018-07-31 | Lam Research Corporation | Selective atomic layer deposition for gapfill using sacrificial underlayer |
| US10043655B2 (en) | 2010-04-15 | 2018-08-07 | Novellus Systems, Inc. | Plasma activated conformal dielectric film deposition |
| US10062563B2 (en) | 2016-07-01 | 2018-08-28 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
| US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
| US10361076B2 (en) | 2010-04-15 | 2019-07-23 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
| US10373806B2 (en) | 2016-06-30 | 2019-08-06 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
| US10559468B2 (en) | 2010-04-15 | 2020-02-11 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
| US10804099B2 (en) | 2014-11-24 | 2020-10-13 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
| US11646198B2 (en) | 2015-03-20 | 2023-05-09 | Lam Research Corporation | Ultrathin atomic layer deposition film accuracy thickness control |
-
1989
- 1989-06-08 JP JP14407089A patent/JPH0311635A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0528198B2 (ja) * | 1985-12-23 | 1993-04-23 | Furukawa Aruminiumu Kogyo Kk | |
| JPS62148295A (ja) * | 1985-12-23 | 1987-07-02 | Furukawa Alum Co Ltd | 平版印刷版用アルミニウム合金支持体およびその製造方法 |
| US5422306A (en) * | 1991-12-17 | 1995-06-06 | Matsushita Electric Industrial Co., Ltd. | Method of forming semiconductor hetero interfaces |
| JP2007081414A (ja) * | 2006-10-10 | 2007-03-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| US10361076B2 (en) | 2010-04-15 | 2019-07-23 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
| US11133180B2 (en) | 2010-04-15 | 2021-09-28 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
| US11011379B2 (en) | 2010-04-15 | 2021-05-18 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
| US10043655B2 (en) | 2010-04-15 | 2018-08-07 | Novellus Systems, Inc. | Plasma activated conformal dielectric film deposition |
| US10559468B2 (en) | 2010-04-15 | 2020-02-11 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
| US10008428B2 (en) | 2012-11-08 | 2018-06-26 | Novellus Systems, Inc. | Methods for depositing films on sensitive substrates |
| US10741458B2 (en) | 2012-11-08 | 2020-08-11 | Novellus Systems, Inc. | Methods for depositing films on sensitive substrates |
| JP2014146786A (ja) * | 2012-11-08 | 2014-08-14 | Novellus Systems Incorporated | 感受性基材上にフィルムを蒸着するための方法 |
| US10804099B2 (en) | 2014-11-24 | 2020-10-13 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
| US11646198B2 (en) | 2015-03-20 | 2023-05-09 | Lam Research Corporation | Ultrathin atomic layer deposition film accuracy thickness control |
| US10373806B2 (en) | 2016-06-30 | 2019-08-06 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
| US10957514B2 (en) | 2016-06-30 | 2021-03-23 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
| US10062563B2 (en) | 2016-07-01 | 2018-08-28 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
| US10679848B2 (en) | 2016-07-01 | 2020-06-09 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
| US10037884B2 (en) | 2016-08-31 | 2018-07-31 | Lam Research Corporation | Selective atomic layer deposition for gapfill using sacrificial underlayer |
| US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4464701A (en) | Process for making high dielectric constant nitride based materials and devices using the same | |
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| US6075691A (en) | Thin film capacitors and process for making them | |
| JP3114916B2 (ja) | 層状構造酸化物薄膜の乾式エッチング方法 | |
| JPH0311635A (ja) | 化合物半導体装置の製造方法 | |
| GB2362032A (en) | Method for fabricating capacitors of a semiconductor device | |
| JPH0718011B2 (ja) | ＳｉＯ２の付着方法 | |
| US6171941B1 (en) | Method for fabricating capacitor of semiconductor memory device using titanium aluminum nitride as diffusion-inhibiting layer | |
| JP2703206B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
| EP1368825B1 (en) | Ruthenium silicide processing methods | |
| JP2924753B2 (ja) | 薄膜キャパシタの製造方法 | |
| JPH04280669A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH08264486A (ja) | 半導体電極形成方法および装置 | |
| KR20030074108A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH1050701A (ja) | 半導体及び半導体基板表面の酸化膜の形成方法 | |
| JPH0689968A (ja) | キャパシタおよびその製造方法 | |
| JP2504558B2 (ja) | 熱酸化膜の形成方法 | |
| JPH05182925A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| KR930001853B1 (ko) | 2층 질화막 구조를 이용한 고유전박막 제조방법 | |
| JPH05304292A (ja) | 半導体装置の製造方法 | |
| JPH0311634A (ja) | 化合物半導体装置の製造方法 | |
| JPH0521748A (ja) | 半導体装置の絶縁膜の製造方法 | |
| JPS6266629A (ja) | 薄膜形成方法 | |
| KR19990005873A (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR100347534B1 (ko) | 반도체 소자의 캐패시터 제조방법 |