JPH0521748A - 半導体装置の絶縁膜の製造方法 - Google Patents
半導体装置の絶縁膜の製造方法Info
- Publication number
- JPH0521748A JPH0521748A JP3177016A JP17701691A JPH0521748A JP H0521748 A JPH0521748 A JP H0521748A JP 3177016 A JP3177016 A JP 3177016A JP 17701691 A JP17701691 A JP 17701691A JP H0521748 A JPH0521748 A JP H0521748A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio2
- oxide film
- sio
- thermal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】 （修正有）
【構成】 Ｓｉ基板１上に熱酸化法でＳｉＯ2 の熱酸化
膜２を形成し、この熱酸化膜の上にＣＶＤ法でＳｉＯ2
膜４を積層し、フッ素イオン５を注入後熱処理すること
を特徴とする半導体装置の絶縁膜の製造方法。 【効果】 大面積ゲート絶縁膜の欠陥密度を大幅に低減
させることが可能になり、大容量ＭＯＳメモリーに用い
た場合良品数が著しく向上すると期待できる。
膜２を形成し、この熱酸化膜の上にＣＶＤ法でＳｉＯ2
膜４を積層し、フッ素イオン５を注入後熱処理すること
を特徴とする半導体装置の絶縁膜の製造方法。 【効果】 大面積ゲート絶縁膜の欠陥密度を大幅に低減
させることが可能になり、大容量ＭＯＳメモリーに用い
た場合良品数が著しく向上すると期待できる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の絶縁膜
の製造方法に関する。より詳しくは半導体装置の薄いゲ
ート絶縁膜、キャパシター絶縁膜の製造方法に関する。
の製造方法に関する。より詳しくは半導体装置の薄いゲ
ート絶縁膜、キャパシター絶縁膜の製造方法に関する。
【０００２】
【従来の技術と課題】半導体装置において、薄いゲート
絶縁膜として、Ｓｉ基板を熱酸化することによって形成
されるＳｉＯ2 の熱酸化膜が従来広く用いられている。
これはＳｉＯ 2 膜／Ｓｉ基板の界面特性が安定なこと
と、この絶縁膜が絶縁破壊耐圧が高く（９〜１０ＭＶ／
cm）かつ高電界（約７ＭＶ／cm）での電流リークが低い
ことから半導体装置に利用した場合に長時間にわたって
信頼性が高いなど、他の絶縁膜にない優れた特性をもっ
ているからである。
絶縁膜として、Ｓｉ基板を熱酸化することによって形成
されるＳｉＯ2 の熱酸化膜が従来広く用いられている。
これはＳｉＯ 2 膜／Ｓｉ基板の界面特性が安定なこと
と、この絶縁膜が絶縁破壊耐圧が高く（９〜１０ＭＶ／
cm）かつ高電界（約７ＭＶ／cm）での電流リークが低い
ことから半導体装置に利用した場合に長時間にわたって
信頼性が高いなど、他の絶縁膜にない優れた特性をもっ
ているからである。
【０００３】ところが、集積回路素子の微細化がますま
す要望されているために、ＳｉＯ2 膜の薄膜化が進み、
特に６４Ｍ以上のＤＲＡＭでは厚みが１００Å以下の薄
いＳｉＯ2 膜が要求されている。そのためトンネル成分
が直接現れてくる７０Å以下の厚みの場合にはリーク電
流が大きくなるという問題が発生し、前記のような長期
の信頼性を得ることが困難である。その上に、素子の微
細化にもかかわらず、集積回路の容量が大きくなってき
ている。そのためチップ面積が増大するとともにゲート
領域の総面積が増大するので、ピンホールなどによるＳ
ｉＯ2 膜の欠陥密度を低減する要求がますます高まって
いる。特にデバイス構造によっては、ゲート面積がチッ
プ面積の３０％以上にも及ぶ占有率をもっているものが
あり、歩留り向上のためにもＳｉＯ2 膜の欠陥密度を大
幅に低下させる必要が生じている。
す要望されているために、ＳｉＯ2 膜の薄膜化が進み、
特に６４Ｍ以上のＤＲＡＭでは厚みが１００Å以下の薄
いＳｉＯ2 膜が要求されている。そのためトンネル成分
が直接現れてくる７０Å以下の厚みの場合にはリーク電
流が大きくなるという問題が発生し、前記のような長期
の信頼性を得ることが困難である。その上に、素子の微
細化にもかかわらず、集積回路の容量が大きくなってき
ている。そのためチップ面積が増大するとともにゲート
領域の総面積が増大するので、ピンホールなどによるＳ
ｉＯ2 膜の欠陥密度を低減する要求がますます高まって
いる。特にデバイス構造によっては、ゲート面積がチッ
プ面積の３０％以上にも及ぶ占有率をもっているものが
あり、歩留り向上のためにもＳｉＯ2 膜の欠陥密度を大
幅に低下させる必要が生じている。
【０００４】ゲートＳｉＯ2 膜の絶縁破壊耐圧特性につ
いては、山部ら（ＶＬＳＩ Research Center, Toshiba
Coporation ）、“Proceedings of the sixth Interna
tional Symposium on Silicon Materials Science and
Technology”ｐ３４９（１９９０）において分類がなさ
れている。すなわち、電界強度が１）０〜１ＭＶ／cm、
２）１〜８ＭＶ／cm、および３）８ＭＶ／cm以上のそれ
ぞれの場合に絶縁破壊をおこすモードをそれぞれＡ，Ｂ
およびＣのモード不良と呼んでいる。Ａモード不良は、
Ｓｉ基板のダスト、汚染などが原因で起こるゲートＳｉ
Ｏ2 膜のピンホールによるものであり、Ｂモード不良
は、Ｓｉ基板表面のＳｉ結晶の結晶欠陥が原因で生ずる
ゲートＳｉＯ2 膜の欠陥や微小ＳｉＯ2 結晶などの電気
的ウィークスポットなどによるものであり、Ｃモード不
良はＳｉＯ2 固有の絶縁破壊耐圧特性によるものであ
る。
いては、山部ら（ＶＬＳＩ Research Center, Toshiba
Coporation ）、“Proceedings of the sixth Interna
tional Symposium on Silicon Materials Science and
Technology”ｐ３４９（１９９０）において分類がなさ
れている。すなわち、電界強度が１）０〜１ＭＶ／cm、
２）１〜８ＭＶ／cm、および３）８ＭＶ／cm以上のそれ
ぞれの場合に絶縁破壊をおこすモードをそれぞれＡ，Ｂ
およびＣのモード不良と呼んでいる。Ａモード不良は、
Ｓｉ基板のダスト、汚染などが原因で起こるゲートＳｉ
Ｏ2 膜のピンホールによるものであり、Ｂモード不良
は、Ｓｉ基板表面のＳｉ結晶の結晶欠陥が原因で生ずる
ゲートＳｉＯ2 膜の欠陥や微小ＳｉＯ2 結晶などの電気
的ウィークスポットなどによるものであり、Ｃモード不
良はＳｉＯ2 固有の絶縁破壊耐圧特性によるものであ
る。
【０００５】これらのモード不良のうちＡモード不良
は、ゲートＳｉＯ2 膜形成前にＳｉ基板表面の清浄度に
大きく依存しているので、この不良を克服するには、ま
ずＳｉ基板の清浄法を検討する必要がある。しかし洗浄
方法を改善しても防止できないピンホールがゲートＳｉ
Ｏ2 膜に発生することがある。したがってこのようなピ
ンホールの欠陥を解消するには、洗浄方法以外の方法が
必要である。
は、ゲートＳｉＯ2 膜形成前にＳｉ基板表面の清浄度に
大きく依存しているので、この不良を克服するには、ま
ずＳｉ基板の清浄法を検討する必要がある。しかし洗浄
方法を改善しても防止できないピンホールがゲートＳｉ
Ｏ2 膜に発生することがある。したがってこのようなピ
ンホールの欠陥を解消するには、洗浄方法以外の方法が
必要である。
【０００６】
【課題を解決するための手段】この発明は、上記の特に
Ａモード不良を解消する方法として、Ｓｉ基板上に熱酸
化法でＳｉＯ2 の熱酸化膜を形成し、この熱酸化膜の上
にＣＶＤ法でＳｉＯ2 膜を形成し、生成した積層膜の上
からフッ素イオンを注入し、次いで不活性気体中で熱処
理を行なうことを特徴とする半導体装置の絶縁膜の製造
方法を提供するものである。
Ａモード不良を解消する方法として、Ｓｉ基板上に熱酸
化法でＳｉＯ2 の熱酸化膜を形成し、この熱酸化膜の上
にＣＶＤ法でＳｉＯ2 膜を形成し、生成した積層膜の上
からフッ素イオンを注入し、次いで不活性気体中で熱処
理を行なうことを特徴とする半導体装置の絶縁膜の製造
方法を提供するものである。
【０００７】ＣＶＤ方法によるＳｉＯ2 膜は、ポリシリ
コン膜のようなグレインによる凹凸があるものでも、そ
の凹凸に従って被覆する長所があり、すでにポリシリコ
ン上の絶縁膜として多くの応用が試みられている。その
ため熱酸化法によるＳｉＯ2 の酸化膜の微小ピンホール
も十分に修復することができると期待される。ところが
ＣＶＤ法によるＳｉＯ2 膜内、およびこのＳｉＯ2 と熱
酸化法によるＳｉＯ2 膜との界面にはＳｉの未結合手が
残っており、多数のトラップ準位が存在する。それ故
に、ＣＶＤ法によるＳｉＯ2 膜は、Ｆｏｗｌｅｒ−Ｎｏ
ｒｄｈｅｉｍトンネル電流のみ観察される熱酸化法によ
るＳｉＯ2 膜に比べて、トラップ準位を介して流れるリ
ーク電流が中電界領域でも見られる。したがって、この
発明は、上記ＳｉＯ2 の２層にフッ素イオンを注入して
高温熱処理することによって、Ｓｉの未結合手をターミ
ネートさせトラップを減少させるものである。
コン膜のようなグレインによる凹凸があるものでも、そ
の凹凸に従って被覆する長所があり、すでにポリシリコ
ン上の絶縁膜として多くの応用が試みられている。その
ため熱酸化法によるＳｉＯ2 の酸化膜の微小ピンホール
も十分に修復することができると期待される。ところが
ＣＶＤ法によるＳｉＯ2 膜内、およびこのＳｉＯ2 と熱
酸化法によるＳｉＯ2 膜との界面にはＳｉの未結合手が
残っており、多数のトラップ準位が存在する。それ故
に、ＣＶＤ法によるＳｉＯ2 膜は、Ｆｏｗｌｅｒ−Ｎｏ
ｒｄｈｅｉｍトンネル電流のみ観察される熱酸化法によ
るＳｉＯ2 膜に比べて、トラップ準位を介して流れるリ
ーク電流が中電界領域でも見られる。したがって、この
発明は、上記ＳｉＯ2 の２層にフッ素イオンを注入して
高温熱処理することによって、Ｓｉの未結合手をターミ
ネートさせトラップを減少させるものである。
【０００８】この発明の方法によるＳｉ基板上における
絶縁膜は次のようにして形成される。Ｓｉ基板として
は、Ｓｉの単結晶からなる基板が用いられる。Ｓｉ基板
は、表面にＦｅなどの重金属や微小欠陥を有することが
あるので、通常希フッ化水素酸溶液（例えば約１％ＨＦ
水溶液）で洗浄し、１０００℃以上の高温下で一旦熱酸
化膜を形成し、この熱酸化膜を希フッ化水素酸水溶液で
除去して使用するのが望ましい。
絶縁膜は次のようにして形成される。Ｓｉ基板として
は、Ｓｉの単結晶からなる基板が用いられる。Ｓｉ基板
は、表面にＦｅなどの重金属や微小欠陥を有することが
あるので、通常希フッ化水素酸溶液（例えば約１％ＨＦ
水溶液）で洗浄し、１０００℃以上の高温下で一旦熱酸
化膜を形成し、この熱酸化膜を希フッ化水素酸水溶液で
除去して使用するのが望ましい。
【０００９】このように予め洗浄したＳｉ基板上に、Ｓ
ｉＯ2 の熱酸化膜が形成される。この熱酸化膜の形成
は、それ自体公知の方法で行なうことができる。例え
ば、Ｓｉ基板をＨＣｌ／Ｏ2 雰囲気下で約９００℃に保
持することによって熱酸化膜を形成することができる。
熱酸化膜の膜厚は、約１００Åが好ましい。
ｉＯ2 の熱酸化膜が形成される。この熱酸化膜の形成
は、それ自体公知の方法で行なうことができる。例え
ば、Ｓｉ基板をＨＣｌ／Ｏ2 雰囲気下で約９００℃に保
持することによって熱酸化膜を形成することができる。
熱酸化膜の膜厚は、約１００Åが好ましい。
【００１０】次に、熱酸化膜（ＳｉＯ2 ）上に、ＣＶＤ
法によってＳｉＯ2 膜が積層される。ＣＶＤ法の条件
は、高温で（例えば８００℃〜９００℃、好ましくは８
２０℃〜８６０℃）、減圧（１０-4Torr以下）下が好ま
しい。蒸発材料としては、ケイ素化合物（例えばＳｉＨ
4 ）が用いられる。雰囲気ガスとしては、Ｏ2 ，Ｎ2 Ｏ
などが用いられる。このＣＶＤ法によって形成するＳｉ
Ｏ2 膜の膜厚は、約３０〜８０Å、好ましくは４０〜６
０Åである。このＳｉＯ2 膜は、いわゆる高温酸化膜
〔ＨＴＯ（High TemperatureOxide）膜〕で、上記工程
で形成されたＳｉＯ 2 熱酸化膜中にピンホールが存在し
ても、それを充分に埋め込み、ピンホールが補償され
る。
法によってＳｉＯ2 膜が積層される。ＣＶＤ法の条件
は、高温で（例えば８００℃〜９００℃、好ましくは８
２０℃〜８６０℃）、減圧（１０-4Torr以下）下が好ま
しい。蒸発材料としては、ケイ素化合物（例えばＳｉＨ
4 ）が用いられる。雰囲気ガスとしては、Ｏ2 ，Ｎ2 Ｏ
などが用いられる。このＣＶＤ法によって形成するＳｉ
Ｏ2 膜の膜厚は、約３０〜８０Å、好ましくは４０〜６
０Åである。このＳｉＯ2 膜は、いわゆる高温酸化膜
〔ＨＴＯ（High TemperatureOxide）膜〕で、上記工程
で形成されたＳｉＯ 2 熱酸化膜中にピンホールが存在し
ても、それを充分に埋め込み、ピンホールが補償され
る。
【００１１】次に上記のようにして形成されたＣＶＤ法
によるＳｉＯ2膜／熱酸化膜にＦイオンを注入する。こ
の場合、両者の膜の界面付近にイオン注入のＬＳＳ理論
に従った注入プロファイルのピークがくるようにフッ素
イオンを注入する。フッ素イオンの注入エネルギーは、
ＨＴＯ膜厚５０Åに対し５ｋｅＶ以下の低加速エネルギ
ーで注入量は約１０16／cm2 以上とする。
によるＳｉＯ2膜／熱酸化膜にＦイオンを注入する。こ
の場合、両者の膜の界面付近にイオン注入のＬＳＳ理論
に従った注入プロファイルのピークがくるようにフッ素
イオンを注入する。フッ素イオンの注入エネルギーは、
ＨＴＯ膜厚５０Åに対し５ｋｅＶ以下の低加速エネルギ
ーで注入量は約１０16／cm2 以上とする。
【００１２】次いで上記工程で得られた基板を不活性ガ
ス雰囲気下熱処理に付される。不活性ガスとして窒素、
アルゴンなどが用いられる。熱処理は約９００〜１００
０℃で約３０〜６０分間行なう。
ス雰囲気下熱処理に付される。不活性ガスとして窒素、
アルゴンなどが用いられる。熱処理は約９００〜１００
０℃で約３０〜６０分間行なう。
【００１３】上記の処理によって、前記ＣＶＤ法による
ＳｉＯ2 膜内、およびこのＳｉＯ2 膜と熱処理酸化膜の
界面のＳｉ末結合手がターミートされ、トラップ準位が
減少する。このようにして形成された絶縁膜上には、そ
の上に必要な各素子を常法にしたがって形成されるが、
この発明の絶縁膜は長期にわたって安定した絶縁性を提
供する。
ＳｉＯ2 膜内、およびこのＳｉＯ2 膜と熱処理酸化膜の
界面のＳｉ末結合手がターミートされ、トラップ準位が
減少する。このようにして形成された絶縁膜上には、そ
の上に必要な各素子を常法にしたがって形成されるが、
この発明の絶縁膜は長期にわたって安定した絶縁性を提
供する。
【００１４】
【実施例】次に実施例によってこの発明を説明するがこ
の発明を限定するものではない。まずＰ（１００）Ｓｉ
基板１を約１％の希フッ化水素水溶液で洗浄後、１０５
０℃で１〜２時間処理してＳｉＯ2 酸化膜を形成し、上
記希フッ化水素水溶液で除去した。次に塩化水素／酸素
雰囲気下、９００℃の温度にて約１００Åの厚みでＳｉ
Ｏ 2 の熱酸化膜２をＳｉ基板１上に形成させた（図１ａ
参照）。この熱酸化膜２の上に、ＳｉＨ4 ＋Ｎ2 Ｏを用
い８５０℃、２００mTorr でのＣＶＤ法にてＳｉＯ2 膜
４を約５０Åの厚みで形成させた（図１ｂ参照）。
の発明を限定するものではない。まずＰ（１００）Ｓｉ
基板１を約１％の希フッ化水素水溶液で洗浄後、１０５
０℃で１〜２時間処理してＳｉＯ2 酸化膜を形成し、上
記希フッ化水素水溶液で除去した。次に塩化水素／酸素
雰囲気下、９００℃の温度にて約１００Åの厚みでＳｉ
Ｏ 2 の熱酸化膜２をＳｉ基板１上に形成させた（図１ａ
参照）。この熱酸化膜２の上に、ＳｉＨ4 ＋Ｎ2 Ｏを用
い８５０℃、２００mTorr でのＣＶＤ法にてＳｉＯ2 膜
４を約５０Åの厚みで形成させた（図１ｂ参照）。
【００１５】次に５ｋｅＶの注入エネルギーで１×１０
16／cm2 の注入量でフッ素イオン５を注入した（図１ｃ
参照）。次いで電気炉を用いて実質的に窒素ガスのみ含
有する雰囲気下約９５０℃で約３０分間熱処理した。
16／cm2 の注入量でフッ素イオン５を注入した（図１ｃ
参照）。次いで電気炉を用いて実質的に窒素ガスのみ含
有する雰囲気下約９５０℃で約３０分間熱処理した。
【００１６】上記のように処理して得たＳｉ基板(a)
と、ＣＶＤ法によるＳｉＯ2 膜の積層とフッ素イオンの
注入を行わずに、窒素雰囲気下での熱処理を行ったＳｉ
基板(b) の両者を用いてＭＯＳバラクターを作製し、次
のようにして破壊耐圧特性を比較した。
と、ＣＶＤ法によるＳｉＯ2 膜の積層とフッ素イオンの
注入を行わずに、窒素雰囲気下での熱処理を行ったＳｉ
基板(b) の両者を用いてＭＯＳバラクターを作製し、次
のようにして破壊耐圧特性を比較した。
【００１７】リンをドープしたポリシリコンをパターン
形成して試料のゲートＳｉＯ2 膜上の電極とし、電極面
積Ｓを４mm2 とし、８ＭＶ／cm以上の電界強度で破壊す
るに至る前記Ｃモード不良のＭＯＳバラクターを良品と
し、１つのＳｉウェハー上の約１００ヶのＭＯＳバラク
ターを母数として、これに対する上記良品バラクターの
数の比率すなわち良品比をＰとしたときの欠陥密度ρを
計算した。ρは、欠陥がアトランダムに存在する領域に
発生し、その領域に発生した欠陥が複数個あっても１個
の欠陥と仮定するいわゆるポアソンの式ρ＝−１ｎＰ／
Ｓを用いて算出した。その結果は以下の表のとおりであ
った。
形成して試料のゲートＳｉＯ2 膜上の電極とし、電極面
積Ｓを４mm2 とし、８ＭＶ／cm以上の電界強度で破壊す
るに至る前記Ｃモード不良のＭＯＳバラクターを良品と
し、１つのＳｉウェハー上の約１００ヶのＭＯＳバラク
ターを母数として、これに対する上記良品バラクターの
数の比率すなわち良品比をＰとしたときの欠陥密度ρを
計算した。ρは、欠陥がアトランダムに存在する領域に
発生し、その領域に発生した欠陥が複数個あっても１個
の欠陥と仮定するいわゆるポアソンの式ρ＝−１ｎＰ／
Ｓを用いて算出した。その結果は以下の表のとおりであ
った。
【００１８】
【表１】 上記の結果からこの発明の方法による試料(a) は、対象
試料(b) に比べてＡモード不良が著しく少なく、欠陥密
度が小さくなっている。また界面準位密度θｓｓ／ｑも
〜１０-10 ／cm2 となっており、ゲート絶縁膜としても
良好な値となっている。さらに電流電圧特性からみて、
Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネル電流に至るま
での中電界領域付近にみられるリーク電流成分（伝導帯
とトラップ準位を介してのホッピング電流）が大幅に減
少した。
試料(b) に比べてＡモード不良が著しく少なく、欠陥密
度が小さくなっている。また界面準位密度θｓｓ／ｑも
〜１０-10 ／cm2 となっており、ゲート絶縁膜としても
良好な値となっている。さらに電流電圧特性からみて、
Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネル電流に至るま
での中電界領域付近にみられるリーク電流成分（伝導帯
とトラップ準位を介してのホッピング電流）が大幅に減
少した。
【００１９】
【発明の効果】この発明を用いれば、大面積ゲート絶縁
膜の欠陥密度を大幅に低減させることが可能となり、大
容量ＭＯＳメモリーに用いた場合良品数が著しく向上す
ることが期待できる。
膜の欠陥密度を大幅に低減させることが可能となり、大
容量ＭＯＳメモリーに用いた場合良品数が著しく向上す
ることが期待できる。
【図１】この発明の方法の効果を示す説明図である。
１ Ｓｉ基板 ２ 熱酸化法によるＳｉＯ2膜 ３ ピンホール ４ ＣＶＤ法によるＳｉＯ2 膜 ５ フッ素イオン
Claims (1)
- 【特許請求の範囲】 【請求項１】 Ｓｉ基板上に熱酸化法でＳｉＯ2 の熱酸
化膜を形成し、この熱酸化膜の上にＣＶＤ法でＳｉＯ2
膜を形成し、生成した積層膜の上からフッ素イオンを注
入し、次いで不活性気体中で熱処理を行なうことを特徴
とする半導体装置の絶縁膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3177016A JP2834344B2 (ja) | 1991-07-17 | 1991-07-17 | 半導体装置の絶縁膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3177016A JP2834344B2 (ja) | 1991-07-17 | 1991-07-17 | 半導体装置の絶縁膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521748A true JPH0521748A (ja) | 1993-01-29 |
| JP2834344B2 JP2834344B2 (ja) | 1998-12-09 |
Family
ID=16023691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3177016A Expired - Lifetime JP2834344B2 (ja) | 1991-07-17 | 1991-07-17 | 半導体装置の絶縁膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834344B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232220B1 (en) * | 1996-07-15 | 2001-05-15 | Infineon Technologies Ag | Method for fabricating a semiconductor component having a low contact resistance with respect to heavily doped zones |
| CN100442459C (zh) * | 2005-11-24 | 2008-12-10 | 上海华虹Nec电子有限公司 | 自对准硅化物阻挡层的制作工艺方法 |
| KR101016347B1 (ko) * | 2003-07-18 | 2011-02-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01264268A (ja) * | 1988-04-14 | 1989-10-20 | Matsushita Electron Corp | 不揮発性記憶装置の製造方法 |
| JPH01283872A (ja) * | 1988-05-10 | 1989-11-15 | Seiko Epson Corp | Ｍｉｓ型半導体装置の製造方法 |
| JPH02103966A (ja) * | 1988-10-13 | 1990-04-17 | Matsushita Electron Corp | 半導体記憶装置の製造方法 |
-
1991
- 1991-07-17 JP JP3177016A patent/JP2834344B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01264268A (ja) * | 1988-04-14 | 1989-10-20 | Matsushita Electron Corp | 不揮発性記憶装置の製造方法 |
| JPH01283872A (ja) * | 1988-05-10 | 1989-11-15 | Seiko Epson Corp | Ｍｉｓ型半導体装置の製造方法 |
| JPH02103966A (ja) * | 1988-10-13 | 1990-04-17 | Matsushita Electron Corp | 半導体記憶装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232220B1 (en) * | 1996-07-15 | 2001-05-15 | Infineon Technologies Ag | Method for fabricating a semiconductor component having a low contact resistance with respect to heavily doped zones |
| KR101016347B1 (ko) * | 2003-07-18 | 2011-02-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| CN100442459C (zh) * | 2005-11-24 | 2008-12-10 | 上海华虹Nec电子有限公司 | 自对准硅化物阻挡层的制作工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2834344B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| US7723781B2 (en) | Vertical thin-film transistor with enhanced gate oxide | |
| US5780115A (en) | Methods for fabricating electrode structures including oxygen and nitrogen plasma treatments | |
| JPH09116104A (ja) | 半導体素子のキャパシタ製造方法 | |
| EP0758796A1 (en) | A process for semiconductor device fabrication | |
| JPH0648683B2 (ja) | 薄膜酸化物用の成長修正熱酸化方法 | |
| JPS583269A (ja) | 縦型ｍｏｓダイナミツクメモリ−セル | |
| JPH0766369A (ja) | 半導体装置の製造方法 | |
| US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
| JPH07335641A (ja) | シリコン酸化膜の形成方法及び半導体装置の酸化膜 | |
| JP4095326B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US7786021B2 (en) | High-density plasma multilayer gate oxide | |
| JPH1032210A (ja) | 半導体装置の製造方法 | |
| JPH0311635A (ja) | 化合物半導体装置の製造方法 | |
| JP2834344B2 (ja) | 半導体装置の絶縁膜の製造方法 | |
| JP2004014696A (ja) | 半導体装置の製造方法 | |
| JP3589801B2 (ja) | 半導体基板表面の酸化膜の形成方法 | |
| KR100312996B1 (ko) | 반도체장치의절연막제조방법 | |
| JPH06216377A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| US6670231B2 (en) | Method of forming a dielectric layer in a semiconductor device | |
| KR20060072498A (ko) | 반도체 소자와 그의 제조방법 | |
| JP2504558B2 (ja) | 熱酸化膜の形成方法 | |
| JP3336772B2 (ja) | 多結晶半導体パターン上の絶縁膜の形成方法とこれを用いた半導体装置の製法 | |
| JPH0682652B2 (ja) | シリコン熱酸化膜の形成方法 | |
| JP4190175B2 (ja) | 高誘電率金属酸化物膜を有する半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071002 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111002 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |