JPH07335641A - シリコン酸化膜の形成方法及び半導体装置の酸化膜 - Google Patents
シリコン酸化膜の形成方法及び半導体装置の酸化膜Info
- Publication number
- JPH07335641A JPH07335641A JP6145500A JP14550094A JPH07335641A JP H07335641 A JPH07335641 A JP H07335641A JP 6145500 A JP6145500 A JP 6145500A JP 14550094 A JP14550094 A JP 14550094A JP H07335641 A JPH07335641 A JP H07335641A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- forming
- semiconductor substrate
- oxidation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 141
- 229910052814 silicon oxide Inorganic materials 0.000 title claims abstract description 141
- 238000000034 method Methods 0.000 title claims abstract description 134
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000005121 nitriding Methods 0.000 claims abstract description 26
- 238000011282 treatment Methods 0.000 claims abstract description 26
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 24
- 150000002367 halogens Chemical class 0.000 claims abstract description 24
- 239000011261 inert gas Substances 0.000 claims abstract description 24
- 239000007789 gas Substances 0.000 claims abstract description 23
- 230000003647 oxidation Effects 0.000 claims description 49
- 238000007254 oxidation reaction Methods 0.000 claims description 49
- 238000010438 heat treatment Methods 0.000 claims description 31
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 239000000460 chlorine Substances 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 230000001698 pyrogenic effect Effects 0.000 claims description 10
- 238000009279 wet oxidation reaction Methods 0.000 claims description 9
- 229910052801 chlorine Inorganic materials 0.000 claims description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 3
- 125000001309 chloro group Chemical group Cl* 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 7
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 53
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 20
- 230000036962 time dependent Effects 0.000 description 19
- 239000010410 layer Substances 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 10
- 238000011156 evaluation Methods 0.000 description 9
- 229910052757 nitrogen Inorganic materials 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002829 nitrogen Chemical class 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910020175 SiOH Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 150000002429 hydrazines Chemical class 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
- H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】ＴＺＤＢ特性及びＴＤＤＢ特性に優れ、シリコ
ン酸化膜に含まれる欠陥を減少させ得るシリコン酸化膜
の形成方法を提供する。 【構成】シリコン酸化膜の形成方法は、半導体基板１０
上に加湿酸化法にてシリコン酸化膜１２を形成した後、
ハロゲン元素を含有する不活性ガス雰囲気中でシリコン
酸化膜１２を熱処理し、次いで、シリコン酸化膜１２を
窒化処理する。窒化処理をＮ2Ｏガス雰囲気中で行うこ
とが好ましい。あるいは又、窒化処理をＮＨ3ガス雰囲
気中で行い、その後、Ｎ2Ｏガス雰囲気中で熱処理を行
うことが好ましい。
ン酸化膜に含まれる欠陥を減少させ得るシリコン酸化膜
の形成方法を提供する。 【構成】シリコン酸化膜の形成方法は、半導体基板１０
上に加湿酸化法にてシリコン酸化膜１２を形成した後、
ハロゲン元素を含有する不活性ガス雰囲気中でシリコン
酸化膜１２を熱処理し、次いで、シリコン酸化膜１２を
窒化処理する。窒化処理をＮ2Ｏガス雰囲気中で行うこ
とが好ましい。あるいは又、窒化処理をＮＨ3ガス雰囲
気中で行い、その後、Ｎ2Ｏガス雰囲気中で熱処理を行
うことが好ましい。
Description
【０００１】
【産業上の利用分野】本発明は半導体基板上のシリコン
酸化膜（ＳｉＯ2膜）の形成方法、及びかかるシリコン
酸化膜から成る半導体装置の酸化膜に関する。
酸化膜（ＳｉＯ2膜）の形成方法、及びかかるシリコン
酸化膜から成る半導体装置の酸化膜に関する。
【０００２】
【従来の技術】ＭＯＳ半導体装置の製造においては、酸
化膜から成るゲート酸化膜を半導体基板上に形成する必
要がある。ゲート酸化膜の特性は、その形成雰囲気の影
響を強く受ける。例えばシリコン酸化膜から成る酸化膜
の形成方法として、乾燥酸化法及び加湿酸化法を挙げる
ことができる。乾燥酸化法は、加熱されたシリコン半導
体基板に十分乾燥した高純度の酸素を供給することによ
ってシリコン半導体基板表面にシリコン酸化膜を形成す
る方法である。また、加湿酸化法は、水蒸気を含む高温
のキャリアガスをシリコン半導体基板に供給することに
よってシリコン半導体基板表面にシリコン酸化膜を形成
する方法である。
化膜から成るゲート酸化膜を半導体基板上に形成する必
要がある。ゲート酸化膜の特性は、その形成雰囲気の影
響を強く受ける。例えばシリコン酸化膜から成る酸化膜
の形成方法として、乾燥酸化法及び加湿酸化法を挙げる
ことができる。乾燥酸化法は、加熱されたシリコン半導
体基板に十分乾燥した高純度の酸素を供給することによ
ってシリコン半導体基板表面にシリコン酸化膜を形成す
る方法である。また、加湿酸化法は、水蒸気を含む高温
のキャリアガスをシリコン半導体基板に供給することに
よってシリコン半導体基板表面にシリコン酸化膜を形成
する方法である。
【０００３】加湿酸化法の一種に、パイロジェニック酸
化法がある。この方法は、加湿酸化法の再現性を高め且
つ水量の管理を不要とするために、純粋な水素を燃焼さ
せて水分を作る方法である。パイロジェニック酸化法
は、水に起因した電子トラップを多く含むため乾燥酸化
法に比べてホットキャリア耐性が劣るものの、シリコン
酸化膜の絶縁耐圧特性や長期信頼性に優れている。
化法がある。この方法は、加湿酸化法の再現性を高め且
つ水量の管理を不要とするために、純粋な水素を燃焼さ
せて水分を作る方法である。パイロジェニック酸化法
は、水に起因した電子トラップを多く含むため乾燥酸化
法に比べてホットキャリア耐性が劣るものの、シリコン
酸化膜の絶縁耐圧特性や長期信頼性に優れている。
【０００４】ＨＣｌ、Ｃｌ2、ＣＣｌ4、Ｃ2ＨＣｌ3、Ｃ
Ｈ2Ｃｌ2、Ｃ2Ｈ3Ｃｌ3等の塩素あるいはその他のハロ
ゲン元素を含有する化合物等を含んだ酸化雰囲気中で乾
燥酸化法によりシリコン酸化膜を形成する場合、以下の
利点が得られることが知られている。尚、このような方
法を、以下、塩酸酸化法と呼ぶ。 （Ａ）シリコン酸化膜中のアルカリ金属不純物の中和あ
るいはゲッタリング （Ｂ）積層欠陥の減少 （Ｃ）短時間に評価される絶縁破壊の指標であるタイム
ゼロ絶縁破壊（Time-Zero Dielectric Breakdown、ＴＺ
ＤＢ）特性の向上 （Ｄ）チャネル移動度の向上
Ｈ2Ｃｌ2、Ｃ2Ｈ3Ｃｌ3等の塩素あるいはその他のハロ
ゲン元素を含有する化合物等を含んだ酸化雰囲気中で乾
燥酸化法によりシリコン酸化膜を形成する場合、以下の
利点が得られることが知られている。尚、このような方
法を、以下、塩酸酸化法と呼ぶ。 （Ａ）シリコン酸化膜中のアルカリ金属不純物の中和あ
るいはゲッタリング （Ｂ）積層欠陥の減少 （Ｃ）短時間に評価される絶縁破壊の指標であるタイム
ゼロ絶縁破壊（Time-Zero Dielectric Breakdown、ＴＺ
ＤＢ）特性の向上 （Ｄ）チャネル移動度の向上
【０００５】一方、形成されたシリコン酸化膜を窒素や
アルゴン等の不活性ガス中で、８００〜１０００゜Ｃで
３０分程度熱処理すると、シリコン酸化膜とシリコン半
導体基板の界面において、以下の点が改善されることが
知られている。 （Ｅ）固定電荷の低減 （Ｆ）界面準位密度の低減
アルゴン等の不活性ガス中で、８００〜１０００゜Ｃで
３０分程度熱処理すると、シリコン酸化膜とシリコン半
導体基板の界面において、以下の点が改善されることが
知られている。 （Ｅ）固定電荷の低減 （Ｆ）界面準位密度の低減
【０００６】シリコン酸化膜の長期信頼性の指標とし
て、経時絶縁破壊（Time Dependent Dielectric Breakd
own、ＴＤＤＢ）特性がある。この経時絶縁破壊は、電
流ストレス又は電圧ストレスを印加した瞬間には破壊し
ないが、ストレス印加後ある時間経過してからシリコン
酸化膜に絶縁破壊が生じる現象である。一般に、経時絶
縁破壊現象は、半導体装置の破壊が散発する初期破壊領
域と、長時間経過し母集団の全試料が急速に破壊に至る
真正破壊領域（摩耗領域）とに分けられる。初期破壊は
半導体装置が市場に出てから故障するという重大な結果
をもたらすため、発生を出来る限り低減することが要求
される。これに対し、真正破壊はシリコン酸化膜の真正
絶縁破壊によるものであり、シリコン酸化膜がもつ能力
の限界を示している。
て、経時絶縁破壊（Time Dependent Dielectric Breakd
own、ＴＤＤＢ）特性がある。この経時絶縁破壊は、電
流ストレス又は電圧ストレスを印加した瞬間には破壊し
ないが、ストレス印加後ある時間経過してからシリコン
酸化膜に絶縁破壊が生じる現象である。一般に、経時絶
縁破壊現象は、半導体装置の破壊が散発する初期破壊領
域と、長時間経過し母集団の全試料が急速に破壊に至る
真正破壊領域（摩耗領域）とに分けられる。初期破壊は
半導体装置が市場に出てから故障するという重大な結果
をもたらすため、発生を出来る限り低減することが要求
される。これに対し、真正破壊はシリコン酸化膜の真正
絶縁破壊によるものであり、シリコン酸化膜がもつ能力
の限界を示している。
【０００７】
【発明が解決しようとする課題】加湿酸化法によって形
成されたシリコン酸化膜は、乾燥酸化法によって形成さ
れたシリコン酸化膜よりも経時絶縁破壊（ＴＤＤＢ）特
性が優れている。即ち、加湿酸化法によって形成された
シリコン酸化膜の方が長期信頼性が高いといえる。この
理由は、シリコン酸化膜中の−ＯＨや−ＳｉＯＨXが経
時絶縁破壊（ＴＤＤＢ）特性の向上に寄与しているため
であると考えられている。
成されたシリコン酸化膜は、乾燥酸化法によって形成さ
れたシリコン酸化膜よりも経時絶縁破壊（ＴＤＤＢ）特
性が優れている。即ち、加湿酸化法によって形成された
シリコン酸化膜の方が長期信頼性が高いといえる。この
理由は、シリコン酸化膜中の−ＯＨや−ＳｉＯＨXが経
時絶縁破壊（ＴＤＤＢ）特性の向上に寄与しているため
であると考えられている。
【０００８】乾燥酸化法の一種である塩酸酸化法はタイ
ムゼロ絶縁破壊（ＴＺＤＢ）特性の向上には寄与するも
のの、経時絶縁破壊（ＴＤＤＢ）特性を向上させること
ができないという問題がある。また、塩酸酸化法は、装
置や酸化膜形成条件の管理が難しいという問題もある。
ムゼロ絶縁破壊（ＴＺＤＢ）特性の向上には寄与するも
のの、経時絶縁破壊（ＴＤＤＢ）特性を向上させること
ができないという問題がある。また、塩酸酸化法は、装
置や酸化膜形成条件の管理が難しいという問題もある。
【０００９】加湿酸化法によって形成されたシリコン酸
化膜は、上述のとおり経時絶縁破壊（ＴＤＤＢ）特性が
優れている。そして、このようなシリコン酸化膜を窒素
やアルゴン等の不活性ガス中で熱処理した場合、上述の
（Ｅ）、（Ｆ）といった改善は認められるが、タイムゼ
ロ絶縁破壊（ＴＺＤＢ）特性が塩酸酸化法によって形成
されたシリコン酸化膜よりも低いという問題がある。
化膜は、上述のとおり経時絶縁破壊（ＴＤＤＢ）特性が
優れている。そして、このようなシリコン酸化膜を窒素
やアルゴン等の不活性ガス中で熱処理した場合、上述の
（Ｅ）、（Ｆ）といった改善は認められるが、タイムゼ
ロ絶縁破壊（ＴＺＤＢ）特性が塩酸酸化法によって形成
されたシリコン酸化膜よりも低いという問題がある。
【００１０】絶縁膜を形成した後、例えば塩素を含有す
る反応性ガス雰囲気下で絶縁膜を加熱処理することを特
徴とする絶縁膜形成方法が、例えば特開平３−２１９６
３２号公報に開示されている。この絶縁膜形成方法にお
いては、絶縁膜は赤外線ランプによる急速加熱によって
形成される。即ち、所謂乾燥酸化法により絶縁膜が形成
される。従って、この絶縁膜形成方法によって得られる
シリコン酸化膜の経時絶縁破壊（ＴＤＤＢ）特性は、加
湿酸化法にて得られるシリコン酸化膜の経時絶縁破壊
（ＴＤＤＢ）特性よりも劣っているという問題がある。
また、この絶縁膜形成方法は、絶縁膜形成中に未結合手
等に起因する膜欠陥を低減することを目的としており、
タイムゼロ絶縁破壊（ＴＺＤＢ）特性や経時絶縁破壊
（ＴＤＤＢ）特性の向上を目的としたものではない。更
に、加熱処理を１０００゜Ｃ×２０秒間の所謂ＲＴＡ法
にて行い、絶縁膜と基板の界面近傍にＳｉＣｌXから成
るドーピング層を形成する。
る反応性ガス雰囲気下で絶縁膜を加熱処理することを特
徴とする絶縁膜形成方法が、例えば特開平３−２１９６
３２号公報に開示されている。この絶縁膜形成方法にお
いては、絶縁膜は赤外線ランプによる急速加熱によって
形成される。即ち、所謂乾燥酸化法により絶縁膜が形成
される。従って、この絶縁膜形成方法によって得られる
シリコン酸化膜の経時絶縁破壊（ＴＤＤＢ）特性は、加
湿酸化法にて得られるシリコン酸化膜の経時絶縁破壊
（ＴＤＤＢ）特性よりも劣っているという問題がある。
また、この絶縁膜形成方法は、絶縁膜形成中に未結合手
等に起因する膜欠陥を低減することを目的としており、
タイムゼロ絶縁破壊（ＴＺＤＢ）特性や経時絶縁破壊
（ＴＤＤＢ）特性の向上を目的としたものではない。更
に、加熱処理を１０００゜Ｃ×２０秒間の所謂ＲＴＡ法
にて行い、絶縁膜と基板の界面近傍にＳｉＣｌXから成
るドーピング層を形成する。
【００１１】以上のとおり、従来の乾燥酸化法あるいは
加湿酸化法では、タイムゼロ絶縁破壊（ＴＺＤＢ）特性
及び経時絶縁破壊（ＴＤＤＢ）特性の両方の特性を満足
し得るシリコン酸化膜を形成することができない。
加湿酸化法では、タイムゼロ絶縁破壊（ＴＺＤＢ）特性
及び経時絶縁破壊（ＴＤＤＢ）特性の両方の特性を満足
し得るシリコン酸化膜を形成することができない。
【００１２】将来、磁気ディスクに置き代わると言われ
ているフラッシュメモリにおいては、フローティングゲ
ートに電荷を注入しあるいはフローティングゲートから
電荷を放出することによって、データの書込みや消去を
行う。各種の電荷注入法が提案されているが、チャネル
ホットエレクトロン注入法や、トンネル酸化膜に高電界
（例えば８ＭＶ／ｃｍ以上）を印加してファウラー・ノ
ルドハイムトンネル電流を流す方法が一般的である。こ
のようなフラッシュメモリのトンネル酸化膜に捕獲準位
（トラップ）が存在すると、データの書込み／消去の際
に電荷がトラップされてしまい、フラッシュメモリを構
成するトランジスタの閾値電圧が変動し、フラッシュメ
モリが誤動作を起こすという問題がある。従って、デー
タの書込み／消去の際、電荷のトラップが抑制されるよ
うに、トンネル酸化膜を改質することが急務の課題とな
っている。
ているフラッシュメモリにおいては、フローティングゲ
ートに電荷を注入しあるいはフローティングゲートから
電荷を放出することによって、データの書込みや消去を
行う。各種の電荷注入法が提案されているが、チャネル
ホットエレクトロン注入法や、トンネル酸化膜に高電界
（例えば８ＭＶ／ｃｍ以上）を印加してファウラー・ノ
ルドハイムトンネル電流を流す方法が一般的である。こ
のようなフラッシュメモリのトンネル酸化膜に捕獲準位
（トラップ）が存在すると、データの書込み／消去の際
に電荷がトラップされてしまい、フラッシュメモリを構
成するトランジスタの閾値電圧が変動し、フラッシュメ
モリが誤動作を起こすという問題がある。従って、デー
タの書込み／消去の際、電荷のトラップが抑制されるよ
うに、トンネル酸化膜を改質することが急務の課題とな
っている。
【００１３】本出願人は、平成５年３月２３日付で特許
出願した特願平５−８６８３６号、及び平成５年１０月
２６日付で特許出願した特願平５−２８７４９４号にお
いて、タイムゼロ絶縁破壊（ＴＺＤＢ）特性及び経時絶
縁破壊（ＴＤＤＢ）特性の両方の特性を満足し得るシリ
コン酸化膜の形成方法を提案した。このシリコン酸化膜
の形成方法は効果的ではあるものの、トンネル酸化膜の
形成に適用する場合には、更に高品質のシリコン酸化膜
を形成する方法を開発する必要がある。
出願した特願平５−８６８３６号、及び平成５年１０月
２６日付で特許出願した特願平５−２８７４９４号にお
いて、タイムゼロ絶縁破壊（ＴＺＤＢ）特性及び経時絶
縁破壊（ＴＤＤＢ）特性の両方の特性を満足し得るシリ
コン酸化膜の形成方法を提案した。このシリコン酸化膜
の形成方法は効果的ではあるものの、トンネル酸化膜の
形成に適用する場合には、更に高品質のシリコン酸化膜
を形成する方法を開発する必要がある。
【００１４】従って、本発明の目的は、タイムゼロ絶縁
破壊（ＴＺＤＢ）特性及び経時絶縁破壊（ＴＤＤＢ）特
性に優れ、シリコン酸化膜に含まれる欠陥を減少させ得
るシリコン酸化膜の形成方法、及びかかるシリコン酸化
膜の形成方法に基づいたトランジスタの酸化膜（例え
ば、ゲート酸化膜やトンネル酸化膜）を提供することに
ある。
破壊（ＴＺＤＢ）特性及び経時絶縁破壊（ＴＤＤＢ）特
性に優れ、シリコン酸化膜に含まれる欠陥を減少させ得
るシリコン酸化膜の形成方法、及びかかるシリコン酸化
膜の形成方法に基づいたトランジスタの酸化膜（例え
ば、ゲート酸化膜やトンネル酸化膜）を提供することに
ある。
【００１５】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のシリコン酸化膜の形成方法は、半導体基板
上に加湿酸化法にてシリコン酸化膜を形成した後、ハロ
ゲン元素を含有する不活性ガス雰囲気中でシリコン酸化
膜を熱処理し、次いで、シリコン酸化膜を窒化処理する
ことを特徴とする。
めの本発明のシリコン酸化膜の形成方法は、半導体基板
上に加湿酸化法にてシリコン酸化膜を形成した後、ハロ
ゲン元素を含有する不活性ガス雰囲気中でシリコン酸化
膜を熱処理し、次いで、シリコン酸化膜を窒化処理する
ことを特徴とする。
【００１６】本発明のシリコン酸化膜の形成方法におい
ては、加湿酸化法はパイロジェニック酸化法とすること
が好ましい。また、ハロゲン元素として、塩素、臭素、
フッ素を挙げることができるが、なかでも塩素であるこ
とが望ましい。不活性ガス中に含有されるハロゲン元素
の形態としては、例えば、ＨＣｌ、ＣＣｌ4、Ｃ2ＨＣｌ
3、Ｃｌ2、ＨＢｒ、ＮＦ3を挙げることができる。不活
性ガス中のハロゲン元素の含有率は、分子又は化合物の
形態を基準として、０．００１〜１０容量％、好ましく
は０．００５〜１０容量％、更に好ましくは０．０２〜
１０容量％である。例えば塩酸ガスを用いる場合、不活
性ガス中の塩酸ガス含有率は０．０２〜１０容量％であ
ることが望ましい。
ては、加湿酸化法はパイロジェニック酸化法とすること
が好ましい。また、ハロゲン元素として、塩素、臭素、
フッ素を挙げることができるが、なかでも塩素であるこ
とが望ましい。不活性ガス中に含有されるハロゲン元素
の形態としては、例えば、ＨＣｌ、ＣＣｌ4、Ｃ2ＨＣｌ
3、Ｃｌ2、ＨＢｒ、ＮＦ3を挙げることができる。不活
性ガス中のハロゲン元素の含有率は、分子又は化合物の
形態を基準として、０．００１〜１０容量％、好ましく
は０．００５〜１０容量％、更に好ましくは０．０２〜
１０容量％である。例えば塩酸ガスを用いる場合、不活
性ガス中の塩酸ガス含有率は０．０２〜１０容量％であ
ることが望ましい。
【００１７】また、ハロゲン元素を含有する不活性ガス
雰囲気中でのシリコン酸化膜の熱処理は炉アニール処理
であることが望ましい。熱処理の温度は、７００〜１２
００゜Ｃ、好ましくは７００〜１０００゜Ｃ、更に好ま
しくは７００〜９５０゜Ｃである。また、熱処理の時間
は、５〜６０分、好ましくは１０〜４０分、更に好まし
くは２０〜３０分である。不活性ガスとしては、窒素ガ
ス、アルゴンガスを例示することができる。
雰囲気中でのシリコン酸化膜の熱処理は炉アニール処理
であることが望ましい。熱処理の温度は、７００〜１２
００゜Ｃ、好ましくは７００〜１０００゜Ｃ、更に好ま
しくは７００〜９５０゜Ｃである。また、熱処理の時間
は、５〜６０分、好ましくは１０〜４０分、更に好まし
くは２０〜３０分である。不活性ガスとしては、窒素ガ
ス、アルゴンガスを例示することができる。
【００１８】窒化処理を、Ｎ2Ｏガス、ＮＯガス、ＮＯ2
ガス雰囲気中で行うことが望ましいが、中でもＮ2Ｏガ
ス雰囲気中で行うことが望ましい。あるいは又、窒化処
理をＮＨ3ガス、Ｎ2Ｈ4、ヒドラジン誘導体雰囲気中で
行い、その後、Ｎ2Ｏガス、Ｏ2雰囲気中で熱処理を行う
ことが望ましい。窒化処理を７００乃至１２００゜Ｃ、
好ましくは８００乃至１１５０゜Ｃ、更に好ましくは９
００乃至１１００゜Ｃの温度で行うことが望ましく、こ
の場合、半導体基板の加熱を赤外線照射、炉アニール処
理によって行うことが好ましい。
ガス雰囲気中で行うことが望ましいが、中でもＮ2Ｏガ
ス雰囲気中で行うことが望ましい。あるいは又、窒化処
理をＮＨ3ガス、Ｎ2Ｈ4、ヒドラジン誘導体雰囲気中で
行い、その後、Ｎ2Ｏガス、Ｏ2雰囲気中で熱処理を行う
ことが望ましい。窒化処理を７００乃至１２００゜Ｃ、
好ましくは８００乃至１１５０゜Ｃ、更に好ましくは９
００乃至１１００゜Ｃの温度で行うことが望ましく、こ
の場合、半導体基板の加熱を赤外線照射、炉アニール処
理によって行うことが好ましい。
【００１９】半導体基板とは、シリコン半導体基板等の
基板そのものだけでなく、基板上にエピタキシャル層、
多結晶層、あるいは非晶質層が形成されたもの、更に
は、基板やこれらの層に半導体素子が形成されたもの
等、シリコン酸化膜を形成すべき下地を意味する。
基板そのものだけでなく、基板上にエピタキシャル層、
多結晶層、あるいは非晶質層が形成されたもの、更に
は、基板やこれらの層に半導体素子が形成されたもの
等、シリコン酸化膜を形成すべき下地を意味する。
【００２０】本発明の半導体装置の酸化膜、例えばゲー
ト酸化膜やトンネル酸化膜は、上述の本発明のシリコン
酸化膜の形成方法によって形成されたシリコン酸化膜か
ら成る。
ト酸化膜やトンネル酸化膜は、上述の本発明のシリコン
酸化膜の形成方法によって形成されたシリコン酸化膜か
ら成る。
【００２１】
【作用】本発明のシリコン酸化膜の形成方法において
は、シリコン酸化膜は加湿酸化法にて形成されるので、
得られたシリコン酸化膜は乾燥酸化法に比べてリーク電
流が少なく、しかも製造歩留まりが高い。即ち、経時絶
縁破壊（ＴＤＤＢ，ＱBD）特性に優れている。
は、シリコン酸化膜は加湿酸化法にて形成されるので、
得られたシリコン酸化膜は乾燥酸化法に比べてリーク電
流が少なく、しかも製造歩留まりが高い。即ち、経時絶
縁破壊（ＴＤＤＢ，ＱBD）特性に優れている。
【００２２】更には、ハロゲン元素を含有する不活性ガ
ス雰囲気中でシリコン酸化膜を熱処理するので、得られ
たシリコン酸化膜中からはハロゲン元素によって金属不
純物が除去される。その結果、ＴＺＤＢ特性の向上を図
ることができる。また、タイムゼロ絶縁破壊耐圧分布に
おけるＢモード不良（所謂ウイークスポットによる破壊
モード）がＴＤＤＢの初期破壊領域と密接な関連にある
ことが、例えば文献「電子材料シリーズ サブミクロン
デバイスＩＩ」、小柳光正著、丸善株式会社発刊、から
知られている。ハロゲン元素を含有する不活性ガス雰囲
気中でシリコン酸化膜を熱処理することによって、シリ
コン酸化膜中のウイークスポットが低減し、ＴＤＤＢ特
性における初期破壊領域が極めて少ないシリコン酸化膜
を得ることができる。
ス雰囲気中でシリコン酸化膜を熱処理するので、得られ
たシリコン酸化膜中からはハロゲン元素によって金属不
純物が除去される。その結果、ＴＺＤＢ特性の向上を図
ることができる。また、タイムゼロ絶縁破壊耐圧分布に
おけるＢモード不良（所謂ウイークスポットによる破壊
モード）がＴＤＤＢの初期破壊領域と密接な関連にある
ことが、例えば文献「電子材料シリーズ サブミクロン
デバイスＩＩ」、小柳光正著、丸善株式会社発刊、から
知られている。ハロゲン元素を含有する不活性ガス雰囲
気中でシリコン酸化膜を熱処理することによって、シリ
コン酸化膜中のウイークスポットが低減し、ＴＤＤＢ特
性における初期破壊領域が極めて少ないシリコン酸化膜
を得ることができる。
【００２３】しかも、シリコン酸化膜を窒化処理するこ
とによって、シリコン酸化膜中あるいはシリコン酸化膜
と半導体基板の界面に導入された窒素が捕獲中心の原因
と考えられているＳｉやＯのダングリングボンドを終端
し、得られたシリコン酸化膜に一層高い信頼性を付与す
ることができる。以上のとおり、本発明のシリコン酸化
膜の形成方法によって得られたシリコン酸化膜は、ＴＤ
ＤＢ特性、ＴＺＤＢ特性に優れ、更に窒化処理によって
一層高い信頼性を有する。
とによって、シリコン酸化膜中あるいはシリコン酸化膜
と半導体基板の界面に導入された窒素が捕獲中心の原因
と考えられているＳｉやＯのダングリングボンドを終端
し、得られたシリコン酸化膜に一層高い信頼性を付与す
ることができる。以上のとおり、本発明のシリコン酸化
膜の形成方法によって得られたシリコン酸化膜は、ＴＤ
ＤＢ特性、ＴＺＤＢ特性に優れ、更に窒化処理によって
一層高い信頼性を有する。
【００２４】
【実施例】以下、図面を参照して、実施例に基づき本発
明を説明するが、実施例の説明の前に、参考例として、
半導体基板上に加湿酸化法にてシリコン酸化膜を形成し
た後、ハロゲン元素を含有する不活性ガス雰囲気中でシ
リコン酸化膜を熱処理した場合、ハロゲン元素を含有し
ない不活性ガス雰囲気中でシリコン酸化膜を熱処理した
場合と比較して、どの程度タイムゼロ絶縁破壊（ＴＺＤ
Ｂ）特性及び経時絶縁破壊（ＴＤＤＢ）特性が改善され
るかを説明する。
明を説明するが、実施例の説明の前に、参考例として、
半導体基板上に加湿酸化法にてシリコン酸化膜を形成し
た後、ハロゲン元素を含有する不活性ガス雰囲気中でシ
リコン酸化膜を熱処理した場合、ハロゲン元素を含有し
ない不活性ガス雰囲気中でシリコン酸化膜を熱処理した
場合と比較して、どの程度タイムゼロ絶縁破壊（ＴＺＤ
Ｂ）特性及び経時絶縁破壊（ＴＤＤＢ）特性が改善され
るかを説明する。
【００２５】（参考例）参考例においては、半導体基板
上に加湿酸化法にてシリコン酸化膜を形成した後、ハロ
ゲン元素を含有する不活性ガス雰囲気中でシリコン酸化
膜を熱処理した。尚、その後の窒化処理は行っていな
い。
上に加湿酸化法にてシリコン酸化膜を形成した後、ハロ
ゲン元素を含有する不活性ガス雰囲気中でシリコン酸化
膜を熱処理した。尚、その後の窒化処理は行っていな
い。
【００２６】シリコン半導体基板から成る半導体基板の
表面に、加湿酸化法の一種である従来のパイロジェニッ
ク酸化法によって厚さ８ｎｍのシリコン酸化膜を形成し
た。パイロジェニック酸化法における基板温度を８５０
゜Ｃとした。尚、必要に応じて、シリコン酸化膜の形成
前に、半導体基板表面の清浄化（化学薬品や純水を用い
た洗浄、還元ガス雰囲気中での熱処理による自然酸化膜
の除去）を行う。次に、ハロゲン元素を含有する不活性
ガス雰囲気中でシリコン酸化膜を熱処理した。具体的に
は、塩酸ガスを０．１容量％含有する窒素ガス雰囲気中
で、熱処理の温度を７００゜Ｃから９５０゜Ｃまで変化
させ、熱処理時間を３０分一定としてシリコン酸化膜を
熱処理した。熱処理にはファーネス装置を用いた。その
後、公知のＣＶＤ技術、フォトリソグラフィ技術及びド
ライエッチング技術を用いて、シリコン酸化膜の上にリ
ンドープト・ポリシリコンから成るゲート電極を形成し
た。こうして、所謂ＭＯＳキャパシタを形成した。
表面に、加湿酸化法の一種である従来のパイロジェニッ
ク酸化法によって厚さ８ｎｍのシリコン酸化膜を形成し
た。パイロジェニック酸化法における基板温度を８５０
゜Ｃとした。尚、必要に応じて、シリコン酸化膜の形成
前に、半導体基板表面の清浄化（化学薬品や純水を用い
た洗浄、還元ガス雰囲気中での熱処理による自然酸化膜
の除去）を行う。次に、ハロゲン元素を含有する不活性
ガス雰囲気中でシリコン酸化膜を熱処理した。具体的に
は、塩酸ガスを０．１容量％含有する窒素ガス雰囲気中
で、熱処理の温度を７００゜Ｃから９５０゜Ｃまで変化
させ、熱処理時間を３０分一定としてシリコン酸化膜を
熱処理した。熱処理にはファーネス装置を用いた。その
後、公知のＣＶＤ技術、フォトリソグラフィ技術及びド
ライエッチング技術を用いて、シリコン酸化膜の上にリ
ンドープト・ポリシリコンから成るゲート電極を形成し
た。こうして、所謂ＭＯＳキャパシタを形成した。
【００２７】（参考比較例）参考比較例においては、ハ
ロゲン元素を含有しない不活性ガス雰囲気中でシリコン
酸化膜を熱処理した点が参考例と異なる。パイロジェニ
ック酸化法の条件、熱処理条件は参考例と同様とした。
ロゲン元素を含有しない不活性ガス雰囲気中でシリコン
酸化膜を熱処理した点が参考例と異なる。パイロジェニ
ック酸化法の条件、熱処理条件は参考例と同様とした。
【００２８】（ＴＺＤＢ特性の評価）タイムゼロ絶縁破
壊（ＴＺＤＢ）特性を以下の方法で評価した。１枚の半
導体基板に１００個のＭＯＳキャパシタを作製した。ま
た、シリコン酸化膜（ゲート酸化膜）の上に形成したゲ
ート電極の面積を５ｍｍ2とした。評価には、参考例及
び参考比較例共、２枚の半導体基板を使用した。図２の
（Ｂ）に模式的に図示する回路を作り、ゲート電極に印
加する電圧Ｖを増加させ、回路を流れる電流Ｉを測定し
た。電流Ｉが判定電流ＩJ（＝０．１μＡ）となったと
きの電圧ＶJを測定し、ＶJを印加電界に換算する。印加
電界が８ＭＶ／ｃｍを越えるＭＯＳキャパシタの個数を
数え（即ち、所謂Ｃモード合格品の数を数え）、百分率
に換算した値を図５に示す。
壊（ＴＺＤＢ）特性を以下の方法で評価した。１枚の半
導体基板に１００個のＭＯＳキャパシタを作製した。ま
た、シリコン酸化膜（ゲート酸化膜）の上に形成したゲ
ート電極の面積を５ｍｍ2とした。評価には、参考例及
び参考比較例共、２枚の半導体基板を使用した。図２の
（Ｂ）に模式的に図示する回路を作り、ゲート電極に印
加する電圧Ｖを増加させ、回路を流れる電流Ｉを測定し
た。電流Ｉが判定電流ＩJ（＝０．１μＡ）となったと
きの電圧ＶJを測定し、ＶJを印加電界に換算する。印加
電界が８ＭＶ／ｃｍを越えるＭＯＳキャパシタの個数を
数え（即ち、所謂Ｃモード合格品の数を数え）、百分率
に換算した値を図５に示す。
【００２９】図５から明らかなように、熱処理温度を７
００゜Ｃから９５０゜Ｃとして作製した参考例のＭＯＳ
キャパシタ試料は全てＣモード合格品であった。一方、
参考比較例のＭＯＳキャパシタ試料のＣモード合格率は
約８０％であった。
００゜Ｃから９５０゜Ｃとして作製した参考例のＭＯＳ
キャパシタ試料は全てＣモード合格品であった。一方、
参考比較例のＭＯＳキャパシタ試料のＣモード合格率は
約８０％であった。
【００３０】（ＴＤＤＢ特性の評価）経時絶縁破壊（Ｔ
ＤＤＢ）特性を以下の方法で評価した。１枚の半導体基
板に５０個のＭＯＳキャパシタを作製した。また、シリ
コン酸化膜（ゲート酸化膜）の上に形成したゲート電極
の面積を０．１ｍｍ2とした。評価には、参考例及び参
考比較例共、２枚の半導体基板を使用した。図２の
（Ａ）に模式的に図示する回路を作り、ゲート電極に定
電流（Ｊ＝０．２Ａ／ｃｍ2）ストレスを印加する定電
流ＴＤＤＢ法により、絶縁破壊に至るまでにシリコン酸
化膜中を流れた総電荷量、所謂クーロンブレイクダウン
（ＱBD）を測定した。ここで、ＱBDは、Ｊ（Ａ／ｃ
ｍ2）と、絶縁破壊に至るまでの時間ｔBDの積で表され
る。
ＤＤＢ）特性を以下の方法で評価した。１枚の半導体基
板に５０個のＭＯＳキャパシタを作製した。また、シリ
コン酸化膜（ゲート酸化膜）の上に形成したゲート電極
の面積を０．１ｍｍ2とした。評価には、参考例及び参
考比較例共、２枚の半導体基板を使用した。図２の
（Ａ）に模式的に図示する回路を作り、ゲート電極に定
電流（Ｊ＝０．２Ａ／ｃｍ2）ストレスを印加する定電
流ＴＤＤＢ法により、絶縁破壊に至るまでにシリコン酸
化膜中を流れた総電荷量、所謂クーロンブレイクダウン
（ＱBD）を測定した。ここで、ＱBDは、Ｊ（Ａ／ｃ
ｍ2）と、絶縁破壊に至るまでの時間ｔBDの積で表され
る。
【００３１】熱処理温度９００゜Ｃにおける累積不良率
ＰとＱBDの関係のワイブル確率分布表示を、図６の
（Ａ）に示す。また、ＱBDの初期破壊領域における不良
率と熱処理温度の関係を、図６の（Ｂ）に示す。図６か
ら明らかなように、参考例では熱処理温度７００゜Ｃか
ら９５０゜Ｃの範囲において、ＱBDの初期破壊領域にお
ける不良率は３％以下である。一方、参考比較例におい
ては、熱処理温度７００゜Ｃから９５０゜Ｃに上昇する
に従い、ＱBDの初期破壊領域における不良率が２０％近
くまで増加する傾向にある。以上の結果から、半導体基
板上に加湿酸化法にてシリコン酸化膜を形成した後、ハ
ロゲン元素を含有する不活性ガス雰囲気中でシリコン酸
化膜を熱処理することによって、ハロゲン元素を含有し
ていない不活性ガス雰囲気中でシリコン酸化膜を熱処理
する場合と比較して、ＴＺＤＢ特性及びＴＤＤＢ特性が
飛躍的に向上することが判る。尚、ハロゲン元素を含有
する不活性ガス雰囲気中でのシリコン酸化膜の熱処理
は、７００゜Ｃ乃至９５０゜Ｃで行えばよい。
ＰとＱBDの関係のワイブル確率分布表示を、図６の
（Ａ）に示す。また、ＱBDの初期破壊領域における不良
率と熱処理温度の関係を、図６の（Ｂ）に示す。図６か
ら明らかなように、参考例では熱処理温度７００゜Ｃか
ら９５０゜Ｃの範囲において、ＱBDの初期破壊領域にお
ける不良率は３％以下である。一方、参考比較例におい
ては、熱処理温度７００゜Ｃから９５０゜Ｃに上昇する
に従い、ＱBDの初期破壊領域における不良率が２０％近
くまで増加する傾向にある。以上の結果から、半導体基
板上に加湿酸化法にてシリコン酸化膜を形成した後、ハ
ロゲン元素を含有する不活性ガス雰囲気中でシリコン酸
化膜を熱処理することによって、ハロゲン元素を含有し
ていない不活性ガス雰囲気中でシリコン酸化膜を熱処理
する場合と比較して、ＴＺＤＢ特性及びＴＤＤＢ特性が
飛躍的に向上することが判る。尚、ハロゲン元素を含有
する不活性ガス雰囲気中でのシリコン酸化膜の熱処理
は、７００゜Ｃ乃至９５０゜Ｃで行えばよい。
【００３２】（実施例１）実施例においては、参考例の
工程の後に、シリコン酸化膜の窒化処理を行う。先ず、
シリコン半導体基板から成る半導体基板１０の表面に、
加湿酸化法の一種である従来のパイロジェニック酸化法
によって厚さ３ｎｍのシリコン酸化膜１２を形成した
（図１の（Ａ）参照）。パイロジェニック酸化法の条件
を、例えば以下のとおりとすることができる。 基板温度 ： ７５０゜Ｃ 尚、必要に応じて、シリコン酸化膜の形成前に、半導体
基板表面の清浄化（化学薬品や純水を用いた洗浄、還元
ガス雰囲気中での熱処理による自然酸化膜の除去）を行
う。
工程の後に、シリコン酸化膜の窒化処理を行う。先ず、
シリコン半導体基板から成る半導体基板１０の表面に、
加湿酸化法の一種である従来のパイロジェニック酸化法
によって厚さ３ｎｍのシリコン酸化膜１２を形成した
（図１の（Ａ）参照）。パイロジェニック酸化法の条件
を、例えば以下のとおりとすることができる。 基板温度 ： ７５０゜Ｃ 尚、必要に応じて、シリコン酸化膜の形成前に、半導体
基板表面の清浄化（化学薬品や純水を用いた洗浄、還元
ガス雰囲気中での熱処理による自然酸化膜の除去）を行
う。
【００３３】次に、ハロゲン元素を含有する不活性ガス
雰囲気中でシリコン酸化膜を熱処理した（図１の（Ｂ）
参照）。具体的には、塩酸ガスを０．１容量％含有する
窒素ガス雰囲気中で、８５０゜Ｃ×３０分間の熱処理条
件にてシリコン酸化膜を熱処理した。熱処理にはファー
ネス装置を用いた。これによって、シリコン酸化膜中に
ハロゲン元素（具体的には塩素元素）が導入され、リー
ク電流の原因となる金属不純物が除去されると推定され
る。
雰囲気中でシリコン酸化膜を熱処理した（図１の（Ｂ）
参照）。具体的には、塩酸ガスを０．１容量％含有する
窒素ガス雰囲気中で、８５０゜Ｃ×３０分間の熱処理条
件にてシリコン酸化膜を熱処理した。熱処理にはファー
ネス装置を用いた。これによって、シリコン酸化膜中に
ハロゲン元素（具体的には塩素元素）が導入され、リー
ク電流の原因となる金属不純物が除去されると推定され
る。
【００３４】更に、このシリコン酸化膜を窒化処理し
た。具体的には、Ｎ2Ｏガス雰囲気中で、１０００゜Ｃ
×２０秒の窒化処理を行った（図１の（Ｃ）参照）。窒
化処理に際し、半導体基板の加熱を赤外線照射にて行っ
た。この窒化処理によってシリコン酸化膜の厚さは４ｎ
ｍに増加し、シリコン酸化膜中あるいはシリコン酸化膜
と半導体基板の界面には窒素が導入される。この窒素が
ＳｉやＯのダングリングボンドを終端していると推定さ
れる。
た。具体的には、Ｎ2Ｏガス雰囲気中で、１０００゜Ｃ
×２０秒の窒化処理を行った（図１の（Ｃ）参照）。窒
化処理に際し、半導体基板の加熱を赤外線照射にて行っ
た。この窒化処理によってシリコン酸化膜の厚さは４ｎ
ｍに増加し、シリコン酸化膜中あるいはシリコン酸化膜
と半導体基板の界面には窒素が導入される。この窒素が
ＳｉやＯのダングリングボンドを終端していると推定さ
れる。
【００３５】その後、公知のＣＶＤ技術、フォトリソグ
ラフィ技術及びドライエッチング技術を用いて、シリコ
ン酸化膜１２の上にリンドープト・ポリシリコンから成
るゲート電極１４を形成した（図１の（Ｄ）参照）。こ
うして、所謂ＭＯＳキャパシタを形成した。
ラフィ技術及びドライエッチング技術を用いて、シリコ
ン酸化膜１２の上にリンドープト・ポリシリコンから成
るゲート電極１４を形成した（図１の（Ｄ）参照）。こ
うして、所謂ＭＯＳキャパシタを形成した。
【００３６】（実施例２）実施例１においては窒化処理
をＮ2Ｏガス雰囲気中で行った。これに対して、実施例
２においては、窒化処理をＮＨ3ガス雰囲気中で行い、
その後、Ｎ2Ｏガス雰囲気中で熱処理を行う。半導体基
板上に加湿酸化法にてシリコン酸化膜を形成した後、ハ
ロゲン元素を含有する不活性ガス雰囲気中でシリコン酸
化膜を熱処理する工程は実施例１と同様とした。以下、
実施例２における窒化処理及び熱処理を説明する。
をＮ2Ｏガス雰囲気中で行った。これに対して、実施例
２においては、窒化処理をＮＨ3ガス雰囲気中で行い、
その後、Ｎ2Ｏガス雰囲気中で熱処理を行う。半導体基
板上に加湿酸化法にてシリコン酸化膜を形成した後、ハ
ロゲン元素を含有する不活性ガス雰囲気中でシリコン酸
化膜を熱処理する工程は実施例１と同様とした。以下、
実施例２における窒化処理及び熱処理を説明する。
【００３７】実施例１と同様の方法で半導体基板上に加
湿酸化法にて厚さ３ｎｍのシリコン酸化膜を形成した
後、ハロゲン元素を含有する不活性ガス雰囲気中でシリ
コン酸化膜を熱処理した。次に、このシリコン酸化膜を
ＮＨ3ガス雰囲気中で窒化処理した。条件は、９００゜
Ｃ×６０秒とした。窒化処理に際し、半導体基板の加熱
を赤外線照射にて行った。ＮＨ3ガスを用いた窒化処理
においては、シリコン酸化膜中に窒素と共に水素が導入
される。実施例１と同様に、この窒素がＳｉやＯのダン
グリングボンドを終端していると推定される。一方、水
素はシリコン酸化膜中で電子トラップとなることが知ら
れている。それ故、実施例２においては、窒化処理の
後、Ｎ2Ｏガス雰囲気中で熱処理を行った。熱処理に際
し、半導体基板の加熱を赤外線照射にて行った。これに
よって、シリコン酸化膜中の水素が放出される。この熱
処理の終了後のシリコン酸化膜の厚さは４ｎｍに増加
し、シリコン酸化膜中あるいはシリコン酸化膜と半導体
基板の界面には専ら窒素が導入された。
湿酸化法にて厚さ３ｎｍのシリコン酸化膜を形成した
後、ハロゲン元素を含有する不活性ガス雰囲気中でシリ
コン酸化膜を熱処理した。次に、このシリコン酸化膜を
ＮＨ3ガス雰囲気中で窒化処理した。条件は、９００゜
Ｃ×６０秒とした。窒化処理に際し、半導体基板の加熱
を赤外線照射にて行った。ＮＨ3ガスを用いた窒化処理
においては、シリコン酸化膜中に窒素と共に水素が導入
される。実施例１と同様に、この窒素がＳｉやＯのダン
グリングボンドを終端していると推定される。一方、水
素はシリコン酸化膜中で電子トラップとなることが知ら
れている。それ故、実施例２においては、窒化処理の
後、Ｎ2Ｏガス雰囲気中で熱処理を行った。熱処理に際
し、半導体基板の加熱を赤外線照射にて行った。これに
よって、シリコン酸化膜中の水素が放出される。この熱
処理の終了後のシリコン酸化膜の厚さは４ｎｍに増加
し、シリコン酸化膜中あるいはシリコン酸化膜と半導体
基板の界面には専ら窒素が導入された。
【００３８】その後、公知のＣＶＤ技術、フォトリソグ
ラフィ技術及びドライエッチング技術を用いて、シリコ
ン酸化膜の上にリンドープト・ポリシリコンから成るゲ
ート電極を形成した。こうして、所謂ＭＯＳキャパシタ
を形成した。
ラフィ技術及びドライエッチング技術を用いて、シリコ
ン酸化膜の上にリンドープト・ポリシリコンから成るゲ
ート電極を形成した。こうして、所謂ＭＯＳキャパシタ
を形成した。
【００３９】（比較例１）比較例１は、窒化処理を行わ
ない点を除き、実施例１と同様の方法でシリコン酸化膜
を形成した。即ち、シリコン半導体基板から成る半導体
基板の表面に、パイロジェニック酸化法によって厚さ４
ｎｍのシリコン酸化膜１２を形成した後、塩酸ガスを
０．１容量％含有する窒素ガス雰囲気中で、８５０゜Ｃ
×３０分間の熱処理条件にてシリコン酸化膜を熱処理し
た。その後、公知のＣＶＤ技術、フォトリソグラフィ技
術及びドライエッチング技術を用いて、シリコン酸化膜
の上にリンドープト・ポリシリコンから成るゲート電極
を形成した。こうして、所謂ＭＯＳキャパシタを形成し
た。この比較例１は、条件が異なるものの、実質的には
参考例にて説明したシリコン酸化膜と同じ方法で形成さ
れている。
ない点を除き、実施例１と同様の方法でシリコン酸化膜
を形成した。即ち、シリコン半導体基板から成る半導体
基板の表面に、パイロジェニック酸化法によって厚さ４
ｎｍのシリコン酸化膜１２を形成した後、塩酸ガスを
０．１容量％含有する窒素ガス雰囲気中で、８５０゜Ｃ
×３０分間の熱処理条件にてシリコン酸化膜を熱処理し
た。その後、公知のＣＶＤ技術、フォトリソグラフィ技
術及びドライエッチング技術を用いて、シリコン酸化膜
の上にリンドープト・ポリシリコンから成るゲート電極
を形成した。こうして、所謂ＭＯＳキャパシタを形成し
た。この比較例１は、条件が異なるものの、実質的には
参考例にて説明したシリコン酸化膜と同じ方法で形成さ
れている。
【００４０】（ＴＤＤＢ特性の評価）経時絶縁破壊（Ｔ
ＤＤＢ）特性を以下の方法で評価した。１枚の半導体基
板１０に３０個のＭＯＳキャパシタを作製した。また、
シリコン酸化膜（ゲート酸化膜）１２の上に形成したゲ
ート電極１４の面積を０．１ｍｍ2とした。図２の
（Ａ）に模式的に図示する回路を作り、ゲート電極に定
電流（Ｊ＝０．２Ａ／ｃｍ2）ストレスを印加する定電
流ＴＤＤＢ法により、絶縁破壊に至るまでにシリコン酸
化膜１２中を流れた総電荷量（ＱBD）を測定した。図３
は、累積不良率ＰとＱBDの関係のワイブル確率分布表示
を示した図である。図３中、白丸印は実施例１にて得ら
れた試料の測定結果、「×」印は実施例１にて得られた
試料の測定結果、黒丸印は比較例１にて得られた試料の
測定結果を示す。累積不良率５０％におけるＱBDを比較
すると、以下のとおりとなった。
ＤＤＢ）特性を以下の方法で評価した。１枚の半導体基
板１０に３０個のＭＯＳキャパシタを作製した。また、
シリコン酸化膜（ゲート酸化膜）１２の上に形成したゲ
ート電極１４の面積を０．１ｍｍ2とした。図２の
（Ａ）に模式的に図示する回路を作り、ゲート電極に定
電流（Ｊ＝０．２Ａ／ｃｍ2）ストレスを印加する定電
流ＴＤＤＢ法により、絶縁破壊に至るまでにシリコン酸
化膜１２中を流れた総電荷量（ＱBD）を測定した。図３
は、累積不良率ＰとＱBDの関係のワイブル確率分布表示
を示した図である。図３中、白丸印は実施例１にて得ら
れた試料の測定結果、「×」印は実施例１にて得られた
試料の測定結果、黒丸印は比較例１にて得られた試料の
測定結果を示す。累積不良率５０％におけるＱBDを比較
すると、以下のとおりとなった。
【００４１】
【００４２】ＱBDに代表されるシリコン酸化膜の経時絶
縁破壊（ＴＤＤＢ）は、電荷がトラップされてシリコン
酸化膜のエネルギーバンドが変形するために生じると考
えられている。従って、ＱBDの値が大きいということ
は、シリコン酸化膜中あるいは半導体基板とシリコン酸
化膜の界面にトラップが少ないことを意味する。図３か
ら明らかなように、実施例にて形成されたシリコン酸化
膜（ゲート酸化膜）１２の経時絶縁破壊（ＴＤＤＢ）特
性は、比較例１にて形成されたシリコン酸化膜（ゲート
酸化膜）の経時絶縁破壊（ＴＤＤＢ）特性よりも格段に
優れている。即ち、窒化処理を施すことによって、一層
優れた経時絶縁破壊（ＴＤＤＢ）特性を得ることができ
る。
縁破壊（ＴＤＤＢ）は、電荷がトラップされてシリコン
酸化膜のエネルギーバンドが変形するために生じると考
えられている。従って、ＱBDの値が大きいということ
は、シリコン酸化膜中あるいは半導体基板とシリコン酸
化膜の界面にトラップが少ないことを意味する。図３か
ら明らかなように、実施例にて形成されたシリコン酸化
膜（ゲート酸化膜）１２の経時絶縁破壊（ＴＤＤＢ）特
性は、比較例１にて形成されたシリコン酸化膜（ゲート
酸化膜）の経時絶縁破壊（ＴＤＤＢ）特性よりも格段に
優れている。即ち、窒化処理を施すことによって、一層
優れた経時絶縁破壊（ＴＤＤＢ）特性を得ることができ
る。
【００４３】図４に、本発明のシリコン酸化膜の形成方
法を適用したＭＯＳ型トランジスタの作製方法の概要を
示す。先ず、シリコン半導体基板から成る半導体基板１
０に、従来の方法を用いてＬＯＣＯＳ構造から成る素子
分離領域２０を形成した。次に、実施例１と同様の方法
で、半導体基板１０の表面にシリコン酸化膜１２（ゲー
ト酸化膜）を形成した。その後、全面にＣＶＤ法にてポ
リシリコン層を形成し、かかるポリシリコン層をフォト
リソグラフィ技術及びドライエッチング技術を用いてパ
ターニングし、ポリシリコンから成るゲート電極２２を
形成した。次いで、ＬＤＤ構造を形成するために不純物
イオン注入を行い、次いでＳｉＯ2層をＣＶＤ法にて全
面に堆積させた後、ＳｉＯ2層をエッチバックし、ゲー
ト電極２２の側壁にゲートサイドウオール２４を形成し
た（図４の（Ａ）参照）。次に、不純物イオン注入、及
びレーザ等のエネルギー照射処理や熱処理による不純物
活性化処理を行い、ソース・ドレイン領域２６を形成し
た。その後、従来のＣＶＤ法によって、全面に例えばＳ
ｉＯ2等から成る絶縁層２８を形成した。次いで、フォ
トリソグラフィ技術及びドライエッチング技術を用いて
ソース・ドレイン領域２６の上方の絶縁層２８に開口部
３０を形成した。そして、例えばＡｌ−１％Ｓｉから成
る金属配線材料を開口部３０内を含む絶縁層２８上にス
パッタ法にて堆積させた後、フォトリソグラフィ技術及
びドライエッチング技術を用いて絶縁層２８上の金属配
線材料を所望の形状にパターニングして、配線３２を形
成する。こうして、図４の（Ｂ）に示す構造のＭＯＳ型
トランジスタを完成させた。尚、本発明のシリコン酸化
膜の形成方法は、ＭＯＳ型トランジスタのゲート酸化膜
の形成に適用できるだけでなく、その他、例えばフラッ
シュメモリのトンネル酸化膜の形成等にも適用すること
ができる。
法を適用したＭＯＳ型トランジスタの作製方法の概要を
示す。先ず、シリコン半導体基板から成る半導体基板１
０に、従来の方法を用いてＬＯＣＯＳ構造から成る素子
分離領域２０を形成した。次に、実施例１と同様の方法
で、半導体基板１０の表面にシリコン酸化膜１２（ゲー
ト酸化膜）を形成した。その後、全面にＣＶＤ法にてポ
リシリコン層を形成し、かかるポリシリコン層をフォト
リソグラフィ技術及びドライエッチング技術を用いてパ
ターニングし、ポリシリコンから成るゲート電極２２を
形成した。次いで、ＬＤＤ構造を形成するために不純物
イオン注入を行い、次いでＳｉＯ2層をＣＶＤ法にて全
面に堆積させた後、ＳｉＯ2層をエッチバックし、ゲー
ト電極２２の側壁にゲートサイドウオール２４を形成し
た（図４の（Ａ）参照）。次に、不純物イオン注入、及
びレーザ等のエネルギー照射処理や熱処理による不純物
活性化処理を行い、ソース・ドレイン領域２６を形成し
た。その後、従来のＣＶＤ法によって、全面に例えばＳ
ｉＯ2等から成る絶縁層２８を形成した。次いで、フォ
トリソグラフィ技術及びドライエッチング技術を用いて
ソース・ドレイン領域２６の上方の絶縁層２８に開口部
３０を形成した。そして、例えばＡｌ−１％Ｓｉから成
る金属配線材料を開口部３０内を含む絶縁層２８上にス
パッタ法にて堆積させた後、フォトリソグラフィ技術及
びドライエッチング技術を用いて絶縁層２８上の金属配
線材料を所望の形状にパターニングして、配線３２を形
成する。こうして、図４の（Ｂ）に示す構造のＭＯＳ型
トランジスタを完成させた。尚、本発明のシリコン酸化
膜の形成方法は、ＭＯＳ型トランジスタのゲート酸化膜
の形成に適用できるだけでなく、その他、例えばフラッ
シュメモリのトンネル酸化膜の形成等にも適用すること
ができる。
【００４４】以上、本発明を好適な実施例に基づき説明
したが、本発明は実施例に限定されるものではない。加
湿酸化法として、酸素、窒素、アルゴン等のキャリアガ
スに水蒸気を混ぜあるいは乾燥酸素を水バブラに通す従
来の加湿酸化法を採用することができる。また、パイロ
ジェニック酸化法の条件や熱処理の条件、シリコン酸化
膜の厚さ、不活性ガスの種類、ハロゲン元素の種類や形
態は例示であり、適宜変更することができる。
したが、本発明は実施例に限定されるものではない。加
湿酸化法として、酸素、窒素、アルゴン等のキャリアガ
スに水蒸気を混ぜあるいは乾燥酸素を水バブラに通す従
来の加湿酸化法を採用することができる。また、パイロ
ジェニック酸化法の条件や熱処理の条件、シリコン酸化
膜の厚さ、不活性ガスの種類、ハロゲン元素の種類や形
態は例示であり、適宜変更することができる。
【００４５】シリコン酸化膜は、単層から構成されてい
ても、複数層から構成されていてもよい。シリコン酸化
膜が複数層から構成されている場合、半導体基板表面に
形成されるシリコン酸化膜の層が本発明のシリコン酸化
膜の形成方法によって形成されていればよい。また、残
りの層は、塩酸酸化法を含む乾燥酸化法、加圧酸化法、
分圧酸化法、希釈酸化法、低温酸化法、ＲＴＰ（急速熱
処理による酸化法）などの従来の酸化法から形成するこ
とができる。
ても、複数層から構成されていてもよい。シリコン酸化
膜が複数層から構成されている場合、半導体基板表面に
形成されるシリコン酸化膜の層が本発明のシリコン酸化
膜の形成方法によって形成されていればよい。また、残
りの層は、塩酸酸化法を含む乾燥酸化法、加圧酸化法、
分圧酸化法、希釈酸化法、低温酸化法、ＲＴＰ（急速熱
処理による酸化法）などの従来の酸化法から形成するこ
とができる。
【００４６】
【発明の効果】本発明のシリコン酸化膜の形成方法によ
って形成されるシリコン酸化膜は、窒化処理を施すこと
によって、従来の加湿酸化法あるいは特願平５−８６８
３６号及び特願平５−２８７４９４号にて提案したシリ
コン酸化膜の形成方法と比較して、一層優れた経時絶縁
破壊（ＴＤＤＢ）特性を有している。また、シリコン酸
化膜の形成を従来の加湿酸化法にて行えばよく、酸化条
件の管理を塩酸酸化法よりも容易に行うことができる。
って形成されるシリコン酸化膜は、窒化処理を施すこと
によって、従来の加湿酸化法あるいは特願平５−８６８
３６号及び特願平５−２８７４９４号にて提案したシリ
コン酸化膜の形成方法と比較して、一層優れた経時絶縁
破壊（ＴＤＤＢ）特性を有している。また、シリコン酸
化膜の形成を従来の加湿酸化法にて行えばよく、酸化条
件の管理を塩酸酸化法よりも容易に行うことができる。
【図１】本発明のシリコン酸化膜の形成方法を説明する
ための、半導体基板等の模式的な一部断面図である。
ための、半導体基板等の模式的な一部断面図である。
【図２】経時絶縁破壊（ＴＤＤＢ）特性及びタイムゼロ
絶縁破壊（ＴＺＤＢ）特性の評価のために使用した回路
の模式図である。
絶縁破壊（ＴＺＤＢ）特性の評価のために使用した回路
の模式図である。
【図３】実施例及び比較例１にて説明した方法で形成さ
れたシリコン酸化膜の経時絶縁破壊（ＴＤＤＢ）特性の
評価結果を示す図である。
れたシリコン酸化膜の経時絶縁破壊（ＴＤＤＢ）特性の
評価結果を示す図である。
【図４】ＭＯＳトランジスタの形成方法を説明するため
の、半導体基板等の模式的な一部断面図である。
の、半導体基板等の模式的な一部断面図である。
【図５】参考例及び参考比較例におけるＴＺＤＢ特性の
評価を示す図である。
評価を示す図である。
【図６】参考例及び参考比較例にて説明した方法で形成
されたシリコン酸化膜の経時絶縁破壊（ＴＤＤＢ）特性
の評価結果を示す図である。
されたシリコン酸化膜の経時絶縁破壊（ＴＤＤＢ）特性
の評価結果を示す図である。
１０ 半導体基板 １２ シリコン酸化膜 １４，２２ ゲート電極 ２０ 素子分離領域 ２６ ソース・ドレイン領域 ２８ 層間絶縁層 ３２ 配線
Claims (11)
- 【請求項１】半導体基板上に加湿酸化法にてシリコン酸
化膜を形成した後、ハロゲン元素を含有する不活性ガス
雰囲気中で該シリコン酸化膜を熱処理し、次いで、該シ
リコン酸化膜を窒化処理することを特徴とするシリコン
酸化膜の形成方法。 - 【請求項２】前記加湿酸化法はパイロジェニック酸化法
であることを特徴とする請求項１に記載のシリコン酸化
膜の形成方法。 - 【請求項３】前記ハロゲン元素は塩素であることを特徴
とする請求項１又は請求項２に記載のシリコン酸化膜の
形成方法。 - 【請求項４】前記塩素は塩酸の形態であり、不活性ガス
中に含有される塩酸の濃度は０．０２乃至１０容量％で
あることを特徴とする請求項３に記載のシリコン酸化膜
の形成方法。 - 【請求項５】前記熱処理は炉アニール処理であることを
特徴とする請求項１乃至請求項４のいずれか１項に記載
のシリコン酸化膜の形成方法。 - 【請求項６】前記熱処理を７００乃至９５０゜Ｃの温度
で行うことを特徴とする請求項１乃至請求項５のいずれ
か１項に記載のシリコン酸化膜の形成方法。 - 【請求項７】前記窒化処理をＮ2Ｏガス雰囲気中で行う
ことを特徴とする請求項１乃至請求項６のいずれか１項
に記載のシリコン酸化膜の形成方法。 - 【請求項８】前記窒化処理をＮＨ3ガス雰囲気中で行
い、その後、Ｎ2Ｏガス雰囲気中で熱処理を行うことを
特徴とする請求項１乃至請求項６のいずれか１項に記載
のシリコン酸化膜の形成方法。 - 【請求項９】窒化処理を７００乃至１２００゜Ｃの温度
で行うことを特徴とする請求項７又は請求項８に記載の
シリコン酸化膜の形成方法。 - 【請求項１０】窒化処理に際し、半導体基板の加熱を赤
外線照射によって行うことを特徴とする請求項９に記載
のシリコン酸化膜の形成方法。 - 【請求項１１】請求項１乃至請求項１０のいずれか１項
に記載されたシリコン酸化膜の形成方法によって形成さ
れたシリコン酸化膜から成る半導体装置の酸化膜。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6145500A JPH07335641A (ja) | 1994-06-03 | 1994-06-03 | シリコン酸化膜の形成方法及び半導体装置の酸化膜 |
| KR1019950014466A KR960002663A (ko) | 1994-06-03 | 1995-06-01 | 실리콘산화막의 형성방법 및 반도체장치의 산화막 |
| US08/456,917 US5656516A (en) | 1994-06-03 | 1995-06-01 | Method for forming silicon oxide layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6145500A JPH07335641A (ja) | 1994-06-03 | 1994-06-03 | シリコン酸化膜の形成方法及び半導体装置の酸化膜 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335641A true JPH07335641A (ja) | 1995-12-22 |
Family
ID=15386702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6145500A Pending JPH07335641A (ja) | 1994-06-03 | 1994-06-03 | シリコン酸化膜の形成方法及び半導体装置の酸化膜 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5656516A (ja) |
| JP (1) | JPH07335641A (ja) |
| KR (1) | KR960002663A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980055950A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 유전체막 형성 방법 |
| WO2008126255A1 (ja) * | 2007-03-30 | 2008-10-23 | Fujitsu Microelectronics Limited | 半導体装置の製造方法 |
| JP2014107374A (ja) * | 2012-11-27 | 2014-06-09 | Sumco Corp | 半導体試料の電気的評価方法および評価装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5966623A (en) * | 1995-10-25 | 1999-10-12 | Eastman Kodak Company | Metal impurity neutralization within semiconductors by fluorination |
| US6607946B1 (en) * | 1996-05-22 | 2003-08-19 | Micron Technology, Inc. | Process for growing a dielectric layer on a silicon-containing surface using a mixture of N2O and O3 |
| US6028012A (en) * | 1996-12-04 | 2000-02-22 | Yale University | Process for forming a gate-quality insulating layer on a silicon carbide substrate |
| US6475927B1 (en) * | 1998-02-02 | 2002-11-05 | Micron Technology, Inc. | Method of forming a semiconductor device |
| US6121095A (en) * | 1998-07-24 | 2000-09-19 | United Integrated Circuits Corp. | Method for fabricating gate oxide |
| JP2000133700A (ja) * | 1998-10-22 | 2000-05-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6444555B2 (en) * | 1999-12-07 | 2002-09-03 | Advanced Micro Devices, Inc. | Method for establishing ultra-thin gate insulator using anneal in ammonia |
| JP3534056B2 (ja) * | 2000-08-31 | 2004-06-07 | 日産自動車株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2003297956A (ja) * | 2002-04-04 | 2003-10-17 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP4448297B2 (ja) | 2002-12-27 | 2010-04-07 | 株式会社荏原製作所 | 基板研磨装置及び基板研磨方法 |
| JP2005101503A (ja) * | 2003-03-26 | 2005-04-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3848341B2 (ja) * | 2004-06-29 | 2006-11-22 | キヤノン株式会社 | 電子放出素子、電子源、画像表示装置、および映像受信表示装置、並びに電子放出素子の製造方法 |
| KR100673205B1 (ko) * | 2004-11-24 | 2007-01-22 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| US7151042B2 (en) * | 2005-02-02 | 2006-12-19 | Macronix International Co., Ltd. | Method of improving flash memory performance |
| US7875881B2 (en) * | 2007-04-03 | 2011-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| CN101669193B (zh) * | 2007-04-27 | 2012-02-15 | 株式会社半导体能源研究所 | Soi衬底及其制造方法和半导体器件 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1696625C3 (de) * | 1966-10-07 | 1979-03-08 | Syumpei, Yamazaki | Verfahren zum Erzeugen einer Nitridschutzschicht auf einem Halbleiterkörper |
| JPS5421264A (en) * | 1977-07-19 | 1979-02-17 | Fujitsu Ltd | Forming method of semiconductor surface magnetization |
| US4438157A (en) * | 1980-12-05 | 1984-03-20 | Ncr Corporation | Process for forming MNOS dual dielectric structure |
| JPS61172339A (ja) * | 1984-07-27 | 1986-08-04 | Hitachi Ltd | 半導体装置の製造方法 |
| US5225355A (en) * | 1988-02-26 | 1993-07-06 | Fujitsu Limited | Gettering treatment process |
| US5254506A (en) * | 1988-12-20 | 1993-10-19 | Matsushita Electric Industrial Co., Ltd. | Method for the production of silicon oxynitride film where the nitrogen concentration at the wafer-oxynitride interface is 8 atomic precent or less |
| US5434102A (en) * | 1991-02-25 | 1995-07-18 | Symetrix Corporation | Process for fabricating layered superlattice materials and making electronic devices including same |
| KR940009597B1 (ko) * | 1991-08-22 | 1994-10-15 | 삼성전자 주식회사 | 반도체장치의 게이트산화막 형성법 |
| US5244843A (en) * | 1991-12-17 | 1993-09-14 | Intel Corporation | Process for forming a thin oxide layer |
| US5290718A (en) * | 1992-06-29 | 1994-03-01 | National Semiconductor Corporation | Simplified high reliability gate oxide process |
| US5506178A (en) * | 1992-12-25 | 1996-04-09 | Sony Corporation | Process for forming gate silicon oxide film for MOS transistors |
| US5296411A (en) * | 1993-04-28 | 1994-03-22 | Advanced Micro Devices, Inc. | Method for achieving an ultra-reliable thin oxide using a nitrogen anneal |
| US5382533A (en) * | 1993-06-18 | 1995-01-17 | Micron Semiconductor, Inc. | Method of manufacturing small geometry MOS field-effect transistors having improved barrier layer to hot electron injection |
| US5393686A (en) * | 1994-08-29 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Method of forming gate oxide by TLC gettering clean |
-
1994
- 1994-06-03 JP JP6145500A patent/JPH07335641A/ja active Pending
-
1995
- 1995-06-01 US US08/456,917 patent/US5656516A/en not_active Expired - Fee Related
- 1995-06-01 KR KR1019950014466A patent/KR960002663A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980055950A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 유전체막 형성 방법 |
| WO2008126255A1 (ja) * | 2007-03-30 | 2008-10-23 | Fujitsu Microelectronics Limited | 半導体装置の製造方法 |
| JP2014107374A (ja) * | 2012-11-27 | 2014-06-09 | Sumco Corp | 半導体試料の電気的評価方法および評価装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5656516A (en) | 1997-08-12 |
| KR960002663A (ko) | 1996-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07335641A (ja) | シリコン酸化膜の形成方法及び半導体装置の酸化膜 | |
| JP3898770B2 (ja) | 高品質の酸化膜を成長させるための方法 | |
| JP3974547B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7135417B2 (en) | Method of forming a semiconductor device | |
| JP4001960B2 (ja) | 窒化酸化物誘電体層を有する半導体素子の製造方法 | |
| KR100908784B1 (ko) | 반도체 장치의 제조 방법 | |
| US20030232507A1 (en) | Method for fabricating a semiconductor device having an ONO film | |
| JP2008028403A (ja) | 第１の酸化物層および第２の酸化物層を形成するための方法 | |
| US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
| JP3593340B2 (ja) | 集積回路デバイスの製造方法 | |
| JP4742867B2 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置 | |
| US6110780A (en) | Using NO or N2 O treatment to generate different oxide thicknesses in one oxidation step for single poly non-volatile memory | |
| JPH08306809A (ja) | 異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法 | |
| JPH10321740A (ja) | 半導体不揮発性メモリトランジスタおよびその製造方法 | |
| JP3681525B2 (ja) | 半導体装置の製造方法 | |
| JP2636783B2 (ja) | 半導体装置の製造方法 | |
| JP3588994B2 (ja) | 酸化膜の形成方法及びｐ形半導体素子の製造方法 | |
| JPH03257828A (ja) | 半導体装置の製造方法 | |
| JPH07297182A (ja) | ＳｉＮ系絶縁膜の形成方法 | |
| JP2834344B2 (ja) | 半導体装置の絶縁膜の製造方法 | |
| JPH06244173A (ja) | シリコン酸化膜の形成方法 | |
| JP3211232B2 (ja) | 半導体装置の製造方法 | |
| JP2811723B2 (ja) | 半導体装置の製造方法 | |
| JPH07169761A (ja) | シリコン酸化膜の形成方法及びｍｏｓトランジスタのゲート酸化膜 | |
| JP2000294663A (ja) | 酸化膜の形成方法及び半導体装置 |