JP2014107374A - 半導体試料の電気的評価方法および評価装置 - Google Patents

Abstract

【課題】半導体試料の絶縁膜に含まれる欠陥のサイズ評価を可能とするための手法およびこれを実施するための装置を提供する。
【解決手段】絶縁膜上に複数の電極を形成して複数のＭＯＳキャパシタを作製し、前記電極から絶縁膜に電圧を印加して該絶縁膜の絶縁破壊寿命を測定すること、および、測定した絶縁破壊寿命を、絶縁破壊寿命は絶縁膜の膜厚Ｘｏｘと局所的な薄膜化量ΔＸｏｘにより式（１）：Ｘｅｆｆ＝Ｘｏｘ−ΔＸｏｘから求められる実効膜厚Ｘｅｆｆで決まるという有効酸化膜厚モデルにより局所的な薄膜化量に変換すること、を含み、偶発故障領域の局所的な薄膜化量が大きいほど前記絶縁膜に含まれる欠陥のサイズが大きいと判定する判定基準により、前記変換により求められた偶発故障領域の局所的な薄膜化量に基づき、前記絶縁膜中の欠陥サイズを評価する。
【選択図】図１

Description

本発明は、半導体試料の絶縁膜中に含まれる欠陥および半導体基板中に含まれる欠陥のサイズの大小の評価を可能とする半導体試料の電気的評価方法およびこの方法を実施するために用いられる電気的評価装置に関する。

半導体基板上に絶縁膜を有する半導体試料について、絶縁膜の絶縁破壊寿命を、ＴＤＤＢ(Time Dependence Dielectric Breakdown)法、ＴＺＤＢ(Time Zero Dielectric Breakdown)法等の方法により電気的に評価することが行われている。

非特許文献１には、絶縁膜の絶縁破壊の原因をすべて「局所的な薄膜化量ΔＸｏｘ」に置き換え、絶縁破壊寿命Ｔ_bdは、実際の酸化膜厚Ｘｏｘで決まるのではなく、局所的な薄膜化量ΔＸｏｘを考慮した実効膜厚Ｘｅｆｆ（Ｘｅｆｆ＝Ｘｏｘ−ΔＸｏｘ）で決まるという有効酸化膜厚モデルが提案されている。有効酸化膜厚モデルによれば、局所的な薄膜化量ΔＸｏｘと絶縁破壊寿命Ｔｂｄの関係は、式（２）で示される。
Ｔ_bd＝τ₀ｅｘｐ（Ｇ（Ｘｏｘ−ΔＸｏｘ）／Ｖ_ox） …（２）
［Ｖｏｘ：絶縁膜にかかる電圧、τ₀，Ｇ：係数］

特許文献１では、上記の有効酸化膜厚モデルを利用し、欠陥による絶縁膜の局所的な薄膜化量ΔＸｏｘに着目し、絶縁破壊の測定結果から欠陥分布と薄膜化量との相関を見出している。

特許第３６４４２８４号明細書

Lee. J. C., et al., IEEE Transactions on Electron Devices, Vol.35, No.12, p.2268, (1988)

上記特許文献１では絶縁破壊電圧分布から絶縁膜中の欠陥分布を求めているが、絶縁膜の信頼性には、欠陥サイズも影響を及ぼす。即ち、絶縁膜中にサイズの大きな欠陥が含まれているほど、絶縁膜の耐圧特性が劣化することでその信頼性は低下してしまう。しかし従来、絶縁膜中の欠陥サイズを評価する手法は知られていなかった。

そこで本発明の目的は、半導体試料の絶縁膜に含まれる欠陥のサイズ評価を可能とするための手法およびこれを実施するための装置を提供することにある。

本発明者は、上記目的を達成するために鋭意検討を重ねた結果、有効酸化膜厚モデルを利用して絶縁破壊寿命を局所的な薄膜化量に変換すると、変換の結果得られた偶発故障領域の薄膜化量の大小は、絶縁膜に含まれる欠陥サイズの大小と対応することを新たに見出し、本発明を完成するに至った。

即ち、上記目的は、下記手段により達成された。
［１］半導体基板上に絶縁膜を有する半導体試料の電気的評価方法であって、
前記絶縁膜上に複数の電極を形成して複数のＭＯＳキャパシタを作製すること、
前記電極から絶縁膜に電圧を印加して該絶縁膜の絶縁破壊寿命を測定すること、および、
測定した絶縁破壊寿命を、絶縁破壊寿命は絶縁膜の膜厚Ｘｏｘと局所的な薄膜化量ΔＸｏｘにより下記式（１）：
Ｘｅｆｆ＝Ｘｏｘ−ΔＸｏｘ …（１）
から求められる実効膜厚Ｘｅｆｆで決まるという有効酸化膜厚モデルにより局所的な薄膜化量に変換すること、
を含み、
偶発故障領域の局所的な薄膜化量が大きいほど前記絶縁膜に含まれる欠陥のサイズが大きいと判定する判定基準により、前記変換により求められた偶発故障領域の局所的な薄膜化量に基づき、前記絶縁膜中の欠陥サイズを評価する、前記方法。
［２］前記絶縁膜は、半導体試料に熱酸化処理を施すことにより形成された熱酸化膜であり、前記サイズを判定する欠陥は、前記熱酸化処理により半導体基板から熱酸化膜に取り込まれた欠陥である［１］に記載の半導体試料の電気的評価方法。
［３］前記絶縁膜に含まれる欠陥のサイズが大きいほど、半導体基板に含まる欠陥のサイズが大きいと判定する判定基準により、絶縁膜中の欠陥サイズの評価結果に基づき、半導体基板に含まれる欠陥のサイズを評価する、［１］または［２］に記載の半導体試料の電気的評価方法。
［４］前記サイズを評価する欠陥は、酸素析出物である、［１］〜［３］のいずれかに記載の半導体試料の電気的評価方法。
［５］評価対象の半導体試料に含まれる半導体基板と同じ半導体結晶から切り出された参照半導体基板において結晶欠陥領域の分布状態を把握することを含み、
評価対象の半導体試料の、前記分布状態の把握により参照半導体基板上で特定された結晶欠陥領域に対応する領域上の絶縁膜中の欠陥サイズを評価する、［１］〜［４］のいずれかに記載の半導体試料の電気的評価方法。
［６］［１］〜［５］のいずれかに記載の半導体基板上に絶縁膜を有する半導体試料の電気的評価方法を行うために用いられ、
前記絶縁膜上に複数の電極を形成することにより複数のＭＯＳキャパシタが作製された半導体試料に対して、前記電極から絶縁膜に電圧を印加して該絶縁膜の絶縁破壊寿命を測定する絶縁破壊寿命測定手段と、
測定した絶縁破壊寿命を、絶縁破壊寿命は絶縁膜の膜厚Ｘｏｘと局所的な薄膜化量ΔＸｏｘにより下記式（１）：
Ｘｅｆｆ＝Ｘｏｘ−ΔＸｏｘ …（１）
から求められる実効膜厚Ｘｅｆｆで決まるという有効酸化膜厚モデルにより局所的な薄膜化量に変換する変換手段と、
を含み、
偶発故障領域の局所的な薄膜化量が大きいほど前記絶縁膜に含まれる欠陥のサイズが大きいと判定する判定手段により、前記変換により求められた偶発故障領域の局所的な薄膜化量に基づき、前記絶縁膜中の欠陥サイズを評価する欠陥サイズ評価手段を更に含む、半導体基板上に絶縁膜を有する半導体試料の電気的評価装置。
［７］前記欠陥サイズ評価手段は、前記絶縁膜に含まれる欠陥のサイズが大きいほど、半導体基板に含まる欠陥のサイズが大きいと判定する判定基準により、絶縁膜中の欠陥サイズの評価結果に基づき、半導体基板に含まれる欠陥のサイズを評価する、［６］に記載の半導体試料の電気的評価装置。
［８］評価対象の半導体試料に含まれる半導体基板と同じ半導体結晶から切り出された参照半導体基板において結晶欠陥領域の分布状態を把握する分布状態把握手段を更に含み、
前記欠陥サイズ評価手段は、評価対象の半導体試料の、前記分布状態の把握により参照半導体基板上で特定された結晶欠陥領域に対応する領域上の絶縁膜中の欠陥サイズを評価する、［６］または［７］に記載の半導体試料の電気的評価装置。

本発明によれば、半導体試料の絶縁膜中、更には半導体基板中の欠陥のサイズ評価が可能となる。

有効酸化膜厚モデルの説明図である。 図２（ａ）は、ウェーハサンプルの絶縁膜全面の絶縁破壊寿命のワイブルプロットであり、図２（ｂ）は、ウェーハサンプルのＰｖ領域上の領域の絶縁膜の絶縁破壊寿命のワイブルプロットであり、図２（ｃ）は、同絶縁破壊寿命から求めた局所的な薄膜化量ΔＸｏｘのヒストグラムである。 後述の式（５）中のＴ_bd,ox決定に用いたグラフである。 酸素濃度の異なるウェーハサンプルのＰｖ領域上の領域の絶縁膜の絶縁破壊寿命から求めた局所的な薄膜化量ΔＸｏｘのヒストグラムである。 ウェーハ熱処理の有無によるヒストグラム変化を示す。 本発明の評価方法の具体的態様を示すフローチャートである。

本発明は、半導体基板上に絶縁膜を有する半導体試料の電気的評価方法に関するものであり、
前記絶縁膜上に複数の電極を形成して複数のＭＯＳキャパシタを作製すること、
前記電極から絶縁膜に電圧を印加して該絶縁膜の絶縁破壊寿命を測定すること、および、
測定した絶縁破壊寿命を、絶縁破壊寿命は絶縁膜の膜厚Ｘｏｘと局所的な薄膜化量ΔＸｏｘにより下記式（１）：
Ｘｅｆｆ＝Ｘｏｘ−ΔＸｏｘ …（１）
から求められる実効膜厚Ｘｅｆｆで決まるという有効酸化膜厚モデルにより局所的な薄膜化量に変換すること、
を含み、
偶発故障領域の局所的な薄膜化量が大きいほど前記絶縁膜に含まれる欠陥のサイズが大きいと判定する判定基準により、前記変換により求められた偶発故障領域の局所的な薄膜化量に基づき、前記絶縁膜中の欠陥サイズを評価する。
上記の通り本発明では、有効酸化膜厚モデルを利用し、絶縁膜中の欠陥サイズを評価する。
以下、有効酸化膜厚モデルについて説明する。

図１は、有効酸化膜厚モデルの説明図である。
半導体基板としてのシリコン基板上に、絶縁膜として酸化膜（ＳｉＯ₂膜）を形成し、その上にポリシリコンのゲート電極を形成したＭＯＳキャパシタにおいて、絶縁膜をゲート電極から電圧を印加し絶縁破壊させる場合、有効酸化膜厚モデルでは、絶縁膜の破壊の原因をすべて「局所的な薄膜化」に置き換える。このモデルによれば、絶縁膜中に存在する欠陥の影響を絶縁膜の膜厚の局所的薄膜化とみなし、絶縁膜の実効膜厚Ｘｅｆｆは、絶縁膜の膜厚Ｘｏｘと局所的な薄膜化量ΔＸｏｘにより下記式（１）：
Ｘｅｆｆ＝Ｘｏｘ−ΔＸｏｘ …（１）
から求められる。
そして、絶縁膜の実効膜厚と絶縁破壊寿命との間には、前記式（２）の関係が成立し、式（１）および式（２）から、絶縁膜の実効膜厚、局所的な薄膜化量、および絶縁破壊寿命について、下記式（３）および式（４）が得られる。更に、式（３）および（４）により、絶縁破壊寿命の測定値から局所的な薄膜化量を求める下記（５）が得られる。
Ｘｅｆｆ＝Ｖ_ox／Ｇ＊ｌｏｇ（Ｔ_bd,eff／τ₀） …（３）
Ｘｏｘ＝Ｖ_ox／Ｇ＊ｌｏｇ（Ｔ_bd,ox／τ₀） …（４）
ΔＸｏｘ＝Ｘｏｘ−Ｘｅｆｆ＝Ｖ_ox／Ｇ＊ｌｏｇ（Ｔ_bd,ox／Ｔ_bd,eff） …（５）
［Ｖ_ox：印加電圧、Ｇ：定数、Ｔ_bd,eff：絶縁破壊寿命の実測値、Ｔ_bd,ox：絶縁膜に欠陥が存在しない場合の破壊時間］

上記の通り、有効酸化膜厚モデルによれば、絶縁膜の絶縁破壊寿命を、局所的な薄膜化量に変換することができる。

次に、本発明者が実施した実験結果に基づき、本発明の詳細を更に説明する。なお当分野で知られている通り、以下に記載のＰｖ領域とは、ＢＭＤ（酸素析出物）形成領域であり、Ｐｉ領域とはＢＭＤ非形成領域（偶発不良を引き起こさないほどサイズが極小のＢＭＤが存在する場合を含む）であり、Ｐｖ／Ｐｉ領域とは、ＢＭＤ形成領域と非形成領域が混在した領域である。これら領域は、公知のエッチング法等によって特定することができる。

１．有効酸化膜厚モデルによる欠陥サイズ評価（１）
チョクラルスキー法（以下、「ＣＺ法」）により育成したボロンドープＰ型シリコン単結晶インゴットをワイヤソーにより横方向にスライスし、研磨および洗浄を経てウェーハサンプルを得た。また、必要に応じて熱処理を施す場合もある。このウェーハサンプル表面に、下記表１に示す条件で絶縁膜（熱酸化膜）およびポリシリコンゲート電極を形成し、複数の半導体素子を作製した。
具体的には、熱酸化によりウェーハ表面に形成した酸化膜上に、多結晶シリコンをＣＶＤ法により堆積させリンドープした。その後、裏面については多結晶シリコンと熱酸化膜を除去した。さらに、フォトリソグラフィによりレジストパターンを多結晶シリコン上に作製し、ドライエッチングにより多結晶シリコンをパターニングし、レジスト除去を行った。

上記操作とは別に、ウェーハサンプルと同じインゴットから切り出されたシリコンウェーハ（参照基板）におけるＰｖ領域をエッチング法により特定した。参照基板は、ウェーハサンプルを切り出した位置の近傍から切り出したため、ウェーハサンプルと同じ欠陥分布を有するとみなすことができる。

次いで、ウェーハ全面について定電流ＴＤＤＢ法による電気的評価を行い、上記で作製した各半導体素子の絶縁破壊寿命を測定した。得られた測定データからワイブルプロットを作成した結果が、図２（ａ）である。さらに、測定データの中から、参照基板において特定したＰｖ領域上の領域の絶縁膜のみの測定データを抽出しワイブルプロットを作成した。得られたワイブルプロットが、図２（ｂ）である。絶縁膜の耐圧特性評価において、短時間の絶縁破壊時間領域を偶発故障領域と呼び、大多数の素子の絶縁破壊時間を摩耗破壊領域（真性破壊領域）と呼ぶが、図２（ｂ）に示すワイブルプロットでは、偶発故障領域に段差が現れている。なお摩耗破壊は、欠陥のない素子における絶縁破壊を示している。
また、上記のＰｖ領域上の領域のみの測定データから、前記式（５）により得られた局所的な薄膜化量ΔＸｏｘのヒストグラムを、図２（ｃ）に示す。式（５）中、Ｖ_ox：印加電圧２８．７（Ｖ）、Ｇ：５５．１５（Ｖ／ｎｍ）、Ｔ_bd,ox：１２７．２秒とした。図２（ｃ）中、縦軸は、各ΔＸｏｘの度数／全測定電極数である。

上記Ｇは、トンネル電流の指数電界依存、フラットバンド電圧シフトの電界依存等が含まれている定数で、エピタキシャルウェーハの電界依存性を測定した結果から導かれた値である。

絶縁膜に欠陥が存在しない場合の破壊時間Ｔ_bd,oxは、次のようにして求めた値である。
ＣＺ法により育成した、酸素濃度が異なる２水準のボロンドープＰ型シリコン単結晶インゴットからそれぞれウェーハサンプルを１枚ずつ切り出し、各ウェーハ上にゲート電極面積０．３ｍｍ²、１ｍｍ²、４ｍｍ²の３種類の半導体素子の作製および参照基板によるＰｉ領域およびＰｖ領域の特定を行った。
上記２水準のインゴットの酸素濃度は、低酸素濃度インゴットの酸素濃度を１とすると、高酸素濃度インゴットの酸素濃度は約１．３である。
高酸素濃度インゴットから切り出したウェーハサンプルのＰｉ／Ｐｖ領域上の領域の絶縁膜の測定データ、および低酸素濃度インゴットから切り出したウェーハサンプルのＰｉ領域上の領域の絶縁膜の測定データの中から、摩耗破壊領域（Ｔｂｄが８０秒以上）の測定データを利用し、累積不良率が９０％となる絶縁破壊時間９０％Ｔｂｄを求めた。一般に９０％Ｔｂｄとゲート電極面積との間には関係式として、
９０％Ｔｂｄ＝ａ×ｌｎ（ゲート電極面積）＋ｂ
［上記式中、ａ、ｂは係数］
が成り立つ。各ウェーハサンプルについて、９０％Ｔｂｄ（摩耗破壊領域の測定データのみ利用）をゲート電極面積に対してプロットしたグラフおよび各測定値を用いて算出した関係式の近似曲線を、図３に示す。
近似曲線を用いてゲート電極面積４ｍｍ²での９０％Ｔｂｄを求めると、高酸素濃度インゴットから切り出したウェーハサンプルのＰｉ／Ｐｖ領域上の領域の絶縁膜については１２７．９秒、低酸素濃度インゴットから切り出したウェーハサンプルのＰｉ領域上の領域の絶縁膜については１２６．５秒となった。
以上の結果から、欠陥がほとんど含まれない絶縁膜であれば、ウェーハの酸素濃度や欠陥領域にかかわらず、９０％Ｔｂｄはほぼ同一になると考えられる。そこで本明細書記載の実験については、１２６．５秒〜１２７．９秒の範囲内の値である１２７．２秒を、絶縁膜に欠陥が存在しない場合の破壊時間Ｔ_bd,oxとして用いた。

図２（ｃ）のヒストグラムには２つのピークが現れている。左のピークが偶発不良領域のピーク、右のピークが摩耗破壊領域のピークである。偶発故障領域の局所的な薄膜化量は、図２（ｃ）のヒストグラムから、ΔＸｏｘ＝０．７ｎｍと求めることができる。
シリコンウェーハ中の酸素析出物ＢＭＤ（Bulk Micro Defect）は、熱酸化により熱酸化膜中に取り込まれることが知られている。本発明者は、上記の方法で求められた局所的な薄膜化量ΔＸｏｘは、熱酸化膜に取り込まれたＢＭＤのサイズに対応し、熱酸化膜中にサイズの大きなＢＭＤが存在するほど、求められたΔＸｏｘは大きくなると考えた。有効酸化膜モデルは、図１に示すように導電性欠陥の大きさを局所的な薄膜化量と捉えるものであり、金属の析出物やダングリングボンド等の導電性欠陥については、ΔＸｏｘがこれら導電性欠陥のサイズとほぼ一致すると考えられる。これに対し、ＢＭＤについて求められるΔＸｏｘは、ＢＭＤの絶縁破壊寿命への影響を導電性欠陥による影響に換算して求めた値となり、実際のＢＭＤサイズはΔＸｏｘよりも大きいと考えられる。ただし、後述の２．で詳述するように、ＢＭＤサイズが大きくなるほどΔＸｏｘも大きくなるため、有効酸化膜厚モデルにより絶縁破壊寿命から求めた偶発故障領域の局所的な薄膜化量が大きいほど、大きなＢＭＤが含まれると判定することができる。
また、上記の通り絶縁膜中のＢＭＤは半導体基板から取り込まれたものであるため、絶縁膜中のＢＭＤサイズが大きいほど、半導体基板に大きなＢＭＤが含まれると判定することができる。

２．有効酸化膜厚モデルによる欠陥サイズ評価（２）
次に、上記手法で求められる偶発故障領域のΔＸｏｘの大小が、絶縁膜中の欠陥の大小と相関することを示す実験について、説明する。

ＣＺ法により育成した、酸素濃度が異なる３水準のボロンドープＰ型シリコン単結晶インゴットからそれぞれウェーハサンプル（以下、「ウェーハ１」、「ウェーハ２」、「ウェーハ３」）を切り出し、前記１．と同様の方法で半導体素子の作製および参照基板によるＰｖ領域の特定を行った。ウェーハ１＞ウェーハ２＞ウェーハ３の順に、酸素濃度が高いインゴットから切り出されたサンプルである。酸素濃度は、ウェーハ３の酸素濃度を１とすると、ウェーハ１は約１．３、ウェーハ２は約１．１である。

ウェーハ１、２、３について、前記１．と同様の方法でＰｖ領域について得られたヒストグラムを、図４に示す。図４中、矢印で示したピークが、偶発故障領域のピークである。ウェーハ１、２、３について、偶発故障領域の局所的な薄膜化量ΔＸｏｘを読み取ると、以下の値となる。
ウェーハ１：ΔＸｏｘ＝０．７ｎｍ
ウェーハ２：ΔＸｏｘ＝０．５ｎｍ
ウェーハ３：ΔＸｏｘ＝０．４ｎｍ
上記の通り、ウェーハ中の酸素濃度が高いほど、偶発故障領域のΔＸｏｘは高い値となっている。ここで、初期格子間酸素濃度と酸素析出物のサイズとの関係は公知であり、基板中の酸素濃度が高いほどＢＭＤサイズは大きくなることが知られている。したがって、ウェーハ１＞ウェーハ２＞ウェーハ３の順に、ウェーハ中のＢＭＤサイズは大きいと言える。そして前述の通り、基板中のＢＭＤは熱酸化により熱酸化膜中に取り込まれるため、ウェーハ１＞ウェーハ２＞ウェーハ３の順に、ウェーハ上の熱酸化膜中のＢＭＤサイズは大きいと言える。したがって、ウェーハ１＞ウェーハ２＞ウェーハ３の順に、偶発故障領域のΔＸｏｘが大きいことは、本発明により求められる偶発故障領域のΔＸｏｘの大小が、絶縁膜中のＢＭＤサイズ、更にはウェーハ中のＢＭＤサイズの大小に対応していることを示している。

３．有効酸化膜厚モデルによる欠陥サイズ評価（３）
次に、上記手法により絶縁膜中およびウェーハ中の欠陥の評価が可能であることを示す実験について、説明する。

ウェーハ１と同じインゴットから切り出されたシリコンウェーハを、窒素雰囲気中で１０００℃、４時間熱処理をしたウェーハサンプル（以下、「ウェーハ４」）について、上記２．と同様の方法でＰｖ領域についてΔＸｏｘのヒストグラムを得た。上記２．で求めたウェーハ１についてのヒストグラムとともに、図５に示す。なおウェーハ４は、ウェーハ１を切り出した位置の近傍から切り出したため、ウェーハ１と同じ欠陥分布を有するとみなすことができる。

ウェーハ４に施した熱処理により、ウェーハ中のＢＭＤは消滅または偶発不良を引き起こさないほど極小化する。図５に示すように、ウェーハ１で検出された偶発故障領域のピークがウェーハ４では見られないことは、本発明により絶縁膜中または基板中の欠陥が検出されていることを実証する結果である。

上記１．〜３．に示す実験結果に基づき説明した本発明の評価方法の具体的態様を、図６にフローチャートで示す。
前記１．ではワイブルプロット（ワイブル分布）による偶発故障領域の特定も行ったが、ワイブル分布による評価は偶発故障領域のピークの検出を容易にするための任意工程である。
また、参照基板を用いて欠陥領域評価（特定）を行うことも、Ｐｖ領域等の結晶欠陥領域の位置が既に把握されているのであれば必須ではない。ウェーハ全面について絶縁破壊寿命のワイブルプロットやヒストグラムを作成する（図２（ａ）参照）と、ウェーハの結晶欠陥の分布の影響を受けるため、信頼性の高い評価結果を得るためには、複数の絶縁膜について、同種の結晶欠陥領域（例えば、熱処理された場合の挙動の異なるＰｖ領域、Ｐｉ領域、ＯＳＦ領域のいずれか）の上の領域において評価を行うことが好ましい。

以上説明した本発明の電気的評価方法は、各工程を手動で行うことができ、または少なくとも一部の工程を自動化して実施することもできる。例えば、解析プログラムを備えたコンピュータにより変換や解析を自動で行う態様も、本発明に包含されるものとする。少なくとも一部の工程を自動化した態様については、下記の本発明の電気的評価装置に関する説明を参照できる。

更に本発明は、以上説明した本発明の電気的評価方法を実施するための電気的評価装置にも関する。
本発明の電気的評価装置は、本発明の、半導体基板上に絶縁膜を有する半導体試料の電気的評価方法を行うために用いられるものであり、
前記絶縁膜上に複数の電極を形成することにより複数のＭＯＳキャパシタが作製された半導体試料に対して、前記電極から絶縁膜に電圧を印加して該絶縁膜の絶縁破壊寿命を測定する絶縁破壊寿命測定手段と、
測定した絶縁破壊寿命を、絶縁破壊寿命は絶縁膜の膜厚Ｘｏｘと局所的な薄膜化量ΔＸｏｘにより前述の式（１）から求められる実効膜厚Ｘｅｆｆで決まるという有効酸化膜厚モデルにより局所的な薄膜化量に変換する変換手段と、
を含み、
偶発故障領域の局所的な薄膜化量が大きいほど前記絶縁膜に含まれる欠陥のサイズが大きいと判定する判定手段により、前記変換により求められた偶発故障領域の局所的な薄膜化量に基づき、前記絶縁膜中の欠陥サイズを評価する欠陥サイズ評価手段を更に含むものである。

絶縁破壊寿命手段としては、定電流ＴＤＤＢ法等により絶縁破壊寿命を測定することができる公知の絶縁破壊寿命測定装置を用いることができる。

変換手段および欠陥サイズ評価手段としては、絶縁破壊寿命測定手段により得られた絶縁破壊寿命の測定値を自動または手動で入力することで、前述の変換および欠陥サイズの評価結果の出力が可能な解析プログラムを備えたコンピュータを用いることができる。変換手段と欠陥サイズ評価手段とは、別々の装置として本発明の電気的評価装置に含まれていてもよく、または、一つの装置が上記の２つの手段の機能を備えていてもよい。上記手段は、前述のヒストグラムの作成およびワイブルプロットの作成を行うことができる解析プログラムを備えたものであることが好ましい。
また、欠陥サイズ評価手段は、前記絶縁膜に含まれる欠陥のサイズが大きいほど、半導体基板に含まる欠陥のサイズが大きいと判定する判定基準により、絶縁膜中の欠陥サイズの評価結果に基づき、半導体基板に含まれる欠陥のサイズを評価するものであることもでき、そのような判定が可能な解析プログラムを備えたものであることができる。

更に本発明の電気的評価装置は、評価対象の半導体試料に含まれる半導体基板と同じ半導体結晶から切り出された参照半導体基板において結晶欠陥領域の分布状態を把握する分布状態把握手段を更に含むこともできる。例えば、公知のエッチング法によりエッチングされた参照半導体基板を集光灯下で観察して得られる画像を解析し画像上の各部分の濃淡の違いによって、例えばＰｖ領域等の結晶欠陥領域を特定することができる。ここでの画像解析は、公知の画像解析プログラムにより行うことができる。そして欠陥サイズ評価手段は、評価対象の半導体試料の、分布状態把握手段により特定された参照半導体基板上の結晶欠陥領域に対応する領域上の絶縁膜中の欠陥サイズを評価することができる。前述の通り、このように特定の結晶欠陥領域において評価を行うことで、信頼性の高い評価結果を得ることができる。

以上説明した各手段を電気的通信手段により接続し、ある手段において得られたデータを他の手段に転送し、該手段において転送されたデータの変換や解析を行うことで、本発明の電気的評価方法の多くの工程を自動化することができる。

以上説明したように、本発明によれば、絶縁膜中の欠陥サイズおよび半導体基板中の欠陥サイズに関する情報を得ることができる。

本発明は、半導体ウェーハおよびデバイスの製造分野において有用である。

Claims (8)

1. 半導体基板上に絶縁膜を有する半導体試料の電気的評価方法であって、
   前記絶縁膜上に複数の電極を形成して複数のＭＯＳキャパシタを作製すること、
   前記電極から絶縁膜に電圧を印加して該絶縁膜の絶縁破壊寿命を測定すること、および、
   測定した絶縁破壊寿命を、絶縁破壊寿命は絶縁膜の膜厚Ｘｏｘと局所的な薄膜化量ΔＸｏｘにより下記式（１）：
   Ｘｅｆｆ＝Ｘｏｘ−ΔＸｏｘ …（１）
   から求められる実効膜厚Ｘｅｆｆで決まるという有効酸化膜厚モデルにより局所的な薄膜化量に変換すること、
   を含み、
   偶発故障領域の局所的な薄膜化量が大きいほど前記絶縁膜に含まれる欠陥のサイズが大きいと判定する判定基準により、前記変換により求められた偶発故障領域の局所的な薄膜化量に基づき、前記絶縁膜中の欠陥サイズを評価する、前記方法。
2. 前記絶縁膜は、半導体試料に熱酸化処理を施すことにより形成された熱酸化膜であり、前記サイズを判定する欠陥は、前記熱酸化処理により半導体基板から熱酸化膜に取り込まれた欠陥である請求項１に記載の半導体試料の電気的評価方法。
3. 前記絶縁膜に含まれる欠陥のサイズが大きいほど、半導体基板に含まる欠陥のサイズが大きいと判定する判定基準により、絶縁膜中の欠陥サイズの評価結果に基づき、半導体基板に含まれる欠陥のサイズを評価する、請求項１または２に記載の半導体試料の電気的評価方法。
4. 前記サイズを評価する欠陥は、酸素析出物である、請求項１〜３のいずれか１項に記載の半導体試料の電気的評価方法。
5. 評価対象の半導体試料に含まれる半導体基板と同じ半導体結晶から切り出された参照半導体基板において結晶欠陥領域の分布状態を把握することを含み、
   評価対象の半導体試料の、前記分布状態の把握により参照半導体基板上で特定された結晶欠陥領域に対応する領域上の絶縁膜中の欠陥サイズを評価する、請求項１〜４のいずれか１項に記載の半導体試料の電気的評価方法。
6. 請求項１〜５のいずれか１項に記載の半導体基板上に絶縁膜を有する半導体試料の電気的評価方法を行うために用いられ、
   前記絶縁膜上に複数の電極を形成することにより複数のＭＯＳキャパシタが作製された半導体試料に対して、前記電極から絶縁膜に電圧を印加して該絶縁膜の絶縁破壊寿命を測定する絶縁破壊寿命測定手段と、
   測定した絶縁破壊寿命を、絶縁破壊寿命は絶縁膜の膜厚Ｘｏｘと局所的な薄膜化量ΔＸｏｘにより下記式（１）：
   Ｘｅｆｆ＝Ｘｏｘ−ΔＸｏｘ …（１）
   から求められる実効膜厚Ｘｅｆｆで決まるという有効酸化膜厚モデルにより局所的な薄膜化量に変換する変換手段と、
   を含み、
   偶発故障領域の局所的な薄膜化量が大きいほど前記絶縁膜に含まれる欠陥のサイズが大きいと判定する判定手段により、前記変換により求められた偶発故障領域の局所的な薄膜化量に基づき、前記絶縁膜中の欠陥サイズを評価する欠陥サイズ評価手段を更に含む、半導体基板上に絶縁膜を有する半導体試料の電気的評価装置。
7. 前記欠陥サイズ評価手段は、前記絶縁膜に含まれる欠陥のサイズが大きいほど、半導体基板に含まる欠陥のサイズが大きいと判定する判定基準により、絶縁膜中の欠陥サイズの評価結果に基づき、半導体基板に含まれる欠陥のサイズを評価する、請求項６に記載の半導体試料の電気的評価装置。
8. 評価対象の半導体試料に含まれる半導体基板と同じ半導体結晶から切り出された参照半導体基板において結晶欠陥領域の分布状態を把握する分布状態把握手段を更に含み、
   前記欠陥サイズ評価手段は、評価対象の半導体試料の、前記分布状態の把握により参照半導体基板上で特定された結晶欠陥領域に対応する領域上の絶縁膜中の欠陥サイズを評価する、請求項６または７に記載の半導体試料の電気的評価装置。