JP2015026755A - シリコンウェーハの抵抗率測定方法 - Google Patents

シリコンウェーハの抵抗率測定方法 Download PDF

Info

Publication number
JP2015026755A
JP2015026755A JP2013156293A JP2013156293A JP2015026755A JP 2015026755 A JP2015026755 A JP 2015026755A JP 2013156293 A JP2013156293 A JP 2013156293A JP 2013156293 A JP2013156293 A JP 2013156293A JP 2015026755 A JP2015026755 A JP 2015026755A
Authority
JP
Japan
Prior art keywords
resistivity
wafer
silicon wafer
measured
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013156293A
Other languages
English (en)
Inventor
珠美 木村
Tamami Kimura
珠美 木村
広幸 斉藤
Hiroyuki Saito
広幸 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Priority to JP2013156293A priority Critical patent/JP2015026755A/ja
Publication of JP2015026755A publication Critical patent/JP2015026755A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】抵抗率が2000Ω・cm以上の高抵抗率シリコンウェーハについて、ばらつきや変動を生じることなく、正確に測定することができるシリコンウェーハの抵抗率の測定方法を提供する。【解決手段】高抵抗率シリコンウェーハをドナーキラー処理した後、少なくとも2時間経過してから、非水処理により前記シリコンウェーハの被測定面の表層を厚さ10nm以上除去し、前記表層を除去した被測定面に電極針を接触させて抵抗率を測定する。【選択図】なし

Description

本発明は、半導体デバイスに使用されるシリコンウェーハ(以下、単に、ウェーハとも言う。)のうち、特に、2000Ω・cm以上の高抵抗率を有する高抵抗半導体シリコンウェーハの抵抗率の測定方法に関する。
情報通信技術の発達により、通信デバイスでの応用を主目的とした高周波デバイスが注目されている。高周波デバイスは、その特性の重要項目にクロストークがある。クロストークとは、デバイス間の望まれざる電気信号の伝播であり、デバイス内配線間の寄生容量や電磁カップリングがその原因である。多くの場合は、基板を介して伝播するため、基板の抵抗を高くすれば、クロストークを低減させることができる。
したがって、高周波デバイス用基板としては、高抵抗のシリコンウェーハが好適に用いられている。
シリコンウェーハの抵抗率の測定方法としては、4探針法が一般的に用いられている。4探針法とは、試料に4本の針状の電極を直線上に置き、外側の2探針間に一定電流を流し、内側の2探針間に生じる電位差を測定して抵抗を求める方法であり、この抵抗値に試料の厚さ及び補正係数を掛けて体積抵抗率を算出する。この4探針法は、SEMIやJISにより標準化されているが、いずれにおいても、測定可能な範囲の上限がp型は2000Ω・cm、n型は6000Ω・cmとされている(JIS H 0602参照)。
ところで、シリコン単結晶の製造の際、結晶の冷却過程において、450℃付近の低温域の通過時間が長い場合、サーマルドナーと呼ばれるドナーの性質を有する結晶欠陥が形成され、抵抗率に影響を及ぼす。このため、引き上げられた結晶は、ブロックに切断、又は、ウェーハにスライスした後、650℃以上での追加熱処理、いわゆるドナーキラー処理を施すことによりサーマルドナーを除去し、所望の抵抗率に調整される。
ドナーキラー処理後の抵抗率は、低抵抗率のウェーハでは、結晶中のドーパント濃度によりほぼ決定される。
しかしながら、高抵抗率のウェーハでは、低抵抗率品よりもドーパンド濃度が低いため、ドーパント濃度又は抵抗率の測定自体が技術的に難しく、さらには、シリコン材料自体に未知なる現象が内在している可能性もある。
このため、高抵抗率のウェーハの抵抗率を測定する方法として、例えば、特許文献1には、ウェーハの被測定面の酸化膜を、化学エッチング又は平面研削により、除去するか又は0.5nm以下の膜厚とし、4時間以内に抵抗率の測定を行うことが記載されている。
また、特許文献2には、ウェーハの被測定面の酸化膜をフッ酸洗浄により除去した後、SC1洗浄又はオゾン水洗浄により酸化膜を厚さ0.5nm超4nm以下で形成した状態で抵抗率を測定することが記載されている。
特開2002−76080号公報 特開2010−165832号公報
しかしながら、引用文献1に記載された方法では、ウェーハの化学エッチ面における抵抗率は、酸化膜除去後4時間を超えると、測定値が増加し、不安定化する。このように抵抗率が不安定に経時変化するウェーハは、デバイスメーカーに対する出荷時の抵抗率を保証することができず、また、出荷先のデバイスメーカーでの使用時の抵抗率も予測困難であるという不具合が生じるものであった。
一方、引用文献2に記載された方法では、フッ酸洗浄による酸化膜除去後に、SC1洗浄又はオゾン水洗浄により酸化膜を形成すると、水素イオンによりドーパンドが不活性化し、ウェーハの抵抗率が変動するという不具合が生じていた。
したがって、高抵抗率のウェーハの抵抗率を、変動することなく確実に測定することができる手法が求められていた。
本発明は、上記技術的課題を解決するためになされたものであり、抵抗率が2000Ω・cm以上の高抵抗率シリコンウェーハについて、ばらつきや変動を生じることなく、正確に測定することができるシリコンウェーハの抵抗率の測定方法を提供することを目的とするものである。
本発明に係るシリコンウェーハの抵抗率測定方法は、抵抗率が2000Ω・cm以上のシリコンウェーハの抵抗率の測定方法において、前記シリコンウェーハをドナーキラー処理した後、少なくとも2時間経過してから、非水処理により前記シリコンウェーハの被測定面の表層を厚さ10nm以上除去し、前記表層を除去した被測定面に電極針を接触させて抵抗率を測定することを特徴とする。
高抵抗率ウェーハの抵抗率測定の際、このような前処理を施すことにより、抵抗率のサンプリング測定を正確に行うことができる。
前記非水処理は、処理操作が簡便であることから、バフ研磨であることが好ましい。
前記処理方法においては、前記ドナーキラー処理後、50時間以上経過してから、前記非水処理によるシリコンウェーハの被測定面の表層の除去を行うことが好ましい。
所定時間保管した後に測定することにより、高抵抗率ウェーハにおいても、より安定した抵抗率測定値を得ることができる。
本発明に係る測定方法によれば、抵抗率が2000Ω・cm以上の高抵抗率シリコンウェーハについて、ばらつきや変動を生じることなく、正確で信頼性の高いサンプリング測定を行うことができる。
したがって、本発明は、信頼性が高く、高品質の高抵抗率シリコンウェーハを提供することに寄与し得るものである。
以下、本発明について、より詳細に説明する。
本発明に係るシリコンウェーハの抵抗率測定方法は、抵抗率が2000Ω・cm以上の高抵抗率シリコンウェーハの抵抗率の測定方法に適用されるものであり、ウェーハをドナーキラー処理した後、少なくとも2時間経過してから、非水処理により前記ウェーハの被測定面の表層を厚さ10nm以上除去し、前記表層を除去した被測定面に電極針を接触させて抵抗率を測定することを特徴としている。
上記測定方法によれば、育成したシリコン単結晶について品質モニタ目的で実施する抵抗率測定において、高抵抗率ウェーハであっても、測定結果のばらつきがなく、かつ、変動することなく、正確に、抵抗率のサンプリング測定を行うことができる。
シリコン単結晶インゴットからスライスされたシリコンウェーハは、通常、ベベル加工、平面グラインダー加工及び高光沢エッチング等の処理を施された後、上述したように、抵抗率に悪影響を及ぼすサーマルドナーを除去するために、通常、650℃で30分間程度の熱処理によるドナーキラー処理が施される。このドナーキラー処理では、ウェーハ表面に厚さ10nm以下の薄い絶縁膜(酸化膜)が形成されるため、ウェーハの抵抗率の測定は、前記酸化膜を除去してから測定する必要がある。
この際、従来行われていたような洗浄液やエッチング液のような水を用いた手法で洗浄やエッチングを行うと、ウェーハ表面から水中の水素イオンがウェーハ内部に拡散し、ドーパント濃度が極めて低い、高抗率のウェーハでは、ほとんどのドーパンドが水素イオンにより不活性化し、ウェーハの抵抗率が変化してしまう。
このため、本発明においては、ウェーハの被測定面が水素イオンに接しないようにするため、水を用いずに、すなわち、非水処理により酸化膜を除去する。
前記非水処理としては、具体的には、バフ研磨や研削加工、ドライエッチング等が挙げられるが、処理操作が簡便であり、効率の観点から、バフ研磨により行うことが好ましい。
また、非水処理により除去するウェーハの被測定面の表層の厚さは10nm以上とする。
通常のウェーハ製造工程で、通常のドナーキラー処理直後にウェーハ表面に形成されている酸化膜の上限膜厚が10nmであることから、ウェーハ表層を厚さ10nm以上除去すれば、酸化膜が完全に除去され、抵抗率測定時に、測定に用いる電極とウェーハの被測定面との良好な電気的接触が得られる。
なお、前記酸化膜の厚さは、分光エリプソメトリ等により測定することがきる。
ところで、チョクラルスキー法により育成されたシリコン単結晶中には、製造時に使用される石英ルツボ由来の酸素原子が取り込まれ、該結晶からスライスされたウェーハ中には酸素原子が含まれている。該酸素原子は、ドナーキラー処理後、ウェーハ中でドーパント原子との複合体を生成し、その後、時間の経過とともに乖離して、ドーパントが再活性化することが知られている(G.I. Voroncova, et al., Proceedings Volumes, The Electrochemical Society, 2004-05, p.275-285参照)。前記複合体の生成によって、抵抗率が2000Ω・cmを超える高抵抗率ウェーハの抵抗率は大きく変動する。前記複合体の乖離のメカニズムは明らかではないものの、ドナーキラー処理後、室温で所定時間経過すれば、前記複合体中のドーパントが再活性化し、前記複合体の生成が抵抗率測定値に及ぼす影響はほとんどなくなる。
このような知見に基づいて、本発明においては、ドナーキラー処理後、少なくとも2時間経過してから、非水処理によるウェーハの被測定面の表層の除去を行い、その後、抵抗率を測定する。
ドナーキラー処理後、前記複合体の生成が抵抗率の測定値に及ぼす影響がなくなるまでの時間は、ウェーハの抵抗率の高低により異なるが、抵抗率が2000Ω・cmを超える高抵抗率ウェーハにおいては、少なくとも2時間必要である。
より安定した抵抗率測定値を得るためには、ドナーキラー処理後、ウェーハの被測定面の表層の除去を行うまでの経過時間(保管時間)は、50時間以上とすることが好ましい。
以下、本発明を実施例に基づきさらに具体的に説明するが、本発明は下記実施例により制限されるものではない。
(試験1)非水処理と含水処理との比較
[実施例1〜5]
チョクラルスキー法により育成した抵抗率が2000Ω・cm以上のシリコン単結晶(ドーパント:ホウ素)から直径200mm、厚さ720μmのサンプリング用ウェーハをスライスした。
このウェーハに、ベベル加工、平面グラインダー加工及び高光沢エッチング処理後、酸素含有雰囲気下、650℃で30分間の熱処理によるドナーキラー処理を施した。
ドナーキラー処理後、所定時間経過した後、バフ研磨によりウェーハ表層を厚さ10nm除去した。バフ研磨は、先端に小型バフを装着したハンドリューターでウェーハの被測定面の表層を研磨することにより行った。
[比較例1〜5]
実施例1〜5において、バフ研磨に代えて、水を用いた洗浄であるSC1洗浄及び希フッ酸洗浄(含水処理)により、ウェーハ表層を厚さ10nm除去し、それ以外については、実施例1〜5と同様にして、サンプリング用ウェーハの作製及び処理を行った。
上記各実施例及び比較例について、ドナーキラー処理後の経過時間(保管時間)ごとに、前記表層を除去した被測定面に電極針を接触させて抵抗率を4探針法にて測定した。
上記により測定した各抵抗率変化率を表1にまとめて示す。表1に示す抵抗率変化率(%)は、ドナーキラー処理後、2週間経過後にバフ研磨を2秒間行った後の抵抗率測定値を基準としたものである。
Figure 2015026755
表1に示したように、ドナーキラー処理後、抵抗率は経時変動した。これは、酸素とホウ素の結合が活発であるためであると考えられる。ドーパント濃度が低い、高抵抗率なウェーハほど、その影響が大きく、抵抗変化率及びその変動が大きい。非水処理であるバフ研磨により表層を除去した場合(実施例1〜5)は、一定時間経過後、抵抗変化率が1%未満となり、抵抗率の変動が抑制されていることが認められた。
(試験2)酸化膜除去厚さの検討
上記実施例1と同様にしてドナーキラー処理まで施したウェーハ(抵抗率2000Ω・cm)を、50時間以上室温で保持し、バフ研磨時間を変化させることにより、ウェーハ表層の除去厚さを調整した。なお、ドナーキラー処理後のウェーハ表層の酸化膜厚は、分光エリプソメトリにより測定したところ、約10nmであった。
ドナーキラー処理後、2週間経過後にバフ研磨を2秒間行うことによりウェーハ表層の酸化膜を完全に除去した箇所を基準点とし、該基準点の隣接箇所で、バフ研磨時間をそれぞれ、0、0.1、0.5、1、2、5秒間とした。各所定時間でバフ研磨を施した箇所に電極針を接触させて抵抗率を4探針法にて測定した。
ウェーハ表層のバフ研磨時間及び酸化膜の残厚とぞれぞれの抵抗率の変動係数を表2に示す。
Figure 2015026755
表2に示したように、酸化膜を完全に除去することにより、抵抗率測定値のばらつきを抑制することができることが確認された。

Claims (3)

  1. 抵抗率が2000Ω・cm以上のシリコンウェーハの抵抗率の測定方法において、前記シリコンウェーハをドナーキラー処理した後、少なくとも2時間経過してから、非水処理により前記シリコンウェーハの被測定面の表層を厚さ10nm以上除去し、前記表層を除去した被測定面に電極針を接触させて抵抗率を測定することを特徴とするシリコンウェーハの抵抗率測定方法。
  2. 前記非水処理がバフ研磨であることを特徴とする請求項1に記載のシリコンウェーハの抵抗率測定方法。
  3. 前記ドナーキラー処理後、50時間以上経過してから、前記非水処理によるシリコンウェーハの被測定面の表層の除去を行うことを特徴とする請求項1又は2に記載のシリコンウェーハの抵抗率測定方法。
JP2013156293A 2013-07-29 2013-07-29 シリコンウェーハの抵抗率測定方法 Pending JP2015026755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013156293A JP2015026755A (ja) 2013-07-29 2013-07-29 シリコンウェーハの抵抗率測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013156293A JP2015026755A (ja) 2013-07-29 2013-07-29 シリコンウェーハの抵抗率測定方法

Publications (1)

Publication Number Publication Date
JP2015026755A true JP2015026755A (ja) 2015-02-05

Family

ID=52491174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013156293A Pending JP2015026755A (ja) 2013-07-29 2013-07-29 シリコンウェーハの抵抗率測定方法

Country Status (1)

Country Link
JP (1) JP2015026755A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106370932A (zh) * 2016-11-17 2017-02-01 河北工业大学 基于伪测量值法的薄层硅片电阻率检测方法及系统
JP2020145306A (ja) * 2019-03-06 2020-09-10 信越半導体株式会社 シリコン単結晶の抵抗率測定方法
TWI737339B (zh) * 2019-06-26 2021-08-21 日商Sumco股份有限公司 單結晶矽的電阻率測定方法
JP2021174927A (ja) * 2020-04-28 2021-11-01 信越半導体株式会社 貼り合わせsoiウェーハのベースウェーハの抵抗率測定方法
CN113655094A (zh) * 2021-08-06 2021-11-16 上海新昇半导体科技有限公司 一种确定硅片导电类型的方法
JP2023024928A (ja) * 2021-08-09 2023-02-21 上海新昇半導體科技有限公司 ウェハの抵抗率の測定方法
JP7487655B2 (ja) 2020-12-23 2024-05-21 株式会社Sumco シリコンウェーハの抵抗率測定方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106370932A (zh) * 2016-11-17 2017-02-01 河北工业大学 基于伪测量值法的薄层硅片电阻率检测方法及系统
CN106370932B (zh) * 2016-11-17 2023-04-21 河北工业大学 基于伪测量值法的薄层硅片电阻率检测方法及系统
US20220146444A1 (en) * 2019-03-06 2022-05-12 Shin-Etsu Handotai Co., Ltd. Method for measuring resistivity of silicon single crystal
JP2020145306A (ja) * 2019-03-06 2020-09-10 信越半導体株式会社 シリコン単結晶の抵抗率測定方法
JP7172747B2 (ja) 2019-03-06 2022-11-16 信越半導体株式会社 シリコン単結晶の抵抗率測定方法
KR20210134633A (ko) 2019-03-06 2021-11-10 신에쯔 한도타이 가부시키가이샤 실리콘 단결정의 저항률 측정방법
WO2020179284A1 (ja) * 2019-03-06 2020-09-10 信越半導体株式会社 シリコン単結晶の抵抗率測定方法
DE112020000710T5 (de) 2019-03-06 2021-11-18 Shin-Etsu Handotai Co., Ltd. Verfahren zum Messen des spezifischen Widerstands eines Silizium-Einkristalls
TWI737339B (zh) * 2019-06-26 2021-08-21 日商Sumco股份有限公司 單結晶矽的電阻率測定方法
JP2021174927A (ja) * 2020-04-28 2021-11-01 信越半導体株式会社 貼り合わせsoiウェーハのベースウェーハの抵抗率測定方法
JP7347318B2 (ja) 2020-04-28 2023-09-20 信越半導体株式会社 貼り合わせsoiウェーハのベースウェーハの抵抗率測定方法
JP7487655B2 (ja) 2020-12-23 2024-05-21 株式会社Sumco シリコンウェーハの抵抗率測定方法
CN113655094A (zh) * 2021-08-06 2021-11-16 上海新昇半导体科技有限公司 一种确定硅片导电类型的方法
JP2023024234A (ja) * 2021-08-06 2023-02-16 上海新昇半導體科技有限公司 シリコンウェハの導電型の検証方法
CN113655094B (zh) * 2021-08-06 2024-01-19 上海新昇半导体科技有限公司 一种确定硅片导电类型的方法
JP2023024928A (ja) * 2021-08-09 2023-02-21 上海新昇半導體科技有限公司 ウェハの抵抗率の測定方法

Similar Documents

Publication Publication Date Title
JP2015026755A (ja) シリコンウェーハの抵抗率測定方法
JP7172747B2 (ja) シリコン単結晶の抵抗率測定方法
KR20190048278A (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법
JP5338326B2 (ja) シリコン単結晶ウェーハの導電型及び抵抗率の測定方法、及びシリコン単結晶ウェーハの製造方法
CN107002280A (zh) 碳化硅基板、其制造方法和制造碳化硅半导体装置的方法
JP4600707B2 (ja) 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法
JP5467923B2 (ja) 金属汚染評価用シリコンウエーハの製造方法
JP4400281B2 (ja) シリコンウエーハの結晶欠陥評価方法
CN102768946A (zh) 一种碳化硅器件背面欧姆接触的快速退火方法
JP4161725B2 (ja) Soiウエーハの結晶欠陥評価方法およびエッチング液
JP5561245B2 (ja) 半導体基板の評価方法
JP2005315661A (ja) キャパシタンス温度センサ及び温度測定装置
JP5541190B2 (ja) P型シリコンウェーハの金属不純物濃度評価方法
JP6212815B2 (ja) 水分濃度センサ及び水分濃度の測定方法
JP2000208578A (ja) シリコンウェ―ハの評価方法及びシリコンウェ―ハ
JP4087345B2 (ja) Soiウェーハの結晶欠陥の評価方法
JP4419712B2 (ja) Soiウエーハの評価方法
JP7347318B2 (ja) 貼り合わせsoiウェーハのベースウェーハの抵抗率測定方法
JP6031971B2 (ja) 半導体試料の電気的評価方法および評価装置
JP5742739B2 (ja) 金属汚染評価用シリコン基板の選別方法
JP5733030B2 (ja) ボロンドープp型シリコンの電気的特性の評価方法、およびシリコンウェーハの製造方法
JP2007311672A (ja) Soi基板の製造方法
JP6172102B2 (ja) Soi基板の評価方法
JP6771016B2 (ja) フィルム貼付によってsoiの縁のstirを変更する方法
JP6003447B2 (ja) 半導体基板の金属汚染評価方法および半導体基板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141201