KR20190048278A - 실리콘 웨이퍼의 산화물층의 두께 예측 방법 - Google Patents

실리콘 웨이퍼의 산화물층의 두께 예측 방법 Download PDF

Info

Publication number
KR20190048278A
KR20190048278A KR1020170143090A KR20170143090A KR20190048278A KR 20190048278 A KR20190048278 A KR 20190048278A KR 1020170143090 A KR1020170143090 A KR 1020170143090A KR 20170143090 A KR20170143090 A KR 20170143090A KR 20190048278 A KR20190048278 A KR 20190048278A
Authority
KR
South Korea
Prior art keywords
wafers
oxide layer
thickness
heat treatment
wafer
Prior art date
Application number
KR1020170143090A
Other languages
English (en)
Other versions
KR102014926B1 (ko
Inventor
박정길
정성우
김자영
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020170143090A priority Critical patent/KR102014926B1/ko
Priority to US16/172,947 priority patent/US10615085B2/en
Priority to CN201811276317.2A priority patent/CN109727884B/zh
Publication of KR20190048278A publication Critical patent/KR20190048278A/ko
Application granted granted Critical
Publication of KR102014926B1 publication Critical patent/KR102014926B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/02—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness
    • G01B21/08—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness for measuring thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/02—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness
    • G01B21/08—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness for measuring thickness
    • G01B21/085—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness for measuring thickness using thermal means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

실시예는 열처리로(furnace)를 에이징(aging)하는 단계; 상기 열처리로 내의 열처리 보트(boat)의 슬롯(slot)들에 복수 개의 기준 웨이퍼(wafer)들을 배치하고, 산화물층(oxide layer)들을 형성하여, 상기 각각의 산화물층들의 두께를 측정하는 단계; 및 상기 열처리로 내의 열처리 보트의 슬롯들에 상기 복수 개의 기준 웨이퍼와 검사용 웨이퍼들을 배치하고, 산화물층들을 형성하여, 상기 각각의 산화물층들의 두께를 측정하는 단계를 포함하는 실리콘 웨이퍼의 산화물층의 두께 예측 방법을 제공한다.

Description

실리콘 웨이퍼의 산화물층의 두께 예측 방법{METHOD FOR PREDICTING THICKNESS OF OXIDE LAYER OF SILICON WAFER}
실시예는 실리콘 웨이퍼의 산화물층의 두께 예측 방법에 관한 것으로, 보다상세하게는 실리콘 웨이퍼의 제조 공정에서 산화물층의 두께에 영향을 미치는 인자를 파악하는 방법에 관한 것이다.
반도체 소자의 재료로 사용되는 실리콘 웨이퍼(silicon wafer)는 다결정의 실리콘을 원재료로 하여 만들어진 단결정 실리콘 박판을 말한다.
실리콘 웨이퍼는 처리 방법에 따라 폴리시드 웨이퍼(polished wafer), 에피택셜 웨이퍼(epitaxial wafer), SOI 웨이퍼(silicon on insulator wafer), 디퓨즈드 웨이퍼(diffused wafer) 및 수소 어닐 웨이퍼(Hydrogen annealed wafer) 등으로 구분된다.
이 중에서 에피택셜 웨이퍼는 기존의 실리콘 웨이퍼 표면에 또 다른 단결정층(에피택셜층)을 성장시킨 웨이퍼를 말하며, 기존의 실리콘 웨이퍼보다 표면 결함이 적고, 불순물의 농도나 종류의 제어가 가능한 특성을 갖는다. 상기 에피택셜층은 순도가 높고 결정 특성이 우수하여 고집적화되고 있는 반도체 장치의 수율 및 소자 특성 향상에 유리한 장점을 갖는다.
실리콘 산화물층의 박막화가 진행됨에 따라, 산화물층 두께의 편차 허용범위가 작아지고, 또한 산화물층을 고르게 형성하는 것도 점점 중요해지고 있다.
따라서, 실리콘 웨이퍼의 산화물층의 성장을 정확하게 예측하기 위하여, 산화물층의 성장 두께에 영향을 미치는 파라미터를 정확하게 예측할 필요가 있다.
실시예는 실리콘 웨이퍼의 산화물층의 성장 두께에 영향을 미치는 파라미터를 정확하게 예측하여, 실리콘 웨이퍼의 제조시에 산화물층의 두께를 파악할 수 있다.
실시예는 열처리로(furnace)를 에이징(aging)하는 단계; 상기 열처리로 내의 열처리 보트(boat)의 슬롯(slot)들에 복수 개의 기준 웨이퍼(wafer)들을 배치하고, 산화물층(oxide layer)들을 형성하여, 상기 각각의 산화물층들의 두께를 측정하는 단계; 및 상기 열처리로 내의 열처리 보트의 슬롯들에 상기 복수 개의 기준 웨이퍼와 검사용 웨이퍼들을 배치하고, 산화물층들을 형성하여, 상기 각각의 산화물층들의 두께를 측정하는 단계를 포함하는 실리콘 웨이퍼의 산화물층의 두께 예측 방법을 제공한다.
검사용 웨이퍼들은, 상기 산화물층의 형성 전의 전처리를 달리하는 제1 군과 제2 군을 포함할 수 있다.
제1 군과 제2 군의 검사용 웨이퍼들은, 헤이즈(Haze) 개수 또는 표면의 러프니스(roughness)를 달리할 수 있다.
열처리로를 에이징하는 단계에서, 상기 열처리로 내의 열처리 보트의 슬롯들 중 상부와 하부의 슬롯들에는 더미 웨이퍼를 배치할 수 있다.
열처리로 내의 열처리 보트의 슬롯들에 상기 복수 개의 기준 웨이퍼와 상기 검사용 웨이퍼들을 번갈아 배치하고, 산화물층들을 형성할 수 있다.
열처리로 내의 열처리 보트의 슬롯들에 상기 복수 개의 기준 웨이퍼와 상기 검사용 웨이퍼들을 배치하고 상기 산화물층들을 형성하는 단계를 적어도 2회 진행할 수 있다.
복수의 검사용 웨이퍼들은, 세정 조건을 달리하여 제조될 수 있다.
복수의 검사용 웨이퍼들은, 세정액에 디핑되어 세정될 수 있다.
검사용 웨이퍼의 표면 러프니스(roughness)가 0.2 옴스트롱 이하일 수 있다.
산화물층의 두께 측정은, 상기 산화물층의 형성 후 2시간 이내에 상기 웨이퍼의 적어도 5지점에서 진행할 수 있다.
실시예에 따른 실리콘 웨이퍼의 산화물층의 두께 예측 방법은, 열처리로 내의 열처리 보트 내의 슬롯들에 복수 개의 기준 웨이퍼와 검사용 웨이퍼들을 배치하고 산화물층들을 형성한 후 그 두께를 측정였다.
그리고, 검사용 웨이퍼들로 전처리를 달리하는 제1 군과 제2 군을 함께 사용하여, 산화물층의 성장에 결정적인 영향을 미치는 인자가 표면 러프니스임을 파악할 수 있었다.
도 1은 실시예에 따른 실리콘 웨이퍼의 산화물층의 두께 예측 방법의 순서도이고,
도 2a와 도 2b는 각각 기준 웨이퍼와 검사용 웨이퍼의 산화물층의 두께를 나타내고,
도 3은 프리 런과 테스트 런에서의 열처리 보트 내의 웨이퍼들의 배치를 나타내고,
도 4는 열처리 보트 내의 슬롯에 따른 웨이퍼의 산화물층의 두께를 나타내고,
도 5a와 도 5b는 웨이퍼의 표면 구조 변화에 따른 산화물층의 두께 변화를 나타낸고,
도 6a와 도 6b는 각각 SC-1 디핑 시간에 따른 웨이퍼의 표면 헤이즈 및 러프니스를 나타내고,
도 7a와 도 7b는 산화물층의 평균 두께가 34 옴스트롱일 때의 각각 SC-1의 디핑과 반복 세정에 따른 웨이퍼의 산화물층의 두께 변화를 나타내고,
도 8a와 도 8b는 산화물층의 평균 두께가 100 옴스트롱일 때의 각각 SC-1의 디핑과 반복 세정에 따른 웨이퍼의 산화물층의 두께 변화를 나타내고,
도 9a와 도 9b는 각각 세정회수의 변화와 표면 러프니스의 변화에 따른 웨이퍼의 산화물층의 두께 변차를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다.
그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
실시예에 따른 에피택셜 웨이퍼를 제조하기 위하여, 먼저, 실리콘 단결정 기판을 제조한다. 상세하게는 쵸크랄스키법으로 잉곳(Ingot)을 만들기 위한 단결정 성장 공정과, 단결정 잉곳을 슬라이싱(Slicing)하여 얇은 원판 모양의 웨이퍼를 얻는 슬라이싱 공정과, 상기 슬라이싱 공정에 의해 얻어진 웨이퍼의 깨짐, 일그러짐을 방지하기 위해 그 외주부를 가공하는 그라인딩(Grinding) 공정과, 상기 웨이퍼에 잔존하는 기계적 가공에 의한 손상(Damage)을 제거하는 랩핑(Lapping) 공정과, 상기 웨이퍼를 경면화하는 연마(Polishing) 공정과, 연마된 웨이퍼에 부착된 연마제나 이물질을 제거하는 세정 등을 통하여 실리콘 단결정 기판을 제조한다. 특히 실리콘 단결정 기판은 잉곳의 성장 공정에서 p형 도펀트, 예를 들면 보론(B)이 고농도로 도핑될 수 있다. 그리고, 몇 가지 인자를 변화시키며 실리콘 웨이퍼의 산화물층을 형성하고 그 두께를 측정하여, 각 인자들이 산화물층의 두께에 미치는 영향을 파악할 수 있다.
도 1은 실시예에 따른 실리콘 웨이퍼의 산화물층의 두께 예측 방법의 순서도이다.
먼저, 열처리로(furnace)를 에이징(aging)하여, 예를 들면 산소 기체를 공급하여 에이징하여 열처리로 내의 불순물을 제거할 수 있다(S110).
그리고, 기준 웨이퍼에 산화물층(oxide layer)를 성장시킨다(S120). 이때, 기준 웨이퍼는 상술한 공정으로 제조한 실리콘 웨이퍼일 수 있으며, 산화물층의 성장은 열처리로 내의 열처리 보트(boat)의 슬롯(slot)들에 복수 개의 기준 웨이퍼(wafer)들을 배치하고, 일정 온도 예를 들면 800℃에서 산소 기체를 공급하여 이루어질 수 있다.
그리고, 상기의 기준 웨이퍼들 각각의 표면에 성장된 산화물층들의 두께를 측정할 수 있다(S130). 본 단계와 후술하는 단계에서, 웨이퍼의 표면에 성장된 산화물층의 두께는 복수 개의 지점(point)에서 진행될 수 있으며, 예를 들면 5개의 지점에서 측정될 수 있다.
그리고, 산화물층의 성장 후 다른 인자(factor)에 의한 영향, 예를 들면 자연 산화막의 성장을 방지하기 위하여, 2시간 이내에 산화물층의 두께를 측정할 수 있다.
그리고, 열처리로 내의 열처리 보트의 슬롯들에 상술한 복수 개의 기준 웨이퍼와 검사용 웨이퍼들을 배치하고, 산화물층들을 형성할 수 있다(S140).
이때, 산화물층의 성장을 위한 조건은 상술한 S120 단계에서와 동일할 수 있으며, 기준 웨이퍼들은 상술한 S120 단계에서의 산화물층의 성장 전의 기준 웨이퍼들과 동일한 것일 수 있다.
상술한 S120 단계와 S140 단계를 각각 프리 런(free run)과 테스트 런(test run)이라고 할 수도 있다.
그리고, 상기의 기준 웨이퍼들 각각와 검사용 웨이퍼들 각각의 표면에 성장된 산화물층들의 두께를 측정할 수 있다(S150).
이때, 검사용 웨이퍼들은 상기의 기준 웨이퍼들을 가공한 것일 수 있으며, 상기의 가공 인자를 달리한 것일 수 있다.
따라서, 기준 웨이퍼들과 검사용 웨이퍼들의 산화물층의 두께를 측정하여, 산화물층의 성장 두께에 영향을 미치는 변화 인자를 파악할 수 있다(S160).
도 2a와 도 2b는 각각 기준 웨이퍼와 검사용 웨이퍼의 산화물층의 두께를 나타낸다.
도 2a는 기준 웨이퍼들에 대한 프리 런 공정 후 산화물층의 두께(Tox, Tickness of oxide layer)를 나타내며, 열처리 보트 내의 슬롯의 위치에 관계 없이 기준 웨이퍼들에 성장된 산화물층의 두께가 거의 일정할 수 있다.
도 2b는 기준 웨이퍼들과 검사용 웨이퍼들에 대한 테스트 런 공정 후 산화물층의 두께를 나타낸다.
청색으로 표시된 기준 웨이퍼들의 경우 열처리 보트 내의 슬롯의 위치에 관계 없이 기준 웨이퍼들에 성장된 산화물층의 두께가 거의 일정할 수 있고, 적색으로 표시된 검사용 웨이퍼들은 열처리 보트 내의 슬롯의 위치에 따라 산화물층의 두께의 편차가 상대적으로 클 수 있다.
이때, 테스트 런에서 기준 웨이퍼들은 예를 들면 800℃에서 산소 기체를 18분 50초 정도 공급하였고, 산화물층의 두께는 평균 34 옴스트롱일 수 있다. 그리고, 테스트 런에서 검사용 웨이퍼들은 예를 들면 900℃에서 산소 기체를 30분 정도 공급하였고, 산화물층의 두께는 평균 100 옴스트롱일 수 있다.
도 3은 프리 런과 테스트 런에서의 열처리 보트 내의 웨이퍼들의 배치를 나타낸다.
프리 런 단계에서 열처리 보트 내의 상부와 하부의 슬롯 일부에는 더미(dummy) 웨이퍼를 배치하고, 더미 웨이퍼들의 사이에는 기준 웨이퍼(Ref. sample)을 배치할 수 있다.
더미 웨이퍼르 배치하여 여러 가지 가스(gas)의 흐름(flow)과 열처리로 내에서 발생하는 각종 오염을 방지할 수 있다.
특히 상,하부에 더미 웨이퍼를 배치하고 에이징하는 단계를 통하여 더미 웨이퍼의 상태를 안정적으로 유지하여 열처리로 내에서 산화물층의 성장 조건도 일정하게 유지할 수 있다.
테스트 런 단계에서는 열처리 보트 내의 상부와 하부의 슬롯 일부에는 더미(dummy) 웨이퍼들을 배치하고, 더미 웨이퍼들의 사이에는 기준 웨이퍼(Ref.)들과 검사용 웨이퍼(Test.)들을 번갈아 배치할 수 있다. 이때, 기준 웨이퍼들과 검사용 웨이퍼들은 1개씩이 아니고, 복수 개씩 번갈아 배치될 수도 있다.
도 4는 열처리 보트 내의 슬롯에 따른 웨이퍼의 산화물층의 두께를 나타낸다.
도 4에서 프리 런과 2회의 테스트 런에서 웨이퍼들의 표면에 성장된 산화물층의 두께는 열처리 보트 내의 슬롯의 위치와 관계 없다고 파악할 수 있으며, 여기서의 웨이퍼들은 모두 기준 웨이퍼들을 사용한 것일 수 있다.
이하에서는 검사용 웨이퍼로 산화물층의 형성 내지 성장 전의 전처리를 달리하는 제1 군과 제2 군의 실리콘 웨이퍼를 사용하여, 실리콘 웨이퍼의 산화물층의 성장에 영향을 미치는 인자를 파악하고자 한다.
도 5a와 도 5b는 웨이퍼의 표면 구조 변화에 따른 산화물층의 두께 변화를 나타낸다.
웨이퍼의 표면 구조의 변화를 위하여 세정 조건을 달리하였으며, 상세하게는 SC-1을 사용한 디핑 시간을 달리하였으며, 도 5a는 산화물층의 두께가 34 옴스트롱(Å)인 웨이퍼를 그리고 도 5b는 산화물층의 두께가 100 옴스트롱인 웨이퍼를 사용하였으며, 여기서의 두께는 평균 두께일 수 있다.
도 5a에서는 SC-1에 의한 디핑(dipping) 시간이 증가할수록 산화물층의 두께 편차가 커지나, 도 5b에서는 SC-1에 의한 디핑 시간이 증가하더라도 산화물층의 두께가 거의 변하지 않는 것을 알 수 있다.
도 5a와 도 5b로부터 실리콘 웨이퍼의 산화물층의 두께가 증가하면, 세정 시간이 증가하더라도 세정액에 의하여 실리콘 산화물층의 두께가 변화하는 정도가 작아짐을 알 수 있다.
이때, 두께 편차가 작아지는 이유는 웨이퍼의 표면 헤이즈(haze)의 개수에 기인하거나 또는 러프니스(roughness)에 기인한 것으로 추정할 수도 있다.
도 6a와 도 6b는 각각 SC-1 디핑 시간에 따른 웨이퍼의 표면 헤이즈 및 러프니스를 나타낸다.
도 6a에서 SC-1 디핑 시간에 따른 표면 헤이즈의 변화를, 도 6b에서는 SC-1 디핑 시간에 따른 표면 러프니스를 타나낸다.
도시된 바와 같이, 산화물층의 두께 변화는 실리콘 표면의 헤이즈보다는 러프니스 변화에 좀 더 민감하다. 여기서, 실리콘 웨이퍼의 표면이 거칠어지면서 산화와 관련된 표면적이 증가하는 것으로 해석할 수 있다.
도 7a와 도 7b는 산화물층의 평균 두께가 34 옴스트롱일 때의 각각 SC-1 디핑과 반복 세정에 따른 웨이퍼의 산화물층의 두께 변화를 나타내고, 도 8a와 도 8b는 산화물층의 평균 두께가 100 옴스트롱일 때의 각각 SC-1의 디핑과 반복 세정에 따른 웨이퍼의 산화물층의 두께 변화를 나타낸다.
도 7a 내지 도 8b로부터, 산화물층의 평균 두께가 두꺼울수록 세정 후의 산화물층의 두께 편차가 작아지고, 세정액에 계속 디핑하는 방식보다는 반복 세정 방식을 따를 때의 세정 후의 두께 편차가 산화물층의 두께 편차가 작음을 알 수 있다.
이로부터, 디핑 방식은 웨이퍼의 표면의 산화물층의 에칭이 계속되는 반면, 반복 세정 방식의 경우 1회 세정시마다 새로이 에칭이 진행되는 차이점으로 해석할 수 있다.
도 9a와 도 9b는 각각 세정회수의 변화와 표면 러프니스의 변화에 따른 웨이퍼의 산화물층의 두께 변차를 나타낸다.
도 9a로부터 실리콘 웨이퍼의 표면의 산화물층의 두께 편차를 0.5 옴스트롱 이하로 관리하여야 하는데, 세정 전의 두께가 100 옴스트롱인 웨이퍼의 경우 세정 후에도 두께 편차가 유지되는데, 세정 전의 두께가 34 옴스트롱인 웨이퍼의 경우 세정 횟수가 증가하면 두께 편차가 0.5 옴스트롱을 초과할 수도 있음을 알 수 있다.
도 9b로부터 실리콘 웨이퍼의 표면의 산화물층의 두께 편차를 0.5 옴스트롱 이하로 관리하여야 하는데, 세정 전의 두께가 100 옴스트롱인 웨이퍼의 경우 세정 후에도 두께 편차가 유지될 수 있다.
이는 세정 전의 두께가 34 옴스트롱인 웨이퍼의 경우 세정 횟수가 증가하면 두께 편차가 0.5 옴스트롱을 초과할 수도 있음을 알 수 있다.
또한, 도 9b로부터 실리콘 웨이퍼의 표면의 러프니스가 0.2 옴스트롱 이하로 관리될 때, 이후에 성장되는 산화물층의 두께를 0.5 옴스트롱 이하로 관리할 수 있음을 할 수 있다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (10)

  1. 열처리로(furnace)를 에이징(aging)하는 단계;
    상기 열처리로 내의 열처리 보트(boat)의 슬롯(slot)들에 복수 개의 기준 웨이퍼(wafer)들을 배치하고, 산화물층(oxide layer)들을 형성하여, 상기 각각의 산화물층들의 두께를 측정하는 단계; 및
    상기 열처리로 내의 열처리 보트의 슬롯들에 상기 복수 개의 기준 웨이퍼와 검사용 웨이퍼들을 배치하고, 산화물층들을 형성하여, 상기 각각의 산화물층들의 두께를 측정하는 단계를 포함하는 실리콘 웨이퍼의 산화물층의 두께 예측 방법.
  2. 제1 항에 있어서,
    상기 검사용 웨이퍼들은, 상기 산화물층의 형성 전의 전처리를 달리하는 제1 군과 제2 군을 포함하는 실리콘 웨이퍼의 산화물층의 두께 예측 방법.
  3. 제2 항에 있어서,
    상기 제1 군과 제2 군의 검사용 웨이퍼들은, 헤이즈(Haze) 개수 또는 표면의 러프니스(roughness)를 달리하는 실리콘 웨이퍼의 산화물층의 두께 예측 방법.
  4. 제1 항에 있어서,
    상기 열처리로를 에이징하는 단계에서, 상기 열처리로 내의 열처리 보트의 슬롯들 중 상부와 하부의 슬롯들에는 더미 웨이퍼를 배치하는 실리콘 웨이퍼의 산화물층의 두께 예측 방법.
  5. 제1 항에 있어서,
    상기 열처리로 내의 열처리 보트의 슬롯들에 상기 복수 개의 기준 웨이퍼와 상기 검사용 웨이퍼들을 번갈아 배치하고, 산화물층들을 형성하는 실리콘 웨이퍼의 산화물층의 두께 예측 방법.
  6. 제1 항에 있어서,
    상기 열처리로 내의 열처리 보트의 슬롯들에 상기 복수 개의 기준 웨이퍼와 상기 검사용 웨이퍼들을 배치하고 상기 산화물층들을 형성하는 단계를 적어도 2회 진행하는 실리콘 웨이퍼의 산화물층의 두께 예측 방법.
  7. 제1 항에 있어서,
    상기 복수의 검사용 웨이퍼들은, 세정 조건을 달리하여 제조된 실리콘 웨이퍼의 산화물층의 두께 예측 방법.
  8. 제7 항에 있어서,
    상기 복수의 검사용 웨이퍼들은, 세정액에 디핑되어 세정된 실리콘 웨이퍼의 산화물층의 두께 예측 방법.
  9. 제1 항에 있어서,
    상기 검사용 웨이퍼의 표면 러프니스(roughness)가 0.2 옴스트롱 이하인 실리콘 웨이퍼의 산화물층의 두께 예측 방법.
  10. 제1 항에 있어서,
    상기 산화물층의 두께 측정은, 상기 산화물층의 형성 후 2시간 이내에 상기 웨이퍼의 적어도 5지점에서 진행하는 실리콘 웨이퍼의 산화물층의 두께 예측 방법.
KR1020170143090A 2017-10-31 2017-10-31 실리콘 웨이퍼의 산화물층의 두께 예측 방법 KR102014926B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170143090A KR102014926B1 (ko) 2017-10-31 2017-10-31 실리콘 웨이퍼의 산화물층의 두께 예측 방법
US16/172,947 US10615085B2 (en) 2017-10-31 2018-10-29 Method for predicting thickness of oxide layer of silicon wafer
CN201811276317.2A CN109727884B (zh) 2017-10-31 2018-10-30 用于预测硅晶片氧化物层厚度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170143090A KR102014926B1 (ko) 2017-10-31 2017-10-31 실리콘 웨이퍼의 산화물층의 두께 예측 방법

Publications (2)

Publication Number Publication Date
KR20190048278A true KR20190048278A (ko) 2019-05-09
KR102014926B1 KR102014926B1 (ko) 2019-08-27

Family

ID=66243229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170143090A KR102014926B1 (ko) 2017-10-31 2017-10-31 실리콘 웨이퍼의 산화물층의 두께 예측 방법

Country Status (3)

Country Link
US (1) US10615085B2 (ko)
KR (1) KR102014926B1 (ko)
CN (1) CN109727884B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102354751B1 (ko) 2021-03-22 2022-01-24 김금선 벽 부착 걸이구
KR20220046480A (ko) * 2020-10-07 2022-04-14 가부시키가이샤 사무코 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법
KR20220119785A (ko) 2021-02-22 2022-08-30 김금선 벽 부착 걸이구

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112163799B (zh) * 2020-12-02 2021-03-02 晶芯成(北京)科技有限公司 半导体产品的良率分析方法及良率分析系统
CN114689243B (zh) * 2020-12-30 2023-06-27 长鑫存储技术有限公司 检测炉管设备气密性的方法
US11788923B2 (en) * 2020-12-30 2023-10-17 Changxin Memory Technologies, Inc. Method for detecting gas tightness of furnace tube device
JP2023069889A (ja) * 2021-11-08 2023-05-18 信越半導体株式会社 酸化膜の膜厚評価方法及び酸化膜付きシリコン基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002286442A (ja) * 2001-01-04 2002-10-03 Agere Systems Guardian Corp 超薄膜酸化物の測定技術
KR100888539B1 (ko) * 2004-02-17 2009-03-11 도쿄엘렉트론가부시키가이샤 피처리체의 산화 방법 및 산화 장치
JP2010147265A (ja) * 2008-12-19 2010-07-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
KR20110014978A (ko) * 2008-04-25 2011-02-14 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 산화막 형성방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174324A (ja) * 1997-08-28 1999-03-16 Matsushita Electron Corp ダミーウェーハの清浄度評価方法及び洗浄方法
US7012684B1 (en) * 1999-09-07 2006-03-14 Applied Materials, Inc. Method and apparatus to provide for automated process verification and hierarchical substrate examination
US6806144B2 (en) * 2002-08-13 2004-10-19 Taiwan Semiconductor Manufacturing Co., Ltd Method and apparatus for improved gate oxide uniformity with reducing system contaminants
WO2006038584A1 (ja) * 2004-10-06 2006-04-13 Hitachi Kokusai Electric Inc. 半導体製造装置及び半導体装置の製造方法
CN100349275C (zh) * 2005-02-23 2007-11-14 旺宏电子股份有限公司 监测氧化物层沉积的方法
US7700376B2 (en) * 2005-04-06 2010-04-20 Applied Materials, Inc. Edge temperature compensation in thermal processing particularly useful for SOI wafers
JP2007040930A (ja) * 2005-08-05 2007-02-15 Ebara Corp 膜厚測定方法及び基板処理装置
US7851365B1 (en) * 2006-04-27 2010-12-14 Arizona Board of Regents, a coporate body organized under Arizona Law, Acting on behalf of Arizona State Univesity Methods for preparing semiconductor substrates and interfacial oxides thereon
US7713758B2 (en) * 2007-06-13 2010-05-11 Tokyo Electon Limited Method and apparatus for optimizing a gate channel
US7796804B2 (en) * 2007-07-20 2010-09-14 Kla-Tencor Corp. Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002286442A (ja) * 2001-01-04 2002-10-03 Agere Systems Guardian Corp 超薄膜酸化物の測定技術
KR100888539B1 (ko) * 2004-02-17 2009-03-11 도쿄엘렉트론가부시키가이샤 피처리체의 산화 방법 및 산화 장치
KR20110014978A (ko) * 2008-04-25 2011-02-14 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 산화막 형성방법
JP2010147265A (ja) * 2008-12-19 2010-07-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220046480A (ko) * 2020-10-07 2022-04-14 가부시키가이샤 사무코 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법
KR20220119785A (ko) 2021-02-22 2022-08-30 김금선 벽 부착 걸이구
KR102354751B1 (ko) 2021-03-22 2022-01-24 김금선 벽 부착 걸이구

Also Published As

Publication number Publication date
KR102014926B1 (ko) 2019-08-27
CN109727884A (zh) 2019-05-07
US10615085B2 (en) 2020-04-07
CN109727884B (zh) 2023-08-04
US20190131191A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
KR102014926B1 (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법
JP2017523950A (ja) 昇華による大径シリコンカーバイド結晶の製造方法及び関連する半導体ｓｉｃウェハ
US20220146444A1 (en) Method for measuring resistivity of silicon single crystal
US8815710B2 (en) Silicon epitaxial wafer and method for production thereof
CN109238510B (zh) 一种校准外延腔温度的方法
JP4600707B2 (ja) 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法
KR101029140B1 (ko) 단결정, 단결정 웨이퍼 및 에피텍셜 웨이퍼, 및 단결정 육성방법
KR20230120755A (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법
EP1933372A1 (en) Process for producing epitaxial wafer and epitaxial wafer produced therefrom
JP2004349493A (ja) 膜厚調整装置及びｓｏｉ基板の製造方法
US11769697B2 (en) Wafer evaluation method
JP7484808B2 (ja) 半導体単結晶基板の結晶欠陥評価方法
TWI814488B (zh) 高電阻矽晶圓的厚度測量方法以及平坦度測量方法
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
JP4911042B2 (ja) 単結晶ウエーハ及びエピタキシャルウエーハ
KR100235457B1 (ko) 실리콘 웨이퍼 에칭용 치구
JP5565012B2 (ja) エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法
KR20180017833A (ko) 웨이퍼 제조방법
KR20040001853A (ko) 반도체소자의 웨이퍼 결함 측정방법
JP2000091172A (ja) シリコンウェーハ及びその品質評価及び管理方法
KR20180013276A (ko) 반도체 기판의 전처리 조건의 평가 방법 및 라이프 타임 측정 방법
KR20180019853A (ko) 웨이퍼
KR20170079918A (ko) 웨이퍼의 결함 평가 방법
KR20120140056A (ko) 에피텍셜 웨이퍼 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant