JP2010147265A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010147265A
JP2010147265A JP2008323237A JP2008323237A JP2010147265A JP 2010147265 A JP2010147265 A JP 2010147265A JP 2008323237 A JP2008323237 A JP 2008323237A JP 2008323237 A JP2008323237 A JP 2008323237A JP 2010147265 A JP2010147265 A JP 2010147265A
Authority
JP
Japan
Prior art keywords
substrate
oxide film
dummy substrate
processing chamber
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008323237A
Other languages
English (en)
Inventor
Masakatsu Minami
南  政克
Kazuhiro Yuasa
和宏 湯浅
Yasuhiro Mekawa
靖浩 女川
Yoshisato Watahashi
由悟 渡橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2008323237A priority Critical patent/JP2010147265A/ja
Publication of JP2010147265A publication Critical patent/JP2010147265A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

【課題】半導体装置の製造工程の一工程としての酸化処理において、ダミー基板の酸化膜の膜厚を制御することで、バッチ毎での製品基板の酸化レートのばらつきを抑える。
【解決手段】半導体装置の製造方法は、製品基板1aとダミー基板1b,1cが装填されたボート2をチャンバ4内に搬入する工程と、チャンバ4内の圧力を大気圧よりも低くした状態でチャンバ4内に酸素含有ガスと水素含有ガスとを供給して製品基板1aを酸化処理する工程と、酸化処理後の製品基板1aとダミー基板1b,1cが装填されたボート2をチャンバ4内より搬出する工程と、を有し、ダミー基板1b,1cの表面には酸化膜が形成されており、この酸化膜の膜厚を、酸化処理により製品基板1aに形成される酸化膜の成長にセルフリミットがかかる膜厚とする。
【選択図】図2

Description

本発明は、半導体装置の製造方法に関し、特に製品基板を酸化する工程を有する半導体装置の製造方法に関する。
半導体装置の製造工程の一工程として行う酸化処理においては、大気圧未満の処理室内に、酸素含有ガス(構成元素としてOを含むガス)と水素含有ガス(構成元素としてHを含むガス)を、それぞれ独立したガス供給ラインより導入する。これにより、処理室内の基板表面を酸化する。このような酸化処理は、従来のPYRO酸化等に比較して良質の酸化膜が得られ、面方位の異なる基板表面の酸化速度差を大幅に縮小できることから、3次元化の進んだデバイス構造への適用が進んでいる。しかし、このような酸化処理は、基板表面における酸素含有ガスと水素含有ガスの供給律速に支配される反応形態であるため、酸化レートは処理基板の枚数や下地膜の影響を強く受ける。そのため、製品基板に対しては、処理枚数や下地膜、パターン構造の違いによる酸化レート補正方法が特許文献1で行われている(特許文献1参照)。
国際公開WO2005/020309号 パンフレット
ところで、製品基板は多段状にボートに支持された状態で処理室内に搬入される。ボートには、製品基板が搭載されない段があり、そのような段にはダミー基板が装填される。ダミー基板としては、処理室内の温度を均一にする目的でボートの上端部及び下端部の段に装填されるサイドダミー基板と、ボートの上端部と下端部の間において製品基板が装填されていない段を埋める目的でそのような段に装填されるフィルダミー基板等がある。
酸化処理における製品基板の酸化レートは、製品基板の処理枚数、下地膜、パターン構造のみならず、ダミー基板の下地膜によっても影響を受ける。つまり、ダミー基板の表面全体にシリコン膜が形成されている場合と、ダミー基板の表面全体に酸化膜が形成されている場合とでは、製品基板の酸化レートが異なる。また、ダミー基板の表面に形成された酸化膜の膜厚も、製品基板の酸化レートに影響を与える。従って、製品基板の酸化レートはバッチ毎にばらつきが生じている。
そこで、本発明の目的は、バッチ毎の製品基板の酸化レートのばらつきを抑えられるようにすることにある。
本発明の一態様によれば、製品基板とダミー基板が装填された支持具を処理室内に搬入する工程と、
前記処理室内の圧力を大気圧よりも低くした状態で前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記製品基板を酸化処理する工程と、
前記酸化処理後の前記製品基板と前記ダミー基板が装填された前記支持具を前記処理室内より搬出する工程と、
を有し、前記ダミー基板の表面には酸化膜が形成されており、この酸化膜の膜厚を、前記酸化処理により製品基板に形成される酸化膜の成長にセルフリミットがかかる膜厚とする半導体装置の製造方法が提供される。
本発明の他の態様によれば、製品基板とダミー基板が装填された支持具を処理室内に搬入する工程と、
前記処理室内の圧力を大気圧よりも低くした状態で前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記製品基板を酸化処理する工程と、
前記酸化処理後の前記製品基板と前記ダミー基板が装填された前記支持具を前記処理室内より搬出する工程と、
を有し、前記ダミー基板の表面には酸化膜が形成されており、この酸化膜の膜厚を、少なくとも200Åとする半導体装置の製造方法が提供される。
本発明のさらに他の態様によれば、製品基板とダミー基板が装填された支持具を処理室内に搬入する工程と、
前記処理室内の圧力を大気圧よりも低くした状態で前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記製品基板を酸化処理する工程と、
前記酸化処理後の前記製品基板と前記ダミー基板が装填された前記支持具を前記処理室内より搬出する工程と、
を有し、前記ダミー基板の表面には酸化膜が形成されており、この酸化膜の膜厚を、少なくとも300Åとする半導体装置の製造方法が提供される。
本発明によれば、ダミー基板の表面に予め所定の膜厚の酸化膜を形成しておくことで、ダミー基板上での酸化膜の成長が抑えられ、各バッチ間で一定の酸化レートで製品基板を酸化処理することができる。
発明者等は、半導体製造工程の一工程として行う酸化処理について以下に示す性質を発見した。
図1は、減圧酸化及びWET酸化を行った場合の酸化時間に対する酸化膜の膜厚成長を示した図である。図1において、丸形で示したプロットは減圧酸化、四角形で示したプロットはWET酸化をそれぞれ行った場合について示しており、横軸は酸化処理を行った酸化時間(min)、縦軸は基板表面に形成された酸化膜の膜厚(Å)を示す。
減圧酸化を行うに際しては、基板を処理室内に収容し、その処理室内の圧力を大気圧未満の圧力に保った状態で、酸素含有ガス及び水素含有ガスをそれぞれ独立したガス供給ラインよりその処理室内に導入した。これにより基板の表面を酸化し、その表面に酸化膜を形成した。
減圧酸化を行った場合には、図1の丸形プロットが示すように、酸化膜の膜厚が増加するに従い、酸化レートが落ちて酸化が進まなくなり、酸化膜形成に寄与する導入ガスの消費は少なくなることがわかる。そして、酸化膜がある膜厚に達するとそれ以上は殆ど酸化しなくなり、いわゆるセルフリミットがかかることがわかる。一方、WET酸化を行った場合には、図1の四角形プロットが示すように、セルフリミットがかからないことがわかる。
ところで、半導体装置の製造工程の一工程として行う酸化処理において、酸化処理を行う酸化装置の処理室内には、製品基板だけでなくダミー基板も搭載される。上述のようにダミー基板として表面に酸化膜が形成されているダミー基板を用いることもあるが、この場合、ダミー基板に形成されている酸化膜の膜厚は製品基板の酸化レートに影響を与える。すなわち、製品基板の表面を酸化するとダミー基板の表面にも酸化膜が形成され、ダミー基板の表面においてもガスが消費されてしまう。そして、ダミー基板の酸化膜の膜厚が一回のバッチ処理中に変化したり、各バッチ間でダミー基板の酸化膜の膜厚に差が生じたりすると、各バッチ間でガスの消費のされ方が変化し、製品基板の酸化レートにもばらつきが生じてしまう。
そこで、ダミー基板の表面に形成された酸化膜がある一定厚さ以上の膜厚であれば、すなわちセルフリミットのかかる厚さ以上の膜厚であれば、そのようなダミー基板を製品基板とともに処理室内に収容し、製品基板に対して減圧酸化処理を行っても、導入ガスがダミー基板の表面上の酸化膜の成長には殆ど消費されない。そのため、ダミー基板の表面上の酸化膜の膜厚は変化せず、ダミー基板が製品基板の酸化レートに影響を与えないこととなる。これにより、製品基板上の酸化膜の膜厚をバッチ毎でばらつくことなく形成することができる。
以下に、本発明を実施するための好ましい形態について説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲を以下の実施形態に限定するものではない。
まず、製品基板及びダミー基板をボートに搭載する。
ボートとは、製品基板及びダミー基板を多段状に支持する支持具である。
ダミー基板の表面には、所定の厚さ以上の酸化膜が予め形成されている。すなわち、ダミー基板の表面に形成された酸化膜の膜厚は、基板(シリコン基板)を減圧酸化処理した場合にその基板の表面に形成される酸化膜がそれ以上成長しなくなる膜厚(以下、セルフリミット膜厚という。)以上である。従って、ダミー基板は、セルフリミットがかかった状態のものである。具体的には、200Å以上、好ましくは300Å以上の酸化膜がダミー基板の表面に形成されていれば、そのダミー基板はセルフリミットがかかった状態のものとなる。また、ダミー基板は、シリコン基板の表面を酸化してなるものであり、ダミー基板の表面に形成された酸化膜は、酸化シリコン(SiO)膜である。なお、ダミー基板の表面に形成された酸化膜は酸化シリコンに限らずその他の酸化膜であってもよい。
製品基板は、ベアウエハであってもよいし、パターンウエハであってもよい。ベアウエハとは、そのウエハの表面でシリコンのみが露出したものをいう。パターンウエハとは、そのウエハの表面でシリコンが露出した部分と、シリコン以外の膜(例えば、絶縁膜、不純物ドープ膜、電極・配線用のメタル膜等)が露出したものをいう。
製品基板及びダミー基板を装填したボートを処理室内に搬入する。処理室とは半導体装置の製造装置内部の空間である。
ボート、製品基板及びダミー基板を処理室内に搬入したら、処理室内の圧力を大気圧よりも低くし、酸素含有ガス及び水素含有ガスを処理室内に供給する。酸素含有ガスとは構成元素としてOを含むガスであり、水素含有ガスとは構成元素としてHを含むガスである。またその流量は製品基板の酸化レートが目的の酸化レートとなるように制御する。酸素含有ガス及び水素含有ガスを処理室内に供給している間も、処理室内の圧力を大気圧未満に保つ。
酸素含有ガスと水素含有ガスを処理室内に供給すると、製品基板の表面が酸化していき、その表面に酸化膜が形成される。一方、ダミー基板については、セルフリミット膜厚以上の酸化膜がそのダミー基板の表面に形成されているから、その酸化膜はそれ以上成長しない。そのため、導入した酸素含有ガスや水素含有ガスがダミー基板の酸化には寄与せず、製品基板の酸化に寄与する。従って、製品基板の酸化レートを目的の酸化レートにすることができ、その誤差が殆どない。
酸素含有ガス及び水素含有ガス供給開始後、所定時間が経過したらガスの供給及び処理室内の圧力調整を停止し、ボートを処理室内から搬出する。
その後、ボートから製品基板を取り出す。以後、新たな製品基板の表面を酸化する場合には、新たな製品基板をボートに搭載し、上述と同様の処理を行う。なお、新たな製品基板の表面を酸化するに際して、ダミー基板を新たなダミー基板(その新たなダミー基板は、セルフリミットがかかった状態のものである。)に取り替えてもよい。
以下、図面を参照して本発明の実施例について説明する。
図2は基板処理装置を示した概略縦断面図である。図2に示された基板処理装置は、酸化処理を行うために用いる酸化装置である。
反応炉20は反応管21及びシールキャップ22を有し、この反応炉20の下方に回転機構27が設置されている。反応管21の下部が開口し、その開口がシールキャップ22によって閉塞されている。こうして、反応管21及びシールキャップ22によって包囲されたチャンバ(処理室)4が形成される。
回転機構27には回転軸26が取り付けられ、その回転軸26が回転機構27の上端から上方に向けて延出し、シールキャップ22を貫通してチャンバ4内まで至っている。回転軸26の先端にボート受け28が取り付けられ、ボート受け28にボート2が搭載されている。ボート2は支持具であって、複数枚の基板1を略水平状態で所定間隔をもって複数段に保持するよう構成されたものである。ボート2の下部には、複数枚の断熱板29が搭載されている。
ボート2には、製品基板1a、フィルダミー基板1b及びサイドダミー基板1cが搭載される。図2において製品基板1aは実線、フィルダミー基板1bは一点鎖線、サイドダミー基板1cは破線で示している。製品基板1aは酸化処理の対象となる基板であり、ベアウエハであってもよいし、パターンウエハであってもよい。製品基板1aはボート2の上下中央部に搭載される。フィルダミー基板1bは製品基板1aが搭載されない段を埋めるために搭載される。サイドダミー基板1cは、断熱板29よりも上方であって、ボート2の上端及び下端に複数枚ずつ搭載される。製品基板1a、フィルダミー基板1b及びサイドダミー基板1cのそれぞれの搭載数は図示例に限られるものではなく、各種基板の数はこれより更に多くてもよいし、少なくてもよい。
図3にフィルダミー基板1bの構造を示す。図3はフィルダミー基板1bの断面図である。
フィルダミー基板1bは、シリコンウエハ(Si)51及びその表面に形成された膜厚tの酸化シリコン(SiO)膜52からなる。酸化シリコン膜52は、膜厚tでシリコンウエハ51の表面全体を均一に覆っている。膜厚tは、セルフリミット膜厚以上であり、好ましくは200Å以上、更に好ましくは300Å以上である。またサイドダミー基板1cもこれと同一の構成である。
図2において、反応管21の周囲にはヒータ5が配置されている。ヒータ5は、反応炉20内のチャンバ4を加熱する加熱源である。
反応管21の内側であって反応管21の天井壁31にはシャワー板44が取り付けられている。天井壁31及びシャワー板44によって包囲される部分にバッファ室43が形成されている。
反応管21には、酸素含有ガスとしての酸素(O)ガス及び不活性ガスとしての窒素(N)ガスを供給する供給管72及び水素含有ガスとしての水素(H)ガスを供給する供給管82が設けられている。具体的には、供給管82が反応管21の側壁32及び天井壁31の外側において上下方向に配管され、供給管82の上端部がバッファ室43に連通している。同様に、供給管72が反応管21の側壁32及び天井壁31の外側において上下方向に配管され、供給管72の上端部がバッファ室43に連通している。
供給管82の下端部は水素供給ライン8に接続され、水素供給ライン8は水素ガス供給源42に接続されている。水素供給ライン8には、エアバルブ6及びマスフローコントローラ12が設けられている。供給管72の下端部は供給ライン7に接続され、供給ライン7は上流側で二つに分かれ、酸素供給源41及び窒素供給源45に接続されている。供給ライン7において酸素供給源41の直前及び窒素供給源45の直前にそれぞれエアバルブ6及びマスフローコントローラ12が設けられている。
反応管21には、水素含有ガスとしての水素(H)ガスをチャンバ4内の基板が配列される基板配列領域に対応する領域の複数個所から供給する水素供給ノズル101,102,103,104が設けられている。水素供給ノズル101,102,103,104は、反応管21の側壁32の下部を貫通して設けられている。水素供給ノズル101,102,103,104は反応管21内を反応管21の側壁32の内壁に沿って立ち上がっているが、長さがそれぞれ異なっている。水素供給ノズル101にはガス噴出口111,111aが、水素供給ノズル102にはガス噴出口112,112aが、水素供給ノズル103にはガス噴出口113,113aが、水素供給ノズル104にはガス噴出口114,114aが設けられている。ガス噴出口111,111a,112,112a,113,113a,114,114aは各ノズルの上端部(先端部)側に設けられており、反応管21の側壁32の内壁近傍で、その内壁側とは異なる方向を向くように構成されている。
ガス噴出口111,112,113,114は、ウエハ配列方向と平行な方向すなわち上方に向かって開口しており、ガス噴出口111a,112a,113a,114aは、ウエハ配列方向と直交する方向であって基板1側に向かって開口している。
水素供給ノズル101,102,103,104の下端部は、それぞれ、水素供給ライン91,92,93,94に接続され、水素供給ライン91,92,93,94は水素ガス供給源42に接続されている。水素供給ライン91,92,93,94には、エアバルブ6及びマスフローコントローラ12がそれぞれ設置されている。水素供給ライン91,92,93,94はそれぞれ独立しており、各ライン毎に個別にHガスの流量を制御できるように構成されている。
反応管21の下部には排気管36が設けられ、この排気管36の端部に排気遮断弁38が設けられている。この排気遮断弁38を介して排気管36に排気ライン23が接続されており、この排気ライン23には圧力制御部37及び真空ポンプ3が接続されている。基板1処理中、反応管21内は真空ポンプ3により大気圧よりも低い所定の圧力(減圧)とされるがこの圧力制御は圧力制御部37及びコントローラ24により行う。なお、コントローラ24は、酸化装置を構成する各部の動作を所望のタイミングにて制御するように構成されている。
次に、上記構成にかかる酸化装置を用いて、半導体装置の製造工程の一工程として、製品基板の表面に酸化シリコン膜を形成する方法について説明する。以下、具体的に説明するが、以下の説明において、酸化装置を構成する各部の動作はコントローラ24により制御される。
1バッチ分の製品基板1aと、膜厚tのフィルダミー基板1b及びサイドダミー基板1cをそれぞれボート2の所定位置に移載すると、ヒータ5により加熱状態を維持された反応炉20のチャンバ4内に複数枚の製品基板1a、フィルダミー基板1b及びサイドダミー基板1cを装填したボート2を装入(ロード)し、シールキャップ22により反応管21内を密閉する。次に、真空ポンプ3により反応管21内を真空引きし、反応管21内の圧力が大気圧よりも低い所定の処理圧力となるよう制御する。回転機構27によりボート2が所定の回転速度で回転するように制御する。また、炉内温度を昇温させ、炉内温度が所定の処理温度となるよう制御する。その後、供給ライン7よりチャンバ4内にOを供給すると共に、水素供給ライン8,91,92,93,94よりチャンバ4内にHを供給する。これにより、OとHとがヒータ5により加熱された減圧雰囲気内で反応して原子状酸素(O)等の反応種が生成され、この反応種により製品基板1aに酸化処理が施される。処理温度としては、500〜1000℃、処理圧力としては、1〜1000Pa、酸素ガス供給流量としては、1〜20L/min、水素ガス供給流量(総流量)としては、0.5〜10L/minが例示される。
このときフィルダミー基板1b及びサイドダミー基板1cの表面には、セルフリミット膜厚(200Å)以上の膜厚tの酸化膜が形成されている。そのため、フィルダミー基板1b及びサイドダミー基板1cがセルフリミットのかかった状態であるため、フィルダミー基板1b及びサイドダミー基板1cの表面の酸化シリコン膜52が成長しない。このためフィルダミー基板1b及びサイドダミー基板1c上では酸素含有ガス及び水素含有ガスが消費されない。従って、製品基板1aの表面に形成される酸化膜の酸化レートを目的の酸化レートにすることができ、その誤差が殆どない。
製品基板1aの表面の酸化処理が終了すると、真空引き、不活性ガス(N)によるパージ等により炉内の残留ガスを除去し、炉内温度を所定の温度まで降温した後、ボート2を反応炉20内から搬出(アンロード)し、ボート2に支持された全ての製品基板1aが冷えるまで、ボート2を所定位置で待機させる。待機させたボート2に保持された製品基板1aが所定温度まで冷却されると、基板移載機等により製品基板1aを回収する。
本実施例の方法によれば、各バッチ間で一定の酸化レートで製品基板を酸化処理することができる。
図4は、上述の実施例1の酸化装置を用いて連続テスト(酸化処理)を行い、そのときに基板に形成された酸化膜の膜厚を測定した結果であり、1バッチ毎のモニター基板(シリコン基板)の酸化膜の成長厚(Å)及びダミー基板の酸化膜の膜厚(Å)を示すグラフである。横軸はクリーニング前のダミー基板及びクリーニング後のダミー基板を用いて酸化処理を行ったときのバッチ回数を示しており、縦軸の左側はモニター基板上に形成された酸化膜の1バッチ当たりの成長厚(Å/回)を、縦軸の右側はダミー基板の表面に形成されている酸化膜の膜厚(Å)を示している。また、モニター基板の酸化膜の1バッチ当たりの成長厚(Å/回)を折れ線グラフで示し、ダミー基板の酸化膜の膜厚(Å)を棒グラフで示しており、折れ線グラフにおける丸形のプロットは処理室内の頂部、三角形のプロットは処理室内の中央部、四角形のプロットは処理室内の底部、にそれぞれ配置されたモニター基板の結果である。
なお、モニター基板はバッチ毎で入れ替えて本測定を行っている。
また、ダミー基板はバッチ毎で入れ替えず連続して同じものを使用しており、図4に示すダミー基板の酸化膜の膜厚の数値は、そのバッチ処理における処理前の数値を示している。
なお、本実施例における酸化条件は、チャンバ内温度:850℃、チャンバ内圧力:42Pa、O流量:2000sccm、H流量(供給管82からの供給量):430sccm、H流量(水素供給ノズル101〜104からの供給量):85sccm、酸化時間:8.5minとした。
表面に形成された酸化膜の膜厚が1700Åであるダミー基板を使用して、連続テスト(酸化処理)を実施したところ、モニター基板に形成された酸化膜の膜厚は50〜52Åで安定しており、この酸化処理により形成される酸化膜の安定性を確認できた(図4、ダミー基板クリーニング前:1st,2nd)。
ここで、このダミー基板をクリーニング処理して表面に形成されている酸化膜の一部をエッチングし、そのダミー基板を搭載してモニター基板の酸化膜の成長厚を測定した結果について説明する(図4、ダミー基板クリーニング後:1st〜6th)。
クリーニング処理後のダミー基板の酸化膜の膜厚は47Åであり、このダミー基板を搭載して連続テスト(酸化処理)を実施したところ、モニター基板に形成された酸化膜の膜厚には大きな減少が見られた(図4、ダミー基板クリーニング後:1st)。これは、ダミー基板の酸化膜の膜厚が47Åと小さいため酸化処理中にダミー基板の酸化膜が成長し、ダミー基板で処理ガスが消費されたことを示している。
引き続き、このダミー基板を用いて酸化処理を繰り返していくと、ダミー基板の酸化膜の膜厚が成長するにつれて、モニター基板の酸化膜の成長厚も高くなっていくが、元の50〜52Åまでには回復しなかった(図4、ダミー基板クリーニング後:2nd〜5th)。これは、ダミー基板表面の酸化膜の膜厚が64〜96Åであっても、ダミー基板上で処理ガスが消費されていることを示している。
ダミー基板クリーニング後5thの酸化処理後に、ODRY酸化にて、ダミー基板の酸化膜の膜厚を329Åまで成長させ、このダミー基板を用いて6回目の酸化処理を行った。するとこのときモニター基板上の酸化膜の成長厚は、50〜52Åに回復し、ダミー基板クリーニング前の値に戻った(図4、ダミー基板クリーニング後:6th)。これはダミー基板上での処理ガスの消費が無視できるほど少なくなったことを示している。すなわち、ダミー基板の酸化膜の膜厚を常に300Å以上に保つことにより、1バッチ当たりのモニター基板に形成される酸化膜の成長厚を安定化させることができることが判明した。
なお、発明者らによる他の実験によれば、この酸化法の場合、基板に形成される酸化膜が200Åに達するとセルフリミットがかかり、それ以降は酸化レートが極端に遅くなり殆ど酸化しなくなることが明らかとなった。これらのことから、ダミー基板に形成する酸化膜の膜厚は少なくともセルフリミットがかかる膜厚以上、すなわち200Å以上、好ましくは300Å以上とするのがよい。
以上、本発明の好ましい実施形態を説明したが、本発明の第1の態様によれば、
製品基板とダミー基板が装填された支持具を処理室内に搬入する工程と、
前記処理室内の圧力を大気圧よりも低くした状態で前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記製品基板を酸化処理する工程と、
前記酸化処理後の前記製品基板と前記ダミー基板が装填された前記支持具を前記処理室内より搬出する工程と、
を有し、前記ダミー基板の表面には酸化膜が形成されており、この酸化膜の膜厚を、前記酸化処理により製品基板に形成される酸化膜の成長にセルフリミットがかかる膜厚とすることを特徴とする半導体装置の製造方法が提供される。
本発明の第2の態様によれば、
製品基板とダミー基板が装填された支持具を処理室内に搬入する工程と、
前記処理室内の圧力を大気圧よりも低くした状態で前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記製品基板を酸化処理する工程と、
前記酸化処理後の前記製品基板と前記ダミー基板が装填された前記支持具を前記処理室内より搬出する工程と、
を有し、前記ダミー基板の表面には酸化膜が形成されており、この酸化膜の膜厚を、少なくとも200Åとすることを特徴とする半導体装置の製造方法が提供される。
本発明の第3の態様によれば、
製品基板とダミー基板が装填された支持具を処理室内に搬入する工程と、
前記処理室内の圧力を大気圧よりも低くした状態で前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記製品基板を酸化処理する工程と、
前記酸化処理後の前記製品基板と前記ダミー基板が装填された前記支持具を前記処理室内より搬出する工程と、
を有し、前記ダミー基板の表面には酸化膜が形成されており、この酸化膜の膜厚を、少なくとも300Åとすることを特徴とする半導体装置の製造方法が提供される。
本発明の好ましい第4の態様によれば、
製品基板とダミー基板が装填された支持具を処理室内に搬入する工程と、
前記処理室内の圧力を大気圧よりも低くした状態で前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記製品基板を酸化処理する工程と、
前記酸化処理後の前記製品基板と前記ダミー基板が装填された前記支持具を前記処理室内より搬出する工程と、
を有し、酸素含有ガス及び水素含有ガスの雰囲気であって大気圧よりも低い圧力のもとで、基板の表面に形成される酸化膜がそれ以上成長しなかった場合におけるその膜厚以上の膜厚の酸化膜が前記ダミー基板の表面に形成されていることを特徴とする半導体装置の製造方法が提供される。
減圧酸化及びWET酸化における酸化時間と酸化膜の膜厚成長の関係を示したグラフである。 処理炉の概略構成図である。 ダミー基板の断面図である。 モニター基板の酸化膜成長厚及びダミー基板の酸化膜の膜厚を示したグラフである。
符号の説明
1a 製品基板
1b フィルダミー基板
1c サイドダミー基板
2 ボート
4 チャンバ
3 真空ポンプ
5 ヒータ
6 エアバルブ
12 マスフローコントローラ
22 シールキャップ
28 ボート受け
27 回転機構
38 排気遮断弁

Claims (3)

  1. 製品基板とダミー基板が装填された支持具を処理室内に搬入する工程と、
    前記処理室内の圧力を大気圧よりも低くした状態で前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記製品基板を酸化処理する工程と、
    前記酸化処理後の前記製品基板と前記ダミー基板が装填された前記支持具を前記処理室内より搬出する工程と、
    を有し、前記ダミー基板の表面には酸化膜が形成されており、この酸化膜の膜厚を、前記酸化処理により製品基板に形成される酸化膜の成長にセルフリミットがかかる膜厚とすることを特徴とする半導体装置の製造方法。
  2. 製品基板とダミー基板が装填された支持具を処理室内に搬入する工程と、
    前記処理室内の圧力を大気圧よりも低くした状態で前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記製品基板を酸化処理する工程と、
    前記酸化処理後の前記製品基板と前記ダミー基板が装填された前記支持具を前記処理室内より搬出する工程と、
    を有し、前記ダミー基板の表面には酸化膜が形成されており、この酸化膜の膜厚を、少なくとも200Åとすることを特徴とする半導体装置の製造方法。
  3. 製品基板とダミー基板が装填された支持具を処理室内に搬入する工程と、
    前記処理室内の圧力を大気圧よりも低くした状態で前記処理室内に酸素含有ガスと水素含有ガスとを供給して前記製品基板を酸化処理する工程と、
    前記酸化処理後の前記製品基板と前記ダミー基板が装填された前記支持具を前記処理室内より搬出する工程と、
    を有し、前記ダミー基板の表面には酸化膜が形成されており、この酸化膜の膜厚を、少なくとも300Åとすることを特徴とする半導体装置の製造方法。
JP2008323237A 2008-12-19 2008-12-19 半導体装置の製造方法 Pending JP2010147265A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008323237A JP2010147265A (ja) 2008-12-19 2008-12-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008323237A JP2010147265A (ja) 2008-12-19 2008-12-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010147265A true JP2010147265A (ja) 2010-07-01

Family

ID=42567366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008323237A Pending JP2010147265A (ja) 2008-12-19 2008-12-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010147265A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165348A (ja) * 2013-02-26 2014-09-08 Mitsubishi Electric Corp 半導体装置の製造方法
KR20190048278A (ko) * 2017-10-31 2019-05-09 에스케이실트론 주식회사 실리콘 웨이퍼의 산화물층의 두께 예측 방법
US12027384B2 (en) 2020-11-06 2024-07-02 Tokyo Electron Limited Heat treatment apparatus and dummy substrate processing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134729A (ja) * 2002-08-09 2004-04-30 Tokyo Electron Ltd 熱処理方法及び熱処理装置
JP2006173236A (ja) * 2004-12-14 2006-06-29 Tokyo Electron Ltd シリコン酸窒化膜の形成方法、形成装置及びプログラム
JP2007110168A (ja) * 2003-08-26 2007-04-26 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2008078452A (ja) * 2006-09-22 2008-04-03 Tokyo Electron Ltd 被処理体の酸化装置及び酸化方法
JP2008103642A (ja) * 2006-10-20 2008-05-01 Tokyo Electron Ltd 被処理体の酸化装置、酸化方法及び記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134729A (ja) * 2002-08-09 2004-04-30 Tokyo Electron Ltd 熱処理方法及び熱処理装置
JP2007110168A (ja) * 2003-08-26 2007-04-26 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2006173236A (ja) * 2004-12-14 2006-06-29 Tokyo Electron Ltd シリコン酸窒化膜の形成方法、形成装置及びプログラム
JP2008078452A (ja) * 2006-09-22 2008-04-03 Tokyo Electron Ltd 被処理体の酸化装置及び酸化方法
JP2008103642A (ja) * 2006-10-20 2008-05-01 Tokyo Electron Ltd 被処理体の酸化装置、酸化方法及び記憶媒体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165348A (ja) * 2013-02-26 2014-09-08 Mitsubishi Electric Corp 半導体装置の製造方法
KR20190048278A (ko) * 2017-10-31 2019-05-09 에스케이실트론 주식회사 실리콘 웨이퍼의 산화물층의 두께 예측 방법
KR102014926B1 (ko) * 2017-10-31 2019-08-27 에스케이실트론 주식회사 실리콘 웨이퍼의 산화물층의 두께 예측 방법
US10615085B2 (en) 2017-10-31 2020-04-07 Sk Siltron Co., Ltd. Method for predicting thickness of oxide layer of silicon wafer
US12027384B2 (en) 2020-11-06 2024-07-02 Tokyo Electron Limited Heat treatment apparatus and dummy substrate processing method

Similar Documents

Publication Publication Date Title
JP4899744B2 (ja) 被処理体の酸化装置
JP5383332B2 (ja) 基板処理装置、基板処理方法及び半導体装置の製造方法
JP4640800B2 (ja) 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム
JP2010010513A (ja) 基板処理方法及び基板処理装置
JP3965167B2 (ja) 熱処理方法及び熱処理装置
JP2008218984A (ja) 半導体装置の製造方法及び基板処理装置
WO2014192870A1 (ja) 基板処理装置、半導体装置の製造方法および基板処理方法
TW201945574A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
CN116825609A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR20120075379A (ko) 박막 형성 방법, 박막 형성 장치 및 프로그램이 기록된 기록 매체
US20120247511A1 (en) Method for cleaning thin film forming apparatus, thin film forming method, and thin film forming apparatus
JP2006114780A (ja) 薄膜形成装置の洗浄方法、薄膜形成装置及びプログラム
WO2012026241A1 (ja) 半導体装置の製造方法、及び基板処理装置
JP2010147265A (ja) 半導体装置の製造方法
JP5551282B2 (ja) 基板処理装置、基板処理方法及び半導体装置の製造方法
WO2019003662A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP4272484B2 (ja) 熱処理方法
JP2016178224A (ja) シリコン窒化膜の形成方法、および、シリコン窒化膜の形成装置
KR102365948B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
JP5571157B2 (ja) 半導体装置の製造方法、クリーニング方法および基板処理装置
JP2009016426A (ja) 半導体装置の製造方法および基板処理装置
JP2011071412A (ja) 基板処理装置
JP7179962B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP7313402B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及びエッチング方法
JP5546994B2 (ja) 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20111206

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120517

A131 Notification of reasons for refusal

Effective date: 20120530

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20130508

Free format text: JAPANESE INTERMEDIATE CODE: A02