KR20040001853A - 반도체소자의 웨이퍼 결함 측정방법 - Google Patents

반도체소자의 웨이퍼 결함 측정방법 Download PDF

Info

Publication number
KR20040001853A
KR20040001853A KR1020020037187A KR20020037187A KR20040001853A KR 20040001853 A KR20040001853 A KR 20040001853A KR 1020020037187 A KR1020020037187 A KR 1020020037187A KR 20020037187 A KR20020037187 A KR 20020037187A KR 20040001853 A KR20040001853 A KR 20040001853A
Authority
KR
South Korea
Prior art keywords
wafer
defect
oxide film
semiconductor device
defects
Prior art date
Application number
KR1020020037187A
Other languages
English (en)
Other versions
KR100862312B1 (ko
Inventor
고정근
피승호
김형륜
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020037187A priority Critical patent/KR100862312B1/ko
Publication of KR20040001853A publication Critical patent/KR20040001853A/ko
Application granted granted Critical
Publication of KR100862312B1 publication Critical patent/KR100862312B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체소자의 결함 측정방법 관한 것으로, 특히 웨이퍼의 표면결함 뿐만아니라 결정결함과 열처리에 따른 웨이퍼의 특성 변화를 측정할 수 있으며, 웨이퍼 결함 판별에 따른 번거로움을 동시에 해결하기에 적합한 반도체소자의 웨이퍼 결함 측정방법을 제공하기 위한 것으로 이를 위해 본 발명은, 쵸크라스키 방법에 의해 성장된 단결정 잉곳을 절단하여 제조된 단결정 실리콘 웨이퍼를 산화성 분위기 또는 질화성 분위기 중 적어도 어느 하나의 분위기에서 열처리하여 상기 웨이퍼 내의 결정결함을 성장시키는 단계; 상기 열처리된 웨이퍼를 관찰하고자 하는 소정의 깊이까지 연마하는 단계; 상기 연마된 웨이퍼 표면에 산화막을 형성하고 구리전착법을 이용하여 웨이퍼의 결함이 있는 상기 산화막 부분에 구리전착을 시키는 단계; 및 상기 구리전착이 완료된 산화막의 결함을 측정하는 단계를 포함하는 반도체소자의 웨이퍼 결함 측정 방법을 제공한다.

Description

반도체소자의 웨이퍼 결함 측정방법{METHOD FOR MEASURING WAFER DEFECT IN SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 웨이퍼 결함 검출방법에 관한 것으로, 특히 쵸크라스키(Czochralski) 방법(CZ법)에 의해 성장된 실리콘 단결정 잉곳(Ingot)을 얇게 잘라 만든 실리콘 웨이퍼의 결정결함 및 표면결함 검출방법에 관한 것이다.
반도체 제조 공정의 초기 단게에서, 다결정 실리콘으로부터 단결정 실리콘을 제조하는 과정을 단결정 성장이라 하며 성장된 단결정을 잘라낸 것이 실리콘 웨이퍼이묘, 이러한 단결정 성장시 적절한 도펀트(Dopant)를 첨가하여 n형 및 p형 실리콘 웨이퍼를 제조한다.
이러한 웨이퍼의 제조공정을 살펴보면, 고진공 상태에서 1400℃ 이상의 고온으로 단결정 성장(Crystal growth)시킨 후 절단(Shaping)을 통해 웨이퍼를 형성한 후, 경면연막(Polishing) 및 세척과 검사(Cleaning and inspection)를 실시한다.
한편, 이러한 웨이퍼의 결함을 테스트하는 방법에는 주로 Cu 전착(Decotation) 방법을 이용하였는 바, 도 1은 이러한 Cu 전착방법을 이용한 웨이퍼 결함 측정 장치를 개략적으로 도시한 단면도이며, 도 2는 Cu 전착의 원리 및 산화막 결함의 검출 원리를 도시한 모식도이다.
도 1 및 도 2를 참조하면, 테프론 재질(Teflon)의 수조(15, Bath)에 CH3OH 용액(12)에 산화막(11)이 형성된 웨이퍼(10)에 담겨져 있으며, 웨이퍼는 Cu전극의 애노드(14)와 캐소드(13)에 의해 각각 전면과 후면이 연결되어 있는 바, 종래의 에이퍼 결함 검출 방법은 실리콘 웨이퍼(10)에 산화막(11) 즉, 실리콘산화막을 형성한 후, CH3OH 용액속에서 전원부(16)를 통해 DC전압을 인가하여 전계를 산화막에 작용함으로써 산화막의 결함을 관측하는 방법으로서, 웨이퍼(10) 표면의 산화막(11)이 형성된 부분 중 결함이 있는 부분이 결함이 없는 부분보다 전계가 강하여 산화막(11) 결함 부분에 Cu가 전착되는 원리를 이용하는 것이다.
여기서, 도면부호 'A'는 웨이퍼(10)의 표면 결함을 도시하고, 도면부호 'B'는 전착된 Cu를 도시한다.
한편, 전술한 원리를 이용하는 종래의 웨이퍼 결함 측정방법에서는 다음과 같은 문제점이 발생한다.
즉, 종래의 경우 단지 실리콘 웨이퍼 표면만 관찰할 수 있을 분 일정 깊이에 존재하는 결정결함(Bulk defect)을 관찰할 수 없으며, 종래의 경우 열처리를 실시하지 않고 단지 산화막만을 웨이퍼에 형성하여 측정하므로 열처리에 따른 웨이퍼의 특성 변화를 찾아내지 못했다.
뿐만아니라, 산화막 결함을 특정하기 위해서는 구리가 전착된 웨이퍼에 투명필름을 올려 놓고 산화막 결함을 유성펜을 사용하여 일일히 표시하여 그 분포 맵(Map)을 작성하였다. 이것은 아주 많은 시간과 노력이 필요하며 결함수를 판별하기에도 어려움이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로서, 웨이퍼의 표면결함 뿐만아니라 결정결함과 열처리에 따른 웨이퍼의 특성 변화를 측정할 수 있으며, 웨이퍼 결함 판별에 따른 번거로움을 동시에 해결하기에 적합한 반도체소자의 웨이퍼 결함 측정방법을 제공하는데 그 목적이 있다.
도 1은 Cu 전착방법을 이용한 웨이퍼 결함 측정 장치를 개략적으로 도시한 단면도.
도 2는 Cu 전착의 원리 및 산화막 결함의 검출 원리를 도시한 모식도.
도 3은 구리전착 후의 산화막 결함 근처에 형성된 전착된 구리를 확대하여 도시한 사진과 원자현미경 사진.
도 4는 파티클 카운터를 이용한 산화막 결함의 측정 및 OHP 필름을 이용한 수작업 결과을 도시한 도면.
도 5는 웨이퍼 연마 정도에 따른 결함을 예시한 분포도.
도 6은 윈도우를 이용한 결함 밀도 계산방법을 도시한 모식도.
도 7은 X-선 타폴로지 방법에 의한 결함 검출을 도시한 사진.
*도면의 주요 부분에 대한 부호의 설명
10 : 웨이퍼11 : 산화막
12 : 메탄올용액13 : 캐소드
14 : 애노드15 : 수조
16 : 전원부
상기의 목적을 달성하기 위한 본 발명은, 쵸크라스키 방법에 의해 성장된 단결정 잉곳을 절단하여 제조된 단결정 실리콘 웨이퍼를 산화성 분위기 또는 질화성 분위기 중 적어도 어느 하나의 분위기에서 열처리하여 상기 웨이퍼 내의 결정결함을 성장시키는 단계; 상기 열처리된 웨이퍼를 관찰하고자 하는 소정의 깊이까지 연마하는 단계; 상기 연마된 웨이퍼 표면에 산화막을 형성하고 구리전착법을 이용하여 웨이퍼의 결함이 있는 상기 산화막 부분에 구리전착을 시키는 단계; 및 상기 구리전착이 완료된 산화막의 결함을 측정하는 단계를 포함하는 반도체소자의 웨이퍼 결함 측정 방법을 제공한다.
본 발명은 웨이퍼 측정 전에 열처리를 실시하여 결정결함을 성장시킨 후 결함을 측정함으로써, 웨이퍼의 표면 및 결정결함을 측정하며, 이와 동시에 열처리에따른 웨이퍼의 특성 변화 즉, 산소석출결함 및 OSIF(Oxygen Induced Stacking Fault)또한 측정할 수 있도록 하며, 실리콘 단결정 잉곳의 특성중 결정결함 분포 영역인 공공과다(Vacancy-rich)영역과 전치과다(Interstitial-rich)영역 및 저결함(Low defect)영역을 손쉽게 판별할 수 있고, 결함 관찰시 파티클 카운터(Particle counter) 등을 이용하여 보다 용이하게 결함을 관찰하도록 하는 것을 기술적 특징으로 한다.
구체적으로, 실리콘 웨이퍼에 산화막을 형성하기 전에 여러가지 방법을 통해 열처리를 진행한 후 웨이퍼의 관찰하고자 하는 표면을 0㎛에서 수㎛의 깊이로 웨이퍼 경면장치(Wafer polisher) 또는 화학기계적연마(Chemical Mechanical Polishing) 장치를 사용하여 제거한 다음, 실리콘 웨이퍼에 산화막을 형성한 후 산화막 결함에 구리가 전착되도록 구리전극을 이용한 메탄올용액 속에서 전계를 가한다. 이런 과정을 거쳐 제작된 산화막 결함에 구리가 전착된 웨이퍼의 산화막 결함을 측정하기 위하여 반도체 제조 공정에서 사용되는 파티클 카운터를 이용하여 결함을 측정한다. 물론 기존의 투명필름을 이용하여 산화막 결함을 측정할 수도 있다. 또한, 동일 웨이퍼를 재연마(Re-polishing)하여 산화막을 형성한 후, 산화막 결함을 관찰할 수도 있으며, 동종의 웨이퍼를 여러장 동시에 열처리를 진행하여 0㎛ 내지 수십㎛ 정도로 재연마한 후 산화막을 형성하고 구리를 전착한 후, 산화막 결함을 관찰할 수도 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명한다.
본 발명은 쵸크라스키법으로 형성된 실리콘 단결정 잉곳을 얇게 절단하여 만들어진 실리콘 단결정 웨이퍼 내부의 결정결함 및 표면결함을 관찰할 수 있는 웨이퍼 결함 검출방법으로, 결함 관찰을 위해 기존의 메탄올을 담은 테프론 용기속에 구리전극을 이용한 실리콘산화막 결함을 관찰하는 장치를 이용하여 일부 장치의 구성과 적용을 다양화하고 실리콘 웨이퍼의 다양한 처리방법을 추가하여 실리콘 단결정 웨이퍼 내부의 결정결함(Grown-in defects) 및 산소석출물 결함(Oxygen precipitates) 공극(Void) 결함 등을 관찰할 수 있도록 하였다.
먼저, 실리콘 단결정 웨이퍼으 산화막 결함을 측정할 수 있는 장치의 구성은 전술한 도 1에 도시되어 있다.
이 장치의 원리는 반도체소자의 일동인 MOS(Metal Oxide Semiconductor)의 원리를 이용하여 산화막(11)의 내압을 측정하는 기본 원리를 이용하고 있는 바, 도 2에 도시된 바와 같이, 실리콘 웨이퍼(10)와 산화막(11)에 구리전극(13, 14)을 연결하고 산화막(11) 사이에 일정한 전압을 가해 산화막(11)의 결함이 있는 부분이나 산화막(11) 근처의 결정결함(A)에 의한 전계의 이상(전계의 세기가 결함 근처에서 강하게 발생하는 현상)에 의해 약화된 산화막(11) 근처에 구리가 전착(B)되도록 하여 알종 시간이 지난 후 그 전착되는 정도에 따라 그 부분을 결함으로 관찰한다.
일반적으로 이 방법은 구리 전착방법(Cu-decoration method) 또는 직접 표면산화막 결함 측정방법(Direct surface oxide defect method)으로 알려져 있다[논문JJAP Vol. 36 pp. 1995, Breakdown mechanism of oxide grown on czochralski silicon wafer]. 구리전착 후의 산화막(11) 결함 근처에 형성된 전착된 구리(B)를 확대하여 도시한 도 3의 (a) 사진을 통해 확인할 수 있다.
한편, 도 3의 (b)는 앰플(Ample)표면과 프로브 팁(Probe tip) 사이에 걸리는 원자간의 힘을 이용하여 표면의 형상을 관찰하는 일종의 원자현미경(Atomic Force Microscope; 이하 AFM이라 함)을 이용하여 폭(W) 10㎛, 두께(D) 0.21㎛의 구리 전착 시료의 표면을 촬용한 사진이다.
본 발명에서는 실리콘 단결정 웨이퍼에 여러 종류의 열처리를 가하여 실리콘 단결정 성장시 반드시 만들어지게 되는 결정결함을 일정한 크기로 성장시킨 후, 웨이퍼 벌크 내부의 결정결함 분포를 웨이퍼 전체면에서 관찰할 수 있도록 0㎛ ∼ 100㎛ 정도를 CMP 장치 또는 경면제작장치를 사용하여 단계적 제거를 한 후, 확산로를 이용하여 산화막을 50Å ∼ 2000Å 정도의 두께로 형성한 웨이퍼(10)에 도 1의 장치를 사용하여 산화막(11) 두께의 종류에 따라 전압의 세기, 전압을 가한 시간 등을 조절하여 산화막(11) 결함(도 2의 'A') 근처에 구리전착(도 2의 'B')을 가한다. 이런 방법에 의해 제작된 웨이퍼(10)의 산화막(11) 결함(B)을 관찰하기 위해 기존의 관찰 방법인 투명필름(OHP 필름)을 웨이퍼(10) 위에 올려 놓고 유성펜을 사용하여 직접 결함을 표시한다.
그러나, 전술한 바와 같이 이 방법은 매우 많은 노력과 시간을 필요로 하므로 5㎜ ×10㎜ 영역을 지름 방향으로 배열하여 그 내부의 산화막(11)의 결함의 수를 세어 계산에 의해 전체 산화막(11) 개수를 관찰하는 것으로 이 방법을 사용할수도 있으며, 새로운 관찰 방법을 고려할 수 있는 바, 이는 파티클 카운터를 이용하는 것으로 파티클 카운터를 사용하여 웨이퍼 전면에 분포하는 산화막 결함을 직접 관찰하고 그 수를 크기에 따라 파악한다.
이하, 전술한 바와 같은 본 발명의 웨이퍼 결함 측정방법을 구체적인 실시예를 통해 살펴 본다.
가. 실리콘 단결정 웨이퍼의 열처리 단계
일반적으로 살리콘 단결정 웨이퍼 내부의 결정결함은 도 1의 장치를 사용하여 산화막 결함을 관찰하는데 있어서, 매우 작은 크기로 분포하여 일반적인 방법으로는 관찰헐 수 없다. 따라서, 본 발명에서는 산화막 형성 전에 다음과 같은 여러 조건을 단독 또는 복합적으로 실시하여 결정결함을 관찰하기 용이하도록 성장시킨다.
ㄱ) 확산로에서 N2분위기에서 700℃ ∼ 900℃의 온도에서 2시간 ∼ 8시간 정도 1차열처리를 실시하는 바, 이 과정에서 결정결함의 핵화가 진행된다.
ㄴ) 확산로에서 N2분위기로 1000℃ ∼ 1200℃의 온도에서 8시간 ∼ 36시간 동안 2차열처리를 실시한다. 이 과정에서 핵화가 진행된 결정결함이 관찰이 가능한 크기로 성장하게 된다.
전술한 ㄱ)과 ㄴ)의 열처리를 선택적으로 행함에 따라 결함의 종류를 구분할 있다. 즉, 1차 열처리만 진행된 경우에 나나타는 결함은 공극성 결함 등이고, 2차열처리까지 진행하였을 경우 발생하는 결함은 산소석출물 결함까지 관찰된다.
한편, 전술한 1차 및 2차 열처리시 전술한 N2분위기 뿐만아니라 N2/O2의 혼합가스 분위기에서 실시할 수도 있으며, H2와 Ar 가스를 사용할 수도 있다.
물론, 이 경우에는 시간과 온도를 조절할 수 있으며, 일반적으로 H2분위기에서 열처리를 진행할 경우 환원성 분위기에 의해 실리콘 단결정 웨이퍼의 표면 근처에서 감소하는 경향이 있는 것으로 알려져 있다.
나. 열처리된(결정결함이 성장된) 실리콘 단결정 웨이퍼의 연마 단계
ㄱ) 이 단계에서는 웨이퍼의 내부에 존재하고 있는 결정결함을 관찰할 수 있도록 단계적 연마 과정을 진행한다. 즉, 종래와 같이 웨이퍼의 표면에 존재하고 있는 결정결함을 관찰하기 위해서는 연마과정이 생략되며, 1㎛ 내부의 결정결함이나 산소석출물을 관찰하기 위해서는 1㎛의 연마를 진행한다. 2㎛의 연마를 진행할 경우에는 2㎛ 내부의 벌크 결정결함을 관찰할 수 있으므로 예컨대, 20㎛ 깊이의 결정결함을 관찰하기 위해서는 20㎛ 정도의 연마를 실시한다.
ㄴ) 연마량의 경우 0㎛에서 100㎛까지 관찰하고자 하는 깊이의 연마를 진행한다. 물론 이 과정을 진행할 경우에는 한 종류의 실리콘 단결정 잉곳에서 만들어진 여러장의 웨이퍼를 사용하여 동시에 열처리를 진행하고 1번 웨이퍼는 1㎛, 1번 웨이퍼는 2㎛, 3번 웨이퍼는 3㎛ 등 여러 웨이퍼를 사용하여 작업을 진행할 수도 있다.
또한, 동일 웨이퍼의 경우에는 연마가 안된 상태에서 산화막을 형성한 후 결함을 관찰하고 다시 동일한 웨이퍼를 1㎛ 정도 연마 후 산화막을 재형성후 결함을 관찰할 수 있는 바, 이 경우에는 연마 단계를 0.5㎛ 단위로 하여 100㎛ 정도까지 관찰이 가능하다.
다. 산화막 형성 단계
ㄱ) 전술한 바와 같이 측정하고자 하는 깊이까지 연마가 완료된 후, 해당 웨이퍼에 산화막을 형성해야 하며, 산화막은 다양한 산화조건에서 형성될 수 있는 바, 예컨대, 확산로에서 700℃ ∼ 1150℃의 온도에서 산화막을 형성하며 그 두꼐는 50Å ∼ 2000Å 정도가 되도록 한다. 일반적으로 50Å 이하의 산화막은 MOS 소자의 특성상 산화막 자체의 열화에 의해서 결정결함을 구분할 수 있는 능력이 떨어지며, 2000Å 이상의 두께에서는 열화의 정도를 야기할 수 있는 고전압을 요구하며 결합분해능이 떨어진다.
ㄴ) 산화막의 두께가 일반적으로 500Å ∼ 1000Å 정도인 경우에는 0.12㎛ 이상 크기의 COP(Crystal Originated Particle)와 결정결함을 구분하는 능력이 뛰어나며, 250Å ∼ 500Å 정도인 경우에는 0.10㎛ ∼ 0.12㎛ 크기의 COP와 결정결함을 검출하는 능력이 뛰어나다. 50Å ∼ 120Å 정도인 경우에는 0.06㎛ 전도의 결정결함을 검출할 수 있다.
라. 산화막 결함 검출 단계
ㄱ) 전술한 산화막 형성을 통해 만들어진 시료를 이용해서 도 1의 장치를 사용해 산화막 결함을 검출하기 위해 구리전착과정을 진행한다. 이 때 전극에 가해지는 진류전압을 산화막을 단위 ㎝로 환산하여 5MV ∼ 9MV까지 가할 수 있다. 또한, 전압을 가하는 시간은 5분 ∼ 35분까지 진행한다.
ㄴ) 일반적으로 MOS 구조에서 산화막의 브레이크다운(Breakdown)이 일어날 경우 산화막 자체의 내구성은 10MV/㎝ ∼ 12MV/㎝ 정도이며, COP가 존재하는 경우 8MV/㎝에서 정도에서 브레이크다운이 발생한다. 또한, 산소석출물에 의한 결정결함을 관찰하고자 한다면 6MV/㎝의 전계를 가하면 된다.
ㄷ) 또한, 전압을 가하는 시간도 중요한 요소가 되는데 이는 구리전착의 정도를 쉽게 판별하는 요소가 된다. 일반적으로, 육안으로 관찰하기 위해서는 30분 이상으 전압을 가해야 하는데 관찰시 파티클 카운터를 이용할 경우 결함의 크기가 너무 커서 관찰에 불리함이 있다. 따라서, 이 경우에는 5분 ∼ 10분 정도의 시간만 전압을 가해 적절한 결함의 크기를 만들 필요가 있다. 따라서, 시간을 5분 ∼ 35분까지 다양하게 설정하여 관찰하는 방법에 맞게 작업할 수 있다.
마. 산화막 결함 관찰 단계
도 4는 파티클 카운터를 이용한 산화막 결함의 측정 및 OHP 필름을 이용한 수작업 결과을 도시하며, 도 5는 웨이퍼 연마 정도에 따른 결함의 분포도를 예시하는 바, 이를 참조하여 설명한다.
ㄱ) 일반적인 방법으로는 결함을 관찰하고 결함의 종류 및 크기를 분석하지못한다. 단지 OHP 필름과 같은 투명필름을 이용하여 웨이퍼 위에 올려놓고서 육안으로 유성펜을 사용하여 결함을 하나하나 점을 찍어 표시한다, 웨이퍼 종류 또는 열처리 종류의 정도에 따라 결함의 수는 수천개 이상이 될 수도 있다.
물론, 이러한 경우 불량의 수를 헤아리는 것은 매우 어려운 일이다. 그러나, 파티클 카운터를 사용할 경우 결함의 크기를 측정하고 결함의 수를 자동적으로 계산해주며 웨이퍼 전체에 분포하고 있는 맵가지 파악할 수 있다.
ㄴ) 도 6은 윈도우(Window)를 이용한 결함 밀도 계산방법을 도시한 모식도인 바, 이는 단위면적당 결함 분포를 계산하는 방법이다.
도 6을 참조하면, 웨이퍼의 지름 방향(a-a')에 대해 5㎜ ×10㎜의 윈도우(W)를 설정하고 그 윈도우(W) 내에 있는 결함의 수를 계산한다. 웨이퍼(10) 지름 방향(a-a')의 프로파일을 단위면적(㎠) 당 결함의 수로서 밀도로 나타낸다.
ㄷ) 산화막 결함이 만들어진 시료를 광학 스캐너(Scanner)를 이용해 맵을 제작하고 결함의 수를 이미지 분석프로그램을 이용하여 그 분포를 계산한다.
ㄹ) 도 7은 X-선 타폴로지 방법에 의한 결함 검출을 도시한 사진인 바, 이와 같이 X-선을 이용하여 시료의 결함 분포를 측정하게 된다.
전술한 바와 같이 이루어지는 본 발명은 웨이퍼 결함을 검출함에 있어서, 열처리를 통해 먼저 결정결함을 성장시킴으로써, 웨이퍼의 표면결함 및 내부 결정결함 측정할 수 있으며, 결함의 관찰시 파티클 카운터를 사용함으로 인해 결함의 크기에 따른 분포를 파악할 수 있음을 실시예를 통해 알아 보았다.
한편, 전술한 관찰하고자 하는 웨이퍼의 지름이 150㎜, 200㎜, 300㎜ 또는 400㎜ 등 다양한 크기에 적용이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은, 반도체소자의 제조 후에 특성 웨이퍼의 특성 평가를 하지 않고 웨이퍼 단계에서 웨이퍼의 내부결함 등의 특성을 파악할 수 있어, 궁극적으로 반도체소자의 평가비용을 절감시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (17)

  1. 쵸크라스키 방법에 의해 성장된 단결정 잉곳을 절단하여 제조된 단결정 실리콘 웨이퍼를 산화성 분위기 또는 질화성 분위기 중 적어도 어느 하나의 분위기에서 열처리하여 상기 웨이퍼 내의 결정결함을 성장시키는 단계;
    상기 열처리된 웨이퍼를 관찰하고자 하는 소정의 깊이까지 연마하는 단계;
    상기 연마된 웨이퍼 표면에 산화막을 형성하고 구리전착법을 이용하여 웨이퍼의 결함이 있는 상기 산화막 부분에 구리전착을 시키는 단계; 및
    상기 구리전착이 완료된 산화막의 결함을 측정하는 단계
    를 포함하는 반도체소자의 웨이퍼 결함 측정 방법.
  2. 제 1 항에 있어서,
    상기 결정결함을 성장시키는 단계에서 O2, N2또는 H2중 적어도 하나의 분위기에서 열처리하는 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
  3. 제 2 항에 있어서,
    상기 열처리를 확산로에서 실시하는 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
  4. 제 3 항에 있어서,
    상기 열처리하는 단계는,
    700℃ 내지 800℃의 온도하에서 1차열처리하는 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
  5. 제 4 항에 있어서,
    상기 1차열처리후 추가로 700℃ 내지 800℃의 온도하에서 2차열처리하는 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
  6. 제 5 항에 있어서,
    상기 1차열처리는 2분 내지 8분 동안 실시하고, 상기 2차열처리는 8분 내지 36분 동안 실시하는 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
  7. 제 6 항에 있어서,
    상기 1차열처리를 통해 공극성 결정결함이 성장되며, 상기 2차열처리를 통해 산소석출물 결함이 성장되는 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
  8. 제 1 항에 있어서,
    상기 연마하는 단계에서 다수개의 상기 웨이퍼를 각각 단위 깊이만큼 다르게 연마하는 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
  9. 제 8 항에 있어서,
    상기 단위 깊이는 0.5㎛이고, 상기 연마되는 전체 깊이는 0㎛ 내지 100㎛ 범위인 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
  10. 제 1 항에 있어서,
    상기 연마하는 단계에서,
    결정결함의 성장 단계 내지 산화막의 결함을 측정하는 일련의 과정을 하나의 웨이퍼에서 실시하고, 상기 연마하는 단계 내지 상기 산화막의 결함 측정 단계를 반복하여 동일한 웨이퍼에서 실시하되, 매 연마 단계에서 단위 깊이 만큼씩 연마하는 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
  11. 제 10 항에 있어서,
    상기 단위 깊이는 0.5㎛이고, 상기 연마되는 전체 깊이는 0㎛ 내지 100㎛ 범위인 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
  12. 제 1 항에 있어서,
    상기 구리를 전착시키는 단계에서,
    상기 산화막을 50Å 내지 2000Å의 두께로 형성하고, 메탄올 용액속에서 구리전극을 이용하여 일정 전압을 가하여 상기 결함이 있는 산화막 부분에 구리가 전착되도록 하는 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
  13. 제 12 항에 있어서,
    상기 산화막을 50Å 내지 120Å, 120Å 내지 250Å, 250Å 내지 500Å 및 500Å 내지 1000Å의 두께로 구별하여 형성하고 상기 각 산화막의 결함에 구리가 전착되도록 하는 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
  14. 제 13 항에 있어서,
    상기 각 산화막의 두께에 따라 5MV/㎝ 내지 8MV/㎝로 구별하여 전압을 인가하는 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
  15. 제 14 항에 있어서,
    상기 전압을 인가할 때, 인가전압 시간을 5분 내지 35분가지 단계적으로 인가하는 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
  16. 제 1 항에 있어서,
    상기 산화막의 결함을 측정하는 단계에서 파티클 카운터를 이용하거나 OHP 필름을 이용하는 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
  17. 제 1 항에 있어서,
    상기 관찰하고자 하는 웨이퍼의 지름이 150㎜, 200㎜, 300㎜ 또는 400㎜인 것을 특징으로 하는 반도체소자의 웨이퍼 결함 측정 방법.
KR1020020037187A 2002-06-29 2002-06-29 반도체소자의 웨이퍼 결함 측정방법 KR100862312B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037187A KR100862312B1 (ko) 2002-06-29 2002-06-29 반도체소자의 웨이퍼 결함 측정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037187A KR100862312B1 (ko) 2002-06-29 2002-06-29 반도체소자의 웨이퍼 결함 측정방법

Publications (2)

Publication Number Publication Date
KR20040001853A true KR20040001853A (ko) 2004-01-07
KR100862312B1 KR100862312B1 (ko) 2008-10-13

Family

ID=37313585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037187A KR100862312B1 (ko) 2002-06-29 2002-06-29 반도체소자의 웨이퍼 결함 측정방법

Country Status (1)

Country Link
KR (1) KR100862312B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459079B1 (ko) * 2002-12-05 2004-12-03 주식회사 실트론 실리콘웨이퍼의 게터링 능력 평가 방법
KR100883028B1 (ko) * 2007-08-08 2009-02-09 주식회사 실트론 전기화학적 구리 데코레이션을 통한 웨이퍼 결함 검출장치및 이를 이용한 결함 검출방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639073B2 (ja) * 1996-12-26 2005-04-13 東芝セラミックス株式会社 シリコンウエーハの欠陥観察方法
KR100237829B1 (ko) * 1997-02-06 2000-01-15 윤종용 웨이퍼의 결함 분석방법
KR19980068627A (ko) * 1997-02-21 1998-10-26 김광호 웨이퍼의 결함 분석방법
JP3144378B2 (ja) * 1998-04-01 2001-03-12 日本電気株式会社 固体撮像装置の製造方法
KR20000037745A (ko) * 1998-12-02 2000-07-05 이창세 Cu데코레이션법에 의한 실리콘 웨이퍼의 공동 결함 측정 방법
KR100384680B1 (ko) * 2000-10-24 2003-05-22 주식회사 하이닉스반도체 반도체 웨이퍼 결함 검출 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459079B1 (ko) * 2002-12-05 2004-12-03 주식회사 실트론 실리콘웨이퍼의 게터링 능력 평가 방법
KR100883028B1 (ko) * 2007-08-08 2009-02-09 주식회사 실트론 전기화학적 구리 데코레이션을 통한 웨이퍼 결함 검출장치및 이를 이용한 결함 검출방법

Also Published As

Publication number Publication date
KR100862312B1 (ko) 2008-10-13

Similar Documents

Publication Publication Date Title
EP0487302B1 (en) Method for testing electrical properties of silicon single crystal
JP5268314B2 (ja) 金属汚染と熱処理を利用した単結晶シリコンの結晶欠陥領域の区分方法
CN101606239B (zh) 硅晶片的评价方法
KR20190048278A (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법
US5418172A (en) Method for detecting sources of contamination in silicon using a contamination monitor wafer
EP0644588A1 (en) Wafer with epitaxial layer having a low defect density
JP4537643B2 (ja) シリコン単結晶ウェーハの製造方法
JP2002076080A (ja) 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法
KR100862312B1 (ko) 반도체소자의 웨이퍼 결함 측정방법
CN109799251B (zh) 一种可宏观识别晶片晶畴分布范围的检测方法
CN103650125A (zh) 评估晶片缺陷的方法
KR100252214B1 (ko) 반도체장치 제조용 베어 웨이퍼 분석방법
KR100720659B1 (ko) 실리콘 웨이퍼 및 그 제조 방법, 실리콘 웨이퍼의 평가 방법
JP2000208578A (ja) シリコンウェ―ハの評価方法及びシリコンウェ―ハ
KR20000037745A (ko) Cu데코레이션법에 의한 실리콘 웨이퍼의 공동 결함 측정 방법
JP6003447B2 (ja) 半導体基板の金属汚染評価方法および半導体基板の製造方法
KR20000027700A (ko) 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함 측정 방법
CN113009075B (zh) 单晶硅晶片的氧化膜耐压的评价方法
JP2000091172A (ja) シリコンウェーハ及びその品質評価及び管理方法
JPH11297704A (ja) 酸素析出物密度の評価方法
KR100783440B1 (ko) 저산소 실리콘 웨이퍼의 결함 분석 방법
KR20050059910A (ko) 실리콘 웨이퍼의 결함을 검출하는 방법
KR100531954B1 (ko) 반도체 제조공정 중 에피택셜 증착 후 크리스탈 결함모니터 방법
JP2864920B2 (ja) シリコンウェーハの品質検査方法
KR20230120755A (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee