JP2002076080A

JP2002076080A - 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法

Info

Publication number: JP2002076080A
Application number: JP2000263224A
Authority: JP
Inventors: Takemine Magari; 偉峰曲; Yoshinori Hayamizu; 善範速水; Masaki Kimura; 雅規木村
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2000-08-31
Filing date: 2000-08-31
Publication date: 2002-03-15
Anticipated expiration: 2020-08-31
Also published as: JP4600707B2

Abstract

(57)【要約】【課題】５０００Ω・ｃｍを超える高抵抗率であって
も、簡便な方法で再現性よくその抵抗率を測定すること
ができ、また、大口径基板の面内分布も簡易に測定でき
る半導体シリコン基板の抵抗率測定方法を提供する。【解決手段】基板の被測定面の酸化膜を除去するか又
は０．５ｎｍ以下の膜厚とする処理を行なった後、４時
間以内に抵抗率を測定する。また、シリコン単結晶棒の
一部から切り出された半導体シリコン基板の抵抗率の被
測定面を化学エッチ面として測定し、その測定値が５０
００Ω・ｃｍを超える場合には化学エッチ面を、５００
０Ω・ｃｍ以下の場合には化学エッチ面又は平面研削面
を被測定面として、半導体シリコン基板又はシリコン単
結晶棒の他の部分から切り出された半導体シリコン基板
の抵抗率を測定する。測定すべき抵抗率レベルによって
最適の表面状態が異なるので、抵抗率レベルに応じて表
面処理の種別を使い分けることにより、広い抵抗率範囲
において高精度に再現性よく抵抗率を測定できる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、シリコン単結晶基
板等の半導体シリコン基板の抵抗率の測定方法及び導電
型の判定方法、特に、抵抗率が５０００Ω・ｃｍを超え
る高抵抗率シリコン基板に対して好適な抵抗率の測定方
法及び導電型の判定方法と、それを用いた半導体シリコ
ン基板の製造方法に関する。

【０００２】

【従来の技術】従来、高耐圧パワーデバイスやサイリス
タ用として、フローティングゾーン法（ＦＺ法）により
製造されたＦＺ単結晶シリコン基板が使用されてきた。
また、近年では、移動体通信用の半導体デバイスや、最
先端のＣ−ＭＯＳデバイスにおいて、寄生容量の低下と
大口径化を同時に満たすことが可能な高抵抗率単結晶シ
リコン基板として、チョクラルスキー法（ＣＺ法）によ
り作製され、高抵抗率を有するＣＺ単結晶シリコン基板
が注目されるようになってきた。

【０００３】ところで、上記単結晶シリコン基板等の半
導体シリコン基板の抵抗率測定方法として最も一般的に
使用されている方法は、四探針法と呼ばれる方法であ
る。これは、図３に示すように、基板の被測定面上に一
直線に探針となる４本の電極を立て、測定電流通電電極
を介して定電流電源により一定電流を流し、その状態で
測定用電極間の電位差を測定することにより、その電位
差と測定用電極間距離とにより抵抗率を算出するもので
ある。測定電流通電電極と測定電極とを分離することに
より、電極接触抵抗の影響を排除することができる。

【０００４】四探針法を用いたシリコン基板の測定方法
は、ＡＳＴＭ（American Society for Testing and Mat
erials）により標準化されており（ＡＳＴＭＦ８４−
７３）、それによると、所定の表面処理（エッチング、
ラッピング、アセトン洗浄、メタノール乾燥）を行なう
ことにより、ｐ型の場合は２０００Ω・ｃｍまで、ｎ型
の場合は６０００Ω・ｃｍまでの測定が可能とされてい
る。

【０００５】一方、導電型の判定方法としては、点接触
による整流を利用したものやホール係数を測定する方法
もあるが、測定の簡便性から熱起電力法が採用されるこ
とが多い。熱起電力法に用いられる装置は主に、図４に
示すような加熱プローブ式が用いられている。この方法
では、２本のプローブのうち一方を室温に保っておき、
もう一方は取り付けられたヒータコイル(可変電源によ
り通電発熱する）により４０〜６０℃に昇温した状態で
試料に接触させる。すると、接点間の温度差によって熱
起電力が発生するので、その熱起電力の向きを零指示計
（ガルバノメータ）等にて検出することにより、導電型
を判定することができる。この導電型判定法についても
ＡＳＴＭにより標準化されており（ＡＳＴＭＦ４２−
７７）、ｐ型、ｎ型共に１０００Ω・ｃｍまでは信頼す
べき値が得られることになっている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来法で測定精度が保証されているのは上記の抵抗率まで
であるため、これらを超えるような極めて高抵抗率を測
定する場合には信頼性に問題があった。また、導電型判
定を行なう場合においても、抵抗率の高い半導体シリコ
ン基板の場合、従来の方法では電子とホールとの移動度
の差の影響を受けやすくなり、その判定が不正確となり
やすい問題がある（例えば多数キャリアの種類によら
ず、導電型がｎ型と判定されてしまうなど）。

【０００７】また、上記従来の抵抗率測定方法あるいは
導電型判定方法では、基板をラップ研磨して、そのラッ
プ研磨面を被測定面として用いていたが、近年の直径３
００ｍｍ以上の大口径基板（ＣＺ基板）の多数枚を一度
に均一にラップするためには、高価な大型ラップ機を使
用しない限り不可能であった。

【０００８】本発明の課題は、抵抗率が５０００Ω・ｃ
ｍを超えるような極めて高抵抗率であっても、簡便な方
法で再現性よくその抵抗率および導電型を測定すること
ができ、また、大口径基板の面内分布も簡易に測定する
ことのできる半導体シリコン基板の抵抗率測定方法及び
導電型判定方法、及びその抵抗率測定方法を用いた半導
体シリコン基板の製造方法を提供することにある。

【０００９】

【課題を解決するための手段及び作用・効果】上記課題
を解決するため、本発明に係る半導体シリコン基板の抵
抗率測定方法の第一は、四探針法により半導体シリコン
基板の抵抗率を測定する方法において、測定対象となる
半導体シリコン基板（被測定基板）の被測定面の酸化膜
を除去するか又は０．５ｎｍ以下の膜厚とする処理を行
なった後、４時間以内に被測定面において抵抗率を測定
することを特徴とする。

【００１０】上記本発明に係る半導体シリコン基板の抵
抗率測定方法の第一によると、基板表面に自然酸化膜や
熱酸化膜が形成されていたとしても、基板の被測定面の
酸化膜を除去するか又は０．５ｎｍ以下の膜厚とする処
理（以下、酸化膜除去処理という）を行なうことで、抵
抗率測定の精度を高めること、特に、５０００Ω・ｃｍ
を超える高抵抗率の基板であっても、その抵抗率を高精
度で再現性よく測定することができる。また、酸化膜除
去処理を行なったあと、抵抗率測定を行なうまでの時間
を４時間以内に留めることで、抵抗率測定値の変動やバ
ラツキを著しく低減することができ、測定精度と再現性
の向上に大きく寄与することができる。なお、酸化膜除
去処理は、例えば弗酸を含有する水溶液を用いて行なう
ことができる。

【００１１】半導体シリコン基板の抵抗率の被測定面
は、平面研削面もしくは化学エッチング面とすることが
望ましい。これらの方法は、大型の基板、特に直径が３
００ｍｍ（１２インチ）以上の基板の処理を行なう場合
でも、ラップ研磨のような専用の大型装置を必要としな
いので、簡易にかつ安価に実施できる利点がある。

【００１２】また、本発明者らが鋭意検討したところに
よると、半導体シリコン基板の測定すべき抵抗率レベル
によって、最適の表面状態が異なり、抵抗率レベルに応
じて半導体シリコン基板の表面処理の種別を使い分ける
ことにより、広い抵抗率範囲において高精度に再現性よ
く抵抗率を測定できることが判明した。具体的には、本
発明に係る抵抗率測定方法の第二は、四探針法により半
導体シリコン基板の抵抗率を測定する方法において、シ
リコン単結晶棒の一部から切り出された半導体シリコン
基板の抵抗率の被測定面を化学エッチ面として測定し、
その測定値が５０００Ω・ｃｍを超える場合には化学エ
ッチ面を、５０００Ω・ｃｍ以下の場合には化学エッチ
面又は平面研削面を被測定面として、半導体シリコン基
板又はシリコン単結晶棒の他の部分から切り出された半
導体シリコン基板の抵抗率を測定することを特徴とす
る。

【００１３】なお、本明細書において化学エッチ面と
は、化学エッチング液中にて半導体シリコン基板の表面
（シリコン自体の表面）をエッチング処理した面をい
い、エッチング処理する直前の半導体シリコン基板の表
面がラップ面、平面研削面あるいは鏡面研磨面等のいず
れであるかは問わない。また、平面研削面とは、砥石に
より平面研削した面のことである。

【００１４】すなわち、５０００Ω・ｃｍを超える高抵
抗率の基板については、化学エッチングにより被測定面
を処理することが、バラツキや変動の小さい高精度の抵
抗率測定を行なう上で極めて有効である。一方、５００
０Ω・ｃｍ以下の低抵抗率の基板では、平面研削仕上げ
された被測定面を用いても、バラツキや変動の小さい精
度の高い抵抗率測定が可能となる。また、平面研削は通
常は枚葉処理であるため、抜き取り検査等で少量枚数を
測定する場合、多数枚のバッチ処理が必要とされる化学
エッチングと比較してコスト的に有利である。なお、低
抵抗率の基板においても化学エッチングを採用すること
ができ、同様に良好な測定が可能である。

【００１５】上記本発明の抵抗率測定方法の第二は、当
然に本発明の抵抗率測定方法の第一と組み合わせること
ができる。この場合、被測定基板の被測定面の酸化膜
を、化学エッチング又は平面研削により、除去するか又
は０．５ｎｍ以下の膜厚とする処理を行なった後、４時
間以内に被測定面において抵抗率を測定することとな
る。これにより、抵抗率測定の精度が一層向上し、測定
値の変動やバラツキもさらに抑制することができる。

【００１６】また、上記抵抗率測定方法にて採用される
基板被測定面の処理態様は、該被測定面を用いて熱起電
力法により基板の導電型の判別を行なう場合にも有効で
ある。すなわち、被測定基板の被測定面の酸化膜を除去
するか又は０．５ｎｍ以下の膜厚とする処理を行なった
後、４時間以内に被測定面において導電型判別測定を行
なうことにより、判定の精度及び再現性が向上する。

【００１７】また、本発明に係る半導体シリコン基板の
導電型の判定方法は、熱起電力法により半導体シリコン
基板の導電型を判定する方法において、シリコン単結晶
棒の一部から切り出された半導体シリコン基板の抵抗率
の被測定面を化学エッチ面として測定し、その測定値が
５０００Ω・ｃｍを超える場合には化学エッチ面を、５
０００Ω・ｃｍ以下の場合には化学エッチ面又は平面研
削面を被測定面として、半導体シリコン基板又はシリコ
ン単結晶棒の他の部分から切り出された半導体シリコン
基板の導電型を判定することを特徴とする。抵抗率が５
０００Ω・ｃｍを超える基板については、化学エッチ面
を被測定面とすることで、高抵抗率であるにもかかわら
ず熱起電力法により導電型を簡便かつ正確に判定するこ
とが可能となる。なお、抵抗率が５０００Ω・ｃｍ以下
の基板の場合は、化学エッチ面及び平面研削面のいずれ
を用いても正確な判定が可能である。

【００１８】なお、本発明の抵抗率測定方法及び導電型
判定方法では、基板の被測定面の光沢度が１０〜９０％
となるように、化学エッチングないし平面研削による前
記被測定面の処理を行なうことが望ましい。なお、本発
明における光沢度は、ＪＩＳ：Ｚ８７４１（１９６２）
の３．１において規定される鏡面光沢度を意味する。光
沢度が１０％未満では、特に高抵抗の基板の抵抗率測定
ないし導電型判定に際して、その精度や再現性が不十分
となる場合がある。他方、９０％以上の光沢度は、測定
精度や再現性確保の観点においては過剰であり、平面研
削では原理的に達成が困難である一方、化学エッチング
を使用する場合でもエッチング時間を極端に長くしなけ
ればならず、非効率である。

【００１９】次に、半導体シリコン基板の製造方法の第
一は、上記本発明の半導体シリコン基板の抵抗率を測定
する抵抗率測定工程と、その抵抗率測定結果に基づい
て、半導体シリコン基板を選別する選別工程とを含むこ
とができる。

【００２０】本発明の方法による抵抗率測定結果に応じ
て、半導体シリコン基板を選別することにより、半導体
シリコン基板製品の不良率低減、あるいは抵抗率保証値
の信頼性改善による基板品質向上等に寄与することがで
きる。なお、測定対象となる半導体シリコン基板は、鏡
面研磨後洗浄された鏡面ウェーハのような最終製品であ
ってもよいし、あるいは最終製品となる途上で生ずる中
間製品であってもよい。また、選別は、製品ロットに含
まれる基板の全数について抵抗率測定を行い、抵抗率が
規格外のものについて、これを不良品として除去する形
で行なってもよいし、製品ロットから所定数の基板サン
プルを抜き取って抵抗率測定を行い、その抜き取った基
板サンプルにおいて抵抗率が規格外のものが一定数以上
含まれていた場合に、その製品ロット全体を不良として
ロットアウト選別する形で行なってもよい。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。図１は、半導体シリコン基板である鏡面ウ
ェーハの製造工程の一例を、概略的に示す流れ図であ
る。まず、ＦＺ法あるいはＣＺ法等の公知の方法にてシ
リコン単結晶インゴットを製造する（工程ａ）。シリコ
ン単結晶インゴットには、所定種類及び所定量のドーパ
ントが添加され、ｎ型あるいはｐ型のいずれかに導電型
が調整される。なお、高抵抗率を得るためにドーパント
を意図的に添加しない場合もある。こうして得られる単
結晶インゴットは外径研削が施され（工程ｂ）、オリエ
ンテーションフラットあるいはオリエンテーションノッ
チが形成され（工程ｃ）、さらに一定の抵抗率範囲のブ
ロックに切断される（工程ｄ）。このように仕上げられ
たブロックは、内周刃切断等によりスライシングされる
（工程ｅ）。スライシング後のシリコン単結晶ウェーハ
の両面外周縁にはベベル加工により面取りが施される
（工程ｆ）。

【００２２】面取り終了後のシリコン単結晶ウェーハ
は、遊離砥粒を用いて両面がラッピングされる（工程
ｇ）。次に、これをエッチング液に浸漬することによ
り、両面が化学エッチング処理される（工程ｈ）。化学
エッチング工程（工程ｈ）は、工程ｂ〜工程ｇの機械加
工工程においてシリコン単結晶基板の表面に生じたダメ
ージ層を除去するために行われる。このダメージ層の化
学エッチングによる除去は、弗酸と硝酸と酢酸からなる
混酸水溶液による酸エッチング、あるいは、水酸化ナト
リウム水溶液によるアルカリエッチングと前記酸エッチ
ングとの両方により行われる。

【００２３】化学エッチング工程（工程ｈ）の後に、鏡
面研磨工程（工程ｉ）が行われる。鏡面研磨では、例え
ば、回転研磨ブロックにワックス等で化学エッチング終
了後のシリコン単結晶基板を貼り付け、研磨クロスを接
着した回転研磨定盤上に、所定の圧力にて押し付ける。
そして、研磨クロスに、例えばＳｉＯ_２を主成分とした
アルカリ性コロイダルシリカ等の研磨液を供給しながら
定盤を回転させ、研磨を行なう。この研磨は、コロイダ
ルシリカ等を砥粒とした機械的研磨と、アルカリ液によ
る化学エッチングとの複合作用による、いわゆる機械的
化学的研磨である。主表面が鏡面研磨されたシリコン単
結晶基板は、洗浄・乾燥後、製品として包装される。な
お、ＣＺウェーハの場合、通常は工程（ｅ）〜工程
（ｉ）のいずれかの工程終了後に酸素ドナーを消去する
ためのドナーキラー熱処理が行なわれる。

【００２４】抵抗率測定及び導電型の判定（以下、両者
を総称する場合は検査測定という）は、工程ｂで切断さ
れたブロック両端から切り出され、ドナーキラー熱処理
が行なわれたスラブ（平板）又はウェーハを用いて行な
われることが多いが、工程（ｅ）〜（ｉ）のいずれかの
工程が終了した製品（ドナーキラー熱処理を実施してあ
るもの）の中から検査用サンプルとして所定枚数抜き取
って行なうこともできる。また、場合によっては鏡面研
磨工程（ｉ）の後に所定の追加熱処理を行い、熱処理後
の変化を検査する場合にも本発明の方法を用いることが
できる。測定されるシリコン単結晶基板の表面には、洗
浄・乾燥や、その後の大気中での保管あるいは熱処理に
伴い酸化被膜が形成されている。そこで、上記検査測定
に先立って、被測定面の酸化膜除去処理がなされる。

【００２５】酸化膜除去処理が終了した基板は、酸化膜
除去処理の完了後、４時間以内に、図３に例示した四探
針法により抵抗率測定がなされ、また、図４に例示した
熱起電力法により導電型の判定がなされる。これらの測
定法自体は、前記したＡＳＴＭ等に記載の公知の手法を
採用できる。化学エッチングにより処理された面は比較
的活性であるため、大気中に長く放置すると水分等の吸
着や酸化膜の再形成が特に生じやすく、高抵抗率域の測
定には影響しやすいと考えられることから、上記のよう
に４時間以内に、望ましくはなるべく速やかに測定を行
なうことが、変動やバラツキの少ない安定した測定を行
なう上で特に有効である

【００２６】上記酸化膜除去処理は、図２（ａ）に示す
ような多数枚を一度に処理するラッピング装置を用いて
行なうこともできるが、直径が３００ｍｍ以上の大型ウ
ェーハの場合、ラッピング装置は非常に大掛かりで高価
であり、検査測定のみの目的でこれを使用することはコ
スト的にも不利である。そこで、本発明においては、弗
酸水溶液等に浸漬して酸化膜のみを除去する処理のほ
か、図２（ｂ）に示すような平面研削あるいは図２
（ｃ）に示すような化学エッチングにより、酸化膜除去
処理と同時にシリコン単結晶基板表面を少量除去するよ
うに処理してもよい。

【００２７】シリコン単結晶基板は、被測定面の表面状
態により抵抗率の測定値および導電型の判定結果にバラ
ツキが生ずる。特に、基板の抵抗率が大きい場合にはそ
の影響が顕著になる。そこで、シリコン単結晶棒（又は
ブロック）の一部から切り出された被測定基板の被測定
面を化学エッチ面として測定し、その測定値が５０００
Ω・ｃｍを超える場合には化学エッチ面の測定値を真の
抵抗率と判断し、５０００Ω・ｃｍ以下の場合には化学
エッチ面の測定値又は平面研削面を真の抵抗率と判断す
ることができる。

【００２８】例えば、図１の工程（ｂ）におけるブロッ
クの両端からスラブを切り出した場合には、このスラブ
を混酸水溶液によりダメージ層をエッチングして化学エ
ッチ面として抵抗率を測定する。そして、その測定値が
５０００Ω・ｃｍを超える場合には、これを真の抵抗率
とする。また、測定値が５０００Ω・ｃｍ以下を示した
場合には、この値を真の抵抗率と判断することもできる
が、当該基板を平面研削した後の表面にて測定を行い、
その値を真の抵抗率とすることもできる。すなわち、抵
抗率の測定値が５０００Ω・ｃｍ以下であれば、スラブ
を切り出した残りのブロックから作製したシリコン基板
の抵抗率を抜き取り検査する場合に、その被測定面の加
工方法として枚葉式平面研削を用いることが可能とな
り、コストメリットが得られる。

【００２９】また、導電型の測定に関しても抵抗率の測
定と同様に、化学エッチ面における四探針法による測定
を行い、その測定値が５０００Ω・ｃｍを超える場合と
５０００Ω・ｃｍ以下の場合とに分けて判断すればよ
い。この場合、上記エッチングまたは平面研削直後の被
測定面は、これらの処理により基板表面のシリコンが露
出した状態であるので、ここでも４時間以内に抵抗率を
測定することが好ましい。

【００３０】次に、工程ｅから被測定基板を抜き取る場
合も、基板表面がスライス面であるという点では工程ｂ
と共通であるので、上記の例と同一の方法で測定が可能
である。また、工程ｇや工程ｉから被測定基板を抜き取
る場合も、基板表面がラップ面または鏡面研磨面である
という点では工程ｂと異なるが、混酸水溶液によりエッ
チングして化学エッチ面として抵抗率を測定して判断す
るという一連の手順に関しては同一である。一方、工程
ｈから被測定基板を抜き取った場合には、被測定面は既
に化学エッチ面となっているのでそのまま測定し、測定
された抵抗率により判断することができる。なお、上記
の測定例は被測定基板の抵抗率が未知の場合の測定方法
に関するものであったが、被測定基板を作製するための
シリコン単結晶棒の製造条件により、その抵抗率がある
程度予測される場合には、被測定基板の抵抗率が５００
０Ω・ｃｍ以下と見込まれる場合には、被測定面を化学
エッチ面または平面研削面とし、抵抗率が５０００Ω・
ｃｍを超えると見込まれる場合には被測定面を化学エッ
チ面として、該被測定面において抵抗率を測定する方法
も可能である。

【００３１】シリコン単結晶基板の被処理面は、化学エ
ッチ面及び平面研削面のいずれを採用する場合でも、処
理後の被測定面の光沢度が１０〜９０％となるように処
理条件が調整される。ただし、化学エッチ面のほうが光
沢度が高く、例えば４０〜９０％程度となる。また、平
面研削面の光沢度は１０〜３０％程度である。

【００３２】上記抵抗率測定及び導電型判定が終了すれ
ば、その結果に応じて製品ロットの良否が判定される。
例えば、抵抗率が規定範囲外となっている基板サンプル
が一定数以上検出された場合、さらには、抵抗率の統計
値、例えば平均値、標準偏差、最大値、最小値、範囲が規
定値を満たさない場合など、適宜判定基準を設定し、そ
の判定基準から外れた製品ロットは不良ロットとして除
外する。また、ロットアウト品は、全数測定を行なって
良品のみ抽出して使用することも可能である。

【００３３】

【実施例】本発明の効果を確認するために、以下の実験
を行なった。ＣＺ法により、ドーパントを添加せずに引
き上げられた３種類のシリコン単結晶棒（図１の工程
ａ）のそれぞれから、同図の工程ｂ〜工程ｇを通して鏡
面研磨された、直径３００ｍｍ、結晶面方位略（１０
０）の３種類の鏡面研磨シリコン単結晶基板（以下、基
板Ａ、Ｂ及びＣと称する）を準備した（ドナーキラー熱
処理済み）。これらに対し、以下の３段階の処理を行な
った。弗酸と硝酸と酢酸とからなる混酸により、片面
につき約１０μｍの化学エッチング後、直ちに純水によ
り５分リンス処理する（化学エッチ処理）。の処理
を行なった基板の一方の面のみダイヤモンド砥石により
平面研削した後、ＳＣ−１洗浄を行なう（平面研削処
理）。の処理を行なった基板をさらに、５％弗酸水
溶液により両面の自然酸化膜を除去する（酸化膜除去処
理）。

【００３４】そして、の酸化膜除去処理後において１
時間以内に、基板の各面（片面が化学エッチ面、他方の
面が平面研削面となっている）の導電型（ｐ／ｎ）判定
を行い、さらに四探針法により抵抗率測定を行なった。
なお、抵抗率測定は、基板主表面中心からの測定位置距
離を変えながら行なった。導電型判定に関しては、熱起
電力法を用い、基板の中心１点について測定を行なっ
た。

【００３５】図５（ａ）、（ｂ）及び（ｃ）は、それぞ
れ基板Ａ、Ｂ及びＣの測定結果を示すものである。これ
によれば、比較的低抵抗率（３０００〜４０００Ω・ｃ
ｍ）の基板Ａの場合は化学エッチ面、平面研削面ともに
ほぼ同一の抵抗率および同一の導電型（ｎ型）を示し
た。これに対し、高抵抗率を示した基板Ｂ、基板Ｃの場
合は、抵抗率に関しては両者の間で大きな差異が見ら
れ、また、導電型に関しては化学エッチ面がｎ型、平面
研削面がｐ型と、異なる値を示した。

【００３６】また、これらの基板の導電型を別途ホール
係数の測定により確認したところ、いずれの基板もｎ型
を示した。ホール係数測定による導電型測定は原理的に
信頼性が高いので、高抵抗率基板に対する熱起電力法に
よる上記測定結果としては、化学エッチ面の測定結果の
ほうがより信頼できるといえる。さらに、高抵抗率基板
に対する四探針法による抵抗率測定に関しても、化学エ
ッチ面の方が測定値のバラツキが少なく、ホール係数測
定による抵抗率により近い値を示していることがわかっ
た。これらの測定結果（中心１点）を表１にまとめて示
す。

【００３７】

【表１】

【００３８】次に、基板Ａ及びＢを切り出したものと同
一のシリコン単結晶棒から作製された別の基板に対し、
の処理を施した後、大気中に各種時間放置した表面を
四探針法により抵抗率の測定を行った結果を図６に示
す。これによれば、放置時間が４時間程度までは抵抗率
測定値は略安定しているが、４時間を越えると測定値が
増加し、不安定化していることがわかる。特に、抵抗率
が１００００Ω・ｃｍを超える高抵抗率の基板について
はこの傾向が著しいことがわかる。

【図面の簡単な説明】

【図１】本発明に係るシリコン単結晶基板の製造方法の
一例を示す流れ図。

【図２】酸化膜除去処理の種々の形態を示す模式図。

【図３】四探針法による抵抗率測定の概念を説明する
図。

【図４】熱起電力法による導電型判定の概念を説明する
図。

【図５】抵抗率測定に及ぼす酸化膜除去処理の種類の影
響を確認する実験結果を示すグラフ。

【図６】抵抗率測定に及ぼす酸化膜除去処理後の放置時
間の影響を確認する実験結果を示すグラフ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者木村雅規群馬県安中市磯部２丁目13番１号信越半導体株式会社半導体磯部研究所内Ｆターム(参考） 2G060 AA09 AE01 AF02 AF09 AG04 EA06 EB08 4M106 AA01 AA10 BA12 BA14 CA10 DH51 DH55 DH57

Claims

【特許請求の範囲】

【請求項１】四探針法により半導体シリコン基板の抵
抗率を測定する方法において、測定対象となる半導体シ
リコン基板(以下、被測定基板という）の被測定面の酸化
膜を除去するか又は０．５ｎｍ以下の膜厚とする処理を
行なった後、４時間以内に前記被測定面において抵抗率
を測定することを特徴とする半導体シリコン基板の抵抗
率測定方法。
【請求項２】前記被測定基板の被測定面を化学エッチ
面または平面研削面とすることを特徴とする請求項１に
記載の半導体シリコン基板の抵抗率測定方法。
【請求項３】四探針法により半導体シリコン基板の抵
抗率を測定する方法において、シリコン単結晶棒の一部
から切り出された半導体シリコン基板の抵抗率の被測定
面を化学エッチ面として測定し、その測定値が５０００
Ω・ｃｍを超える場合には化学エッチ面を、５０００Ω
・ｃｍ以下の場合には化学エッチ面又は平面研削面を被
測定面として、前記半導体シリコン基板又は前記シリコ
ン単結晶棒の他の部分から切り出された半導体シリコン
基板の抵抗率を測定することを特徴とする半導体シリコ
ン基板の抵抗率測定方法。
【請求項４】四探針法により半導体シリコン基板の抵
抗率を測定する方法において、前記被測定基板の抵抗率
が５０００Ω・ｃｍ以下と見込まれる場合には、前記被
測定面を化学エッチ面または平面研削面とし、前記抵抗
率が５０００Ω・ｃｍを超えると見込まれる場合には前
記被測定面を化学エッチ面として、該被測定面において
抵抗率を測定することを特徴とする半導体シリコン基板
の抵抗率測定方法。
【請求項５】測定対象となる半導体シリコン基板(以
下、被測定基板という）の被測定面の酸化膜を、化学エ
ッチング又は平面研削により除去するか又は０．５ｎｍ
以下の膜厚とする処理を行なった後、４時間以内に前記
被測定面において抵抗率を測定することを特徴とする請
求項３又は４に記載の半導体シリコン基板の抵抗率測定
方法。
【請求項６】熱起電力法により半導体シリコン基板の
導電型を判定する方法において、シリコン単結晶棒の一
部から切り出された半導体シリコン基板の抵抗率の被測
定面を化学エッチ面として測定し、その測定値が５００
０Ω・ｃｍを超える場合には化学エッチ面を、５０００
Ω・ｃｍ以下の場合には化学エッチ面又は平面研削面を
被測定面として、前記半導体シリコン基板又は前記シリ
コン単結晶棒の他の部分から切り出された半導体シリコ
ン基板の導電型を判定することを特徴とする半導体シリ
コン基板の導電型の測定方法。
【請求項７】請求項１ないし５のいずれかに記載の方
法により半導体シリコン基板の抵抗率を測定する抵抗率
測定工程と、その抵抗率測定結果に基づいて、前記半導
体シリコン基板を選別する選別工程と、を含むことを特
徴とする半導体シリコン基板の製造方法。