JP2015037194A - 半導体ディスクの後ドーピング方法 - Google Patents

半導体ディスクの後ドーピング方法 Download PDF

Info

Publication number
JP2015037194A
JP2015037194A JP2014164452A JP2014164452A JP2015037194A JP 2015037194 A JP2015037194 A JP 2015037194A JP 2014164452 A JP2014164452 A JP 2014164452A JP 2014164452 A JP2014164452 A JP 2014164452A JP 2015037194 A JP2015037194 A JP 2015037194A
Authority
JP
Japan
Prior art keywords
doping
semiconductor disk
semiconductor
bulk
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014164452A
Other languages
English (en)
Other versions
JP6100217B2 (ja
Inventor
ヘルムート エーフナー，
Oefner Helmut
ヘルムート エーフナー，
ラインハルト プロス，
Ploss Reinhard
ラインハルト プロス，
シュルツェ，　ハンス−ヨアヒム
Schulze Hans-Joachim
ハンス−ヨアヒム シュルツェ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2015037194A publication Critical patent/JP2015037194A/ja
Application granted granted Critical
Publication of JP6100217B2 publication Critical patent/JP6100217B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/261—Bombardment with radiation to produce a nuclear reaction transmuting chemical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thyristors (AREA)

Abstract

【課題】半導体ディスクの後ドーピング方法を提供する。【解決手段】 バルクドーピングを有する半導体ディスクを処理するための方法である。この方法は、バルクドーピングのドーピング濃度の検出と、後ドーピングによる半導体ディスクのバルクドーピングの適合とを含む。後ドーピングは、水素誘導のドナーを発生するための陽子注入および後続の温度プロセスと、中性子照射と、の少なくとも１つの方法を含んでいる。この場合、次のパラメータ、すなわち陽子注入の注入線量、温度プロセスの温度、中性子照射の照射線量の少なくとも１つが、バルクドーピングの検出されたドーピング濃度に依存する。【選択図】なし

Description

本発明の実施の形態は、半導体ディスク（半導体ウェーハ）を処理するための方法、特に半導体ディスクをドーピングするための方法に関する。
高電圧に耐える半導体デバイス、すなわち数１０ボルト乃至数キロボルト（Ｖ）の電圧に耐える半導体デバイスは、例えば産業用電子機器、自動車用電子機器または娯楽用電子機器のような多くの分野において広く普及している。導電状態で例えば数アンペヤの電流のような高電流を案内することができる、高電圧に耐える半導体デバイスは、パワーデバイスとも呼ばれる。高電圧に耐える半導体デバイスは例えばＭＯＳＦＥＴ（金属酸化物半導体電解効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、バイポーラトランジスタ、バイポーラダイオード、サイリスタまたはショットキーダイオードである。
これらのデバイスは、一般的に（ＭＯＳＦＥＴの場合）ドリフト領域と呼ばれるかまたは（ダイオードまたはサイリスタの場合）ベース領域と呼ばれる、比較的に低くドーピングされた半導体領域を有する。このドリフト領域／ベース領域は、例えばＭＯＳＦＥＴまたはＩＧＢＴの場合の本体領域のような他のデバイス領域とのｐｎ型接合またはショットキー接合を形成し、ｐｎ型接合／ショットキー接合が逆方向に電極に接続される場合に、空間電荷領域を収容することができる。逆電圧耐性、すなわち臨界的な電界強度に達して電子なだれ降伏を開始する前に逆方向に最大限かけることができる電圧は特に、ドリフト領域／ベース領域のドーピング濃度と、ｐｎ型接合／ショットキー接合に対して垂直な方向のこのドリフト領域／ベース領域の寸法に依存する。
高電圧に耐える或る半導体デバイスでは、ドリフト領域／ベース領域が半導体デバイスを実装する半導体本体の容積の主要な部分を占める。これは特に垂直型半導体デバイス、すなわちドリフト領域／ベース領域が他のデバイス領域（例えばＭＯＳＦＥＴの場合本体領域とドレーン領域）の間に配置されているデバイスに当てはまる。この他のデバイス領域は半導体本体の両側の範囲にある。従って、このような半導体デバイスを製作するためには、ドリフト領域／ベース領域の所望なドーピングに既に一致するバルクドーピングを有する半導体基板を自由に使用できることが望ましい。そして、従来のドーピング方法により、ドーピングされた他のデバイス領域を半導体基板に作ることができる。この場合、引き続きバルクドーピングが保たれているこのような範囲はドリフト領域／ベース領域を形成する。
デバイスの電圧耐性が上述のようにベース領域／ドリフト領域のドーピングに依存することに基づいて、バルクドーピングを正確に定めた半導体基板を準備することが非常に重要である。
半導体デバイスの製作時のコスト低減のために、通常は多数の同一デバイスが１個の半導体ディスク（半導体ウェーハ）に基づいて同時に製作される。この半導体ディスクは多数のデバイスのための１枚の半導体基板を形成し、プロセス処理の後で個々の半導体チップ（英語で同じくチップ）に分割される。
半導体デバイスを製作するためのこのような半導体ディスクは、円筒状（棒状）単結晶を細かく鋸引きすることによって得られる。このような単結晶を製造するための公知の方法は、チョクラルスキー（ＣＺ）法、磁気−チョクラルスキー（ＭＣＺ）法またはフロート−ゾーン（ＦＺ）法である。単結晶はこの製造方法の間にドーピング可能である。その際、ＦＺ法を用いて、きわめて均質な一定のドーピングを有する単結晶を製造することができる。この単結晶は高電圧デバイスを製作するための基板として適している半導体ディスクに分割可能である。勿論、ＦＺ法に従って製造された単結晶はこれまでは８（インチ）の直径でのみ入手可能である。効率を高めるには、より多くのデバイスを同時に製作できるようにするために、例えば１２インチのようなより大きな直径を有する半導体ディスクをプロセス処理することが所望される。
このようなより大きな直径を有する単結晶はこれまではＦＺ法では製造することができなかった。このような単結晶はＭＣＺ法によって製造可能であるが、単結晶は製造方法の間に既にドーピングされ、その結果きわめて不均質なドーピングが生じる。このドーピングは半導体棒の縦方向第１端部から縦方向第２端部へ著しく減少する。さらに、縦方向第１端部に存在する最大ドーピングは、同じ製造条件で、単結晶毎に変動し得る。
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ，Ｐｈｙｓｉｃｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，２．Ａｕｆｌａｇｅ，２００２，Ｗｉｌｅｙ−Ｖｅｒｌａｇ，ＩＳＢＮ０−４７１−３３３７２−７，Ｓｅｉｔｅ５５，Ｆｉｇｕｒ７
本発明の課題は、半導デバイス、特に高電圧に耐えるデバイスを製作するための、例えば１２インチ以上のような大きな直径を有する半導体ディスクを提供することである。
この課題は、請求項１に記載の方法によって解決される。実施形と発展形態は従属請求項の対象である。
本発明は、バルクドーピングを有する半導体ディスクを処理するための方法に関する。この方法は、バルクドーピングのドーピング濃度の検出と、後ドーピングによる半導体ディスクのバルクドーピングの適合とを含んでいる。この後ドーピングは、水素誘導のドナーを発生するための陽子注入および後続の温度プロセスと、中性子照射の少なくとも１つを含んでいる。後ドーピングの場合、次のパラメータ、すなわち陽子注入の注入線量、温度プロセスの温度、中性子照射の線量の少なくとも１つが、バルクドーピングの検出されたドーピング濃度に依存する。
次に、図に基づいて実施の形態を詳しく説明する。この図は原理を説明するために役立つものであるので、図には、原理の理解のために必要な特徴だけしか示していない。図は縮尺どおりではない。図において、別段の記載がなければ、同じ参照符号は同じ意味を有する同じ特徴を示す。
円筒状（棒状）単結晶を概略的に示す。 ＭＣＺ法に従って製造された単結晶の比抵抗とドーピング濃度を、単結晶の長さに関して概略的に示す。 円筒状単結晶から得られる半導体ディスクの比抵抗を測定するための方法の実施の形態を示す。 円筒状単結晶の比抵抗を測定するための方法の実施の形態を示す。 半導体ディスクを後ドーピングするための方法の実施の形態を示す。 半導体ディスクの概略的な平面図であり、半導体ディスクを後に細かく切断するための格子を示す。 ＭＯＳトランジスタのデバイス領域を既に作成した、後ドーピング中の半導体ディスクの一部の垂直横断面図である。 （図８Ａと図８Ｂを含み）、ＭＯＳトランジスタのデバイス領域を既に作成した、他の例に係る後ドーピング中の半導体ディスクの一部の垂直横断面図である。 サイリスタのデバイスゾーンを既に作成した、後ドーピング中の半導体ディスクの一部の垂直横断面図である。 バイポーラ形トランジスタのデバイス領域を既に作成した、後ドーピング中の半導体ディスクの一部の垂直横断面図である。 ショットキーダイオードのデバイス領域を既に作成した、後ドーピング中の半導体ディスクの一部の垂直横断面図である。 半導体ディスクを後ドーピングするための他の方法の実施の形態を示す。 半導体ディスクを後ドーピングするための他の方法の実施の形態を示す。
図１は、円筒状の単結晶半導体本体１を概略的に示す。以下においてこの半導体本体は半導体棒とも呼ぶ。この半導体棒は例えばＭＣＺ（磁気−チョクラルスキー）法に従って製造された半導体棒であり、直径ｄと長さｌを有する。直径ｄは例えば１２インチ（約３０．４８ｃｍ）以上のように、例えば８インチよりも大きい。このような半導体棒１は製造方法の間、すなわち溶融物から半導体棒を引き抜く際に既にドーピング可能である。製造方法の間にドーピングされたこのような半導体棒は勿論、半径方向では、すなわち縦方向ｘに対して横方向ではそのドーピング濃度がほぼ均質であるが、半導体棒の縦方向ｘではドーピング濃度が大きく変化するという特性を有する。
図２は、縦方向における棒の位置ｘに依存して、比抵抗とドーピング濃度を概略的に示す。棒１の長さｌは例えば例えば１２００ミリメートル（ｍｍ）、一端の比抵抗は例えば約１４７０Ｏｈｍ−ｃｍ、そして他端の比抵抗は例えば２２０Ｏｈｍ−ｃｍであり、一端の６分の１よりも小さい。
比抵抗はドーピング濃度に直接左右される。ドーピング濃度が大きくなると、比抵抗は小さくなる。図示した例では、半導体棒がシリコンからなり、半導体棒がｎ型タイプのバルクドーピングを有すると仮定される。このバルクドーピングはｎ型ドーピングを行う、ドープ剤原子としての燐原子によって作られる。両端における比抵抗の上記値に関して、一端のドープ剤濃度は例えば約３Ｅ１２ｃｍ−３であり、他端のドープ剤濃度は例えば約２Ｅ１３ｃｍ−３である。電気的な比抵抗に相応して、ドーピング濃度が半導体棒の全長にわたって６倍よりも大きく変化する。さらに、ドーピングされた半導体棒の製造の際の従来のプロセス変動に基づいて、最大ドーピング濃度（最小比抵抗）と最小ドーピング濃度（最大比抵抗）が半導体棒毎に変化する。
図１に概略的に示した半導体棒から、従来の方法で半導体ディスク（ウェーハ）を切断または鋸引きすることができる。このような半導体棒から作られた半導体ディスクのドーピング濃度は、半導体棒１の長さにわたるドーピング濃度の前述の変動に基づいて、著しく変化する。従って、製造方法の間にドーピングされた半導体棒１から作られた半導体ディスクは、冒頭で述べた理由から、高電圧に耐える半導体デバイスを製作するためには適していない。
ＭＣＺ法で製造された半導体棒と、それから作られた半導体ディスクが１２インチ以上の直径を有し得るので、このような半導体ディスクの使用時には、例えばＦＺ（フロートゾーン）法に従って製造されたより小さな半導体棒が使用される場合よりも、より多くの半導体デバイスの同時製作が可能である。従って、高電圧に耐える半導体デバイスの製作のために、ＭＣＺ法で製造された半導体棒（または縦方向においてドーピングが大きく変動する普通の半導体棒）を使用できるようにすることが望まれる。
次に、高電圧に耐える半導体デバイスを製作するためにこのような半導体ディスクを使用することを最終的に可能にするいろいろな方法について説明する。この方法は先ず、個々の半導体ディスクのバルクドーピングのドーピング濃度の検出を必要とする。このバルクドーピングのドーピング濃度のこの検出は例えば個々の半導体ディスクの比抵抗の測定によって行われる。さらに、例えば表面光起電力法またはμ−ＰＣＤ（マイクロ波光伝導減衰）法のようなドーピング濃度を検出するための光学的方法も可能である。
電気的な比抵抗の測定は例えば半導体ディスクの４チップ測定によって行うことができる。図３は半導体棒１から切り取ったこのような半導体ディスク１００の概略的な側面図である。４チップ測定の場合、通常１個のコンタクトチップを有する４個の電極が半導体ディスク１００の表面に接触させられる。この接触は半導体ディスク１００の２つの主面１０１、１０２の一方で行われる。この主面は半導体ディスク１００の前面および背面とも呼ぶことができる。図３には、４個のコンタクトチップ２０１、２０２、２０３、２０４を有する測定装置２００が概略的に示してある。測定時には、２個のコンタクトチップ、例えばコンタクトチップ２０１、２０４を経て、電流が表面から半導体ディスク１００内に通電され、そして例えばコンタクトチップ２０２、２０３のような他の両コンタクトチップの間で電圧が測定される。この測定に基づいて、半導体ディスク１００の電気的な比抵抗、特に電気的な表面比抵抗が検出される。半導体ディスク１００の厚さ、すなわち前面１０１と背面１０２に対して垂直な方向における半導体ディスク１００の寸法に基づいて、半導体ディスク１００の電気的な比抵抗を求めることができる。
既に述べたように、電気的な比抵抗がバルクドーピングのドーピング濃度に直接関連しているので、電気的な比抵抗に基づいてバルクドーピングのドーピング濃度を求めることができる。燐原子に基づくｎ型バルクドーピングを有するシリコンについては、バルクドーピングのドーピング濃度は電気的な比抵抗に依存して例えば非特許文献１の図に基づいて求めることができる。
既に上述したように、半導体棒１のドーピングが半径方向においてほぼ均質であるので、半導体ディスク１００の厚さが半導体棒１の長さｌと比較して小さいと仮定すると、半導体ディスク１００内のバルクドーピングのドーピング濃度はほぼ均質である。半導体棒１の長さｌが例えば１０００ミリメートル以上のように１００ミリメートルの複数倍で、半導体ディスク１００の普通の厚さが１ｍｍよりも小さい場合には、上記の仮定が当てはまる。バルクドーピングのドーピング濃度を求める目的で行われる表面比抵抗の前述の測定は、半導体ディスク１００の前面１０１および／または背面１０２の複数個所で行うことができる。これによって得られる、表面比抵抗またはそれから導き出されるバルクドーピングのドーピング濃度に関する結果から、その平均を求めることができる。この平均を求めることによって得られた結果は、半導体ディスク１００のバルクドーピングの求められたドーピング濃度である。
半導体棒１から切り取られた後の半導体ディスク１００の比抵抗を測定する代わりに、半導体棒１から半導体ディスクを切り取る前に、１枚の半導体ディスクまたは複数枚の半導体ディスクの比抵抗を測定することができる。このようなやり方は図４Ａと４Ｂに概略的に示してある。図４Ａは測定中の半導体棒１の側面図であり、図４Ｂは測定中の半導体棒１の平面図である。この測定方法の場合、半導体棒１を縦方向ｘにおいて多数の半導体区間に分け（この半導体区間はまだ固定連結され、単結晶棒１の一部である）、この各区間内で電気的な比抵抗、ひいてはバルクドーピングのドーピング濃度を少なくとも１回測定する。続いて、この個々の各区間が半導体ディスク１００１、１００２、１００３、１００ｎを形成するように、半導体棒１を細かく切断する。この場合、前もって半導体区間について測定された比抵抗または前もってこの半導体区間について測定されたドーピング濃度は、この半導体区間から得られた半導体ディスクの測定された比抵抗またはバルクドーピングの測定されたドーピング濃度である。
この測定方法の場合、半導体棒１の比抵抗は半導体棒１の縦方向ｘにおける半導体棒の少なくとも１つの位置で測定される。この場合、この位置で測定された電気的な比抵抗は、後で半導体棒１のこの位置から切り取られる半導体ディスクの電気的な比抵抗である。
半導体棒１の縦方向ｘにおける半導体棒の１つの位置または複数の位置での半導体棒１の電気的な比抵抗の測定は、例えば４−チップ測定によって行うことができる。この場合、図４Ｂに関連して、測定は例えば、測定装置２００の４個のコンタクトチップが半導体棒１の周方向に互いに離隔されて半導体棒１の外周面に作用するように行われる。この方法で表面比抵抗が測定される。この表面比抵抗から、半導体棒の形状を考慮して、電気的な（容積）比抵抗を求めることができる。
この方法ではさらに、前もって求められたバルクドーピングのドーピング濃度を考慮して、半導体ディスク１００が所定のバルクドーピング、すなわちバルクドーピングの所定のドーピング濃度を有するように、半導体ディスクが後ドーピングされる。この方法では特に、半導体ディスク１００の付加的なｎ型ドーピングを行う。半導体ディスク１００のｎ型バルクドーピングが存在する場合には、この付加的なｎ型ドーピングは、半導体ディスクのより高いｎ型ドーピングを得るために役立つ。半導体ディスク１００のｐ型バルクドーピングが存在する場合には、この付加的なｎ型ドーピングは、半導体ディスクのｐ型正味ドーピングを減らすために役立つ。
半導体ディスク１００の後ドーピングのための可能な方法が図５に概略的に示してある。この方法の場合、前面１０１と背面１０２の一方から半導体ディスク１００内に陽子（水素イオン、Ｈ＋）を注入し、続いて半導体ディスクを加熱する。それによって、挿入された陽子が半導体ディスク１００の半導体結晶の半導体格子内でｎ型ドーピング複合体、いわゆる水素誘導されたドナーを形成する。この温度プロセスの温度は例えば４００°Ｃと５７０°Ｃの間、特に４５０°Ｃと５５０°Ｃの間である。温度プロセスの時間は例えば１時間と１０時間の間、特に３時間と６時間の間である。この後ドーピング法によって作られた半導体ディスク１００の付加的なドーピングはｎ型ドーピングである。従って、この方法はｎ型バルクドーピングを有する半導体ディスク１００のｎ型ドーピングを高めるためにあるいはｐ型バルクドーピングを有する半導体ディスク１００のｐ型ドーピングを減らすために適している。ｎ型バルクドーピングを有する半導体ディスク１００の場合、陽子照射および温度プロセスによって作られる付加的なｎ型ドーピングが、既存のバルクドーピングに付加されるので、図５に基づいて説明した方法の終了後、次式が当てはまる。
ＮＧＥＳ＝ＮＧ＋ＮＨ （１）
ここで、ＮＧＥＳは全ドーピング濃度、ＮＧはバルクドーピングのドーピング濃度そしてＮＨは後ドーピングによって付加されるドーピング濃度である。
バルクドーピングＮＧが上述のように個々の半導体ディスク１００について非常に異なり得るので、半導体ディスク１００の一定の全ドーピングを達成するためには、後ドーピングによって付加されるドーピング濃度ＮＨを既存のバルクドーピングＮＧに適合させる必要がある。
図５に基づいて前述した方法の場合には、付加されたドーピングのドーピング濃度ＮＨは２つのパラメータを介して調節可能である。このパラメータは陽子の注入線量、すなわち単位面積当たりに前面１０１および／または背面１０２から注入される陽子量と、アニーリングプロセスの温度である。その際、注入線量が決まっている場合には、アニーリングプロセスの温度が上記の温度範囲内で高く選択されればされるほど、発生するドーピング濃度は小さい。方法の一例では、半導体ディスク１００の既存のバルクドーピングＮＧに関係なく、注入線量を選定することができ、すなわち各半導体ディスクのために同じ注入線量を使用することでき、そしてこれによって付加されるドーピング濃度ＮＨを調節するために、前もって検出されたバルクドーピングＮＧに依存してアニーリングプロセスの温度を適合させることができる。
注入方法は、或る注入エネルギーによってのみ陽子が前面１０１と背面１０２の一方から（この側は以下において注入側と呼ばれる）半導体ディスク１００内に注入されるように実施することができる。陽子濃度の最大値は、注入エネルギーによって決まる、半導体ディスク１００の垂直方向の或る位置にある。この位置は一般的に、注入のエンド−オブ−レンジまたはエンド−オブ−レンジ−範囲と呼ばれる。半導体ディスク１００の「垂直方向」は前面１０１と背面１０２に対して垂直な方向である。続いて行われる温度プロセスの間、陽子は陽子を注入した側の方へ拡散し、そして陽子照射によって発生した、半導体ディスク１００の結晶格子の結晶欠陥と陽子から、水素誘導されたドナーが生じる。陽子が注入側の方へどの程度拡散し、エンド−オブ−レンジと注入側との間のドーピングがどの程度均質であるかは特に、温度プロセスの時間と、注入側からのエンド−オブ−レンジの位置とに依存する。基本的には、ドーピングは温度プロセスの時間が長くなるにつれて、すなわち陽子の再分配の時間が長くなるにつれて一層均質になる。
一例の場合、注入側とエンド−オブ−レンジの間の容積が少なくともほぼ均質なドーピングを有するまで、温度プロセスが行われる。ここで、注入側と注入のエンド−オブ−レンジの間の半導体ディスク１００の容積の少なくとも６０％または少なくとも８０％が少なくともほぼ均質なドーピングを有すると理解すべきである。これに関連して、「少なくともほぼ均質なドーピング」は、考察される容量範囲内の最大ドーピング濃度と最小ドーピング濃度の間の比が３よりも小さい、２よりも小さい、１．５よりも小さいまたは１．２よりも小さいドーピングである。
他の方法の場合には、前面１０１と背面１０２の少なくとも一方から複数の注入が行われ、その際注入エネルギーが変えられる。
注入のエンド−オブ−レンジと、注入側とは反対の半導体ディスク１００の側との間の範囲内では、陽子注入によって結晶欠陥が発生しないので、そこには（この範囲内に陽子の拡散が起こり得るにもかかわらず）水素誘導のドナーが形成されない。方法の一例では、陽子が半導体ディスク１００の前面１０１と背面１０２から注入される。この場合、注入エネルギーは特に、前面と背面の一方からの注入のエンド−オブ−レンジが、前面と背面の他方からの注入のエンド−オブ−レンジよりも、前面と背面の他方の近くに位置するように選定可能である。この場合、結晶欠陥が半導体ディスクのすべての範囲内に存在するので、ディスク１００全体にわたってほぼ均質なドーピングを達成することができる。
他の例の場合、一方の側からのみ注入され、半導体ディスク１００は注入しなかった側から出発して、エンド−オブ−レンジまでまたはエンド−オブ−レンジを含めて切除される（薄くなる）。切除の後で、ほぼ均質にドーピングされた範囲が前のエンド−オブ−レンジと注入側の間に残る。切除は例えばエッチング法、研削法および研磨法の少なくとも１つを含む。
次に、陽子注入と後続の温度プロセスを用いた半導体ディスク１００の後ドーピングの２つの例について説明する。説明のために、３．６Ｅ１３ｃｍ−３の半導体ディスクの全バルクドーピング（目標ドーピング濃度）を少なくとも１２０μｍの深さにわたって達成すべきであると仮定する。このバルクドーピングは１２０Ｏｈｍ−ｃｍの比抵抗に相当する。次に説明する例ではそれぞれ、半導体ディスク１００の検出されたバルクドーピングと、後ドーピングのためのプロセスパラメータ（陽子線量、注入エネルギーおよび温度プロセスの時間と温度）が記載されている。この後ドーピングは、半導体ディスク１００において注入のエンド−オブ−レンジと注入側との間で、少なくともほぼ均質なドーピングを目標ドーピング濃度で達成するために実施される。
１．例
検出されたバルクドーピング：３．０８Ｅ１３ｃｍ−３（１４０Ｏｈｍ−ｃｍ）
注入エネルギー：４ＭｅＶ
注入線量：１Ｅ１４ｃｍ−２
温度プロセスの時間：１０時間
温度プロセスの温度：５０５°Ｃ
２．例
検出されたバルクドーピング：２．１６Ｅ１３ｃｍ−３（２００Ｏｈｍ−ｃｍ）
注入エネルギー：４ＭｅＶ
注入線量：１．５Ｅ１４ｃｍ−２
温度プロセスの時間：８時間
温度プロセスの温度：５００°Ｃ
半導体ディスク１００の前述の後ドーピングはプロセス処理されていない半導体ディスク１００で行うことができる。すなわち、半導体ディスク１００が半導体棒１を製造したバルクドーピングだけしか有していないときに行うことができる。この場合、高電圧に耐えるデバイスを製造するために実施される他のプロセスステップが水素誘導ドナーのドーピング濃度を望ましくないように低下させるという危険がある。従って、方法の実施の形態では、高電圧に耐える半導体デバイスを製造するための若干のプロセスステップが既に実施されたときに初めて、半導体ディスク１００の後ドーピングが行われる。次に、これを図６〜１０に基づいて例示的に説明する。
図６は半導体ディスク１００の概略的な平面図である。この半導体ディスクに基づいて、高電圧に耐える多数の半導体デバイスが製造される。点線は、個々の半導体チップへの半導体ディスク１００の後の分割を表す格子を示す。この各半導体チップは例えばＭＯＳＦＥＴ、ＩＧＢＴ、ダイオードまたはサイリスタのような高電圧に耐える半導体デバイスの基礎となるものである。個々の半導体チップのデバイス構造は同時に作られる。この場合、所定の大きさのチップの場合、半導体ディスク１００あたりの半導体チップの収量、ひいては製造方法の効率は、半導体ディスク１００の直径が増大するにつれて高くなる。
図７〜１０には、図６に概略的に示した垂直切断平面Ａ−Ａに沿った、１つの半導体チップの垂直横断面が部分的に示してある。これらの図には、個々の半導体チップのいわゆる内部範囲の一部、すなわち半導体チップ内に実装された高電圧に耐える半導体デバイスのアクティブなデバイス領域が配置されている範囲が示してある。内部範囲を環状に取り囲み、デバイスのエッジ端部を有するいわゆるエッジ範囲は、これらの図には示していない。
図７は、後ドーピング中の後のＭＯＳトランジスタの垂直横断面図である。この場合、後ドーピングの前に、すなわち陽子注入と温度プロセスの前に、ディスク１００の一方の側１０２（以下、背面と呼ぶ）の範囲内にドレーン領域１４が既に作られ、他の側１０１（以下、前面と呼ぶ）の範囲内に本体領域１２、ソース領域１３およびゲート電極２１が作られた。ゲート電極２１は本体領域１２に隣接配置され、ゲート誘電体２２によってディスク１００の半導体領域に対して誘電的に絶縁されている。ソース領域１３、本体領域１２およびゲート電極２１はそれぞれいわゆるトランジスタセルの一部である。この場合、個々のトランジスタセルは個々のトランジスタセルの本体領域１２に接するドリフト領域１１とドレーン領域１４を共有する。後のデバイスでは、ゲート電極２１が１個のゲート端子に一緒に接続され、かつ個々のソース領域が１個のソース端子に一緒に接続されることにより、個々のトランジスタセルが平行に接続されている。本体領域１２はコンタクト領域１４を有することができ、このコンタクト領域は前面１０１まで延在し、このコンタクト領域を介して本体領域１２は同様にソース端子に接続可能である。
ドレーン領域１４とソース領域１３および本体領域１２は従来のごとく注入プロセスおよび／または拡散プロセスによって作ることができる。ドリフト領域１１は、後ドーピングの前に半導体棒１のドーピングによってのみ与えられる半導体ディスク１００のバルクドーピングを有する領域である。ゲート電極２１は図示した例ではトレンチ電極、すなわち半導体ディスク１００のトレンチ内に配置された電極である。このようなゲート電極２１は従来のごとく、トレンチの製作、トレンチの側壁と底におけるゲート誘電体２２の製作およびゲート誘電体層２２上でのゲート電極２１の製作によって製作可能である。勿論、例えば平らなゲート電極のような他のゲート−トポロジーを設けることもできる。
後ドーピングの間、陽子は上述のように前面１０１と背面１０２の少なくとも一方から半導体ディスク１００内に注入され、続いて水素誘導のドナーを作るための温度プロセスが実施される。一例では、最大の陽子濃度が注入の直ぐ後、すなわちエンド−オブ−レンジの直ぐ後、ドレーン領域１４の近くまたはドレーン領域内に存在するように、陽子注入が前面１０１から行われる。この場合、温度プロセスの間、陽子が前面１０１の方へ拡散し、ドリフト領域１１のほぼ均質な後ドーピングを生じる。このプロセスの間、本体領域１２、ソース領域１３およびドレーン領域１４も後ドーピングすることができる。勿論、この半導体領域のドーピング濃度は一般的に、後ドーピングの所望なドーピング濃度の多数倍であるので、後ドーピングはこの半導体領域１２、１３、１４のドーピング濃度に大きな影響を及ぼさない。ドレーン領域１４とソース領域１３のドーピング濃度は例えば１０１９ｃｍ−３であり、本体領域１２のドーピング濃度は例えば１０１６ｃｍ−３であり一方、後ドーピングの所望なドーピング濃度は例えば１０１３ｃｍ−３と１０１４ｃｍ−３の間の範囲である。
図７の半導体ディスク１００に基づいて製作されるＭＯＳトランジスタデバイスは例えばＭＯＳＦＥＴである。この場合、ソース領域１３とドレーン領域１４はｎ型ドーピングされ一方、本体領域１２はｐ型ドーピングされる。デバイスはさらにＩＧＢＴとして形成することもできる。この場合、ドレーン領域１４はｐ型ドーピングされる。ＩＧＢＴの場合、ドレーン領域１４はエミッタ領域とも呼ばれる。ＩＧＢＴの場合さらに、エミッタ短絡が存在し得る。このエミッタ短絡は背面１０２からエミッタ領域１４を通ってドリフト領域１１まで達し、ドリフト領域１１と同じ伝導形である（ＩＧＢＴの場合ドリフト領域１１はベース領域とも呼ばれる）。このようなエミッタ短絡はエミッタ領域１４のように後ドーピングの前に形成され得るが、図７には示していない。
図７にはさらに、ドレーンメタライゼーション（エミッタメタライゼーション）３１が示してある。このドレーンメタライゼーションは半導体本体の背面１０２に被覆形成され、ドレーン領域／エミッタ領域１４に接触している。このメタライゼーション３１は後ドーピングを行う前に形成可能であり、しかも特に前面１０１から陽子注入が行われるときにおよび図８Ａと図８Ｂに関連して後述するように、後ドーピングの後で半導体ディスク１００の薄切りがもはや行われないときに形成可能である。
他の実施の形態の場合には、陽子が背面１０２からまたは陽子が前面１０１と背面１０２から注入される。この場合、メタライゼーション３１は後ドーピングの実施後形成される。同じことが前面１０１の範囲のメタライゼーションに当てはまる。このメタライゼーションは後のゲート端子と、デバイスの後のソース端子を形成する。
図８Ａと図８Ｂは、ＭＯＳサイリスタを製造する際の半導体ディスク１００の後ドーピングのための他の方法を示している。これらの図はそれぞれ、方法の間の半導体ディスク１００の一部の垂直横断面図である。
この方法の場合、半導体ディスクは後ドーピングの後で背面１０２から薄切りされる。図８Ａは後ドーピングの陽子注入中の半導体ディスク１００を示している。この場合、予め、例えばソース領域１３および本体領域１２と、ゲート電極２１と、ゲート誘電体２２が前面１０１の範囲内に既に形成されている。図示した例の場合、陽子注入は前面１０１から行われ、注入のエンド−オブ−レンジ−範囲は図８Ａにおいて１１０で示してある。注入のエンド−オブ−レンジ−範囲１１０と背面１０２の間には、温度プロセス中に水素誘導のドナーが形成されない。すなわち、この範囲においてドーピングの適合は行われない。
続いて、背面１０２とエンド−オブ−レンジ−範囲１１０との間あるいは背面１０２とエンド−オブ−レンジ−範囲含む範囲との間のこの範囲は、背面１０２から出発する半導体ディスク１００の切除によって除去される。図８ｂの参照符号１０２’はこの切除後得られた背面を示す。続いて、この背面１０２’から、ドレーン領域またはエミッタ領域１４を作るためのドープ剤原子が入れられる。このドープ剤は例えば注入される。このドープ剤の活性化はレーザビームによってあるいはＲＴＡ（急速アニーリング）プロセスによって行われる。この場合、半導体ディスク１００の表面に近い範囲が背面１０２’で短時間加熱されるので、活性化は水素誘導のドナーによる後ドーピングに大した影響を及ぼさない。表面の近くは例えば表面から１マイクロメートルよりも近い領域または表面から０．５マイクロメートルよりも近い領域である。水素誘導のドナーを作るための温度プロセスは活性化の前または後で行うことができる。
図７と図８Ａと図８Ｂに基づいて説明した方法の代わりに、例えば背面のメタライゼーション３１が被覆形成される前に、後ドーピングのための陽子注入が背面１０２から行われる。この場合、注入のエンド−オブ−レンジ−範囲は例えば本体領域１２内にある。ドレーン領域またはエミッタ領域１４は陽子注入の前または後で作ることできる。上記の最後のケースでは、半導体ディスク１００はドレーン領域またはエミッタ領域１４を作る前に背面１０２から出発してさらに薄くすることができる。
図９は半導体ディスク１００の一区間の垂直横断面図である。この区間には、後ドーピングの前にサイリスタのアクティブデバイス領域が作られる。アクティブデバイス領域は半導体ディスク１００の背面１０２の範囲内のｐ型エミッタ４２、前面１０１の範囲内のｐ型ベース４１およびこのｐ型ベース４１内に配置されたｎ型エミッタ４３である。ｐ型エミッタ４２、ｐ型ベース４１およびｎ型エミッタ４３は従来のごとく注入プロセスおよび／または拡散プロセスによって製作可能である。ｐ型エミッタ４２とｐ型ベース４１の間には、ｎ型ベース１１が配置されている。このｎ型ベースは半導体ディスク１００のバルクドーピングに一致するドーピングを有し、このドーピングは後ドーピングによって適合させられる。後ドーピングによって、ｐ型ベース４２、ｎ型エミッタ４３およびｐ型エミッタ４２のドーピング濃度を変えることができる。これらのデバイス領域のドーピング濃度は勿論、後ドーピングによって提供されるドーピング濃度よりもはるかに高いので、この半導体領域４１〜４３のドーピング濃度の大幅の変更は発生しない。
図７に基づいて前述した実施の形態の場合のように、前面１０１、背面１０２または前面１０１および背面１０２から陽子を半導体ディスク１００に注入することができる。陽子が前面１０１と背面１０２の一方からのみ注入される場合および背面から出発する薄切りが行われない場合、後ドーピングを行う前に前面１０１と背面１０２の他方に既にメタライゼーションを被覆形成することができる。ｐ型エミッタ４３は、図７と図８Ａおよび図８Ｂに係るドレーン領域またはエミッタ領域に相応して、後ドーピングの前または後で作ることができる。
ｐ型エミッタ４２とｎ型エミッタ４３のドーピング濃度は例えば図７のデバイスソース領域１３とドレーン領域１４のドーピング濃度の範囲内にあり、ｐ型ベース４１のドーピング濃度は例えば図７の本体領域１２のドーピング濃度の範囲内にある。
図１０は後ドーピング中のバイポーラ形ダイオードのデバイス構造を示している。このバイポーラ形ダイオードは半導体ディスク１００のバルクドーピングに一致するドーピングを有するｎ型ベース１１と、半導体ディスクの前面１０１の範囲内の第１エミッタ５１、例えばｎ型エミッタ５１と、半導体ディスク１００の背面１０２の範囲内の、例えばｐ型エミッタのような第２エミッタ５２を含んでいる。この両エミッタ５１、５２は従来のごとく注入プロセスおよび／または拡散プロセスによって作ることができる。陽子注入と温度プロセスを有する後ドーピングによって、ｎ型ベース１１のドーピング濃度の後ドーピングが行われる。この場合、両エミッタ５１、５２を後ドーピングすることもできる。しかし、両エミッタのドーピング濃度は後ドーピングによって作られたドーピング濃度よりもはるかに高いので、後ドーピングによって両エミッタ５１、５２のドーピング濃度の大幅な変更は生じない。両エミッタ５１、５２のドーピング濃度は例えば１０１３ｃｍ−３よりも多く一方、後ドーピングのドーピング濃度は例えば１０１９ｃｍ−３と１０１４ｃｍ−３の間である。陽子注入は図７と８に基づいて前述した方法の場合のように、前面１０１と背面１０２の一方からあるいは前面１０１と背面１０２の両方から行うことができる。陽子注入がこの両面の一方からのみ行われるときには、この両面の他方、例えば背面１０２では、半導体ディスク１００の薄切りが行われなければ、後ドーピングの前にメタライゼーション３１を作ることができる。背面側のエミッタ５２は図７と図８Ａおよび図８Ｂのドレーン領域またはエミッタ領域に相応して、後ドーピングの前または後で作ることができる。
図１１は後ドーピング中の後のショットキーダイオードの垂直横断面図である。この場合、半導体ディスク１００は背面１０２の範囲内に、ｎ型ベース１１に隣接するｎ型エミッタ６１を有する。ｎ型ベース１１は半導体ディスク１００のバルクドーピングに一致するドーピングを有し、このドーピングは後ドーピングによって適合させられる。後の方法ステップにおいて、ショットキーメタルが半導体ディスク１００の前面１０１に被覆形成される。背面側のエミッタ６１は図７と図８Ａおよび図８Ｂのドレーン領域またはエミッタ領域に相応して、後ドーピングの前または後で作ることができる。
上述の方法の場合、半導体ディスクの全ドーピング濃度は、半導体ディスク１００または半導体棒１の製造プロセスから生じる元のドーピング濃度と、後ドーピングによって付加されるドーピング濃度とからなっている。方法の一例では、元のバルクドーピング濃度は全ドーピング濃度の少なくとも２０％、少なくとも４０％または少なくとも６０％である。これに相応して、後ドーピングを実施した後で、後ドーピングは全ドーピング濃度の最大で８０％、最大で６０％または最大で４０％である。上述のオーダーのバルクドーピングの存在により、例えば半導体ディスク内の酸素の存在のような寄生効果は、固有半導体ディスクから出発してドーピングが水素誘導のドナーによってのみ生じる比較ケースと比べて、妨害作用が弱くなる。さらに、後ドーピングのコストは、固有半導体ディスクから出発して水素誘導のドナーによってのみドーピングを生じる方法の場合よりも少ない。なぜなら、必要な陽子注入線量が純陽子ドーピングの場合よりもはるかに少ないからである。
陽子注入と温度プロセスを含む後ドーピングの代わりにまたはこの後ドーピングに付加して、半導体ディスク１００の後ドーピングは中性子照射によって行うこともできる。シリコンからなる半導体ディスク１００に中性子を照射する場合、放射性シリコン−３１（３１Ｓｌ）が生じる。この放射性シリコン−３１は約２．６時間の半減期を有し、ベータ線を放出しながらｎ型ドープの燐に崩壊する。この方法の場合、後ドーピングのドーピング濃度は中性子の照射線量によって調節可能である。中性子照射を用いてこのような後ドーピング方法を実施した後の全ドーピングについては、
ＮＧＥＳ＝ＮＧ＋ＮＮ （２）
が当てはまる。この場合、ＮＧＥＳは後ドーピングの実施後の全バルクドーピング、ＮＧは後ドーピングの前のバルクドーピング、そしてＮＮは中性子注入によって生じる後ドーピングである。
半導体ディスク１００の垂直横断面を概略的に示す図１１を参照すると、中性子は前面１０１および／または背面１０２から半導体ディスク１００に注入可能である。中性子照射は例えば原子炉内で行われる。
中性子は比較的に少ない注入エネルギーで半導体ディスク内に深く侵入するので、元の半導体棒１の単結晶区間を一緒に形成する多数の半導体ディスクのための後ドーピングを同時に行うことができる。図１２は元の半導体棒１のこのような区間の概略的な垂直横断面図である。半導体棒１のこの区間は、それぞれ後の半導体ディスク１００１、１００２、１００３を形成する複数のサブ区間を有する。図１２に示した実施の形態の場合、これは半導体ディスクである。しかし、これは一例であり、後でそれぞれ半導体ディスクを形成する３個よりも多いサブ区間を設けることができる。中性子照射はサブ区間１００’の前面１０１’および／または背面１０２’から行うことができる。その代わりにまたはそれに補足して、サブ区間のドーピングの場合のための中性子照射は側壁からも行うことが可能である。
中性子注入から温度安定性のｎ型ドーピングが生じるので、中性子注入を用いた後ドーピングはプロセス処理されていない半導体ディスク１００で既に行うことができる。すなわち、注入プロセスおよび／または拡散プロセスがアクティブデバイス領域を作るために実施される前に行うことができる。燐ドーピングを活性化するためおよび放射線損傷を治すための特別な調質ステップの実施は任意である。この場合、８００°Ｃと１０００°Ｃの間の温度を使用することでき、時間は例えば１時間または数時間である。しかしながら、半導体デバイスの製造時に、例えば注入されたドーピング物質の活性化または内部拡散のような他の目的のために、温度ステップを用いることができる。
前述の方法は、既にバルクドーピングを有する半導体ディスクのドーピング濃度を個別的に適合させることができる。
この方法の場合特に、必要に応じて、１本の半導体棒から作られる異なる半導体ディスクについて、異なる全ドーピングを生じることができる。例えば、小さなバルクドーピングを有する半導体ディスクを、第１の全ドーピング濃度を有するように後ドーピングすることができ一方、既により大きなバルクドーピングを有する半導体ディスクを、第１の全ドーピング濃度よりも高い第２の全ドーピング濃度を有するように後ドーピングすることができる。１本の棒から作られる個々のディスクは、例えばグループにまとめることができる。この場合、異なるグループのディスクのドーピングを例えば異なる全ドーピング濃度に合わせることができる。

Claims (23)

  1. バルクドーピングを有する半導体ディスク（１００）を処理するための方法であって、この方法が、
    前記バルクドーピングのドーピング濃度の検出と、
    後ドーピングによる前記半導体ディスク（１００）の前記バルクドーピングの適合と、を含み、前記後ドーピングが、
    水素誘導のドナーを発生するための陽子注入および後続の温度プロセスと、
    中性子照射と、
    の少なくとも１つの方法を含み、
    この場合、次のパラメータ、すなわち
    陽子注入の注入線量、
    温度プロセスの温度、
    中性子照射の照射線量
    の少なくとも１つが、前記バルクドーピングの検出されたドーピング濃度に依存する、
    上記方法。
  2. アニーリングステップ中の温度が４００°Ｃと５７０°Ｃの間または４５０°Ｃと５５０°Ｃの間である、請求項１に記載の方法。
  3. 前記温度プロセスの時間が１時間と１０時間の間あるいは３時間と６時間の間である、請求項２に記載の方法。
  4. 前記中性子照射の後で温度プロセスが実施され、この温度プロセスにおいて前記半導体ディスクが８００°Ｃと１０００°Ｃの間の温度に加熱される、請求項１に記載の方法。
  5. 前記温度プロセスの時間が１時間と１０時間の間である、請求項４に記載の方法。
  6. 前記半導体ディスク（１００）が第１の側（１０１）を有し、陽子注入がこの第１の側（１０１）から行われる、請求項１に記載の方法。
  7. 前記陽子注入が少なくとも２つの陽子注入ステップを含み、この陽子注入ステップにおいて陽子が異なる注入エネルギーで注入されることを特徴とする請求項６に記載の方法。
  8. 前記半導体ディスク（１００）が第１の側（１０１）を有し、前記中性子照射がこの第１の側（１０１）から行われる、請求項１に記載の方法。
  9. 前記半導体ディスク（１００）が単結晶（１０）の一部であり、この単結晶が少なくとも２つの半導体ディスクを有し、かつ第１の側（１０１）を有し、
    前記中性子照射が前記単結晶（１０）の前記第１の側（１０１）から行われる、請求項１に記載の方法。
  10. 前記半導体ディスク（１００）のバルクドーピングのドーピング濃度の検出が、前記半導体ディスクの比抵抗の測定を含んでいる、請求項１〜９のいずれか一項に記載の方法。
  11. 前記半導体ディスク（１００）が円筒状単結晶の分割によって得られた半導体ディスク（１００）であり、
    前記比抵抗の測定が前記単結晶の分割の後で行われる、請求項１０に記載の方法。
  12. 前記半導体ディスク（１００）が円筒状単結晶の分割によって得られた半導体ディスク（１００）であり、
    前記比抵抗の測定が前記単結晶の分割の前に行われる、請求項１０に記載の方法。
  13. 前記バルクドーピングがｎ型バルクドーピングである、請求項１〜１２のいずれか一項に記載の方法。
  14. 前記バルクドーピングが燐原子によって形成されている、請求項１３に記載の方法。
  15. 前記バルクドーピングがｐ型バルクドーピングである、請求項１〜１２のいずれか一項に記載の方法。
  16. 前記バルクドーピングのドーピング濃度が１Ｅ１３ｃｍ−３よりも大きい、請求項１１または１２に記載の方法。
  17. 前記バルクドーピングのドーピング濃度が１Ｅ１２ｃｍ−３よりも大きい、請求項１６に記載の方法。
  18. 前記適合前の前記バルクドーピングのドーピング濃度が、前記適合後の前記ドーピング濃度の２０％、４０％または６０％である、請求項１〜１７のいずれか一項に記載の方法。
  19. 陽子が前記陽子注入中に前記半導体ディスクの第１の側から前記半導体ディスクのエンド−オブ−レンジ−範囲に注入され、
    前記適合によって追加されるドーピング濃度が前記エンド−オブ−レンジ−範囲と前記第１の側との間の範囲において前記半導体ディスクの容積の少なくとも６０％または少なくとも８０％において均質化されるように、温度プロセスが選定されている、請求項１〜１８のいずれか一項に記載の方法。
  20. 少なくともほぼ均質にドーピングされた容積内の最大ドーピング濃度と最小ドーピング濃度の間の比が、３よりも小さい、２よりも小さい、１．５よりも小さいまたは１．２よりも小さい、請求項１７に記載の方法。
  21. 陽子が前記陽子注入中に前記半導体ディスクの第１の側からエンド−オブ−レンジ−範囲に注入され、
    前記半導体ディスクが前記の第１の側とは反対の第２の側から出発して少なくともエンド−オブ−レンジ−範囲まで切除される、請求項１〜２０のいずれか一項に記載の方法。
  22. 前記半導体ディスクがＭＣＺ法に従って作られた半導体ディスクである、請求項１〜２１のいずれか一項に記載の方法。
  23. 前記半導体ディスクが１２インチ以上の直径を有する、請求項１〜２２のいずれか一項に記載の方法。
JP2014164452A 2013-08-14 2014-08-12 半導体ウェハの後ドーピング方法 Active JP6100217B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013216195.6 2013-08-14
DE102013216195.6A DE102013216195B4 (de) 2013-08-14 2013-08-14 Verfahren zur Nachdotierung einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
JP2015037194A true JP2015037194A (ja) 2015-02-23
JP6100217B2 JP6100217B2 (ja) 2017-03-22

Family

ID=52430251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014164452A Active JP6100217B2 (ja) 2013-08-14 2014-08-12 半導体ウェハの後ドーピング方法

Country Status (3)

Country Link
US (2) US9245811B2 (ja)
JP (1) JP6100217B2 (ja)
DE (1) DE102013216195B4 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017063187A (ja) * 2015-08-26 2017-03-30 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体デバイス、シリコンウェハ、及びシリコンウェハの製造方法
JP2018195806A (ja) * 2017-04-24 2018-12-06 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ 半導体ウェハの中性子照射ドーピングのための装置および方法
WO2021186944A1 (ja) * 2020-03-17 2021-09-23 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
WO2021199687A1 (ja) * 2020-04-02 2021-10-07 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
DE112020001043T5 (de) 2019-10-11 2021-12-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013216195B4 (de) * 2013-08-14 2015-10-29 Infineon Technologies Ag Verfahren zur Nachdotierung einer Halbleiterscheibe
JP6558367B2 (ja) * 2014-06-13 2019-08-14 住友電気工業株式会社 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法
US9779931B2 (en) * 2015-10-08 2017-10-03 Infineon Technologies Ag Method of manufacturing semiconductor wafers and method of manufacturing a semiconductor device
DE102016112049B3 (de) 2016-06-30 2017-08-24 Infineon Technologies Ag Verfahren zum herstellen von cz-siliziumwafern und verfahren zum herstellen einer halbleitervorrichtung
WO2019142249A1 (ja) * 2018-01-17 2019-07-25 株式会社Ｆｕｊｉ スプライシング装置
DE112019000094T5 (de) 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
JP7067636B2 (ja) 2018-10-18 2022-05-16 富士電機株式会社 半導体装置および製造方法
CN112204710A (zh) 2018-12-28 2021-01-08 富士电机株式会社 半导体装置及制造方法
WO2020230900A1 (ja) 2019-05-16 2020-11-19 富士電機株式会社 半導体装置および半導体装置の製造方法
CN113711364A (zh) 2019-10-11 2021-11-26 富士电机株式会社 半导体装置和半导体装置的制造方法
CN114467182A (zh) 2020-04-01 2022-05-10 富士电机株式会社 半导体装置及半导体装置的制造方法
JP7452632B2 (ja) 2020-04-01 2024-03-19 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53135262A (en) * 1977-04-30 1978-11-25 Fujitsu Ltd Composition determing method of multi semi-conductor crystal
JPS59187271A (ja) * 1983-04-08 1984-10-24 Hitachi Ltd 比抵抗測定方法およびその装置
JPS6038815A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 半導体基板の製造方法
JPH04132693A (ja) * 1990-09-21 1992-05-06 Shin Etsu Handotai Co Ltd 中性子照射シリコン単結晶の熱処理方法
JPH10112441A (ja) * 1996-08-29 1998-04-28 Ind Technol Res Inst リンをドーピングしたシリコンの製造法
JP2000331950A (ja) * 1999-05-17 2000-11-30 Sony Corp 半導体への不純物ドーピング方法及び半導体装置製造方法
JP2002076080A (ja) * 2000-08-31 2002-03-15 Shin Etsu Handotai Co Ltd 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法
JP2003505860A (ja) * 1999-07-14 2003-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 中性子変質を使用する電荷補償半導体素子の製造方法
JP2004224582A (ja) * 2003-01-20 2004-08-12 Shin Etsu Handotai Co Ltd 単結晶の製造方法
JP2005012090A (ja) * 2003-06-20 2005-01-13 Toshiba Corp 半導体ウェーハの製造方法及び半導体装置の製造方法
JP2006344977A (ja) * 2005-06-08 2006-12-21 Infineon Technologies Ag 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
JP2006352131A (ja) * 2005-06-14 2006-12-28 Siltron Inc 結晶成長されたインゴットの品質評価方法
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP2012129308A (ja) * 2010-12-14 2012-07-05 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2362264B2 (de) * 1973-12-14 1977-11-03 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von homogen n-dotierten siliciumeinkristallen durch bestrahlung mit thermischen neutronen
US4135951A (en) * 1977-06-13 1979-01-23 Monsanto Company Annealing method to increase minority carrier life-time for neutron transmutation doped semiconductor materials
US4129463A (en) * 1977-06-29 1978-12-12 The United States Of America As Represented By The United States Department Of Energy Polycrystalline silicon semiconducting material by nuclear transmutation doping
US4348351A (en) * 1980-04-21 1982-09-07 Monsanto Company Method for producing neutron doped silicon having controlled dopant variation
US4762802A (en) * 1984-11-09 1988-08-09 American Telephone And Telegraph Company At&T, Bell Laboratories Method for preventing latchup in CMOS devices
DE3531631A1 (de) * 1985-09-05 1987-03-05 Licentia Gmbh Asymmetrischer thyristor und verfahren zu seiner herstellung
JP2635450B2 (ja) * 1991-03-26 1997-07-30 信越半導体株式会社 中性子照射用原料ｃｚシリコン単結晶
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
US7074697B2 (en) * 1999-10-01 2006-07-11 The Regents Of The University Of California Doping-assisted defect control in compound semiconductors
DE102007033873A1 (de) * 2007-07-20 2009-01-22 Infineon Technologies Austria Ag Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
US8378384B2 (en) * 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
US7879699B2 (en) * 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
JP6067585B2 (ja) * 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102013216195B4 (de) * 2013-08-14 2015-10-29 Infineon Technologies Ag Verfahren zur Nachdotierung einer Halbleiterscheibe

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53135262A (en) * 1977-04-30 1978-11-25 Fujitsu Ltd Composition determing method of multi semi-conductor crystal
JPS59187271A (ja) * 1983-04-08 1984-10-24 Hitachi Ltd 比抵抗測定方法およびその装置
JPS6038815A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 半導体基板の製造方法
JPH04132693A (ja) * 1990-09-21 1992-05-06 Shin Etsu Handotai Co Ltd 中性子照射シリコン単結晶の熱処理方法
JPH10112441A (ja) * 1996-08-29 1998-04-28 Ind Technol Res Inst リンをドーピングしたシリコンの製造法
JP2000331950A (ja) * 1999-05-17 2000-11-30 Sony Corp 半導体への不純物ドーピング方法及び半導体装置製造方法
JP2003505860A (ja) * 1999-07-14 2003-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 中性子変質を使用する電荷補償半導体素子の製造方法
JP2002076080A (ja) * 2000-08-31 2002-03-15 Shin Etsu Handotai Co Ltd 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法
JP2004224582A (ja) * 2003-01-20 2004-08-12 Shin Etsu Handotai Co Ltd 単結晶の製造方法
JP2005012090A (ja) * 2003-06-20 2005-01-13 Toshiba Corp 半導体ウェーハの製造方法及び半導体装置の製造方法
JP2006344977A (ja) * 2005-06-08 2006-12-21 Infineon Technologies Ag 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
JP2006352131A (ja) * 2005-06-14 2006-12-28 Siltron Inc 結晶成長されたインゴットの品質評価方法
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP2012129308A (ja) * 2010-12-14 2012-07-05 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017063187A (ja) * 2015-08-26 2017-03-30 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体デバイス、シリコンウェハ、及びシリコンウェハの製造方法
US10566424B2 (en) 2015-08-26 2020-02-18 Infineon Technologies Ag Semiconductor device, silicon wafer and method of manufacturing a silicon wafer
US10957767B2 (en) 2015-08-26 2021-03-23 Infineon Technologies Ag Semiconductor device, silicon wafer and method of manufacturing a silicon wafer
JP2018195806A (ja) * 2017-04-24 2018-12-06 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ 半導体ウェハの中性子照射ドーピングのための装置および方法
US11250966B2 (en) 2017-04-24 2022-02-15 Infineon Technologies Ag Apparatus and method for neutron transmutation doping of semiconductor wafers
DE112020001043T5 (de) 2019-10-11 2021-12-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
WO2021186944A1 (ja) * 2020-03-17 2021-09-23 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
JPWO2021186944A1 (ja) * 2020-03-17 2021-09-23
JP7334849B2 (ja) 2020-03-17 2023-08-29 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
WO2021199687A1 (ja) * 2020-04-02 2021-10-07 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
JP2021163929A (ja) * 2020-04-02 2021-10-11 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
JP7264100B2 (ja) 2020-04-02 2023-04-25 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法

Also Published As

Publication number Publication date
US20150050754A1 (en) 2015-02-19
DE102013216195A1 (de) 2015-02-19
DE102013216195B4 (de) 2015-10-29
JP6100217B2 (ja) 2017-03-22
US20160099186A1 (en) 2016-04-07
US9245811B2 (en) 2016-01-26
US9559020B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
JP6100217B2 (ja) 半導体ウェハの後ドーピング方法
US10199453B2 (en) Semiconductor device and method for producing semiconductor device
US11469297B2 (en) Semiconductor device and method for producing semiconductor device
US10950446B2 (en) Manufacturing method of semiconductor device
US10128360B2 (en) Semiconductor device and method for producing the same
US10388775B2 (en) Semiconductor device having multiple field stop layers
US20190115211A1 (en) Semiconductor device and method for manufacturing the same
JP5104314B2 (ja) 半導体装置およびその製造方法
JP5754545B2 (ja) 半導体装置および半導体装置の製造方法
JP6708266B2 (ja) 半導体装置
US9887125B2 (en) Method of manufacturing a semiconductor device comprising field stop zone
CN107431087A (zh) 半导体装置及其制造方法
JP2007158320A (ja) 半導体装置およびその製造方法
US10074715B2 (en) Semiconductor wafer, implantation apparatus for implanting protons and method for forming a semiconductor device
US8993372B2 (en) Method for producing a semiconductor component
WO2021145397A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170222

R150 Certificate of patent or registration of utility model

Ref document number: 6100217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250