JP6708266B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6708266B2
JP6708266B2 JP2018563316A JP2018563316A JP6708266B2 JP 6708266 B2 JP6708266 B2 JP 6708266B2 JP 2018563316 A JP2018563316 A JP 2018563316A JP 2018563316 A JP2018563316 A JP 2018563316A JP 6708266 B2 JP6708266 B2 JP 6708266B2
Authority
JP
Japan
Prior art keywords
peak
semiconductor substrate
doping concentration
concentration
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018563316A
Other languages
English (en)
Other versions
JPWO2018135448A1 (ja
Inventor
泰典 阿形
泰典 阿形
吉村　尚
尚 吉村
博 瀧下
博 瀧下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2018135448A1 publication Critical patent/JPWO2018135448A1/ja
Application granted granted Critical
Publication of JP6708266B2 publication Critical patent/JP6708266B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices

Description

本発明は、半導体装置に関する。
従来、複数の不純物濃度ピークを有するフィールドストップ領域が形成された半導体装置が知られている（例えば、特許文献１、２参照）。
特許文献１ 米国特許出願公開第２０１６／０１７２４３８号明細書
特許文献２ 米国特許出願公開第２００８／０００１２５７号明細書
 解決しようとする課題
しかしながら、従来のフィールドストップ領域は、半導体基板の裏面側から順々にピークの不純物濃度が低下する構成を有するので、デバイス特性を最適化した場合に空乏層を止めるフィールドストップ領域としての機能を満たさない場合がある。
一般的開示
本発明の第１の態様においては、第１導電型の半導体基板と、半導体基板に設けられた第１導電型のドリフト層と、ドリフト層に設けられ、第１導電型であるドーピング濃度の複数のピークを有するバッファ領域とを備える半導体装置を提供してよい。バッファ領域は、予め定められたドーピング濃度を有し、複数のピークのうち半導体基板の最も裏面側に設けられた第１ピークと、第１ピークのドーピング濃度よりも高濃度のドーピング濃度を有し、第１ピークよりも半導体基板の上面側に設けられた高濃度ピークとを有してよい。
バッファ領域は、高濃度ピークのドーピング濃度よりも低濃度のドーピング濃度を有し、高濃度ピークよりも半導体基板の上面側に設けられた低濃度ピークを更に有してよい。
高濃度ピークは、複数のピークのうち半導体基板の裏面側から第１ピークの次に設けられた第２ピークであってよい。
第２ピークは、複数のピークのうち最も高濃度のピークであってよい。
第２ピークは、半導体基板の裏面から１μｍ以上、１２μｍ以下の位置に設けられてよい。
第１ピークと第２ピークの間のドーピング濃度の谷のドーピング濃度が、半導体基板の基板濃度の１０倍以上であってよい。
第１ピークのドーピング濃度Ｎ１と第２ピークのドーピング濃度Ｎ２のドーピング濃度比率Ｎ２／Ｎ１が、１より大きく、且つ、１００以下であってよい。
第１ピークは、複数のピークのうち第２ピークの次に高濃度のピークであってよい。
半導体基板は、複数のピークのピーク同士の間に複数の谷を有し、複数の谷のドーピング濃度が裏面側から上面側に向けて順次下がるドーピング濃度分布を有してよい。
第１ピークと第２ピークの間のドーピング濃度の谷のドーピング濃度ＮＶ１２と、第１ピークのドーピング濃度Ｎ１との比（Ｎ１／ＮＶ１２）が、第２ピークのドーピング濃度Ｎ２と第１ピークのドーピング濃度Ｎ１との比（Ｎ２／Ｎ１）よりも高くてよい。
トランジスタ部およびダイオード部を有してよい。ダイオード部は、第１ピークよりも半導体基板の裏面側に第１導電型と異なる第２導電型のフローティング層を有してよい。
半導体装置は、トランジスタ部の裏面に第２導電型のコレクタ領域を有してよい。また、コレクタ領域から第２ピークまでの積分濃度が、半導体基板の臨界積分濃度の半分より高くてよい。
バッファ領域は、複数のピークのうち半導体基板の裏面側から第２ピークの次に設けられた第３ピークを更に備えてよい。第３ピークのドーピング濃度Ｎ３は、第１ピークと第２ピークの間のドーピング濃度の谷のドーピング濃度ＮＶ１２よりも小さくてよい。
第２ピークと第１ピークとの深さ方向の距離Ｘ２−Ｘ１は、第１ピークの半導体基板の裏面からの深さＸ１よりも小さくてよい。
第１ピークおよびコレクタ領域の境界位置の、半導体基板の裏面からの深さＸ０は、第１ピークと、第１ピークおよびコレクタ領域の境界位置との深さ方向の距離Ｘ １ −Ｘ０よりも小さくてよい。
第１ピークおよびコレクタ領域の境界位置の、半導体基板の裏面からの深さＸ０は、第１ピークと、第１ピークおよびコレクタ領域の境界位置との深さ方向の距離Ｘ １ −Ｘ０よりも大きくてよい。
第１ピークとフローティング層の境界位置の半導体基板の裏面からの距離Ｘｂが、第１ピークと、第１ピークおよびフローティング層の境界位置との距離Ｘ１−Ｘｂよりも小さくてよい。
本発明の第２の態様においては、第１導電型の半導体基板と、半導体基板に設けられた第１導電型のドリフト層と、ドリフト層に設けられ、第１導電型であるドーピング濃度の複数のピークを有するバッファ領域とを備え半導体装置を提供する。複数のピークは、ｎ個のドーピング濃度分布のピークＰｎ（ｎは２以上の整数）を有してよい。ピークＰｎのうち、半導体基板の裏面側からｉ番目のピークＰｉのドーピング濃度をドーピング濃度ＮＰｉとし、ｉ番目のピークＰｉよりも半導体基板の裏面側の谷Ｂｉのドーピング濃度をそれぞれドーピング濃度ＮＢｉとした場合、ＮＰｉ／ＮＢｉ＋１≦１０となるピークと谷のペアを有してよい。
複数のピークは、ＮＰｉ／ＮＢｉ＋１≦１０となるピークと谷の複数のペアを有してよい。
谷のドーピング濃度ＮＢｉの全てを結ぶ包絡線は、谷Ｂ１から谷Ｂｎ＋１に向かって、指数関数的、若しくは、指数関数よりも緩やかに減衰してよい。
谷のドーピング濃度ＮＢｉの全てを結ぶ包絡線は、ドーピング濃度が小さい側に凸状に減衰してよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例に係る半導体装置１００の概要を示す断面図である。 実施例に係る半導体装置１００の概要を示す断面図である。 実施例に係る半導体基板１０のドーピング濃度分布の一例を示す。 比較例１に係る半導体基板のドーピング濃度分布の一例を示す。 実施例に係る半導体基板１０のより詳細なドーピング濃度分布の一例を示す。 実施例に係る半導体基板１０のより詳細なドーピング濃度分布の一例を示す。 実施例に係る半導体基板１０のより詳細なドーピング濃度分布の一例を示す。 フローティング層６６を有する半導体装置１００の構成の一例を示す。 フローティング層６６を有する半導体基板１０のドーピング濃度分布の一例を示す。 フローティング層６６を有する半導体基板１０のドーピング濃度分布の一例を示す。 フローティング層６６を有する半導体基板１０のドーピング濃度分布の一例を示す。 フローティング層６６を有する半導体基板１０のドーピング濃度分布の一例を示す。 実施例に係る半導体基板１０のより詳細なドーピング濃度分布の一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
本明細書では、ＮまたはＰを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮやＰに付す＋および−は、それぞれ、それが付されていない層や領域よりも高ドーピング濃度および低ドーピング濃度であることを意味する。
図１Ａは、実施例に係る半導体装置１００の概要を示す断面図である。半導体装置１００は、半導体基板１０の上面および裏面に電極が形成され、半導体基板１０の厚み方向に電流が流れる縦型の半導体装置である。本例では、半導体装置１００の一例として、フリーホイールダイオード（ＦＷＤ）を示す。半導体装置１００は、半導体基板１０、上面側電極１０２および裏面側電極１０４を備える。
上面側電極１０２は、半導体基板１０の上面側に設けられる。本例の上面側電極１０２はプレーナ形状を有するが、他の例における上面側電極１０２はトレンチ形状を有してもよい。半導体装置１００がＦＷＤの場合、上面側電極１０２はアノード電極である。
裏面側電極１０４は、半導体基板１０の裏面側に設けられる。半導体装置がＦＷＤの場合、裏面側電極１０４はカソード電極である。
半導体基板１０は、シリコンまたは化合物半導体等の半導体材料で形成される。半導体基板１０には所定の濃度の不純物がドープされる。半導体基板１０は、第１導電型を有する。例えば、半導体基板１０は、Ｎ−型である。本例においては、第１導電型をＮ型として、第２導電型をＰ型として説明する。ただし、第１導電型をＰ型として、第２導電型をＮ型としてもよい。半導体基板１０は、上面側領域１２、ドリフト領域１４、バッファ領域２０およびカソード領域２１を有する。バッファ領域２０は、空乏層の伸長を抑制するフィールドストップ層として機能して良い。
ドリフト領域１４は、第１導電型を有する。即ち、本例のドリフト領域１４は、半導体基板１０と同一の導電型を有する。本例のドリフト領域１４はＮ−型である。
上面側領域１２は、半導体基板１０の上面側に配置され、ドリフト領域１４とは異なる導電型の不純物がドープされる。本例において上面側領域１２はＰ型である。半導体装置１００がＦＷＤの場合、上面側領域１２はアノード領域として機能する。
カソード領域２１は、半導体基板１０の裏面側に設けられる。カソード領域２１は、第１導電型を有する。本例のカソード領域２１はＮ＋型である。カソード領域２１は、バッファ領域２０と裏面側電極１０４との間に配置される裏面側領域の一例である。
バッファ領域２０は、半導体基板１０の裏面側に配置される。バッファ領域２０は、ドリフト領域１４と同一の導電型を有し、且つ、ドリフト領域１４よりも高濃度に不純物がドープされる。本例においてバッファ領域２０はＮ＋型である。バッファ領域２０は、複数のピーク４０を有する。本例のバッファ領域２０は、ドーピング濃度の６つのピーク４０−１，４０−２，４０−３，４０−４、４０−５、４０−６を有する。但し、バッファ領域２０が有するピーク４０の個数はこれに限られない。複数のピーク４０は、異なる加速エネルギーで半導体基板１０の裏面側から不純物を注入することにより形成されてよい。また、単位面積当たりの注入量を変えてプロトンを注入することによりプロトンの位置に応じてドーピング濃度を調整できる。ここでドーピング濃度とは、Ｎ型またはＰ型ドーパントとして、電気的に活性化されたドーピング濃度を意味する。
また、バッファ領域２０は、上面側領域１２およびドリフト領域１４の界面から延びる空乏層が、半導体基板１０の裏面側領域まで到達することを抑制する。バッファ領域２０は、半導体基板１０の裏面側からプロトンを注入し、熱処理することにより形成される。ピーク４０は、半導体基板１０の裏面側から、プロトン等の水素イオンといった質量の小さい不純物をドープすることで形成する。プロトン等の軽い不純物を用いることで、ピーク４０の位置を精度よく制御できる。当該不純物は、リンおよびセレンよりも質量の軽い物質であることが好ましい。例えば、プロトンが注入された領域では、注入された水素と、半導体基板１０の空孔等による複合欠陥がドナーとなる水素誘起ドナーにより、高濃度のＮ＋層が形成される。
図１Ｂは、実施例に係る半導体装置１００の概要を示す断面図である。本例の半導体装置１００は、トランジスタ部５０およびダイオード部７０を有する。
トランジスタ部５０およびダイオード部７０は隣接して設けられている。本例のトランジスタ部５０は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を有する。図１Ａで示した構成と同一の構成は、特段明示しない限り同一の符号で示す。なお、半導体装置１００がＩＧＢＴの場合、上面側電極１０２はエミッタ電極であり、裏面側電極１０４はコレクタ電極である。
なお、本例では、ダイオード部７０も備えた逆導通ＩＧＢＴ（Ｒｅｖｅｒｓｅ−ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）の例を記載しているが、ダイオード部７０を備えないＩＧＢＴであっても構わない。以下に述べる実施の例は、ダイオード部７０を備えないＩＧＢＴであっても同様の効果を奏する。
本例の半導体基板１０は、ベース領域として機能するＰ型の上面側領域１２、Ｎ−型のドリフト領域１４、バッファ領域２０、コレクタ領域５２およびカソード領域６４を有する。本例の半導体基板１０は、上面側に、ゲートトレンチ５４、エミッタトレンチ５６およびＮ＋型のエミッタ領域５８を有する。ゲートトレンチ５４またはエミッタトレンチ５６の長手方向では、エミッタ領域５８と、図示しないＰ＋型のコンタクト領域が交互に設けられている。コンタクト領域は上面側領域１２よりも高いドーピング濃度を有する。
トランジスタ部５０には、半導体基板１０の上面からドリフト領域１４まで達する複数のゲートトレンチ５４と、複数のエミッタトレンチ５６とが設けられる。ゲートトレンチ５４の内部には、ゲート電圧が印加されるゲート電極Ｇが配置されている。エミッタトレンチ５６の内部には、エミッタ電極として機能する上面側電極１０２と電気的に接続されるエミッタ電極Ｅが配置されている。トランジスタ部５０に対応する裏面側には、Ｐ＋型のコレクタ領域５２が設けられている。
コレクタ領域５２は、バッファ領域２０と裏面側電極１０４との間の裏面側領域である。コレクタ領域５２は、半導体基板１０と異なる導電型を有する。本例のコレクタ領域５２は、Ｐ＋型の導電型を有する。
絶縁膜６８は、半導体基板１０上に配置される。本例の絶縁膜６８は、ゲート電極Ｇおよびエミッタ電極Ｅと、上面側電極１０２との間に配置されている。また、絶縁膜６８の一部の領域には、エミッタ電極Ｅと上面側電極１０２とを接続する貫通孔が形成される。
ダイオード部７０には、半導体基板１０の上面側から、ベース領域として機能するＰ型の上面側領域１２、Ｎ−型のドリフト領域１４、バッファ領域２０、および、Ｎ＋型のカソード領域６４が設けられる。ダイオード部７０には、半導体基板１０の上面からドリフト領域１４まで達する複数のエミッタトレンチ５６が設けられる。なお、裏面側電極１０４は、半導体基板１０の裏面において、コレクタ領域５２およびカソード領域６４と接触している。
図２は、実施例の図１Ａ又は図１Ｂに係る半導体基板１０のドーピング濃度分布のうち、バッファ領域２０のドーピング濃度分布の一例を示す。横軸は半導体基板１０の裏面からの深さを示し、縦軸はドーピング濃度を示す。ここで、裏面最表層のカソード領域６４については図示を省略している。
本例のドーピング濃度分布は、ドーピング濃度が局所的に増加から減少へ転ずる極大となるピークを６つ含む（ピーク４０−１〜４０−６）。６つのピーク４０−１〜４０−６は、半導体基板１０の裏面側からこの順に設けられている。ピーク４０−１は、第１のピークの一例である。ピーク４０−２は、第２のピークの一例である。
ピーク４０−１は、予め定められたドーピング濃度を有し、複数のピーク４０のうち半導体基板１０の最も裏面側に設けられている。本例のピーク４０−１は、ピーク４０−２よりも低濃度である。
ピーク４０−２は、ピーク４０−１のドーピング濃度よりも高濃度のドーピング濃度を有する。ピーク４０−２は、ピーク４０−１よりも半導体基板１０の上面側に設けられている。ピーク４０−２は、高濃度ピークＰＨの一例である。ピーク４０−２は、複数のピーク４０のうち最も高濃度であってよい。
高濃度ピークＰＨは、複数のピーク４０のうち最も高濃度のピークを指す。高濃度ピークＰＨは、複数のピーク４０のうちピーク４０−１よりも半導体基板１０の上面側に設けられている。本例の高濃度ピークＰＨは、複数のピーク４０のうち半導体基板１０の裏面側から、ピーク４０−１の次に設けられている。即ち、本例では、第２のピークが高濃度ピークＰＨとなる。
ピーク４０−３〜ピーク４０−６は、ピーク４０−２よりも上面側に設けられる。ピーク４０−３〜ピーク４０−６は、高濃度ピークＰＨのドーピング濃度よりも低濃度のドーピング濃度を有する。ピーク４０−３およびピーク４０−４は、高濃度ピークＰＨよりも半導体基板１０の上面側に設けられている。ピーク４０−３〜ピーク４０−６は、低濃度ピークの一例である。
つまり、本例の半導体基板１０では、ピーク４０−２のドーピング濃度が、ピーク４０−１およびピーク４０−３〜ピーク４０−６のドーピング濃度よりも高濃度である。よって、半導体基板１０は、上に凸のドーピング濃度分布を有する。本例では、ピーク４０−２のドーピング濃度が高濃度ピークＰＨである場合について説明したが、上に凸のドーピング濃度分布を有するものであれば、ピーク４０−２よりも上面側のピーク４０が高濃度ピークＰＨであってもよい。なお、本例では、ピーク４０−６のドーピング濃度がピーク４０−５のドーピング濃度よりも大きい。
本例では、ピーク４０−１は、高濃度ピークＰＨであるピーク４０−２の次に高濃度である。即ち、ピーク４０−１は、ピーク４０−３〜ピーク４０−６よりもドーピング濃度が大きい。これにより、ピーク４０−１において、半導体基板１０の上面側から延びる空乏層を確実に止めることができる。これにより、半導体装置１００の耐圧が向上する。
ここで、製造上の観点から、複数のピーク４０が上に凸のドーピング濃度分布を有することが好ましい場合がある。例えば、ピーク４０を形成する工程では、半導体基板１０の裏面側の浅い領域にイオンを注入する場合、深い領域にイオンを注入する場合と比較して注入時の加速エネルギーを低くする。注入時の加速エネルギーが低い場合、一定時間に注入できるイオン量が少なくなる。そのため、半導体基板１０の裏面の浅い領域に高濃度のピーク４０を形成する工程の処理時間が長くなり、半導体装置１００の製造効率が低下する場合がある。本例の半導体装置１００は、一番浅いピーク４０−１をピーク４０−２よりも低濃度としているので、ピーク４０を形成するための処理時間を短縮できる。よって、半導体装置１００の生産効率が向上する。
また、デバイス特性を最適化する観点からも、複数のピーク４０が上に凸のドーピング濃度分布を有することが好ましい場合がある。例えば、半導体基板１０の裏面に近い領域に高濃度のピーク４０を形成すると、半導体基板１０の裏面からのホール注入量に影響を与える場合がある。本例の半導体装置１００は、半導体基板１０の裏面に近いピーク４０−１のドーピング濃度を抑制しているので、プロセス工程でばらつきが生じた場合であっても、デバイス特性に与える影響が小さい。一方、半導体基板１０の裏面から深い領域のドーピング濃度を高めることにより、半導体基板１０の上面側から延びる空乏層を抑えるフィールドストップ層としての機能を保持できる。これにより、半導体装置１００は、漏れ電流を抑制できる。
水素イオンを照射する加速エネルギーは、照射する水素イオンが半導体基板を透過しない（又は突き抜けない）値であってよい。従来は、水素イオンを加速する加速器と半導体基板との間にエネルギー吸収体を設置し、照射する水素イオンが半導体基板を突き抜けるほどの高い加速エネルギー（例えば、１０ＭｅＶ以上）で照射していた。この場合、半導体基板内で水素イオンが停止する位置（即ち、水素イオンの深さ）は、エネルギー吸収体の厚さ等で水素イオンのエネルギーを吸収させることで調整する。このような高い加速エネルギーによる水素イオン照射では、半導体基板へ与えるダメージが大きすぎる他、水素イオンの半値全幅も数１０μｍかそれ以上となり、半導体基板厚に対する格子欠陥の分布幅も広くなる。これに対して、エネルギー吸収体を用いなくとも半導体基板の内部で水素イオンが停止する程度の加速エネルギーで水素イオンを照射すれば、過剰なダメージ（即ち、ディスオーダー）を与えずに水素誘起ドナーが形成できる。
エネルギー吸収体を用いずに半導体基板に水素イオンを照射する加速エネルギーは、次のようにしてよい。半導体基板がシリコンの場合、水素イオンの半導体基板における飛程Ｒｐ（即ち、水素イオンの濃度がピークとなる位置）と、水素イオンの加速エネルギーＥについて、水素イオンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）をｘ、水素イオンの加速エネルギーＥの対数ｌｏｇ（Ｅ）をｙとすると、下記（１）式の関係を満たしてよい。
ｙ＝−０．００４７ｘ４＋０．０５２８ｘ３−０．２２１１ｘ２＋０．９９２３ｘ＋５．０４７４ ・・・（１）
なお、上記のフィッティング式を用いて所望の水素イオンの平均飛程Ｒｐから水素イオン照射の加速エネルギーＥを算出（算出値Ｅとする）してよい。加速エネルギーの算出値Ｅで水素イオンをシリコン基板に注入した場合における、実際の加速エネルギーＥ'と実際に二次イオン質量分析法（ＳＩＭＳ）等によって得られた平均飛程Ｒｐ'（水素イオンピーク位置）との関係は、以下のように考えればよい。加速エネルギーの算出値Ｅに対して、実際の加速エネルギーＥ'がＥ±１０％程度の範囲にあれば、実際の平均飛程Ｒｐ'も所望の平均飛程Ｒｐに対して±１０％程度の範囲に収まり、測定誤差の範囲内となる。そのため、実際の平均飛程Ｒｐ'の所望の平均飛程Ｒｐからのバラつきが、ＩＧＢＴやダイオード等の電気的特性へ与える影響は、無視できる程度に十分小さい。したがって、実際の加速エネルギーＥ'が算出値Ｅ±５％の範囲にあれば、実際の平均飛程Ｒｐ'は実質的に設定どおりの平均飛程Ｒｐであると判断することができる。あるいは、実際の加速エネルギーＥ'に対して、値Ｅ'を得るために上記（１）式に当てはめて算出した平均飛程Ｒｐの値に対して、実際の平均飛程Ｒｐ'が±１０％以内に収まれば、問題ない。
実際の加速器では、加速エネルギーＥと平均飛程Ｒｐはいずれも上記の範囲（±１０％）に収まり得るので、実際の加速エネルギーＥ'と実際の平均飛程Ｒｐ'とは、所望の平均飛程Ｒｐと算出値Ｅで表される上述のフィッティング式に従っていると考えて、全く差支えない。さらに、ばらつきや誤差の範囲が、平均飛程Ｒｐに対して上述の±１０％以下であればよく、好適には±５％に収まれば、申し分なく上記（１）式に従っていると考えられる。上記（１）式を用いることにより、所望の水素イオンの飛程Ｒｐを得るのに必要な水素イオンの加速エネルギーＥを算出できる。
また、エネルギー吸収体を用いずに水素イオンが半導体基板に留まる程度の加速エネルギーで水素イオンを注入した場合、注入方向の水素の半値全幅ΔＲｐは、水素イオンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）をｘ、半値全幅ΔＲｐの対数ｌｏｇ（ΔＲｐ）をｙとすると、下記（２）式を満たしてよい。
ｙ＝−０．００１３５ｘ６＋０．０１７６１ｘ５−０．０７５２９ｘ４＋０．０８２２８ｘ３＋０．２１８８０ｘ２＋０．４１０６１ｘ−０．９８１５２ ・・・（２）
さらに、水素イオンを注入後に３００℃〜４５０℃程度の熱処理をすると、注入された水素は半導体基板内を拡散する。そのため、バッファ領域２０のそれぞれのピーク４０は、式（２）を満たす半値全幅ΔＲｐを、さらに５〜２０倍（好ましくは７〜１０倍）大きくした値ΔＲｐ'の半値全幅を備えるドーピング濃度分布を有してよい。すなわち、広がり抵抗測定法（Ｓｐｒｅａｄ Ｒｅｓｉｓｔａｎｃｅ Ｐｒｏｆｉｌｉｎｇ）や容量−電圧法（Ｃ−Ｖ法）などで測定したバッファ領域２０のドーピング濃度がΔＲｐ'を満たせば、注入された水素イオンは、照射するイオンが半導体基板を透過しない（又は突き抜けない）値の加速エネルギーで注入されたと見做すことができる。
あるいはまた、より簡単には、各ピーク４０の裏面からの深さＤに対して、各ピーク４０のドーピング濃度の前後の半値全幅ΔＤが、Ｄの２０％以下、好ましくは１０％以下であれば、注入された水素イオンは、照射する水素イオンが半導体基板を透過しない（又は突き抜けない）値の加速エネルギーで注入されたと見做してよい。
以上の通り、本例の半導体装置１００は、半導体基板１０の最も裏面側のピーク４０−１よりも高濃度である高濃度ピークＰＨを半導体基板１０の上面側に有する。これにより、半導体装置１００は、生産効率を向上し、且つ、デバイス特性を最適化できる。例えば、本例の半導体装置１００は、オン抵抗Ｖｏｎやターンオフ時のテール電流等を最適化できる。
図３は、比較例１に係る半導体基板のドーピング濃度分布の一例を示す。横軸は半導体基板の裏面からの深さを示し、縦軸はドーピング濃度を示す。
本例のドーピング濃度分布は、６つのピーク５４０−１〜５４０−６を含む。６つのピーク５４０−１〜５４０−６は、半導体基板１０の裏面側からこの順に設けられている。本例の半導体装置は、ピーク５４０が半導体基板の裏面側から順々に下がるドーピング濃度分布を有する。ピーク５４０−１は、ピーク５４０−２のドーピング濃度よりも高濃度のドーピング濃度を有する。そして、ピーク５４０−１が高濃度ピークＰＨとなる。
ここで、半導体基板の裏面の浅い部分にプロトンをイオン注入する場合、加速エネルギーを低く抑える必要がある。この場合、一定時間にイオン注入できるイオンの量が少なくなるので、半導体基板の裏面側の浅い部分のドーピング濃度が多いドーピング濃度分布は、生産効率が悪化する場合がある。
また、半導体基板の裏面からのホール注入量は、半導体装置の特性を最適化するために設定される。さらに、半導体基板の最裏面にある裏面ボロンに位置が近い浅い箇所のプロトンは、裏面からのホール注入量に大きく影響を与える。そのため、プロトンのドーズ量を適切に制御する必要がある。半導体装置の特性を最適化するために最裏面のプロトンドーズ量を減らした場合、ピーク濃度が順々に下がっていくドーピング濃度分布では、プロトン層全体のトータルドーズ量が小さくなるので、空乏層を止めるバッファ領域としての機能を満たさない場合がある。また、プロトンのトータルドーズ量が少ない場合、イオン注入で発生した結晶欠陥部のシリコン原子の未結合手を水素で終端できず、漏れ電流が大きくなる場合がある。
図４Ａは、実施例に係る半導体基板１０のより詳細なドーピング濃度分布の一例を示す。本例のドーピング濃度分布は、トランジスタ部５０における半導体基板１０の深さ方向のドーピング濃度分布を示す。そのため、半導体基板１０の裏面側にコレクタ領域５２のドーピング濃度ＣＮが示されている。
本例のドーピング濃度分布は、７つのピーク４０−１〜４０−７を含む。７つのピーク４０−１〜４０−７は、半導体基板１０の裏面側からこの順に設けられている。基板濃度Ｎ０は、半導体基板１０のドーピング濃度を指す。ピーク４０−２のドーピング濃度Ｎ２は、ピーク４０−１のドーピング濃度Ｎ１よりも高濃度である。また、ピーク４０−３〜ピーク４０−６は、半導体基板１０の裏面側から上面側に向けて順次下がるドーピング濃度分布を有する。但し、本例のピーク４０−７のドーピング濃度Ｎ７は、ピーク４０−６のドーピング濃度Ｎ６よりも高濃度である。
ピーク４０−１は、半導体基板１０の裏面からＸ１の深さに設けられる。ピーク４０−２は、半導体基板１０の裏面からＸ２の深さに設けられる。即ち、Ｘ１＜Ｘ２が成り立つ。複数のピーク４０の深さは、半導体装置１００の構造等に応じて適宜変更されてよい。一例において、ピーク４０−２の深さＸ２は、１μｍ以上、１２μｍ以下である。また、ピーク４０−２の深さＸ２は、２μｍ以上、５μｍ以下であってもよい。
ピーク４０−２とピーク４０−１との深さ方向の距離Ｘ２−Ｘ１は、ピーク４０−１の半導体基板１０の裏面からの深さＸ１よりも小さくてよい。この場合、Ｘ２−Ｘ１＜Ｘ１が成り立つ。これにより、空乏層の伸びるスピードを変化させずらくなり、振動を抑制することができる。
また、ピーク４０−１およびコレクタ領域５２の境界位置の、半導体基板１０の裏面からの深さＸ０は、ピーク４０−１と、ピーク４０−１およびコレクタ領域５２の境界位置との深さ方向の距離Ｘ １ −Ｘ０よりも小さくてよい。この場合、Ｘ０＜Ｘ１−Ｘ０が成り立つ。これにより、オン電圧Ｖｏｎのばらつきを低減することができる。
半導体基板１０は、複数のピーク４０のピーク同士の間にドーピング濃度分布の谷のドーピング濃度Ｎｖを有する。本明細書において、ドーピング濃度分布の谷とは、ドーピング濃度分布が極小値を示す部分を指す。本例の半導体基板１０は、複数の谷を有する。例えば、ドーピング濃度Ｎｖ１２は、ピーク４０−１とピーク４０−２との間のドーピング濃度の谷のドーピング濃度を指す。また、ドーピング濃度Ｎｖ２３は、ピーク４０−２とピーク４０−３との間のドーピング濃度の谷のドーピング濃度を指す。本例のドーピング濃度Ｎｖ１２は、半導体基板１０の基板濃度Ｎ０よりも大きい。一例において、ドーピング濃度Ｎｖ１２は、半導体基板１０の基板濃度Ｎ０の１０倍以上である。これにより、空乏層の広がりが抑制される。また、ドーピング濃度Ｎｖ１２は、ピーク４０−３のドーピング濃度Ｎ３よりも小さくてよい。
濃度比率Ｎ２／Ｎ１は、ピーク４０−１とピーク４０−２のドーピング濃度の濃度比率を指す。一例において、濃度比率Ｎ２／Ｎ１が、１より大きく、且つ、１００以下である。また、濃度比率Ｎ２／Ｎ１の上限は、１０以下であっても、５以下であってもよい。例えば、濃度比率Ｎ２／Ｎ１の下限が低すぎると欠陥が残りすぎる場合がある。一方、濃度比率Ｎ２／Ｎ１が高すぎると、濃度がばらついたときにコレクタ領域５２を形成する不純物との関係でオン電圧Ｖｏｎが変動する場合がある。
複数の谷のドーピング濃度ＮＶは、半導体基板１０の裏面側から上面側に向けて順次下がっていく。即ち、７つのピーク４０−１〜４０−７のそれぞれの間の６つの谷のドーピング濃度ＮＶ１２〜ＮＶ６７について、ＮＶ１２＞ＮＶ２３、ＮＶ２３＞ＮＶ３４、ＮＶ３４＞ＮＶ４５、ＮＶ４５＞ＮＶ５６、およびＮＶ５６＞ＮＶ６７を満たす。なお、図４Ａでは、簡略化のためＮＶ３４、ＮＶ４５、ＮＶ５６、ＮＶ６７を省略している。
ここで、Ｎ１／ＮＶ１２は、Ｎ２／Ｎ１より小さくてよい。これにより、空乏層がＸ２をこえる場合に、Ｘ１とＸ２の間で空乏層を抑えることができる。また、Ｎ１／ＮＶ１２は、Ｎ２／Ｎ１以上であってよい。若しくは、Ｎ１／ＮＶ１２は、Ｎ２／Ｎ１よりも高くてよい。これにより、コレクタ領域５２からの正孔の注入を容易にし、オン電圧Ｖｏｎの変動を抑えることができる。
ここで、半導体基板１０の裏面のコレクタ領域５２の上面側の端の位置から、ピーク４０−２までの積分濃度ｎｐが、半導体基板１０の臨界積分濃度ｎｃの半分より高い。また、積分濃度ｎｐは、臨界積分濃度ｎｃより高くてもよい。例えば、臨界積分濃度ｎｃは、ポアソンの式から次式で示される。
ｎｃ＝εｓ・Ｅｃ／ｑ
ここで、εｓは半導体の誘電率であり、ｑは電荷素量であり、Ｅｃは半導体の絶縁破壊電界強度である。例えばシリコンの場合、Ｅｃが１．８Ｅ５〜２．５Ｅ５（Ｖ／ｃｍ）であるので、ｎｃは１．２Ｅ１２〜１．６Ｅ１２（／ｃｍ２）である。
以上の通り、本例の半導体装置１００は、高濃度ピークＰＨよりも半導体基板１０の裏面側にピーク４０−１を設けることにより、半導体基板１０の裏面側の欠陥を終端できる。一方、高濃度ピークＰＨの裏面側にピーク４０−１を設けない場合、欠陥の多い領域が残る場合がある。例えば、ピーク４０−１およびピーク４０−２のドーピング濃度は、１Ｅ１５ｃｍ−３以上、１Ｅ１６ｃｍ−３以下であることが好ましい。なお、Ｅは１０のべき乗を意味し、例えば１Ｅ１５ｃｍ−３は１×１０１５ｃｍ−３を意味する。
図４Ｂは、実施例に係る半導体基板１０のより詳細なドーピング濃度分布の一例を示す。本例のドーピング濃度分布では、ピーク４０−３のドーピング濃度Ｎ３が、ピーク４０−１とピーク４０−２との間のドーピング濃度の谷のドーピング濃度ＮＶ１２よりも小さい点で図４Ａに係るドーピング濃度分布と異なる。即ち、Ｎ３＜ＮＶ１２が成り立つ。これにより、ピーク４０−１およびピーク４０−２のベースのドーピング濃度が高くなり、ピーク４０−１およびピーク４０−２において、半導体基板１０の上面側から延びる空乏層を止めやすくなる。
図４Ｃは、実施例に係る半導体基板１０のより詳細なドーピング濃度分布の一例を示す。本例のドーピング濃度分布では、ピーク４０−１およびコレクタ領域５２の境界位置の半導体基板１０の裏面からの距離Ｘ０が、ピーク４０−１と、ピーク４０−１およびコレクタ領域５２の境界位置との深さ方向の距離Ｘ１−Ｘ０よりも大きい点で図４Ａに係るドーピング濃度分布と異なる。即ち、Ｘ０＞Ｘ１−Ｘ０が成り立つ。このように、コレクタ領域５２が形成される領域を深くすることにより、ホールの注入を抑制することができる。
図５は、フローティング層６６を有する半導体装置１００の構成の一例を示す。本例の半導体装置１００は、ダイオード部７０にフローティング層６６を有する点で図１Ｂの半導体装置１００と異なる。
フローティング層６６は、ダイオード部７０のカソード領域６４側に設けられている。本例のフローティング層６６は、ピーク４０−１よりも半導体基板１０の裏面側に設けられる。ここで、フローティング層６６の位置は、フローティング層６６のドーピング濃度が最大となるピークＦＰを基準として判断されてよい。フローティング層６６は、複数のピーク４０と異なる導電型を有する。本例のフローティング層６６の導電型は、Ｐ＋型である。フローティング層６６は、複数のピーク４０と重ならないように設けられている。このように、フローティング層６６とバッファ領域２０のピークをずらすことにより、フローティング層６６に対するバッファ領域２０の影響が小さくなる。これにより、プロセスの影響でドーピング濃度分布にばらつきが生じた場合も、デバイス特性への影響が小さい。
図６Ａは、フローティング層６６を有する半導体基板１０のドーピング濃度分布の一例を示す。本例のドーピング濃度分布は、ダイオード部７０における半導体基板１０の深さ方向のドーピング濃度分布を示す。そのため、半導体基板１０の裏面側にコレクタ領域５２のドーピング濃度ＣＮおよびフローティング層６６のドーピング濃度ＦＰが示されている。
フローティング層６６のドーピング濃度は、ピーク４０−１のドーピング濃度よりも高濃度であることが好ましい。フローティング層６６のドーピング濃度を高濃度とすることにより、複数のピーク４０による半導体装置１００のオン電圧Ｖｏｎへの影響を低減できる。そして、フローティング層６６のドーピング濃度は、高濃度ピークＰＨよりも高濃度であってよい。これにより、複数のピーク４０による半導体装置１００のデバイス特性への影響がさらに小さくなる。さらにまた、フローティング層６６のドーピング濃度は、ピーク４０−２のドーピング濃度よりも高濃度であってよい。
また、半導体基板１０の裏面側には、ライフタイム制御用のヘリウムが注入されてよい。この場合、裏面側のヘリウムは、ドーピング濃度分布のピーク位置を避けて注入されることが好ましい。一例において、裏面ヘリウムは、フローティング層６６とピーク４０−１との間に注入される。また、裏面ヘリウムは、ピーク４０−１とピーク４０−２との間に注入されてもよい。さらに、裏面ヘリウムは、高濃度ピークＰＨよりも半導体基板１０の上面側に注入されてよい。これにより、ヘリウムを注入することによる半導体装置１００のデバイス特性への影響が小さくなる。
図６Ｂは、フローティング層６６を有する半導体基板１０のドーピング濃度分布の一例を示す。本例のドーピング濃度分布では、ピーク４０−３のドーピング濃度Ｎ３が、ピーク４０−１とピーク４０−２との間のドーピング濃度の谷のドーピング濃度ＮＶ１２よりも小さい点で図６Ａに係るドーピング濃度分布と異なる。即ち、Ｎ３＜ＮＶ１２が成り立つ。これにより、ピーク４０−１およびピーク４０−２のベースのドーピング濃度が高くなり、ピーク４０−１およびピーク４０−２において、半導体基板１０の上面側から延びる空乏層を止めやすくなる。
図６Ｃは、フローティング層６６を有する半導体基板１０のドーピング濃度分布の一例を示す。本例のドーピング濃度分布では、ピーク４０−１およびコレクタ領域５２の境界位置の半導体基板１０の裏面からの距離Ｘ０が、ピーク４０−１と、ピーク４０−１およびコレクタ領域５２の境界位置との距離Ｘ１−Ｘ０よりも大きい点で図６Ａに係るドーピング濃度分布と異なる。即ち、Ｘ０＞Ｘ１−Ｘ０が成り立つ。このように、コレクタ領域５２が形成される領域を深くすることにより、ホールの注入を抑制することができる。
図６Ｄは、フローティング層６６を有する半導体基板１０のドーピング濃度分布の一例を示す。本例のドーピング濃度分布では、ピーク４０−１とフローティング層６６との境界位置の半導体基板１０の裏面からの距離Ｘｂが、ピーク４０−１と、ピーク４０−１およびフローティング層６６との境界位置との距離Ｘ１−Ｘｂよりも小さい点で図６Ａに係るドーピング濃度分布と異なる。即ち、Ｘｂ＜Ｘ１−Ｘｂが成り立つ。これにより、ピーク４０−１において、半導体基板１０の上面側から延びる空乏層を止めやすくなる。
図７は、実施例に係る半導体基板１０のより詳細なドーピング濃度分布の一例を示す。本例のドーピング濃度分布は、トランジスタ部５０における半導体基板１０の深さ方向のドーピング濃度分布を示す。そのため、半導体基板１０の裏面側にコレクタ領域５２のドーピング濃度が示されている。
本例のバッファ領域２０は、ドーピング濃度分布において、ｎ個のピークＰ１〜Ｐｎ（ｎは２以上の整数）を有する。ｎ個のピークＰ１〜Ｐｎのうち、半導体基板１０の裏面側からｉ番目のピークＰｉのドーピング濃度をドーピング濃度ＮＰｉとする。本例ではｎ＝７の場合について示しているが、これに限られない。なお、ｉは、１以上の整数である。
また、バッファ領域２０は、ドーピング濃度分布において、ｎ＋１個の谷Ｂ１〜Ｂｎ＋１を有する。谷Ｂ１〜Ｂｎは、ｎ個のピークＰ１〜Ｐｎよりも半導体基板１０の裏面側に設けられている。また、Ｂｎ＋１は、ｎ番目のピークＰｎよりも半導体基板１０の上面側に設けられている。ｎ＋１個の谷Ｂ１〜Ｂｎ＋１のうち、半導体基板１０の裏面側からｉ番目の谷Ｂ ｉ のドーピング濃度をドーピング濃度ＮＢｉとする。ｎ＋１番目の谷Ｂｎ＋１のドーピング濃度ＮＢｎ＋１は、ドリフト領域１４のドーピング濃度と同一であってよい。
ここで、本例のバッファ領域２０は、ＮＰｉ／ＮＢｉ＋１≦１０となるピークと谷のペアを有する。即ち、ｉ番目のピークＰｉのドーピング濃度ＮＰｉは、ピークＰｉよりも半導体基板１０の上面側の最初の谷Ｂｉ＋１のドーピング濃度ＮＢｉ＋１の１０倍以下であってよい。このように、ピークＰｉのドーピング濃度ＮＰｉと、ピークＰｉよりも半導体基板１０の上面側の最初の谷Ｂｉ＋１のドーピング濃度ＮＢｉ＋１とのドーピング濃度比を１０倍以下とすることにより、ターンオフや逆回復時の空間電荷領域の広がりを滑らかにすることができる。これにより、半導体装置１００のソフトスイッチングが実現される。
また、バッファ領域２０は、ＮＰｉ／ＮＢｉ＋１≦１０となるピークと谷の複数のペアを有してもよい。例えば、ＮＰｉ／ＮＢｉ＋１≦１０となるピークＰｉと谷Ｂｉ＋１のペアは、４つ以上である。また、ＮＰｉ／ＮＢｉ＋１≦１０となるピークＰｉと谷Ｂｉ＋１のペアは、５つ以上であってもよい。なお、本例では、ＮＰｉ／ＮＢｉ＋１≦１０として説明したが、ＮＰｉ／ＮＢｉ＋１＜１０としてもよい。
谷Ｂ１は、最も半導体基板１０の裏面側の谷である。半導体装置１００がＩＧＢＴの場合、谷Ｂ１とｐ型のコレクタ領域５２との境界は、ｐｎ接合となる。そのため、最も浅い谷Ｂ１のドーピング濃度は、理論的には０になる。そこで、このように異なる導電型の領域に挟まれた境界における谷Ｂ１のドーピング濃度は、ｎ型の領域（本例ではバッファ領域２０の谷Ｂ１）のドナー濃度と、ｐ型の領域（本例ではコレクタ領域５２）のアクセプタ濃度が同じ濃度になる位置におけるドナー濃度（又はアクセプタ濃度）を、谷Ｂ１のドーピング濃度ＮＢ１としてよい。
空間電荷領域における電界強度分布においては、所定の深さ位置における電界強度の低下は、ピークＰｉのドーピング濃度ＮＰｉおよびピークＰｉの配列の仕方に基づいて決定される。一方、半導体基板１０の深さ方向全体における平均的な電界強度の低下は、ピークＰｉのドーピング濃度ＮＰｉに加えて、谷Ｂｉのドーピング濃度ＮＢｉおよび谷Ｂｉの配列の仕方に基づいて決定される。即ち、印加電圧が高いほど、また、コレクタ−エミッタ間電圧（またはカソード−アノード間電圧）が高くなるほど、ピークのドーピング濃度だけでなく、谷のドーピング濃度とその分布や配列の仕方が、空間電荷領域の広がりの抑制度合に寄与する。
そこで、谷Ｂｉのドーピング濃度ＮＢｉの全てを結ぶ包絡線Ｅは、緩やかに減衰することが好ましい。例えば、包絡線Ｅは、谷Ｂ１から谷Ｂｎ＋１に向かって、指数関数的、若しくは、指数関数よりも緩やかに減衰することが好ましい。また、包絡線Ｅは、ガウス関数よりも指数関数に近い分布で減衰してもよい。包絡線Ｅは、縦軸が対数スケール、横軸がリニアスケールの場合に、ドーピング濃度が低い側（グラフの下側）に凸の分布を示してよい。これにより、ターンオフや逆回復時の空間電荷領域の広がりの抑制を、半導体基板１０の裏面（即ち、コレクタ領域５２又はカソード領域６４）に近くなるほど徐々に強くすることができる。よって、半導体装置１００のスイッチング波形が滑らかになり、半導体装置１００のソフトスイッチングが実現される。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・上面側領域、１４・・・ドリフト領域、２０・・・バッファ領域、２１・・・カソード領域、４０・・・ピーク、５０・・・トランジスタ部、５２・・・コレクタ領域、５４・・・ゲートトレンチ、５６・・・エミッタトレンチ、５８・・・エミッタ領域、６４・・・カソード領域、６６・・・フローティング層、６８・・・絶縁膜、７０・・・ダイオード部、１００・・・半導体装置、１０２・・・上面側電極、１０４・・・裏面側電極、５４０・・・ピーク

Claims (16)

  1. 第１導電型の半導体基板と、
    前記半導体基板に設けられた前記第１導電型のドリフト層と、
    前記ドリフト層に設けられ、前記第１導電型であるドーピング濃度の複数のピークを有するバッファ領域と、
    を備え、
    前記バッファ領域は、
    予め定められたドーピング濃度を有し、前記複数のピークのうち前記半導体基板の最も裏面側に設けられた第１ピークと、
    前記第１ピークのドーピング濃度よりも高濃度のドーピング濃度を有し、前記第１ピークよりも前記半導体基板の上面側に設けられた高濃度ピークと、
    前記高濃度ピークのドーピング濃度よりも低濃度のドーピング濃度を有し、前記高濃度ピークよりも前記半導体基板の上面側に設けられた低濃度ピークと
    を有し、
    前記高濃度ピークは、前記複数のピークのうち前記半導体基板の裏面側から前記第１ピークの次に設けられた第２ピークであり、
    前記第１ピークと前記第２ピークの間のドーピング濃度の谷のドーピング濃度ＮＶ１２と、前記第１ピークのドーピング濃度Ｎ１との比（Ｎ１／ＮＶ１２）が、
    前記第２ピークのドーピング濃度Ｎ２と前記第１ピークのドーピング濃度Ｎ１との比（Ｎ２／Ｎ１）よりも高く、
    トランジスタ部およびダイオード部を有し、
    前記ダイオード部は、前記第１ピークよりも前記半導体基板の裏面側に前記第１導電型と異なる第２導電型のフローティング層を有する、
    半導体装置。
  2. 前記第２ピークは、前記複数のピークのうち最も高濃度のピークである
    請求項１に記載の半導体装置。
  3. 前記第２ピークは、前記半導体基板の裏面から１μｍ以上、１２μｍ以下の位置に設けられる
    請求項１又は２に記載の半導体装置。
  4. 前記第１ピークと前記第２ピークの間のドーピング濃度の谷のドーピング濃度が、前記半導体基板の基板濃度の１０倍以上である
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１ピークのドーピング濃度Ｎ１と前記第２ピークのドーピング濃度Ｎ２のドーピング濃度比率Ｎ２／Ｎ１が、１より大きく、且つ、１００以下である
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記第１ピークは、前記複数のピークのうち前記第２ピークの次に高濃度のピークである
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記半導体基板は、前記複数のピークのピーク同士の間に複数の谷を有し、前記複数の谷のドーピング濃度が前記裏面側から前記上面側に向けて順次下がるドーピング濃度分布を有する
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記トランジスタ部の裏面に第２導電型のコレクタ領域を有し、
    該コレクタ領域から前記第２ピークまでの積分濃度が、前記半導体基板の臨界積分濃度の半分より高い
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記バッファ領域は、前記複数のピークのうち前記半導体基板の裏面側から前記第２ピークの次に設けられた第３ピークを更に備え、
    前記第３ピークのドーピング濃度Ｎ３は、前記第１ピークと前記第２ピークの間のドーピング濃度の谷のドーピング濃度ＮＶ１２よりも小さい
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記第２ピークと前記第１ピークとの深さ方向の距離Ｘ２−Ｘ１は、前記第１ピークの前記半導体基板の裏面からの深さＸ１よりも小さい
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記第１ピークおよび前記コレクタ領域の境界位置の、前記半導体基板の裏面からの深さＸ０は、前記第１ピークと、前記第１ピークおよび前記コレクタ領域の境界位置との深さ方向の距離Ｘ１−Ｘ０よりも小さい
    請求項８に記載の半導体装置。
  12. 前記第１ピークおよび前記コレクタ領域の境界位置の、前記半導体基板の裏面からの深さＸ０は、前記第１ピークと、前記第１ピークおよび前記コレクタ領域の境界位置との深さ方向の距離Ｘ１−Ｘ０よりも大きい
    請求項８に記載の半導体装置。
  13. 前記第１ピークと前記フローティング層の境界位置の前記半導体基板の裏面からの距離Ｘｂが、前記第１ピークと、前記第１ピークおよび前記フローティング層の境界位置との距離Ｘ１−Ｘｂよりも小さい
    請求項１から１２のいずれか一項に記載の半導体装置。
  14. 第１導電型の半導体基板と、
    前記半導体基板に設けられた前記第１導電型のドリフト層と、
    前記ドリフト層に設けられ、前記第１導電型であるドーピング濃度の複数のピークを有するバッファ領域と
    を備え、
    前記複数のピークは、ｎ個のドーピング濃度分布のピークＰｎ（ｎは５以上の整数）を有し、前記ピークＰｎのうち、前記半導体基板の裏面側からｉ番目のピークＰｉのドーピング濃度をドーピング濃度ＮＰｉとし、前記ｉ番目のピークＰｉよりも前記半導体基板の裏面側の谷Ｂｉのドーピング濃度をそれぞれドーピング濃度ＮＢｉとした場合、ＮＰｉ／ＮＢｉ＋１≦１０となる前記ピークと前記谷のペアを５つ以上有する
    半導体装置。
  15. 前記谷のドーピング濃度ＮＢｉの全てを結ぶ包絡線は、谷Ｂ１から谷Ｂｎ＋１に向かって、指数関数的、若しくは、指数関数よりも緩やかに減衰する
    請求項１４に記載の半導体装置。
  16. 前記谷のドーピング濃度ＮＢｉの全てを結ぶ包絡線は、ドーピング濃度が小さい側に凸状に減衰する
    請求項１４に記載の半導体装置。
JP2018563316A 2017-01-17 2018-01-15 半導体装置 Active JP6708266B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017006187 2017-01-17
JP2017006187 2017-01-17
PCT/JP2018/000886 WO2018135448A1 (ja) 2017-01-17 2018-01-15 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018135448A1 JPWO2018135448A1 (ja) 2019-06-27
JP6708266B2 true JP6708266B2 (ja) 2020-06-10

Family

ID=62908208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018563316A Active JP6708266B2 (ja) 2017-01-17 2018-01-15 半導体装置

Country Status (5)

Country Link
US (1) US10825904B2 (ja)
JP (1) JP6708266B2 (ja)
CN (1) CN109417093B (ja)
DE (1) DE112018000050T5 (ja)
WO (1) WO2018135448A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292605B (zh) * 2016-06-24 2021-08-27 富士电机株式会社 半导体装置的制造方法和半导体装置
CN109075191B (zh) * 2016-10-17 2021-08-31 富士电机株式会社 半导体装置
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
DE102018123439B4 (de) 2018-09-24 2020-04-23 Infineon Technologies Ag Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE102018010379B4 (de) 2018-09-24 2024-04-25 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleitertransistors
DE112019001123B4 (de) 2018-10-18 2024-03-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren davon
WO2021029285A1 (ja) * 2019-08-09 2021-02-18 富士電機株式会社 半導体装置
DE112020001040T5 (de) * 2019-10-17 2021-12-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
WO2023176887A1 (ja) * 2022-03-16 2023-09-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10055446B4 (de) * 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
JP4371521B2 (ja) * 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
KR100351042B1 (ko) * 2000-04-04 2002-09-05 페어차일드코리아반도체 주식회사 역방향 차폐 모드에서도 높은 브레이크다운 전압을 갖는절연 게이트 바이폴라 트랜지스터 및 그 제조방법
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
US7538412B2 (en) * 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
US7989888B2 (en) * 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
JP5594276B2 (ja) * 2010-12-08 2014-09-24 株式会社デンソー 絶縁ゲート型半導体装置
CN103534811B (zh) * 2011-05-18 2016-09-21 富士电机株式会社 半导体装置及半导体装置的制造方法
AU2011377785B2 (en) * 2011-09-28 2014-11-06 Toyota Jidosha Kabushiki Kaisha IGBT and manufacturing method therefor
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
US10211325B2 (en) 2014-01-28 2019-02-19 Infineon Technologies Ag Semiconductor device including undulated profile of net doping in a drift zone
DE112015000670T5 (de) * 2014-09-17 2016-11-03 Fuji Electric Co., Ltd. Halbleitervorrichtungsverfahren zur Herstellung einer Halbleitervorrichtung
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
JP6222140B2 (ja) * 2015-03-04 2017-11-01 トヨタ自動車株式会社 半導体装置
DE112016000168T5 (de) 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
US9773870B1 (en) * 2016-06-28 2017-09-26 International Business Machines Corporation Strained semiconductor device

Also Published As

Publication number Publication date
WO2018135448A1 (ja) 2018-07-26
DE112018000050T5 (de) 2019-02-28
US20210043738A1 (en) 2021-02-11
CN109417093B (zh) 2021-08-31
CN109417093A (zh) 2019-03-01
JPWO2018135448A1 (ja) 2019-06-27
US20190148500A1 (en) 2019-05-16
US10825904B2 (en) 2020-11-03

Similar Documents

Publication Publication Date Title
JP6708266B2 (ja) 半導体装置
US11469297B2 (en) Semiconductor device and method for producing semiconductor device
US10867790B2 (en) Semiconductor device and method for manufacturing the same
US10651269B2 (en) Semiconductor device and method for producing semiconductor device
JP6642609B2 (ja) 半導体装置および半導体装置の製造方法
US10734230B2 (en) Insulated-gate bipolar transistor (IGBT) or diode including buffer region and lifetime killer region
US10388775B2 (en) Semiconductor device having multiple field stop layers
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9530672B2 (en) Production method for a semiconductor device
CN106062960B (zh) 半导体装置及半导体装置的制造方法
JP6639739B2 (ja) 半導体装置
JP7361634B2 (ja) 半導体装置及び半導体装置の製造方法
US11984482B2 (en) Semiconductor device
JP2019186434A (ja) 半導体装置の製造方法
CN114944337A (zh) 一种超结igbt的制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181228

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20181228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200504

R150 Certificate of patent or registration of utility model

Ref document number: 6708266

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250