JP6642609B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6642609B2
JP6642609B2 JP2018053576A JP2018053576A JP6642609B2 JP 6642609 B2 JP6642609 B2 JP 6642609B2 JP 2018053576 A JP2018053576 A JP 2018053576A JP 2018053576 A JP2018053576 A JP 2018053576A JP 6642609 B2 JP6642609 B2 JP 6642609B2
Authority
JP
Japan
Prior art keywords
region
concentration
semiconductor substrate
peak
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018053576A
Other languages
English (en)
Other versions
JP2018137454A (ja
Inventor
田村　隆博
隆博 田村
勇一 小野澤
勇一 小野澤
吉村　尚
尚 吉村
博 瀧下
博 瀧下
彰生 山野
彰生 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2018137454A publication Critical patent/JP2018137454A/ja
Application granted granted Critical
Publication of JP6642609B2 publication Critical patent/JP6642609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、半導体基板の厚み方向に電流を流す縦型の半導体装置において、半導体基板の裏面側にフィールドストップ層を設ける構成が知られている（例えば、特許文献１および２参照）。
特許文献１ 特開２００９−９９７０５号公報
特許文献２ 国際公開第２０１３／１００１５５号パンフレット
フィールドストップ層が浅い場合、ＩＧＢＴ等のターンオフ振動および逆回復振動を十分に抑制することが難しい。
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、不純物がドープされた半導体基板を備えてよい。半導体基板は、半導体基板の裏面側に配置され、ドナー濃度が２以上のピークを有するピーク領域を有してよい。半導体基板は、ピーク領域よりも表面側に配置され、ドナー濃度の分布が２以上のピークよりもなだらかな高濃度領域を有してよい。半導体基板は、高濃度領域よりも表面側に配置され、高濃度領域よりもドナー濃度が低い低濃度領域を有してよい。ピーク領域は、ドナー濃度の２以上のピークに対応して、水素濃度の２以上のピークを有してよい。ピーク領域のドナー濃度は、ピーク領域の前記水素濃度より低くくてよい。高濃度領域は、半導体基板の裏面側から表面側に向かって、ドナー濃度が増加し、且つ、水素濃度が減少する増加部を有してよい。高濃度領域の水素濃度は、ピーク領域において最も高濃度領域側のピークの水素濃度より低くてよい。
半導体基板は、ドリフト領域を有し、低濃度領域は、ドリフト領域に含まれてよい。高濃度領域の深さ方向における長さは、ピーク領域の深さ方向における長さよりも長くてよい。
高濃度領域におけるキャリアライフタイムは、低濃度領域におけるキャリアライフタイムよりも長くてよい。高濃度領域の深さ方向における長さが５μｍ以上であってよい。高濃度領域における不純物濃度の最大値は、低濃度領域における不純物濃度の１．２倍以上であってよい。１以上のピークのうち、最も表面側のピークの不純物濃度は５×１０１４／ｃｍ３より大きくてよい。
高濃度領域は、裏面側から表面側に向かって不純物濃度が増加する増加部を有してよい。高濃度領域は、増加部より表面側に配置され、裏面側から表面側に向かって不純物濃度が減少する減少部を有してよい。減少部における不純物濃度の減少率の絶対値は、増加部における不純物濃度の増加率の絶対値より大きくてよい。
半導体基板がＭＣＺ基板であってよい。半導体基板における平均酸素濃度が１．０×１０１６／ｃｍ３以上、１．０×１０１８／ｃｍ３以下であってよい。
半導体基板は、半導体基板の表面から深さ方向に延伸して形成された欠陥領域を更に備えてよい。欠陥領域の一部と、高濃度領域の一部とが深さ方向において同一の位置に形成されていてよい。
欠陥領域の先端は、ピーク領域において最も半導体基板の表面側に設けられたピークよりも、半導体基板の裏面側まで延伸していてよい。欠陥領域の先端が、ピーク領域におけるいずれかのピークと深さ方向において同一の位置に形成されていてよい。
半導体基板は、半導体基板の裏面から深さ方向に延伸して形成された欠陥領域を更に備えてよい。欠陥領域は、高濃度領域よりも半導体基板の表面側まで延伸していてよい。
半導体基板は、トランジスタが形成されるトランジスタ領域と、ダイオードが形成されるダイオード領域とを有してよい。ダイオード領域に、高濃度領域が形成されていてよい。トランジスタ領域にも、高濃度領域が形成されていてよい。トランジスタ領域には、高濃度領域が形成されていなくともよい。
本発明の第２の態様においては、半導体装置の製造方法を提供する。製造方法は、半導体基板の裏面側からプロトンをドープする段階であって、半導体基板の裏面側に、ドナー濃度が２以上のピークを有し、ドナー濃度の２以上のピークに対応する水素濃度の２以上のピークを有し、且つ、ドナー濃度が水素濃度より低いピーク領域を形成する段階を備えてよい。製造方法は、半導体基板の深さ方向に延伸する欠陥領域を形成する段階を備えてよい。製造方法は、プロトンをドープする段階より後であって、且つ、欠陥領域を形成する段階より後に半導体基板をアニールする段階を備えてよい。アニールする段階において、プロトンをドープする段階におけるプロトンの飛程領域よりも奥に水素を拡散させることで、裏面側から表面側に向かって、ドナー濃度が増加し、且つ、水素濃度が減少する増加部を有し、且つ、ピーク領域において最も半導体基板の表面側のピークの水素濃度より低い水素濃度を有する高濃度領域を形成してよい。半導体基板は、高濃度領域よりも表面側に配置され、高濃度領域よりもドナー濃度が低い低濃度領域を有してよい。
欠陥領域を形成する段階において、半導体基板に、２０ｋＧｙ以上、１５００ｋＧｙ以下の電子線を照射してよい。欠陥領域を形成する段階において、１２００ｋＧｙ以下の電子線を照射してよい。
欠陥領域を形成する段階において、半導体基板の表面または裏面から、半導体基板の予め定められた深さに欠陥生成物質を注入することで、半導体基板の表面または裏面から欠陥生成物質の注入位置まで延伸する欠陥領域を形成してよい。
半導体基板は、トランジスタが形成されるトランジスタ領域と、ダイオードが形成されるダイオード領域とを有してよい。欠陥領域を形成する段階において、トランジスタ領域の少なくとも一部をマスクして欠陥生成物質を注入してよい。プロトンのドープ量が１．０×１０１４／ｃｍ２以上であってよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の第１の実施形態に係る半導体装置１００の概要を示す断面図である。 ＦＳ領域２０およびドリフト領域１４の一部における不純物濃度およびキャリアライフタイムの分布例を示す図である。 半導体装置１００におけるキャリアライフタイムの測定方法を説明する図である。 不純物濃度の他の分布例を示す図である。 不純物濃度の他の分布例を示す図である。 電子線照射を行う場合と、行わない場合の不純物濃度分布の比較例を示す図である。 電子線照射の条件を変化させた場合の、不純物濃度の分布例を示す図である。 半導体装置１００の製造方法の一例を示す図である。 半導体基板に対してヘリウムイオンを最深のプロトンよりも深く注入した例を示す図である。 半導体基板１０の表面側からヘリウムを注入して欠陥領域４６を形成する例を示す図である。 本発明の第２の実施形態に係る半導体装置２００の概要を示す断面図である。 半導体装置２００の他の例を示す図である。 半導体装置２００の他の例を示す図である。 半導体装置２００の他の例を示す図である。 半導体装置２００の他の例を示す図である。 半導体装置２００の他の例を示す図である。 ＭＣＺ基板に電子線を照射した場合と、ＦＺ基板に電子線を照射した場合の不純物濃度分布の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の第１の実施形態に係る半導体装置１００の概要を示す断面図である。半導体装置１００は、半導体基板１０の表面および裏面に電極が形成され、半導体基板１０の厚み方向に電流が流れる縦型の半導体装置である。図１では、半導体装置１００の一例としてフリーホイールダイオード（ＦＷＤ）を示しているが、半導体装置１００は、ＩＧＢＴ等、ＦＳ領域２０を有する他の半導体装置であってよい。
半導体装置１００は、半導体基板１０、表面側電極１０２および裏面側電極１０４を備える。半導体基板１０は、シリコンまたは化合物半導体等の半導体材料で形成される。半導体基板１０には所定の濃度の不純物がドープされる。本例の半導体基板１０は、Ｎ−型の導電型を有する。
半導体基板１０は、表面側領域１２、ドリフト領域１４およびフィールドストップ領域（ＦＳ領域２０）を有する。ドリフト領域１４は、半導体基板１０と同一の導電型を有する。本例においてドリフト領域１４はＮ−型である。表面側領域１２は、半導体基板１０の表面側に形成され、ドリフト領域１４とは異なる導電型の不純物がドープされる。本例において表面側領域１２はＰ型である。半導体装置１００がＦＷＤの場合、表面側領域１２はアノード領域として機能する。
ＦＳ領域２０は、半導体基板１０の裏面側に形成される。ＦＳ領域２０は、ドリフト領域１４と同一の導電型を有し、且つ、ドリフト領域１４よりも高濃度に不純物がドープされる。本例においてＦＳ領域２０はＮ＋型である。ＦＳ領域２０と裏面側電極１０４との間には、裏面側領域が形成されてよい。半導体装置１００がＦＷＤの場合、裏面側領域はカソード領域として機能する。高濃度のＦＳ領域２０を設けることで、表面側領域１２およびドリフト領域１４の界面から延びる空乏層が、半導体基板１０の裏面側領域まで到達することを防ぐことができる。
表面側電極１０２は、半導体基板１０の表面側に設けられる。本例の表面側電極１０２はプレーナ形状を有するが、他の例における表面側電極１０２はトレンチ形状を有してもよい。
半導体装置１００がＦＷＤの場合、表面側電極１０２はアノード電極である。裏面側電極１０４は、半導体基板１０の裏面側に設けられる。半導体装置がＦＷＤの場合、裏面側電極１０４はカソード電極である。
図２Ａは、ＦＳ領域２０およびドリフト領域１４の一部における不純物濃度およびキャリアライフタイムの分布例を示す図である。図２Ａにおいて横軸は、半導体基板１０の裏面からの深さを示しており、縦軸のうち左軸は不純物濃度を示している。また、右軸はキャリアライフタイムを示している。なお、深さ０μｍ近傍の不純物濃度のピークは、カソード領域等の裏面側領域に対応する。裏面側領域は、半導体基板１０の裏面側から例えばリン等の不純物をドープして形成する。
ＦＳ領域２０は、裏面側から順番にピーク領域３０および高濃度領域３２を有する。また、ドリフト領域１４は、高濃度領域３２よりも不純物濃度の低い低濃度領域３４を有する。ドリフト領域１４の全体が低濃度領域３４であってよい。ピーク領域３０は、例えば半導体基板１０の中央よりも裏面側に配置される。ピーク領域３０は、半導体基板１０の裏面側からの距離が３０μｍ以下の所定の範囲に形成されてよく、２０μｍ以下の所定の範囲に形成されてよく、１０μｍ以下の所定の範囲に形成されてもよい。
ピーク領域３０における不純物濃度の分布は、１以上のピーク４０を有する。ピーク４０は、半導体基板１０の裏面側から、プロトン等の質量の小さい不純物をドープすることで形成する。プロトン等の軽い不純物を用いることで、ピーク４０の位置を精度よく制御することができきる。当該不純物は、リンおよびセレンよりも質量の軽い物質であることが好ましい。
高濃度領域３２は、ピーク領域３０よりも表面側に配置される。高濃度領域３２の不純物濃度は、半導体基板１０の不純物濃度（本例ではドリフト領域１４の不純物濃度）よりも高く、且つ、半導体基板１０の深さ方向においてピーク領域３０（本例ではピーク４０）よりもなだらかに変化する。高濃度領域３２における不純物濃度の最大値は、低濃度領域３４における不純物濃度の１．２倍以上であってよく、１．５倍以上であってよく、２倍以上であってもよい。また、高濃度領域３２における不純物濃度の平均値も、低濃度領域３４における不純物濃度の１．１倍以上であってよく、１．２倍以上であってもよい。上述した低濃度領域３４における不純物濃度は、低濃度領域３４における平均不純物濃度であってよい。
また、高濃度領域３２の不純物濃度分布の深さに対する傾きの最大値は、ピーク４０における不純物濃度分布の傾きの平均値より小さくてよい。また、高濃度領域３２の不純物濃度の最大値は、ピーク領域３０に含まれるそれぞれのピーク４０の最大値よりも小さい。また、高濃度領域３２の不純物濃度の最大値は、ピーク領域３０における不純物濃度の最小値より小さくてもよい。
また、高濃度領域３２は、１つのピーク４０よりも深さ方向において長くてよい。また、高濃度領域３２は、ピーク領域３０全体よりも深さ方向において長くてもよい。なお高濃度領域３２とピーク領域３０との境界は、ピーク４０の後に不純物濃度が最初に極小値を示す点であってよい。また、高濃度領域３２とピーク領域３０との境界は、ピーク４０の後に、不純物濃度の深さ方向に対する変化量が所定値以下になる点であってよい。例えばピーク４０よりも表面側において、深さ方向における距離１μｍに対して、不純物濃度の変化が２０％以下となる点を高濃度領域３２の裏面側の境界としてもよい。また高濃度領域３２と低濃度領域３４との境界は、不純物濃度がドリフト領域１４の平均不純物濃度になる点であってよい。
ピーク領域３０が複数のピーク４０を有する場合、高濃度領域３２は、いずれのピーク４０の幅よりも長い。ピーク４０の幅は、不純物濃度の２つの極小値間の幅を指す。また、ピーク領域３０が複数のピーク４０を有する場合も、高濃度領域３２はピーク領域３０全体よりも長くてよい。
低濃度領域３４は、高濃度領域３２よりも表面側に配置される。低濃度領域３４の不純物濃度は、高濃度領域３２の不純物濃度よりも低い。低濃度領域３４における不純物濃度は、半導体基板１０の不純物濃度と同一であってよい。
高濃度領域３２は、ピーク４０を生成すべくプロトン等の不純物を所定の条件でドープした後または前に、半導体基板１０に深さ方向に延伸する欠陥領域を形成し、プロトンドープおよび欠陥領域の形成後に熱処理することで形成される。欠陥領域は、半導体基板１０の他の領域よりも結晶欠陥の密度が高い。欠陥領域は、高濃度領域３２を形成すべき領域の少なくとも一部に形成される。欠陥領域は、高濃度領域３２を形成すべき領域と同一の領域に形成されてよく、高濃度領域３２を形成すべき領域よりも広い領域に形成されてもよい。欠陥領域においては、結晶欠陥が比較的多く存在するので、プロトン等の不純物が深い位置まで拡散しやすくなる。
一例として欠陥領域は、半導体基板１０に所定の条件で電子線を照射することで形成できる。半導体基板１０に所定の条件で電子線を照射することで、ピーク領域３０よりも表面側の領域に結晶欠陥が形成される。その後に熱処理することで、ピーク領域３０にドープされたプロトン等の不純物が表面側に拡散する。
このような処理により、ピーク領域３０よりもなだらかな高濃度領域３２を形成することができる。従って、逆回復時のｄｖ／ｄｔおよびサージ電圧を抑えることができる。これにより、スイッチング時の電圧および電流波形を滑らかにすることができる。
高濃度領域３２は、深さ方向における長さが５μｍ以上であってよい。高濃度領域３２の長さは、ピーク領域３０との境界から、低濃度領域３４との境界までの長さを指す。また、高濃度領域３２の長さは１０μｍ以上であってよく、２０μｍ以上であってよく、３０μｍ以上であってもよい。高濃度領域３２の長さは、プロトン等の不純物のドープ量、欠陥領域が形成される範囲、欠陥領域における結晶欠陥の密度等によって制御することができる。電子線を照射して欠陥領域を形成する場合、高濃度領域３２の長さは、電子線の照射量、電子線照射後の熱処理の温度または時間等によって制御することができる。
また、電子線等により形成された欠陥領域における結晶欠陥がプロトン等の不純物の拡散により回復するので、半導体基板の表面側のキャリアライフタイムを短くして、裏面側のキャリアライフタイムを長くすることができる。具体的には、プロトンの注入により水素が半導体基板１０の飛程領域に導入される。導入された水素は、さらに熱処理により飛程領域から半導体基板１０の奥（この場合おもて面側）に拡散する。このように導入された水素は、電子線照射等により形成された点欠陥に起因するダングリングボンドを終端することができる。これにより、点欠陥濃度が減少し、キャリアのライフタイムが増加する。このため、逆回復時のピーク電流Ｉｒｐおよびｄｖ／ｄｔを同時に低減することができる。
本例では、高濃度領域３２におけるキャリアライフタイムは、低濃度領域３４におけるキャリアライフタイムよりも長い。キャリアライフタイムの分布は、高濃度領域３２および低濃度領域３４の境界において長ライフタイムから短ライフタイムに遷移するエッジを有する。なお、高濃度領域３２におけるキャリアライフタイムはほぼ一定であり、低濃度領域３４におけるキャリアライフタイムは、表面側に向かって徐々に減少してよい。
ピーク領域３０および高濃度領域３２は、プロトンの注入または電子線照射等により導入された空孔（Ｖ）、半導体基板１０の作製時に混入するかまたは素子形成プロセス中に導入した酸素（Ｏ）、および注入された水素（Ｈ）による空孔‐酸素−水素欠陥（ＶＯＨ欠陥）によるドナーが形成された領域と考えられる。ＶＯＨ欠陥によるドナーは、導入した水素の注入量もしくは水素の濃度に対して、０．１％〜１０％の範囲の割合でドナー化したドナー化率を有している。ピーク領域３０は、水素濃度分布にドナー化率を掛けた濃度分布が、半導体基板１０のリン濃度よりも十分高いために、注入した水素の濃度分布を反映したＶＯＨ欠陥のドナー濃度分布（ネットドーピング濃度分布）を示す。
一方、高濃度領域３２は、注入したプロトンの飛程Ｒｐよりも深い領域であるので、水素が飛程Ｒｐから半導体基板１０の奥側（この場合はおもて面側）に拡散した領域である。この場合、拡散した水素濃度分布にドナー化率を掛けた値は、半導体基板１０のリン濃度よりも小さい。一方、電子線照射等により、プロトンの飛程Ｒｐよりも深い所定の領域において点欠陥濃度が概ね一様に分布している。そのため、拡散した水素濃度が、空孔および酸素と結合し、ＶＯＨ欠陥を形成する。このＶＯＨ欠陥としてのドナー濃度が、半導体基板１０のリン濃度を上回ると、高濃度領域３２が形成できる。このとき、おおむね一様な空孔濃度の分布に、酸素と、拡散された少量の水素とが結合するため、ＶＯＨ欠陥の濃度分布もおおむね一様になる。すなわち、高濃度領域３２のドナー濃度分布は、空孔の濃度分布が支配的となる。
なお、図２Ａに示すように、高濃度領域３２における不純物濃度分布は、低濃度領域３４との境界付近において、裏面側から表面側に向かって不純物濃度が増加する増加部４２と、増加部４２より表面側に配置され、裏面側から表面側に向かって不純物濃度が減少する減少部４４とを有する。
高濃度領域３２は、ピーク領域３０にドープされたプロトン等の不純物が拡散するので、ピーク領域３０における不純物濃度分布に対応した不純物濃度分布になる。本例では、ピーク４０の位置にドープされたプロトン等の不純物が拡散した結果、高濃度領域３２の端部において増加部４２および減少部４４が現れる。また、プロトン等の不純物が拡散する過程で不純物濃度の分布が平均化されるので、高濃度領域３２の不純物濃度の分布は、ピーク領域３０における不純物濃度の分布よりもなだらかになる。
本例では、増加部４２および減少部４４の形状はピーク４０の形状に依存するので、減少部４４における不純物濃度の減少率の絶対値は、増加部４２における不純物濃度の増加率の絶対値より大きい。つまり、減少部４４は、増加部４２よりも不純物濃度が急峻に変化する。ピーク４０と、増加部４２および減少部４４の境界との距離は、１０μｍ以上あってよく、２０μｍ以上あってよく、３０μｍ以上あってもよい。本例では、ピーク４０の位置は半導体基板１０の裏面から７μｍ程度の位置であり、増加部４２および減少部４４の境界の位置は半導体基板１０の裏面から４０μｍ程度の位置である。
図２Ｂは、半導体装置１００におけるキャリアライフタイムの測定方法を説明する図である。本例では、欠陥領域を電子線照射により形成している。図２Ｂは、半導体装置１００における逆バイアス電圧とリーク電流との関係を示す。低濃度領域３４には電子線照射により結晶欠陥が形成され、また、プロトン等の不純物によっても欠陥が消滅していない。このため、逆バイアスを０Ｖから上昇させていくと、徐々にリーク電流が増加する。
一方、高濃度領域３２は、プロトン等の不純物の拡散により、欠陥のダングリングボンドが水素に終端されて、低濃度領域３４よりも結晶欠陥が低減している。このため、低濃度領域３４および高濃度領域３２の境界位置に対応する所定の電圧Ｖｏよりも逆バイアスを増加させても、リーク電流を増加しなくなる。ただし、非常に大きい逆バイアスを印加すると、アバランシェ降伏によりリーク電流は急激に増大する。
上述したように、リーク電流が変化しなくなる逆バイアス電圧Ｖｏを計測することで、高濃度領域３２および低濃度領域３４の境界位置を推定することができる。なお、電圧Ｖｏと、境界位置ｘ０との関係は、下式で与えられる。
Figure 0006642609
図３は、不純物濃度の他の分布例を示す図である。本例では、ピーク領域３０にドープする不純物としてプロトンを用い、欠陥領域の形成に電子線照射を用いた。また本例では、プロトンの４種類のドープ量毎の不純物濃度の分布２３−１、２３−２、２３−３および２３−４を示している。
それぞれの分布例においては、プロトンを加速する加速電圧を５５０ｋｅＶ、プロトンドープ後のアニール温度を３７０℃、アニール時間を５時間、電子線照射量を８００ｋＧｙ、電子線照射後のアニール温度を３６０℃、アニール時間を１時間とした。また、プロトンのドープ量は、分布２３−１が１．０×１０１５／ｃｍ２、分布２３−２が３．０×１０１４／ｃｍ２、分布２３−３が１．０×１０１４／ｃｍ２、分布２３−４が１．０×１０１３／ｃｍ２である。
図３に示すように、プロトンのドープ量を多くするほど、ピーク領域３０よりも表面側の高濃度領域３２が長くなることがわかる。なお、プロトンのドープ量が１．０×１０１３／ｃｍ２と比較的に少ない分布２３−４では、高濃度領域３２が現れない。このため、プロトンのドープ量は、１．０×１０１４／ｃｍ２以上とすることが好ましい。また、プロトンのドープ量が１．０×１０１４／ｃｍ２以上であれば、高濃度領域３２の不純物濃度の大きさはほぼ変わらない。このことからも、プロトンのドープ量は、１．０×１０１４／ｃｍ２以上とすることが好ましい。
また、分布２３−１および分布２３−２から理解されるように、プロトンのドープ量を３．０×１０１４／ｃｍ２から１．０×１０１５／ｃｍ２に変化させた場合に、高濃度領域３２が効率よく広がっている。このため、プロトンのドープ量は、３．０×１０１４／ｃｍ２より大きくてよく、１．０×１０１５／ｃｍ２以上であってもよい。
図４は、不純物濃度の他の分布例を示す図である。本例では、ピーク領域３０に複数のピーク４０を設けている。一例として、ピーク領域３０の裏面側から順番に、ピーク４０−１、４０−２、４０−３、４０−４を設けている。
複数のピーク４０において最も表面側のピーク４０は、当該ピーク４０の一つ裏面側のピーク４０よりも不純物濃度が高くてよい。本例では、ピーク４０−４は、ピーク４０−３よりも不純物濃度が高い。なおピーク４０−１は、他のいずれのピーク４０よりも不純物濃度が高い。また、ピーク４０−２は、ピーク４０−３よりも不純物濃度が高い。このような構成により、高濃度領域３２の深い位置まで、不純物濃度を高くすることができる。
最も表面側のピーク４０の不純物濃度は、５×１０１４／ｃｍ３より大きくてよい。また、最も表面側のピーク４０の不純物濃度は、１．２×１０１５／ｃｍ３より大きくてよく、１．４×１０１５／ｃｍ３より大きくてもよい。
本例においても、高濃度領域３２の不純物濃度分布は、増加部４２および減少部４４を有する。ただし、ピーク領域３０が複数のピーク４０を有するので、高濃度領域３２の深さ方向におけるプロトンの拡散も均一化される。このため、増加部４２および減少部４４の境界は、高濃度領域３２の中央近傍に配置される。本例では、高濃度領域３２の長さは４３μｍ程度であり、増加部４２および減少部４４の境界は、高濃度領域３２の両端からそれぞれ２１μｍ〜２２μｍ程度の深さに配置される。
なお本例では、ピーク４０−１に対応するプロトンのドープ量を３．０×１０１４／ｃｍ２、加速電圧を４００ｋｅＶとし、ピーク４０−２に対応するプロトンのドープ量を１．０×１０１３／ｃｍ２、加速電圧を８２０ｋｅＶとし、ピーク４０−３に対応するプロトンのドープ量を７．０×１０１２／ｃｍ２、加速電圧を１１１０ｋｅＶとし、ピーク４０−４に対応するプロトンのドープ量を１．０×１０１３／ｃｍ２、加速電圧を１４５０ｋｅＶとした。また、プロトンドープ後のアニール温度を３７０℃、アニール時間を５時間、電子線照射量を１６０ｋＧｙ、電子線照射後のアニール温度を３６０℃、アニール時間を１時間とした。
図５は、電子線照射を行う場合と、行わない場合の不純物濃度分布の比較例を示す図である。分布２１は、図４に示した分布と同一条件における分布である。分布１１０は、プロトンをドープしてアニールした後に電子線照射を行わない場合の分布である。分布１１０は、電子線照射を行わないことの他は、分布２１と同一条件である。分布１１２は、電子線照射を行う代わりに、半導体基板１０の裏面からヘリウムをドープした場合の分布である。分布１１２は、電子線照射の代わりにヘリウムをドープしたことの他は、分布２１と同一条件である。なおヘリウムは、半導体基板１０の裏面からみて最も浅いピーク４０よりもさらに浅い位置に、半導体基板１０の裏面から注入した。一例としてヘリウムは、７００ｋｅＶ、２．４×１０１２／ｃｍ２の条件でドープした。
図５に示すように、電子線照射を行わない分布１１０および電子線照射の代わりにヘリウムドープを行った分布１１２では、高濃度領域３２が形成されない。これに対して、電子線照射の後にアニールした分布２１では、高濃度領域３２が形成される。このように所定の条件で電子線照射およびアニールすることで、高濃度領域３２が形成できることがわかる。なお、分布２１における高濃度領域３２の不純物濃度の最大値は１．４×１０１４／ｃｍ３である。また、低濃度領域３４の不純物濃度の平均値は１．０×１０１４／ｃｍ３である。
図６は、電子線照射の条件を変化させた場合の、不純物濃度の分布例を示す図である。分布２３−２は、図３に示した分布２３−２と同一である。分布２３−５は、電子線照射量を８００ｋＧｙに変化させた例、分布２３−６は電子線照射量を１２００ｋＧｙに変化させた例である。分布２３−５および分布２３−６の電子線照射量以外の条件は、分布２３−２と同一である。
図６に示すように、電子線照射量が大きくなると高濃度領域３２が短くなる。５μｍ以上の長さの高濃度領域３２を形成するためには、電子線照射量は１５００ｋＧｙ以下であることが好ましい。電子線照射量は、１２００ｋＧｙ以下であってよく、８００ｋＧｙ以下であってもよい。なお、キャリアライフタイムを制御するために、電子線照射量は２０ｋＧｙ以上であることが好ましい。電子線照射量は、プロトンの加速電圧に応じて調整してもよい。
図７は、半導体装置１００の製造方法の一例を示す図である。まずベース基板を準備して、ベース基板の表面側に、表面側領域１２および表面側電極１０２等の表面構造を形成する（Ｓ３００）。次に、耐圧に応じた基板厚となるように、ベース基板の裏面側を研削して半導体基板１０を形成する（Ｓ３０２）。
次に、半導体基板１０の裏面側からリン等の不純物を浅くドープして、カソード領域を形成する（Ｓ３０４）。不純物をドープした後、レーザー等によりカソード領域をアニールする（Ｓ３０６）。
次に、半導体基板１０の裏面側からプロトンを、カソード領域よりも深い位置にドープする（Ｓ３０８）。Ｓ３０８においては、１以上の深さ位置に、プロトンをドープしてよい。プロトンをドープした後、所定の条件で半導体基板１０をアニールする（Ｓ３１０）。これにより１以上のピーク４０を有するピーク領域３０が形成される。なお、Ｓ３１２およびＳ３１４は、Ｓ３０６とＳ３０８の間に行ってもよい。つまり、電子線照射は、プロトン注入の後でよく、前であってもよい。
次に、半導体基板１０に深さ方向に延伸する欠陥領域を形成する（Ｓ３１２）。Ｓ３１２においては、上述したように電子線を照射することで欠陥領域を形成してよい。この場合、半導体基板１０の深さ方向における全体に欠陥領域が延伸して形成される。電子線は半導体基板１０の裏面側から照射してよく、表面側から照射してもよい。欠陥領域を形成した後、所定の条件で半導体基板１０をアニールする（Ｓ３１４）。これにより、高濃度領域３２が形成される。
そして、半導体基板１０の裏面側に裏面側電極１０４を形成する。これにより半導体装置１００が製造できる。なお、Ｓ３０４およびＳ３０６の間に、フローティング領域を形成するステップを更に備えてよい。当該ステップでは、半導体基板１０の裏面側に所定のマスクパターンを形成して、マスクパターンで覆われない領域にボロン等の不純物をドープしてよい。
また、Ｓ３１０およびＳ３１２の間に、半導体基板１０の裏面側からヘリウムをドープするステップを更に備えてもよい。当該ステップでは、ピーク領域３０内の所定の深さ位置にヘリウムをドープして、キャリアライフタイムを調節する。
このような方法により、半導体基板１０の深い位置まで高濃度領域３２を形成することができる。また、比較的に濃度が均一な高濃度領域３２を形成することができる。プロトン等の質量の小さい不純物を高電圧で加速することで半導体基板１０の深い位置に高濃度の不純物領域を形成することも考えられるが、この場合、高価な装置が必要となる。これに対して本例の製造方法であれば、プロトンは比較的に浅い位置にドープすればよいので、簡易な装置で実現することができる。
以上の例においては半導体基板１０に電子線を照射することで、欠陥領域を形成した。ただし、欠陥領域の形成は、電子線照射以外の方法で行ってもよい。例えば、半導体基板１０に欠陥生成物質を注入することで、欠陥領域を形成できる。結晶生成物質は、当該物質が半導体基板１０を通過した領域に結晶欠陥を生成できる物質である。一例として結晶生成物質は、ヘリウムである。
また、以上の例では半導体基板１０の裏面側からドープするヘリウムは、半導体基板１０の裏面から最も浅いピーク位置に注入したプロトンの飛程よりもさらに浅い飛程で、半導体基板１０の裏面から注入した。一方で、ヘリウムイオンを、半導体基板１０の裏面から最も深いピーク位置に注入したプロトンの飛程よりもさらに深く注入してもよい。半導体基板１０の裏面から注入されたヘリウムイオンが通過した領域には結晶欠陥が形成される。このため、半導体基板１０の裏面から延伸する欠陥領域を形成できる。
図８は、半導体基板１０の裏面側から、ヘリウムイオンを最深のプロトンよりも深く注入した例を示す図である。図８（ａ）は、注入面（本例では半導体基板１０の裏面）からの深さに対するプロトン（水素）の濃度分布および結晶欠陥の密度分布を示した分布図である。プロトンは、複数のピーク位置に注入してよい。プロトンは、それぞれのピーク位置毎に複数回にわけて注入される。
図８（ａ）ではプロトンのピーク注入回数は３回であり、それぞれの注入における水素濃度分布を分けて記載している。また、一つの注入位置にヘリウムを注入している。また、図示しないが、ヘリウムを複数回、異なる位置に注入してもよい。
図８（ａ）に示すように、ヘリウムが通過することにより、半導体基板１０の裏面から延伸する欠陥領域４６が形成される。なお、欠陥領域４６における欠陥密度分布は、ヘリウムの注入位置近傍においてピークを有する。欠陥領域４６はプロトンが拡散しやすいので、プロトンおよびヘリウムを注入した後に半導体基板１０をアニールすることで、プロトンを半導体基板１０の表面側に拡散させることができる。
図８（ｂ）は、図８（ａ）に対応した空孔関連欠陥の密度分布（左軸）と、キャリアライフタイムの分布（右軸）を示した分布図である。図８（ｂ）は、アニール後における各分布を示している。空孔関連欠陥密度とは、空孔（Ｖ）、複空孔（ＶＶ）等の合計の密度分布である。ヘリウムイオンの注入により、ヘリウムの飛程付近に最も空孔関連欠陥が高密度に分布する。
一方、ヘリウムよりも浅い位置に最深のプロトン（水素イオン）を注入し熱処理をすると、最深のプロトンの飛程よりもさらに深い位置まで水素が拡散する。この拡散した水素により、ヘリウム注入による空孔関連欠陥で生じたダングリングボンドを、水素が終端する。そのため、最深のプロトンの飛程よりも深い位置から、プロトン注入面までの領域の空孔関連欠陥密度は減少する。また、空孔関連欠陥密度の減少に対応して、キャリアのライフタイムが、ヘリウムを注入していない領域の値にほぼ回復する。
図８（ｃ）は、図８（ａ），図８（ｂ）に対応した、ドナー濃度分布である。最深のプロトンの飛程よりも深い領域に、水素終端に対応してＶＯＨ欠陥が形成できることにより、半導体基板１０のリン濃度よりも高濃度の高濃度領域３２を形成することができる。さらに、水素濃度が十分高いプロトン飛程領域では、プロトンの濃度分布に対応したピークが形成される。
このように、ヘリウムによる空孔関連欠陥を、最深のプロトン飛程よりも深い位置に形成すると、電子線照射による点欠陥の形成と同様に、高濃度領域３２を形成することができる。
ヘリウムの注入位置は、高濃度領域３２を形成すべき領域の端部位置と一致してよい。また、ヘリウムの注入位置は、高濃度領域３２を形成すべき領域の端部よりも半導体基板１０の表面側であってよい。この場合、アニール後の半導体基板において、欠陥領域４６が、高濃度領域３２よりも半導体基板１０の表面側まで延伸する。これにより、図８（ｂ）に示すように、高濃度領域３２よりも半導体基板１０の表面側の領域において結晶欠陥が多く残存する。これにより、当該領域におけるキャリアライフタイムを調節できる。
欠陥領域４６は、半導体基板１０の深さ方向における中心よりも、半導体基板１０の表面側まで延伸していてよい。また、欠陥領域４６は、半導体基板１０の裏面からみて最も深い位置の不純物濃度のピーク４０よりも４０μｍ以上、半導体基板１０の表面側に延伸してよい。
図９は、半導体基板１０の表面側からヘリウムを注入して欠陥領域４６を形成する例を示す図である。この場合、半導体基板１０には、半導体基板１０の表面から深さ方向に延伸して形成された欠陥領域４６が形成される。図９においては、ヘリウムの注入位置が異なる３種類の欠陥領域４６を示している。
欠陥領域４６−１は、半導体基板１０の裏面側における先端が、高濃度領域３２内に形成されている。つまり、欠陥領域４６−１の一部は、高濃度領域３２の一部と、深さ方向において同一の位置に形成される。欠陥領域４６−１が形成された領域は、プロトンの拡散が促進される。このため、欠陥領域４６−１を、高濃度領域３２が形成されるべき領域の少なくとも一部に形成することで、高濃度領域３２をより広い範囲に形成することができる。
なお図９においては、プロトンを拡散させる前の結晶欠陥の密度を点線で示している。プロトンを拡散させる前においては、ヘリウムの注入位置近傍で結晶欠陥密度のピークが存在する。しかし、熱処理によってプロトンを拡散させることで、結晶欠陥が終端される。これにより、結晶欠陥密度のピークをなだらかにして、漏れ電流を抑制することができる。
また、欠陥領域４６−３のように、ピーク領域３０において最も半導体基板１０の表面側に設けられたピーク４０よりも、欠陥領域４６の先端が半導体基板１０の裏面側まで延伸していてもよい。これにより、高濃度領域３２を形成すべき領域の全体に渡って欠陥領域４６を形成できるので、高濃度領域３２を容易に形成できる。
また、欠陥領域４６−２のように、欠陥領域４６の先端が、ピーク領域３０におけるいずれかのピーク４０と深さ方向において同一の位置に形成されていてもよい。この場合、ヘリウムの注入位置近傍における結晶欠陥密度のピークを、よりなだらかにすることができる。このため、漏れ電流を更に抑制することができる。
図１０Ａは、本発明の第２の実施形態に係る半導体装置２００の概要を示す断面図である。半導体装置２００における半導体基板１０は、ＩＧＢＴ等のトランジスタが形成されるトランジスタ領域５０と、ＦＷＤ等のダイオードが形成されるダイオード領域７０とを有する。本例においてトランジスタ領域５０およびダイオード領域７０は隣接している。
トランジスタ領域５０には、半導体基板１０の表面側から、Ｎ＋型のエミッタ領域５８、ベース領域として機能するＰ型の表面側領域１２、Ｎ−型のドリフト領域１４、ＦＳ領域２０、および、Ｐ＋型のコレクタ領域５２が設けられる。また、表面側領域１２とドリフト領域１４との間には、ＩＥ効果を向上させるためのＮ＋型の蓄積領域６２が設けられてもよい。
トランジスタ領域５０には、半導体基板１０の表面からドリフト領域１４まで達する複数のゲートトレンチ５４と、複数のエミッタトレンチ５６とが設けられる。ゲートトレンチ５４の内部には、ゲート電圧が印加されるゲート電極Ｇが形成されている。エミッタトレンチ５６の内部には、エミッタ電極として機能する表面側電極１０２と電気的に接続されるエミッタ電極Ｅが形成されている。
ゲート電極Ｇおよびエミッタ電極Ｅと、表面側電極１０２との間には絶縁膜６８が形成される。ただし、絶縁膜６８の一部の領域には、エミッタ電極Ｅと表面側電極１０２とを接続する貫通孔が形成される。
ダイオード領域７０には、半導体基板１０の表面側から、ベース領域として機能するＰ型の表面側領域１２、Ｎ−型のドリフト領域１４、ＦＳ領域２０、および、Ｎ＋型のカソード領域６４が設けられる。ダイオード領域７０にも、蓄積領域６２が形成されてよい。トランジスタ領域５０およびダイオード領域７０のＦＳ領域２０には、複数のピーク４０を有するピーク領域が形成される。ダイオード領域７０には、半導体基板１０の表面からドリフト領域１４まで達する複数のエミッタトレンチ５６が設けられる。また、半導体基板１０の裏面には、コレクタ領域５２およびカソード領域６４と接触する裏面側電極１０４が形成されている。
本例の半導体装置２００は、欠陥領域を形成するために、半導体基板１０全体に電子線を照射している。これにより、トランジスタ領域５０およびダイオード領域７０に高濃度領域３２が形成される。
図１０Ｂは、半導体装置２００の他の例を示す図である。図１０Ｂにおいては、半導体基板１０のみを示している。本例の半導体装置２００は、欠陥領域を形成するために、半導体基板１０の裏面側からヘリウムイオンを注入している。他の構造は、図１０Ａに示した半導体装置２００と同様である。なお、本例ではトランジスタ領域５０およびダイオード領域７０の全体にヘリウムイオンを注入している。ヘリウムイオンの注入位置７２は、高濃度領域３２を形成すべき領域よりも、半導体基板１０の表面側である。
ヘリウムイオンを半導体基板１０の裏面側から注入することで、半導体基板１０の裏面から注入位置７２までの間に、欠陥領域４６が形成される。欠陥領域４６を形成し、且つ、ピーク領域３０にプロトンを注入した後に、半導体基板１０をアニールする。これにより、トランジスタ領域５０およびダイオード領域７０に高濃度領域３２が形成される。
図１０Ｃは、半導体装置２００の他の例を示す図である。図１０Ｃにおいては、半導体基板１０のみを示している。本例の半導体装置２００は、欠陥領域を形成するために、半導体基板１０の裏面側からヘリウムイオンを注入している。他の構造は、図１０Ａに示した半導体装置２００と同様である。なお、本例ではダイオード領域７０にヘリウムイオンを注入し、トランジスタ領域５０にはヘリウムイオンを注入していない。一例として、ヘリウムイオンを注入する段階において、トランジスタ領域５０をマスクするメタルマスク７４を用いる。ヘリウムイオンの注入位置７２は、高濃度領域３２を形成すべき領域よりも、半導体基板１０の表面側である。
ヘリウムイオンを半導体基板１０の裏面側から注入することで、半導体基板１０の裏面から注入位置７２までの間に、欠陥領域４６が形成される。欠陥領域４６を形成し、且つ、ピーク領域３０にプロトンを注入した後に、半導体基板１０をアニールする。これにより、ダイオード領域７０に高濃度領域３２が形成され、トランジスタ領域５０には高濃度領域３２が形成されない。
図１０Ｄは、半導体装置２００の他の例を示す図である。図１０Ｄにおいては、半導体基板１０のみを示している。本例の半導体装置２００は、欠陥領域を形成するために、半導体基板１０の表面側からヘリウムイオンを注入している。他の構造は、図１０Ａに示した半導体装置２００と同様である。なお、本例ではトランジスタ領域５０およびダイオード領域７０の全体にヘリウムイオンを注入している。ヘリウムイオンの注入位置７２は、例えばピーク領域３０のいずれかの位置である。
ヘリウムイオンを半導体基板１０の表面側から注入することで、半導体基板１０の表面から注入位置７２までの間に、欠陥領域４６が形成される。欠陥領域４６を形成し、且つ、ピーク領域３０にプロトンを注入した後に、半導体基板１０をアニールする。これにより、トランジスタ領域５０およびダイオード領域７０に高濃度領域３２が形成される。
図１０Ｅは、半導体装置２００の他の例を示す図である。図１０Ｅにおいては、半導体基板１０のみを示している。本例の半導体装置２００は、欠陥領域を形成するために、半導体基板１０の表面側からヘリウムイオンを注入している。他の構造は、図１０Ａに示した半導体装置２００と同様である。なお、本例ではダイオード領域７０にヘリウムイオンを注入し、トランジスタ領域５０にはヘリウムイオンを注入していない。一例として、ヘリウムイオンを注入する段階において、トランジスタ領域５０をマスクするメタルマスク７４を用いる。ヘリウムイオンの注入位置７２は、例えばピーク領域３０のいずれかの位置である。
ヘリウムイオンを半導体基板１０の表面側から注入することで、半導体基板１０の表面から注入位置７２までの間に、欠陥領域４６が形成される。欠陥領域４６を形成し、且つ、ピーク領域３０にプロトンを注入した後に、半導体基板１０をアニールする。これにより、ダイオード領域７０に高濃度領域３２が形成され、トランジスタ領域５０には高濃度領域３２が形成されない。
図１０Ｆは、半導体装置２００の他の例を示す図である。図１０Ｆにおいては、半導体基板１０のみを示している。本例の半導体装置２００は、欠陥領域を形成するために、半導体基板１０の裏面側からヘリウムイオンを注入している。他の構造は、図１０Ａに示した半導体装置２００と同様である。なお、本例ではダイオード領域７０と、ダイオード領域７０に隣接するトランジスタ領域５０の一部領域にヘリウムイオンを注入し、ダイオード領域７０から離れたトランジスタ領域５０の一部領域にはヘリウムイオンを注入していない。一例として、ヘリウムイオンを注入する段階において、トランジスタ領域５０をマスクするメタルマスク７４を用いる。ヘリウムイオンの注入位置７２は、高濃度領域３２を形成すべき領域よりも、半導体基板１０の表面側である。
ヘリウムイオンを半導体基板１０の裏面側から注入することで、半導体基板１０の裏面から注入位置７２までの間に、欠陥領域４６が形成される。欠陥領域４６を形成し、且つ、ピーク領域３０にプロトンを注入した後に、半導体基板１０をアニールする。これにより、ダイオード領域７０と、トランジスタ領域５０の一部領域に高濃度領域３２が形成され、トランジスタ領域５０の残りの領域には高濃度領域３２が形成されない。なお、図１０Ｅに示した半導体装置２００においても、トランジスタ領域５０の一部領域に高濃度領域３２を形成してよい。
また、図１から図１０Ｆにおいて説明した半導体基板１０は、ＭＣＺ（Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ Ａｐｐｌｉｅｄ）基板であってよい。ＭＣＺ基板は、ＦＺ基板よりも酸素濃度が高い。酸素濃度が高いと、電子線を照射した半導体基板１０においてＶＯ欠陥が相対的に多くなり、ＶＶ欠陥が相対的に少なくなる。ＶＯ欠陥は水素で終端されやすいので、プロトンを容易に拡散させることができ、深い位置まで高濃度領域３２を形成することができる。
また、プロトンを拡散させると、ＶＯ欠陥はプロトンにより終端されて、ＶＯＨ欠陥となる。このため、プロトンを拡散させたＭＣＺ基板においては、ＶＶ欠陥に比べてＶＯＨ欠陥が多くなる。ＶＯＨ欠陥は、ＶＶ欠陥に比べて準位が浅く、漏れ電流に寄与しにくい。このため、ＭＣＺ基板においてプロトンを拡散させると、漏れ電流を低減することができる。
図１１は、ＭＣＺ基板に電子線を照射した場合と、ＦＺ基板に電子線を照射した場合の不純物濃度分布の一例を示す図である。本例では、図４に示した例と同様に、プロトンを４段の深さに注入した。ＭＣＺ基板を用いた例と、ＦＺ基板を用いた例では、基板の比抵抗は同一である。また、プロトンの注入条件、電子線の照射条件等、基板材料以外の条件は同一とした。
図１１に示すように、ＭＣＺ基板を用いることで、プロトンのピーク４０よりも表面側における不純物濃度が高くなる。このため、高濃度領域を容易に形成できる。また、ＭＣＺ基板を用いた半導体装置１００は、ＦＺ基板を用いた装置と比較して、漏れ電流が低減していた。また、ＭＣＺ基板に電子線を照射し、プロトンを注入しない例と比較しても、ＭＣＺ基板を用いた半導体装置１００は漏れ電流が低減していた。
なお、半導体基板１０は、平均酸素濃度が、１．０×１０１６／ｃｍ３以上、１．０×１０１８／ｃｍ３以下の基板であってもよい。これによっても、ＭＣＺ基板と同様の効果を奏する。半導体基板１０の平均酸素濃度は、３．０×１０１６／ｃｍ３以上、５．０×１０１７／ｃｍ３以下であってもよい。
また、半導体基板１０は、平均炭素濃度が１．０×１０１４／ｃｍ３以上、３．０×１０１５／ｃｍ３以下の基板であってもよい。また、平均酸素濃度および平均炭素濃度の双方が上述した範囲内の基板であってもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・表面側領域、１４・・・ドリフト領域、２０・・・ＦＳ領域、２１、２３、１１０、１１２・・・分布、３０・・・ピーク領域、３２・・・高濃度領域、３４・・・低濃度領域、４０・・・ピーク、４２・・・増加部、４４・・・減少部、４６・・・欠陥領域、５０・・・トランジスタ領域、５２・・・コレクタ領域、５４・・・ゲートトレンチ、５６・・・エミッタトレンチ、５８・・・エミッタ領域、６２・・・蓄積領域、６４・・・カソード領域、６８・・・絶縁膜、７０・・・ダイオード領域、７２・・・注入位置、７４・・・マスク、１００・・・半導体装置、１０２・・・表面側電極、１０４・・・裏面側電極、２００・・・半導体装置

Claims (28)

  1. 不純物がドープされた半導体基板を備え、
    前記半導体基板は、
    前記半導体基板の裏面側に配置され、ドナー濃度が２以上のピークを有するピーク領域と、
    前記ピーク領域よりも表面側に配置され、ドナー濃度の分布が前記２以上のピークよりもなだらかな高濃度領域と、
    前記高濃度領域よりも表面側に配置され、前記高濃度領域よりもドナー濃度が低い低濃度領域と
    を有し、
    前記ピーク領域は、前記ドナー濃度の前記２以上のピークに対応して、水素濃度の２以上のピークを有し、
    前記ピーク領域の前記ドナー濃度は、前記ピーク領域の前記水素濃度より低く、
    前記高濃度領域は、前記半導体基板の裏面側から表面側に向かって、前記ドナー濃度が増加し、且つ、前記水素濃度が減少する増加部を有し、
    前記高濃度領域の前記水素濃度は、前記ピーク領域において最も前記高濃度領域側のピークの前記水素濃度より低い
    半導体装置。
  2. 前記高濃度領域は、前記増加部よりも前記半導体基板の表面側に、前記半導体基板の裏面側から表面側に向かって前記ドナー濃度が減少する減少部を有する
    請求項１に記載の半導体装置。
  3. 前記半導体基板は、ドリフト領域を有し、
    前記低濃度領域は、前記ドリフト領域に含まれる
    請求項１または２に記載の半導体装置。
  4. 前記高濃度領域の深さ方向における長さは、前記ピーク領域の深さ方向における長さよりも長い
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記高濃度領域におけるキャリアライフタイムは、前記低濃度領域におけるキャリアライフタイムよりも長い
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記低濃度領域にヘリウムが含まれる
    請求項５に記載の半導体装置。
  7. 前記ピーク領域の前記ドナー濃度のピークとピークの間にヘリウムが含まれる
    請求項１から４のいずれか一項に記載の半導体装置。
  8. 前記半導体基板は、トランジスタが形成されるトランジスタ領域と、ダイオードが形成されるダイオード領域とを有し、
    前記ダイオード領域には、前記ピーク領域および前記高濃度領域が形成されており、
    前記トランジスタ領域には、前記ピーク領域が形成され、且つ、前記高濃度領域が形成されていない
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記高濃度領域の深さ方向における長さが５μｍ以上である
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記高濃度領域における前記ドナー濃度の最大値は、前記低濃度領域における前記ドナー濃度の１．２倍以上である
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記２以上のピークのうち、最も表面側のピークのドナー濃度は５×１０１４／ｃｍ３より大きい
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記半導体基板がＭＣＺ基板である
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記半導体基板における平均酸素濃度が１．０×１０１６／ｃｍ３以上、１．０×１０１８／ｃｍ３以下である
    請求項１から１１のいずれか一項に記載の半導体装置。
  14. 前記半導体基板は、前記半導体基板の表面から、前記高濃度領域または前記ピーク領域まで、深さ方向に延伸して形成された欠陥領域を更に備える
    請求項１から１３のいずれか一項に記載の半導体装置。
  15. 前記欠陥領域は、前記ピーク領域における前記ドナー濃度の前記ピークの間に注入されたヘリウムを含む
    請求項１４に記載の半導体装置。
  16. 前記欠陥領域は、前記ピーク領域における前記ドナー濃度のいずれかの前記ピークと深さ方向において同一の位置に注入されたヘリウムを含む
    請求項１４に記載の半導体装置。
  17. 前記半導体基板は、前記半導体基板の裏面から前記低濃度領域まで設けられた欠陥領域を更に備え、
    前記欠陥領域の前記半導体基板の深さ方向における先端が、前記低濃度領域に配置されている
    請求項１から１３のいずれか一項に記載の半導体装置。
  18. 前記高濃度領域の深さ方向における長さが２０μｍ以上である
    請求項１から１７のいずれか一項に記載の半導体装置。
  19. 前記ピーク領域における２以上のピークのうち最も前記高濃度領域側のピークと前記高濃度領域との境界におけるドナー濃度が、前記低濃度領域におけるドナー濃度よりも高い
    請求項１から１８のいずれか一項に記載の半導体装置。
  20. 前記ピーク領域において、前記ドナー濃度のピークのうち最も前記半導体基板の表面側のピークと、前記水素濃度のピークのうち最も前記半導体基板の表面側のピークとが、前記半導体基板の深さ方向において同一の位置に設けられている
    請求項１から１９のいずれか一項に記載の半導体装置。
  21. 半導体装置の製造方法であって、
    半導体基板の裏面側からプロトンをドープする段階であって、前記半導体基板の裏面側に、ドナー濃度が２以上のピークを有し、前記ドナー濃度の前記２以上のピークに対応する水素濃度の２以上のピークを有し、且つ、前記ドナー濃度が前記水素濃度より低いピーク領域を形成する段階と、
    前記半導体基板の深さ方向に延伸する欠陥領域を形成する段階と、
    前記プロトンをドープする段階より後であって、且つ、前記欠陥領域を形成する段階より後に前記半導体基板をアニールする段階と
    を備え、
    前記アニールする段階において、前記プロトンをドープする段階における前記プロトンの飛程領域よりも奥に水素を拡散させることで、裏面側から表面側に向かって、前記ドナー濃度が増加し、且つ、前記水素濃度が減少する増加部を有し、且つ、前記ピーク領域において最も前記半導体基板の表面側のピークの前記水素濃度より低い水素濃度を有する高濃度領域を形成し、
    前記半導体基板は、前記高濃度領域よりも表面側に配置され、前記高濃度領域よりもドナー濃度が低い低濃度領域を有する製造方法。
  22. 前記アニールする段階において、前記増加部よりも前記半導体基板の表面側に、前記半導体基板の裏面側から表面側に向かって前記ドナー濃度が減少する減少部を有する前記高濃度領域を形成する
    請求項２１に記載の製造方法。
  23. 前記欠陥領域を形成する段階において、前記半導体基板にヘリウムを注入する
    請求項２１または２２に記載の半導体装置の製造方法。
  24. 前記欠陥領域を形成する段階において、前記半導体基板に、２０ｋＧｙ以上、１５００ｋＧｙ以下の電子線を照射する
    請求項２１または２２に記載の半導体装置の製造方法。
  25. 前記欠陥領域を形成する段階において、前記半導体基板の表面または裏面から、前記半導体基板の予め定められた深さに欠陥生成物質を注入することで、前記半導体基板の表面または裏面から前記欠陥生成物質の注入位置まで延伸する前記欠陥領域を形成する
    請求項２１または２２に記載の半導体装置の製造方法。
  26. 前記半導体基板は、トランジスタが形成されるトランジスタ領域と、ダイオードが形成されるダイオード領域とを有し、
    前記欠陥領域を形成する段階において、前記トランジスタ領域の少なくとも一部をマスクして前記欠陥生成物質を注入する
    請求項２５に記載の半導体装置の製造方法。
  27. 前記ダイオード領域に前記ピーク領域および前記高濃度領域を形成し、
    前記トランジスタ領域には、前記ピーク領域を形成し、且つ、前記高濃度領域を形成しない
    請求項２６に記載の半導体装置の製造方法。
  28. 前記プロトンのドープ量が１．０×１０１４／ｃｍ２以上である
    請求項２１から２７のいずれか一項に記載の半導体装置の製造方法。
JP2018053576A 2015-06-17 2018-03-20 半導体装置および半導体装置の製造方法 Active JP6642609B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015121751 2015-06-17
JP2015121751 2015-06-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017525294A Division JP6311840B2 (ja) 2015-06-17 2016-06-16 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018137454A JP2018137454A (ja) 2018-08-30
JP6642609B2 true JP6642609B2 (ja) 2020-02-05

Family

ID=57545331

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017525294A Active JP6311840B2 (ja) 2015-06-17 2016-06-16 半導体装置および半導体装置の製造方法
JP2018053576A Active JP6642609B2 (ja) 2015-06-17 2018-03-20 半導体装置および半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017525294A Active JP6311840B2 (ja) 2015-06-17 2016-06-16 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (3) US10304928B2 (ja)
JP (2) JP6311840B2 (ja)
CN (1) CN107004723B (ja)
DE (1) DE112016000170T5 (ja)
WO (1) WO2016204227A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6237921B2 (ja) * 2014-09-30 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016204227A1 (ja) * 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107112370B (zh) * 2015-06-30 2020-08-28 富士电机株式会社 半导体装置及其制造方法
DE112016001611B4 (de) * 2015-09-16 2022-06-30 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112017000063T5 (de) * 2016-02-15 2018-03-22 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN107924951B (zh) 2016-03-10 2021-11-23 富士电机株式会社 半导体装置
CN109219888B (zh) * 2016-12-08 2022-03-29 富士电机株式会社 半导体装置
JP7020185B2 (ja) * 2017-03-15 2022-02-16 富士電機株式会社 半導体装置
US11676996B2 (en) 2017-07-19 2023-06-13 Mitsubishi Electric Corporation Method of manufacturing semiconductor device, and semiconductor device
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
DE112019000094T5 (de) 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
JP7067636B2 (ja) * 2018-10-18 2022-05-16 富士電機株式会社 半導体装置および製造方法
JP7099541B2 (ja) * 2018-11-16 2022-07-12 富士電機株式会社 半導体装置および製造方法
DE112019001738T5 (de) 2018-11-16 2020-12-17 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers
CN112204710A (zh) 2018-12-28 2021-01-08 富士电机株式会社 半导体装置及制造方法
WO2020149354A1 (ja) * 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7251616B2 (ja) * 2019-04-26 2023-04-04 富士電機株式会社 半導体装置および製造方法
JP7404702B2 (ja) 2019-08-09 2023-12-26 富士電機株式会社 半導体装置
CN113544857A (zh) * 2019-09-11 2021-10-22 富士电机株式会社 半导体装置以及制造方法
CN113711364A (zh) 2019-10-11 2021-11-26 富士电机株式会社 半导体装置和半导体装置的制造方法
WO2021070584A1 (ja) 2019-10-11 2021-04-15 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112020002205T5 (de) * 2019-12-18 2022-01-20 Fuji Electric Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
CN114051653A (zh) * 2020-01-17 2022-02-15 富士电机株式会社 半导体装置和半导体装置的制造方法
WO2021166980A1 (ja) * 2020-02-18 2021-08-26 富士電機株式会社 半導体装置
JP7361634B2 (ja) * 2020-03-02 2023-10-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP6976493B1 (ja) * 2020-03-13 2021-12-08 三菱電機株式会社 半導体装置およびその製造方法
JP7264100B2 (ja) 2020-04-02 2023-04-25 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
DE102020110072A1 (de) * 2020-04-09 2021-10-14 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
JP7473075B2 (ja) 2021-03-17 2024-04-23 富士電機株式会社 半導体装置
JP2022161357A (ja) * 2021-04-08 2022-10-21 富士電機株式会社 半導体装置および製造方法
WO2023233802A1 (ja) * 2022-05-30 2023-12-07 富士電機株式会社 半導体装置の製造方法
WO2024100926A1 (ja) * 2022-11-08 2024-05-16 富士電機株式会社 半導体装置

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55128869A (en) * 1979-03-26 1980-10-06 Mitsubishi Electric Corp Semiconductor device and method of fabricating the same
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
JP2984478B2 (ja) * 1992-08-15 1999-11-29 株式会社東芝 伝導度変調型半導体装置及びその製造方法
KR100213201B1 (ko) * 1996-05-15 1999-08-02 윤종용 씨모스 트랜지스터 및 그 제조방법
TW389995B (en) * 1998-06-03 2000-05-11 United Microelectronics Corp Method of manufacturing high-voltage metal-oxide-semiconductor device
JP2000091443A (ja) * 1998-09-14 2000-03-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3416537B2 (ja) * 1998-11-13 2003-06-16 富士通カンタムデバイス株式会社 化合物半導体装置及びその製造方法
KR100401130B1 (ko) * 2001-03-28 2003-10-10 한국전자통신연구원 수직형 채널을 가지는 초미세 ｍｏｓ 트랜지스터 제조방법
KR100954332B1 (ko) * 2003-06-30 2010-04-21 엘지디스플레이 주식회사 액정표시소자와 그 제조방법
KR100598035B1 (ko) * 2004-02-24 2006-07-07 삼성전자주식회사 전하 전송 이미지 소자의 제조 방법
JP2005322712A (ja) 2004-05-07 2005-11-17 Toyota Motor Corp 半導体基板，半導体装置，およびそれらの製造方法
KR100599595B1 (ko) * 2004-05-24 2006-07-13 삼성에스디아이 주식회사 발광표시 장치용 반도체 소자 및 그 제조 방법
DE102004047749B4 (de) * 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
DE102005026408B3 (de) * 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
JP5188673B2 (ja) 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
US7554137B2 (en) * 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
US8329563B2 (en) 2006-02-24 2012-12-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a gettering layer and manufacturing method therefor
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
JP5203667B2 (ja) 2007-10-16 2013-06-05 トヨタ自動車株式会社 半導体装置の製造方法
JP5365009B2 (ja) 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
DE102008049664B3 (de) * 2008-09-30 2010-02-11 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einem graduellen pn-Übergang
EP2359401B1 (en) * 2008-11-20 2015-05-27 Saphire Solar Technologies ApS SOLAR MODULE HAVING INTEGRATED ELECTRONIC DEVICES and related Method to manufacture it
CN102822968B (zh) 2010-04-02 2016-08-03 丰田自动车株式会社 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置
JP2012069861A (ja) * 2010-09-27 2012-04-05 Renesas Electronics Corp 半導体装置の製造方法
JP6098514B2 (ja) * 2011-08-29 2017-03-22 富士電機株式会社 双方向素子、双方向素子回路および電力変換装置
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
JP2013074181A (ja) 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP5817686B2 (ja) 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
EP2793266B1 (en) 2011-12-15 2020-11-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device
JP6067585B2 (ja) 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013141221A1 (ja) * 2012-03-19 2013-09-26 富士電機株式会社 半導体装置の製造方法
DE112013002031T5 (de) * 2012-08-22 2015-03-12 Fuji Electric Co., Ltd. Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
JP6090329B2 (ja) * 2012-10-23 2017-03-08 富士電機株式会社 半導体装置およびその製造方法
US9590083B2 (en) * 2012-12-06 2017-03-07 Institute of Microelectronics, Chinese Academy of Sciences ITC-IGBT and manufacturing method therefor
JP6144510B2 (ja) * 2013-03-11 2017-06-07 三菱電機株式会社 半導体装置の製造方法
CN103178006B (zh) * 2013-03-29 2015-09-23 上海和辉光电有限公司 调整低温多晶硅晶体管阀值电压的方法
JP6037012B2 (ja) 2013-06-26 2016-11-30 富士電機株式会社 半導体装置および半導体装置の製造方法
US9166027B2 (en) * 2013-09-30 2015-10-20 Infineon Technologies Ag IGBT with reduced feedback capacitance
US9012980B1 (en) * 2013-12-04 2015-04-21 Infineon Technologies Ag Method of manufacturing a semiconductor device including proton irradiation and semiconductor device including charge compensation structure
US9484221B2 (en) * 2014-01-13 2016-11-01 Infineon Technologies Ag Bipolar semiconductor device and method of manufacturing thereof
US10211325B2 (en) * 2014-01-28 2019-02-19 Infineon Technologies Ag Semiconductor device including undulated profile of net doping in a drift zone
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
JP6332446B2 (ja) * 2014-06-12 2018-05-30 富士電機株式会社 半導体装置
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
DE112015000206T5 (de) * 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
KR101955055B1 (ko) * 2014-11-28 2019-03-07 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE102014119088A1 (de) * 2014-12-18 2016-06-23 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements und eines Halbleitersubstrats
DE102015107085A1 (de) 2015-05-06 2016-11-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
WO2016204227A1 (ja) * 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6733739B2 (ja) * 2016-10-17 2020-08-05 富士電機株式会社 半導体装置
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
JP6756376B2 (ja) * 2016-11-16 2020-09-16 富士電機株式会社 半導体装置
DE102017127169B4 (de) * 2017-11-17 2022-01-27 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements
JP7052322B2 (ja) * 2017-11-28 2022-04-12 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE112019000094T5 (de) * 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
WO2020230900A1 (ja) * 2019-05-16 2020-11-19 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7268743B2 (ja) * 2019-08-09 2023-05-08 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2016204227A1 (ja) 2017-09-28
US20200381515A1 (en) 2020-12-03
US10756182B2 (en) 2020-08-25
JP2018137454A (ja) 2018-08-30
CN107004723A (zh) 2017-08-01
WO2016204227A1 (ja) 2016-12-22
DE112016000170T5 (de) 2017-08-03
JP6311840B2 (ja) 2018-04-18
US20190214462A1 (en) 2019-07-11
CN107004723B (zh) 2021-03-09
US11335772B2 (en) 2022-05-17
US20170271447A1 (en) 2017-09-21
US10304928B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
JP6642609B2 (ja) 半導体装置および半導体装置の製造方法
JP6428945B2 (ja) 半導体装置および半導体装置の製造方法
JP6508372B2 (ja) 半導体装置および半導体装置の製造方法
US11469297B2 (en) Semiconductor device and method for producing semiconductor device
US20180226486A1 (en) Production method for semiconductor device
JP6078961B2 (ja) 半導体装置の製造方法
US9530672B2 (en) Production method for a semiconductor device
JP5272299B2 (ja) 半導体装置およびその製造方法
JP6708266B2 (ja) 半導体装置
US9887190B2 (en) Semiconductor device and method for manufacturing the same
TWI553714B (zh) 半導體裝置之製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191216

R150 Certificate of patent or registration of utility model

Ref document number: 6642609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250