CN113544857A - 半导体装置以及制造方法 - Google Patents

半导体装置以及制造方法 Download PDF

Info

Publication number
CN113544857A
CN113544857A CN202080016339.4A CN202080016339A CN113544857A CN 113544857 A CN113544857 A CN 113544857A CN 202080016339 A CN202080016339 A CN 202080016339A CN 113544857 A CN113544857 A CN 113544857A
Authority
CN
China
Prior art keywords
region
semiconductor substrate
concentration
hydrogen
high concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080016339.4A
Other languages
English (en)
Inventor
吉川功
百瀬雅之
松井俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN113544857A publication Critical patent/CN113544857A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体装置，其具备：半导体基板，其包含体施主；有源部，其设置于半导体基板；边缘终端构造部，其在半导体基板的上表面，设置在有源部与半导体基板的端边之间，有源部具有包含氢且施主浓度比体施主的浓度高的第一高浓度区，边缘终端构造部具有第二高浓度区，所述第二高浓度区在半导体基板的深度方向上设置在比第一高浓度区更宽的范围，并且包含氢且施主浓度比体施主的浓度高。

Description

半导体装置以及制造方法
技术领域
本发明涉及一种半导体装置以及制造方法。
背景技术
以往，已知有如下技术：通过向半导体基板的预定的深度注入氢并使其扩散，从而使氢与形成在注入深度和扩散区域晶格缺陷结合而施主化，能够提高掺杂浓度(例如，参照专利文献1)。
专利文献1：WO2011/52787号
发明内容
技术问题
有时在半导体基板设置有：有源部，其设置有晶体管等；以及边缘终端构造部，其配置在有源部的外侧，并且包括保护环等。在有源部设置有如栅极氧化膜等那样，不优选使氢通过的结构。因此，在深度方向上限定了能够形成高掺杂浓度的区域的范围。另一方面，在边缘终端构造部，越残留低掺杂浓度的区域，越难以使耐压提高。
技术方案
为了解决上述课题，在本发明的第一方式中，提供一种半导体装置，其具备包含体施主的半导体基板。半导体装置可以具备设置于半导体基板的有源部。半导体装置可以具备在半导体基板的上表面，设置在有源部与半导体基板的端边之间的边缘终端构造部。有源部可以具有包含氢且施主浓度比体施主的浓度高的第一高浓度区。边缘终端构造部可以具有第二高浓度区，所述第二高浓度区在半导体基板的深度方向上设置在比第一高浓度区更宽的范围，并且包含氢且施主浓度比体施主的浓度高。
第二高浓度区可以与半导体基板的上表面接触。
第一高浓度区中的深度方向上的氢浓度分布可以在半导体基板的上表面侧具有第一氢浓度峰。
在边缘终端构造部中，与第一氢浓度峰同一深度位置的氢浓度可以低于第一氢浓度峰的氢浓度。
有源部可以具有设置在半导体基板的上表面的沟槽部。第一氢浓度峰可以配置在从半导体基板的深度方向的中央起到沟槽部的底部为止的区域。
第一氢浓度峰的施主浓度可以是1.0×1013/cm3以上且2.0×1014/cm3以下。
第一氢浓度峰的施主浓度可以是比第一氢浓度峰更靠半导体基板的下表面侧的第一高浓度区的施主浓度的3倍以上且7倍以下。
在比第一氢浓度峰更靠半导体基板的下表面侧的深度位置，第一高浓度区的施主浓度与第二高浓度区的施主浓度可以相同。
在比第一氢浓度峰更靠半导体基板的上表面侧的深度位置，第二高浓度区的施主浓度可以比有源部的施主浓度高。
有源部可以沿排列方向以预定的间隔而具有多个设置于半导体基板的上表面的栅极沟槽部。多个栅极沟槽部中的在排列方向上配置在最靠端部的栅极沟槽部与第二高浓度区之间的排列方向上的距离可以是第一氢浓度峰的标准偏差的3倍以上。
所述半导体装置可以具有P型的边界阱区，所述P型的边界阱区在半导体基板的上表面，设置在有源部与边缘终端构造部之间，并且从半导体基板的上表面设置到比栅极沟槽部的下端更深的位置。排列方向上的第一高浓度区与第二高浓度区之间的边界可以在深度方向上与边界阱区重叠。
在本发明的第二方式中，提供第一方式的半导体装置的制造方法。制造方法可以包括氢照射阶段，所述氢照射阶段在半导体基板的下表面，在设置有有源部的区域形成遮挡部，并且在使设置有第二高浓度区的区域的半导体基板的下表面露出的状态下，从半导体基板的下表面照射氢。制造方法可以具备对半导体基板进行热处理的热处理阶段。
在氢照射阶段中，照射到设置有第二高浓度区的区域的氢可以贯通半导体基板，照射到设置有有源部的区域的氢可以不贯通半导体基板。
应予说明，上述发明内容并没有列举本发明的全部特征。另外，这些特征的子组合也能够另外成为发明。
附图说明
图1是示出本发明的一个实施方式的半导体装置100的一例的俯视图。
图2是图1的区域A的放大图。
图3是示出图2的b-b截面的一例的图。
图4是示出图1的c-c截面的一例的图。
图5是示出氢注入区域140的附近的、深度方向的氢化学浓度分布的一例的图。
图6是示出X轴方向的掺杂浓度分布的一例的图。
图7是示出图4的e-e线和f-f线上的掺杂浓度分布的一例的图。
图8是示出图4的g-g线上的掺杂浓度分布的一例的图。
图9是示出图4的f-f线上的掺杂浓度分布和氢化学浓度分布的其他例的图。
图10是对向半导体基板10照射氢离子的工序的一例进行说明的图。
图11是示出半导体装置100的制造方法的一例的图。
符号说明
10···半导体基板、11···阱区、12···发射区、14···基区、15···接触区、16···蓄积区、18···漂移区、19···低浓度区、20···缓冲区、21···上表面、22···集电区、23···下表面、24···集电极、25···峰、29···直线部分、30···虚设沟槽部、31···前端部、32···虚设绝缘膜、34···虚设导电部、38···层间绝缘膜、39···直线部分、40···栅极沟槽部、41···前端部、42···栅极绝缘膜、44···栅极导电部、48···栅极流道、50···栅极金属层、52···发射电极、54···接触孔、60、61···台面部、70···晶体管部、72···边界部、80···二极管部、81···延长区域、82···阴极区、90···边缘终端构造部、92···保护环、94···场板、100···半导体装置、102···端边、106···第一高浓度区、107···第二高浓度区、108···第一掺杂浓度峰、109···第二掺杂浓度峰、112···栅极焊盘、130···外周栅极布线、131···有源侧栅极布线、140···氢注入区域、141···第一氢浓度峰、142···第二氢浓度峰、160···有源部、174···沟道截断环、200···遮挡部
具体实施方式
以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求所涉及的发明。另外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。在基板、层或其他部件的两个主表面中，将一个表面称为上表面，将另一个表面称为下表面。“上”、“下”的方向不限于重力方向或半导体装置实际安装时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的直角坐标轴来说明技术事项。直角坐标轴只不过确定构成要素的相对位置，并不限定特定的方向。例如，Z轴不是限定表示相对于地面的高度方向。应予说明，+Z轴方向与-Z轴方向是彼此相反的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，有时将包括X轴和Y轴而与半导体基板的上表面和下表面平行的方向称为水平方向。
在本说明书中，在称为“同一”或者“相等”的情况下，也可以包括具有因制造偏差等而引起的误差的情况。该误差是例如在10％以内。
在本说明书中，将掺杂了杂质的掺杂区域的导电型作为P型或N型而进行说明。在本说明书中，杂质有时特别指N型的施主或P型的受主中的任一者，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主而作为表示N型的导电型的半导体或表示P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指在将施主浓度作为正离子的浓度并将受主浓度作为负离子的浓度时，包含电荷的极性相加而得的实质的浓度。作为一例，若将施主浓度设为ND，并将受主浓度设为NA，则任意位置处的实质的净掺杂浓度成为ND-NA。在本说明书中，有时将净掺杂浓度仅记载为掺杂浓度。
施主具有向半导体供给电子的功能。受主具有从半导体获取电子的功能。施主和受主不限于杂质本身。例如，结合了存在于半导体中的空穴(V)、氧(O)以及氢(H)的VOH缺陷作为供给电子的施主而起作用。在本说明书中，有时将VOH缺陷称为氢施主。
在本说明书中记载为P+型或N+型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度高，在记载为P-型或N-型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度低。另外，在本说明书中记载为P++型或N++型的情况下，意味着掺杂浓度比P+型或N+型的掺杂浓度高。
在本说明书中，化学浓度是指不依赖于电有源化的状态而测定的杂质的原子密度。化学浓度能够通过例如二次离子质谱分析法(SIMS)来计测。上述净掺杂浓度能够通过电压-电容测定法(CV法)来测定。另外，可以将利用扩展电阻测定法(SR法)而计测到的载流子浓度作为净掺杂浓度。通过CV法或SR法计测而得的载流子浓度可以作为热平衡状态下的值。另外，在N型的区域中，施主浓度远远大于受主浓度，因此也可以将该区域中的载流子浓度作为施主浓度。同样地，在P型的区域中，也可以将该区域中的载流子浓度作为受主浓度。在本说明书中，有时将N型区域的掺杂浓度称为施主浓度，有时将P型区域的掺杂浓度称为受主浓度。
另外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度几乎均等的情况下等，也可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。
通过SR法计测而得的载流子浓度可以低于施主或受主的浓度。在测定扩展电阻时电流流通的范围内，有半导体基板的载流子移动度低于结晶状态的值的情况。由于晶格缺陷等引起的结晶结构的混乱(紊乱)而使载流子散乱，因此产生载流子移动度的下降。
从通过CV法或SR法而计测的载流子浓度计算出的施主或受主的浓度可以低于表示施主或受主的元素的化学浓度。作为一例，在硅的半导体中成为施主的磷或砷的施主浓度、或者成为受主的硼(Boron)的受主浓度是它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度是氢的化学浓度的0.1％至10％左右。
图1是示出本发明的一个实施方式的半导体装置100的一例的俯视图。在图1中示出将各个部件投影到半导体基板10的上表面的位置。在图1中，仅示出半导体装置100的一部分部件，并省略了一部分部件。
半导体装置100具备半导体基板10。半导体基板10是由半导体材料形成的基板。作为一例，半导体基板10是硅基板。半导体基板10在俯视下具有端边102。在本说明书中仅称为俯视的情况下，意味着从半导体基板10的上表面侧观察。本例的半导体基板10具有在俯视下彼此相对的两组端边102。在图1中，X轴和Y轴与任一端边102平行。另外，Z轴与半导体基板10的上表面垂直。
在半导体基板10设置有有源部160。有源部160是在半导体装置100动作的情况下，在半导体基板10的上表面和下表面之间，沿深度方向流通有主电流的区域。虽然在有源部160的上方设置有发射电极，但是在图1中省略。
在有源部160设置有包括IGBT等晶体管元件的晶体管部70、以及包括续流二极管(FWD)等二极管元件的二极管部80中的至少一者。在图1的例子中，晶体管部70和二极管部80沿半导体基板10的上表面的预定的排列方向(在本例中为X轴方向)交替地配置。在其他的例子中，在有源部160可以仅设置有晶体管部70和二极管部80中的一者。
在图1中，在配置有晶体管部70的区域标注记号“I”，在配置有二极管部80的区域标注记号“F”。在本说明书中，有时将在俯视下与排列方向垂直的方向称为延伸方向(在图1中是Y轴方向)。晶体管部70和二极管部80可以分别在延伸方向上具有长边。即，晶体管部70的Y轴方向上的长度比X轴方向上的宽度大。同样地，二极管部80的Y轴方向上的长度比X轴方向上的宽度大。晶体管部70和二极管部80的延伸方向与后述的各沟槽部的长边方向可以相同。
二极管部80在与半导体基板10的下表面接触的区域具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视下与阴极区重叠的区域。在半导体基板10的下表面，在除阴极区以外的区域可以设置有P+型的集电区。在本说明书中，有时在二极管部80也包括使二极管部80沿Y轴方向延长到后述的栅极布线的延长区域81。在延长区域81的下表面设置有集电区。
晶体管部70在与半导体基板10的下表面接触的区域具有P+型的集电区。另外，晶体管部70在半导体基板10的上表面侧周期性地配置有具有N型的发射区、P型的基区、栅极导电部以及栅极绝缘膜的栅极结构。
半导体装置100在半导体基板10的上方可以具有一个以上的焊盘。本例的半导体装置100具有栅极焊盘112。半导体装置100可以具有阳极焊盘、阴极焊盘以及电流检测焊盘等焊盘。各焊盘配置在端边102的附近。端边102的附近是指俯视下的端边102与发射电极之间的区域。在实际安装半导体装置100时，各焊盘可以经由线缆等布线而与外部的电路连接。
在栅极焊盘112施加有栅极电位。栅极焊盘112与有源部160的栅极沟槽部的导电部电连接。半导体装置100具备将栅极焊盘112与栅极沟槽部连接的栅极布线。在图1中，在栅极布线上标注斜线的阴影。
本例的栅极布线具有外周栅极布线130、以及有源侧栅极布线131。外周栅极布线130在俯视下配置在有源部160与半导体基板10的端边102之间。本例的外周栅极布线130在俯视下包围有源部160。也可以将在俯视下被外周栅极布线130包围的区域作为有源部160。另外，外周栅极布线130与栅极焊盘112连接。外周栅极布线130配置在半导体基板10的上方。外周栅极布线130可以是包括铝等的金属布线。
有源侧栅极布线131设置在有源部160。通过在有源部设置有源侧栅极布线131，从而针对半导体基板10的各区域，能够降低从栅极焊盘112起的布线长度的偏差。
有源侧栅极布线131与有源部160的栅极沟槽部连接。有源侧栅极布线131配置在半导体基板10的上方。有源侧栅极布线131可以是由掺杂了杂质的多晶硅等半导体形成的布线。
有源侧栅极布线131可以与外周栅极布线130连接。本例的有源侧栅极布线131以在Y轴方向上的大致中央从一侧的外周栅极布线130到另一侧的外周栅极布线130为止将有源部160横切的方式，沿X轴方向延伸而设置。在利用有源侧栅极布线131分割有源部160的情况下，在各个分割区域，晶体管部70和二极管部80可以沿X轴方向交替地配置。
另外，半导体装置100可以具备：未图示的温度感测部，其作为由多晶硅等形成的PN结二极管；以及未图示的电流检测部，其模拟设置在有源部160的晶体管部的动作。
在俯视下，本例的半导体装置100在有源部160与端边102之间具备边缘终端构造部90。本例的边缘终端构造部90配置在外周栅极布线130与端边102之间。边缘终端构造部90缓解半导体基板10的上表面侧的电场集中。边缘终端构造部90可以具备包围有源部160而设置为环状的保护环、场板、降低表面电场中的至少一者。
图2是图1的区域A的放大图。区域A是包括晶体管部70、二极管部80、以及有源侧栅极布线131的区域。本例的半导体装置100具备设置在半导体基板10的上表面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15。栅极沟槽部40和虚设沟槽部30分别是沟槽部的一例。另外，本例的半导体装置100具备设置在半导体基板10的上表面的上方的发射电极52和有源侧栅极布线131。发射电极52和有源侧栅极布线131彼此分离地设置。
虽然在发射电极52和有源侧栅极布线131与半导体基板10的上表面之间设置有层间绝缘膜，但是在图2中省略。在本例的层间绝缘膜贯通该层间绝缘膜而设置有接触孔54。在图2中，在各接触孔54标注斜线的阴影。
发射电极52设置在栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15的上方。发射电极52通过接触孔54与半导体基板10的上表面的发射区12、接触区15以及基区14接触。另外，发射电极52通过设置在层间绝缘膜的接触孔而与沟槽部30内的虚设导电部连接。发射电极52可以在Y轴方向上的虚设沟槽部30的前端，与虚设沟槽部30的虚设导电部连接。
有源侧栅极布线131通过设置在层间绝缘膜的接触孔而与栅极沟槽部40连接。有源侧栅极布线131可以在Y轴方向上的栅极沟槽部40的前端部41与栅极沟槽部40的栅极导电部连接。有源侧栅极布线131不与虚设沟槽部30内的虚设导电部连接。
发射电极52由包括金属的材料形成。在图2中，示出设置有发射电极52的范围。例如，发射电极52的至少一部分的区域可以由铝或铝-硅合金、例如AlSi、AlSiCu等金属合金形成。发射电极52在由铝等形成的区域的下层可以具有由钛和/或钛化合物等形成的势垒金属。进一步地，在接触孔内，可以具有以与势垒金属和铝等接触的方式埋入钨等而形成的插塞。
阱区11与有源侧栅极布线131重叠地设置。阱区11在不与有源侧栅极布线131重叠的范围也以预定的宽度延伸而设置。本例的阱区11相对于接触孔54的Y轴方向上的端向有源侧栅极布线131分离而设置。阱区11是掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。本例的基区14是P-型，阱区11是P+型。
晶体管部70和二极管部80各自具有多个沿排列方向排列的沟槽部。在本例的晶体管部70，一个以上的栅极沟槽部40与一个以上的虚设沟槽部30沿排列方向交替地设置。在本例的二极管部80，多个虚设沟槽部30沿排列方向而设置。在本例的二极管部80没有设置栅极沟槽部40。
本例的栅极沟槽部40可以具有沿与排列方向垂直的延伸方向而延伸的两条直线部分39(沿延伸方向而为直线状的沟槽的部分)、以及将两条直线部分39连接的前端部41。图2中的延伸方向是Y轴方向。
优选前端部41的至少一部分在俯视下被设置为曲线状。通过前端部41将两条直线部分39的Y轴方向上的端部连接，从而能够缓解直线部分39的端部处的电场集中。
在晶体管部70，虚设沟槽部30设置在栅极沟槽部40的各直线部分39之间。在各直线部分39之间可以设置有一条虚设沟槽部30，也可以设置有多条虚设沟槽部30。虚设沟槽部30可以具有沿延伸方向延伸的直线形状，也可以与栅极沟槽部40同样地具有直线部分29和前端部31。图2所示的半导体装置100包括不具有前端部31的直线形状的虚设沟槽部30、以及具有前端部31的虚设沟槽部30这两者。将栅极沟槽部40的直线部分39或虚设沟槽部30的直线部分29沿延伸方向较长地延伸的方向设为沟槽部的长边方向。栅极沟槽部40或虚设沟槽部30的长边方向可以与延伸方向一致。在本例中，延伸方向和长边方向是Y轴方向。将排列有多个栅极沟槽部40或多个虚设沟槽部30的排列方向设为沟槽部的短边方向。短边方向可以与排列方向一致。另外，短边方向可以垂直于长边方向。在本例中，长边方向与短边方向是垂直的。在本例中，排列方向和短边方向是X轴方向。
阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的Y轴方向上的端部在俯视下设置在阱区11。即，在各沟槽部的Y轴方向上的端部，各沟槽部的深度方向上的底部被阱区11覆盖。由此，能够缓解各沟槽部的该底部处的电场集中。
在排列方向上各沟槽部之间设置有台面部。台面部是指在半导体基板10的内部，被沟槽部夹持的区域。作为一例，台面部的上端是半导体基板10的上表面。台面部的下端的深度位置与沟槽部的下端的深度位置相同。本例的台面部在半导体基板10的上表面，沿沟槽而在延伸方向(Y轴方向)上延伸而设置。在本例中，在晶体管部70设置有台面部60，在二极管部80设置有台面部61。在本说明书中仅称为台面部的情况下，泛指台面部60和台面部61。
在各台面部都设置有基区14。将在台面部在半导体基板10的上表面露出的基区14中的、离有源侧栅极布线131最近地配置的区域设为基区14-e。在图2中，虽然示出了在各台面部的延伸方向上的一侧的端部配置的基区14-e，但是在各台面部的另一侧的端部也配置有基区14-e。在各台面部，在俯视下被基区14-e夹持的区域可以设置有第一导电型的发射区12和第二导电型的接触区15中的至少一者。本例的发射区12是N+型，接触区15是P+型。发射区12和接触区15在深度方向上可以设置在基区14与半导体基板10的上表面之间。
晶体管部70的台面部60具有在半导体基板10的上表面露出的发射区12。发射区12与栅极沟槽部40接触地设置。与栅极沟槽部40接触的台面部60可以设置有在半导体基板10的上表面露出的接触区15。
台面部60中的各接触区15和各发射区12从X轴方向上的一侧的沟槽部起，设置到另一侧的沟槽部为止。作为一例，台面部60的接触区15和发射区12沿沟槽部的延伸方向(Y轴方向)交替地配置。
在其他例子中，台面部60的接触区15和发射区12可以沿沟槽部的延伸方向(Y轴方向)而设置为条状。例如在与沟槽部接触的区域设置发射区12，在被发射区12夹持的区域设置接触区15。
在二极管部80的台面部61不设置发射区12。在台面部61的上表面可以设置有基区14和接触区15。在台面部61的上表面在被基区14-e夹持的区域可以与各基区14-e接触地设置有接触区15。在台面部61的上表面在被接触区15夹持的区域可以设置有基区14。基区14可以配置在被接触区15夹持的整个区域。
在各台面部的上方设置有接触孔54。接触孔54配置在被基区14-e夹持的区域。本例的接触孔54设置在接触区15、基区14以及发射区12各区域的上方。接触孔54不设置在与基区14-e和阱区11对应的区域。接触孔54可以配置在台面部60的排列方向(X轴方向)上的中央。
在二极管部80，在与半导体基板10的下表面相邻的区域设置有N+型的阴极区82。在半导体基板10的下表面，在没有设置阴极区82的区域可以设置有P+型的集电区22。阴极区82和集电区22设置在半导体基板10的下表面23与缓冲区20之间。在图2中，利用虚线来表示阴极区82和集电区22的边界。
阴极区82在Y轴方向上相对于阱区11分离地配置。由此，能够确保掺杂浓度比较高且形成到深的位置的P型的区域(阱区11)与阴极区82之间的距离，从而能够提高耐压。本例的阴极区82的Y轴方向上的端部比接触孔54的Y轴方向上的端部更远离阱区11而配置。在其他的例子中，阴极区82的Y轴方向上的端部可以配置在阱区11与接触孔54之间。
图3是示出图2的b-b截面的一例的图。b-b截面是通过发射区12和阴极区82的XZ面。本例的半导体装置100在该截面具有半导体基板10、层间绝缘膜38、发射电极52以及集电极24。半导体基板10具有上表面21和下表面23。上表面21和下表面23是半导体基板10的两个主表面。在本说明书中，将与上表面21和下表面23平行的面上的正交轴设为X轴和Y轴，将与上表面21和下表面23垂直的轴设为Z轴。
层间绝缘膜38设置在半导体基板10的上表面。层间绝缘膜38是包括添加了硼或磷等杂质的硅酸盐玻璃等绝缘膜、热氧化膜、以及、其他绝缘膜中的至少一层的膜。在层间绝缘膜38设置有在图2中说明的接触孔54。
发射电极52设置在层间绝缘膜38的上方。发射电极52通过层间绝缘膜38的接触孔54而与半导体基板10的上表面21接触。集电极24设置在半导体基板10的下表面23。发射电极52和集电极24由铝等金属材料形成。在本说明书中，将连结发射电极52与集电极24的方向(Z轴方向)称为深度方向。
半导体基板10具有N型的漂移区18。漂移区18分别设置于晶体管部70和二极管部80。
在晶体管部70的台面部60，从半导体基板10的上表面21侧依次设置有N+型的发射区12和P-型的基区14。在基区14的下方设置有漂移区18。在台面部60可以设置有N+型的蓄积区16。蓄积区16配置在基区14与漂移区18之间。
发射区12在半导体基板10的上表面21露出，并且与栅极沟槽部40接触地设置。发射区12可以与台面部60的两侧的沟槽部接触。发射区12的掺杂浓度比漂移区18的掺杂浓度高。
基区14设置在发射区12的下方。本例的基区14与发射区12接触地设置。基区14可以与台面部60的两侧的沟槽部接触。
蓄积区16设置在基区14的下方。蓄积区16是掺杂浓度比漂移区18的掺杂浓度高的N+型的区域。通过在漂移区18与基区14之间设置高浓度的蓄积区16，从而能够提高载流子注入促进效应(IE效应)，降低导通电压。蓄积区16可以以覆盖各台面部60中的基区14的整个下表面的方式设置。
在二极管部80的台面部61，与半导体基板10的上表面21接触而设置有P-型的基区14。在基区14的下方设置有漂移区18。在台面部61，在基区14的下方可以设置有蓄积区16。
在各晶体管部70和二极管部80，在漂移区18的下方可以设置有N+型的缓冲区20。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20具有掺杂浓度比漂移区18的掺杂浓度高的浓度峰25。浓度峰25的掺杂浓度是指浓度峰25的顶点处的掺杂浓度。另外，漂移区18的掺杂浓度可以使用掺杂浓度分布大致平坦的区域中的掺杂浓度的平均值。掺杂浓度分布大致平坦的区域可以是深度方向的长度为10μm以上且掺杂浓度的变动为±10％以内的区域。本例的缓冲区20在半导体基板10的深度方向(Z轴方向)上，具有三个以上的浓度峰25。缓冲区20的浓度峰25可以与例如氢(质子)或磷的浓度峰设置在同一深度位置。缓冲区20可以作为防止从基区14的下端扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而起作用。
在晶体管部70，在缓冲区20的下方设置有P+型的集电区22。集电区22的受主浓度比基区14的受主浓度高。集电区22可以包含与基区14相同的受主，也可以包含不同的受主。集电区22的受主是例如硼。
在二极管部80，在缓冲区20的下方设置有N+型的阴极区82。阴极区82的施主浓度比漂移区18的施主浓度高。阴极区82的施主是例如氢或磷。应予说明，成为各区域的施主和受主的元素不限于上述的例子。集电区22和阴极区82在半导体基板10的下表面23露出，并且与集电极24连接。集电极24可以与半导体基板10的整个下表面23接触。发射电极52和集电极24可以由铝等金属材料形成。
在半导体基板10的上表面21侧设置有一个以上的栅极沟槽部40、以及一个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面21起，贯通基区14而到达漂移区18。在设置有发射区12、接触区15以及蓄积区16中的至少任一者的区域中，各沟槽部也贯通这些掺杂区域而到达漂移区18。沟槽部贯通掺杂区域不限于按照在形成掺杂区域后形成沟槽部的顺序来制造。在形成沟槽部后，在沟槽部之间形成掺杂区域的步骤也被包含在沟槽部贯通掺杂区域的步骤之中。
如上述那样，在晶体管部70设置有栅极沟槽部40和虚设沟槽部30。在二极管部80设置有虚设沟槽部30，不设置栅极沟槽部40。在本例中，二极管部80与晶体管部70在X轴方向上的边界是阴极区82与集电区22的边界。
栅极沟槽部40具有设置在半导体基板10的上表面21的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42覆盖栅极沟槽的内壁而设置。栅极绝缘膜42可以将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部，设置在比栅极绝缘膜42更靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44在深度方向上，可以设置得比基区14更长。该截面中的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜38覆盖。栅极导电部44与栅极布线电连接。若在栅极导电部44施加预定的栅极电压，则基区14中的与栅极沟槽部40接触的界面的表层形成由电子的反型层形成的沟道。
虚设沟槽部30在该截面可以具有与栅极沟槽部40相同的构造。虚设沟槽部30具有设置在半导体基板10的上表面21的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设导电部34与发射电极52电连接。虚设绝缘膜32覆盖虚设沟槽的内壁而设置。虚设导电部34设置在虚设沟槽的内部，并且设置在比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34可以在深度方向上具有与栅极导电部44相同的长度。
本例的栅极沟槽部40和虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以是向下侧凸出的曲面状(在截面中是曲线状)。
本例的半导体基板10的第一导电型(N型)的体施主整体分布。体施主是在成为半导体基板10的基础的坯料的制造时，由在坯料内大致均匀地包含的掺杂剂而成的施主。本例的体施主是除氢以外的元素。虽然体施主的掺杂剂是例如磷、锑、砷、硒、硫磺，但是不限于此。本例的体施主是磷。体施主也包含在P型的区域。半导体基板10可以是从半导体的坯料切出的晶片，也可以是将晶片单片化的芯片。半导体的坯料可以利用直拉法(CZ法)、磁场直拉法(MCZ法)、悬浮区熔法(FZ法)中的任一者来制造。本例的坯料利用MCZ法而被制造出来。体施主浓度可以使用分布于整个半导体基板10的体施主的化学浓度，也可以是该化学浓度的90％至100％之间的值。
半导体基板10在有源部160具有包含氢且施主浓度比体施主的浓度高的第一高浓度区106。第一高浓度区106能够通过从半导体基板10的下表面23朝向氢注入区域140照射氢并进行热处理而形成。
在从下表面23注入的氢离子通过的区域形成有以单原子空穴(V)、多原子空穴(VV)等空穴为主体的晶格缺陷。与空穴相邻的原子具有悬挂键。在晶格缺陷也包含晶格间原子和/或位错等，虽然在广义上也可以包含施主和/或受主，但是在本说明书中，有时将以空穴为主体的晶格缺陷称为空穴型晶格缺陷、空穴型缺陷、或者简称为晶格缺陷。另外，由于向半导体基板10进行氢离子注入而形成大量晶格缺陷，所以有半导体基板10的结晶性强烈地混乱的情况。在本说明书中，有时将该结晶性的混乱称为紊乱。另外，由于注入到氢注入区域140和缓冲区20的氢扩散到通过区域，所以存在于通过区域的空穴(V)及氧(O)与氢(H)结合而形成VOH缺陷。VOH缺陷作为供给电子的施主而起作用。
通过形成VOH缺陷，从而氢的通过区域的掺杂浓度上升。在本例中，从下表面23起到氢注入区域140为止的区域的掺杂浓度上升。因此，在氢的通过区域形成有比体施主浓度更高浓度的第一高浓度区106。
第一高浓度区106可以在俯视下，遍及整个有源部160而设置。第一高浓度区106可以设置在漂移区18中的、下表面23侧的一部分的区域。第一高浓度区106可以与缓冲区20接触。在不设置缓冲区20的情况下，第一高浓度区106可以与集电区22接触，可以与阴极区82接触。第一高浓度区106的掺杂浓度低于阴极区82、集电区22、以及、缓冲区20的掺杂浓度中的任一峰值。在本例中，基于VOH缺陷的施主浓度远远低于缓冲区20、阴极区82、集电区22的掺杂浓度。因此，在图3的例子中，视为在缓冲区20、阴极区82、集电区22没有设置第一高浓度区106。
在本说明书中，将掺杂浓度为体施主浓度的区域设为低浓度区19。在图3的例子中，缓冲区20与蓄积区16之间的区域中的、没有形成第一高浓度区106而残留的漂移区18是低浓度区19。
氢注入区域140可以设置在半导体基板10的上表面21侧。上表面21侧是指上表面21与半导体基板10的深度方向上的中央之间的区域。由此，第一高浓度区106能够从缓冲区20的上端起遍及半导体基板10的上表面21侧的宽广区域而形成。因此，能够遍及宽广区域而调整掺杂浓度。
通常，必须准备与应当形成于半导体基板10的元件的特性、特别是额定电压或耐压相对应地具有体施主浓度Db的半导体基板10。对此，根据半导体装置100，通过控制氢离子的剂量和注入深度，从而能够使第一高浓度区106的施主浓度和范围局部性地高于基本掺杂浓度Db。因此，即使使用体施主浓度Db不同的半导体基板10，也能够形成预定的额定电压或耐压特性的元件。另外，虽然制造半导体基板10时的施主浓度的偏差比较大，但是能够比较高精度地控制氢离子的剂量。因此，也能够高精度地控制通过照射氢离子而产生的空穴(V)的浓度，并且能够高精度地控制第一高浓度区106的施主浓度。
另外，优选氢注入区域140配置在比栅极沟槽部40的下端更靠半导体基板10的下表面23侧的位置。即，优选在不到达栅极沟槽部40的范围内，从下表面23照射氢离子。由此，因为氢离子不通过栅极绝缘膜42，所以能够抑制栅极绝缘膜42的劣化。
半导体基板10的深度方向上的氢化学浓度分布在氢注入区域140具有第一氢浓度峰141。在图3中，示意性地利用叉标记来表示第一氢浓度峰141的深度位置。
优选第一氢浓度峰141与栅极沟槽部40的下端之间的Z轴方向上的距离L1分离为即使在照射氢时的射程产生偏差也不使氢照射到栅极沟槽部40的程度。距离L1可以是深度方向上的氢化学浓度分布中的第一氢浓度峰141的标准偏差σ的3倍以上，也可以是5倍以上，还可以是10倍以上。其中，在想要使第一高浓度区106较宽地形成的情况下优选距离L1小。距离L1可以是上述标准偏差的20倍以下，也可以是10倍以下。
图4是示出图1的c-c截面的一例的图。c-c截面是包括边缘终端构造部90和晶体管部70的XZ面。在本例中，在边缘终端构造部90和晶体管部70之间设置有边界部72。晶体管部70的结构与在图2和图3中说明的晶体管部70相同。
边界部72具有外周栅极布线130和阱区11。阱区11是掺杂浓度比基区14的掺杂浓度高的P+型的区域。阱区11从半导体基板10的上表面21设置到比沟槽部的下端更深的位置。通过设置阱区11，从而使有源部160与边缘终端构造部90变得容易分离。可以将在俯视下被阱区11包围的区域设为有源部160。在阱区11的内部可以设置有一个以上的沟槽部。通过将多个沟槽部中的配置在最靠端部的沟槽部设置在阱区11内，从而能够缓解向该沟槽部的电场集中。
在阱区11的上方设置有外周栅极布线130。本例的外周栅极布线130包括由铝等金属形成的栅极金属层50、以及由添加了杂质的多晶硅等的半导体形成的栅极流道48。栅极流道48隔着层间绝缘膜38配置在阱区11的上方。栅极金属层50隔着层间绝缘膜38配置在栅极流道48的上方。栅极金属层50和栅极流道48被设置于层间绝缘膜38的贯通孔连接。
在边缘终端构造部90设置有多个保护环92、多个场板94以及沟道截断环174。在边缘终端构造部90，可以在与下表面23接触的区域设置有集电区22。另外，在集电区22设置有缓冲区20。缓冲区20具有一个以上的氢化学浓度峰。
各保护环92可以在上表面21以包围有源部160的方式设置。多个保护环92可以具有使在有源部160产生的耗尽层向半导体基板10的外侧扩展的功能。由此，能够防止半导体基板10内部的电场集中，并且能够提高半导体装置100的耐压。
本例的保护环92是在上表面21附近通过离子照射而形成的P+型的半导体区域。保护环92的底部的深度可以比栅极沟槽部40和虚设沟槽部30的底部的深度深。
保护环92的上表面被层间绝缘膜38覆盖。场板94由金属或多晶硅等导电材料形成。场板94可以由与栅极金属层50或发射电极52相同的材料形成。场板94设置在层间绝缘膜38上。场板94通过设置于层间绝缘膜38的贯通孔而与保护环92连接。
沟道截断环174在端边102的上表面21和侧面露出而设置。沟道截断环174是掺杂浓度比漂移区18的掺杂浓度高的N型的区域。沟道截断环174具有使在有源部160产生的耗尽层在半导体基板10的端边102终止的功能。
半导体基板10在边缘终端构造部90具有包含氢且施主浓度比体施主的浓度高的第二高浓度区107。第二高浓度区107在半导体基板10的深度方向上，设置在比第一高浓度区106更宽的范围内。
第二高浓度区107能够通过从半导体基板10的下表面23照射氢离子并进行热处理而形成。第二高浓度区107可以以贯通半导体基板10的方式照射氢离子而形成，也可以向有源部160中的比氢注入区域140更靠上表面21侧的位置注入氢离子而形成。由此，在Z轴方向上，能够在比第一高浓度区106更宽的范围内形成第二高浓度区107。在图4的例子中，第二高浓度区107以贯通半导体基板10的方式照射氢离子而形成。因此，在图4的例子的第二高浓度区107，在深度方向上的氢化学浓度分布没有浓度峰。
通过沿Z轴方向较宽地形成第二高浓度区107，从而在边缘终端构造部90，能够使高电阻率的区域变小。因此，即使使X轴方向上的边缘终端构造部90的长度变小，也容易确保半导体装置100的耐压。
第二高浓度区107可以与半导体基板10的上表面21接触。本例的第二高浓度区107从缓冲区20的上端设置到半导体基板10的上表面21。在边缘终端构造部90可以不设置低浓度区19。第二高浓度区107也设置在阱区11与保护环92之间、两个保护环92之间、以及保护环92与沟道截断环174之间。
第二高浓度区107的掺杂浓度比保护环92、沟道截断环174、以及缓冲区20中的掺杂浓度的任一峰值都低。因此，在图4的例子中，视为在保护环92、沟道截断环174、以及缓冲区20不设置第二高浓度区107。
在俯视下，第二高浓度区107可以遍及整个边缘终端构造部90而设置。本例的边缘终端构造部90是在半导体基板10的上表面21，从阱区11的端部位置Xw起到半导体基板10的端边102为止的区域。
在X轴方向上，第一高浓度区106与第二高浓度区107可以接触。第一高浓度区106与第二高浓度区107的X轴方向上的边界位置Xb可以配置在比阱区11的端部位置Xw更靠有源部160侧的位置。在Z轴方向上，边界位置Xb可以与阱区11重叠。
优选边界位置Xb与在X轴方向上配置在最靠端部的栅极沟槽部40之间的X轴方向上的距离L2分离为防止为了形成第二高浓度区107而照射的氢通过栅极绝缘膜42的程度。该栅极沟槽部40在X轴方向上配置在最靠近第二高浓度区107的位置。距离L2可以是深度方向上的氢化学浓度分布的第一氢浓度峰141的标准偏差σ的3倍以上，也可以是5倍以上，还可以是10倍以上。距离L2可以大于距离L1。距离L2可以是阱区11的X轴方向上的宽度的一半以上。
图5是示出氢注入区域140的附近的深度方向上的氢化学浓度分布的一例的图。如上所述，在氢注入区域140，氢化学浓度分布具有第一氢浓度峰141。第一氢浓度峰141是氢化学浓度为极大值D3的区域。
上述的第一氢浓度峰141的标准偏差σ是包含极大值D3的山形的浓度分布的标准偏差。通过使距离L1和距离L2相对于标准偏差σ而变得足够大，从而能够抑制氢离子通过栅极绝缘膜42。
应予说明，氢化学浓度分布在比第一氢浓度峰141更靠下表面23侧的位置具有下摆S1，在比第一氢浓度峰141更靠上表面21侧的位置具有下摆S2。在本例中，从下表面23侧照射氢。因此，下摆S1的倾斜度可以小于下摆S2的倾斜度。即，下摆S2的氢化学浓度可以比下摆S1的氢化学浓度更急剧地变动。有时通过将第一氢浓度峰141的两侧的下摆进行比较，从而能够判断是从下表面23和上表面21的哪一侧照射了氢。
图6是示出X轴方向上的掺杂浓度分布的一例的图。在图6中，示出从低浓度区19到第二高浓度区107的分布。如图4所示，低浓度区19与第二高浓度区107之间的边界位置Xb能够被视为第一高浓度区106与第二高浓度区107之间的边界位置Xb。
在边界位置Xb的附近，掺杂浓度从低浓度区19的掺杂浓度Db变化到第二高浓度区107的掺杂浓度D2。边界位置Xb可以是掺杂浓度成为D2与Db的中间的浓度Dc的位置。
图7是示出图4的e-e线和f-f线上的掺杂浓度分布的一例的图。e-e线是在晶体管部70通过发射区12的Z轴方向的线。f-f线是在边缘终端构造部90通过阱区11与保护环92之间的Z轴方向的线。e-e线通过第一高浓度区106，f-f线通过第二高浓度区107。另外，在图7中，一并示出深度位置Z1的附近的氢化学浓度分布。深度位置Z1是第一高浓度区106中的氢化学浓度分布的第一氢浓度峰141的深度位置。
本例的缓冲区20在掺杂浓度分布中具有多个浓度峰25-1、25-2、25-3、25-4。虽然各个浓度峰25是通过注入氢离子而形成的，但是在图7中，省略与浓度峰25对应的氢化学浓度分布的峰。
第一高浓度区106的氢化学浓度分布的第一氢浓度峰141配置在半导体基板10的深度方向上的中央Zc与蓄积区16之间。另一方面，在第二高浓度区107，在深度位置Z1不设置氢化学浓度的峰。第二高浓度区107的深度方向上的氢化学浓度分布可以是平坦的，也可以是具有微小的倾斜度的直线状。氢化学浓度分布是平坦的可以指遍及第二高浓度区107的整个深度方向，氢化学浓度的变动幅度为±50％以内的情况。
在边缘终端构造部90，与第一氢浓度峰141同一深度位置Z1的氢化学浓度Dh2可以低于第一氢浓度峰141的氢化学浓度Dh。例如，利用同一氢剂量，在有源部160向深度位置Z1照射氢，并且在边缘终端构造部90以贯通半导体基板10的方式照射氢。在该情况下，对于深度位置Z1处的氢化学浓度而言，有源部160的氢化学浓度变得高于边缘终端构造部90的氢化学浓度。另一方面，对于比深度位置Z1更靠上表面21侧的区域中的氢化学浓度而言，边缘终端构造部90的比深度位置Z1更靠上表面21侧的区域中的氢化学浓度可以高于有源部160的比深度位置Z1更靠上表面21侧的区域中的氢化学浓度。另外，对于比深度位置Z1更靠下表面23侧的区域中的氢化学浓度而言，边缘终端构造部90的氢化学浓度与有源部160的氢化学浓度可以相等。氢化学浓度相等可以指同一深度位置的氢化学浓度的差为±50％以内的情况。
另外，在第一氢浓度峰141的深度位置Z1，第一高浓度区106的掺杂浓度分布可以具有第一掺杂浓度峰108。第一掺杂浓度峰108可以具有下表面23侧的下摆S3、以及上表面21侧的下摆S4。与第一氢浓度峰141同样地，下摆S3可以比下摆S4更缓和。
深度位置Z1处的第一高浓度区106的掺杂浓度Dp1(或施主浓度)可以是1.0×1013/cm3以上且2.0×1014/cm3以下。另外，比深度位置Z1更靠下表面23侧的第一高浓度区106的掺杂浓度D1(或施主浓度)也可以是1.0×1013/cm3以上且2.0×1014/cm3以下。掺杂浓度Dp1可以是掺杂浓度D1的3倍以上且7倍以下。通过如此的构成，能够使第一高浓度区106的掺杂浓度远远高于体施主浓度Db，并且能够高精度地控制漂移区18的掺杂浓度。
在相当于漂移区18的深度范围，第二高浓度区107的掺杂浓度分布的变动幅度小于有源部160的掺杂浓度分布的变动幅度。第二高浓度区107中的掺杂浓度可以为平坦的。掺杂浓度为平坦可以指遍及第二高浓度区107的整个深度方向，掺杂浓度的变动幅度在50％以内。作为一例，第二高浓度区107的掺杂浓度可以是7.0×1013/cm3以上且8.0×1013/cm3以下。
另外，遍及半导体基板10的整个深度方向，边缘终端构造部90的掺杂浓度可以高于体施主浓度Db。其中，在P型区域与N型区域之间的边界，掺杂浓度的净值变得小于体施主浓度Db。
在比深度位置Z1更靠下表面23侧的区域，第一高浓度区106的掺杂浓度D1(施主浓度)与第二高浓度区107的掺杂浓度D2(施主浓度)可以相同。掺杂浓度相同可以允许±10％以内的误差。另外，在比深度位置Z1更靠上表面21侧的区域，第二高浓度区107的掺杂浓度D2高于有源部160的低浓度区19的掺杂浓度Db。
图8是示出图4的g-g线上的掺杂浓度分布的一例的图。在边缘终端构造部90中，g-g线通过保护环92。本例的第二高浓度区107设置在缓冲区20与保护环92之间。应予说明，虽然在保护环92也形成有VOH缺陷，但是由于保护环92的掺杂浓度高，所以即使形成有VOH缺陷，对保护环92的特性也几乎没有影响。
图9是示出图4的f-f线上的掺杂浓度分布和氢化学浓度分布的其他例的图。本例的第二高浓度区107在上表面21的附近具有第二氢浓度峰142。第二氢浓度峰142的深度位置Z2配置在比第一氢浓度峰141的深度位置Z1更靠上表面21侧的位置。第二氢浓度峰142可以配置在比沟槽部的下端的深度位置更靠上表面21侧的位置，也可以配置在比蓄积区16的深度位置更靠上表面21侧的位置，还可以配置在比基区14的深度位置更靠上表面21侧的位置。
即使通过如此的构成，也能够将第二高浓度区107设置在比第一高浓度区106在深度方向上更宽的范围。第二高浓度区107的掺杂浓度分布可以在深度位置Z2处具有第二掺杂浓度峰109。在本例中，在整个第二高浓度区107，掺杂浓度也可以高于体施主浓度。
图10是对向半导体基板10照射氢离子的工序的一例进行说明的图。在本例中，同时地向有源部160与边缘终端构造部90这两者照射氢离子。由此，降低氢离子的照射成本。
首先，在半导体基板10的下表面23，在设置有有源部160的区域选择性地形成遮挡部200。遮挡部200也可以设置在边界部72的至少一部分。遮挡部200是例如感光性的光刻胶。半导体基板10的下表面23中的形成第二高浓度区107的区域不被遮挡部200覆盖而露出。
接着，向半导体基板10的整个下表面23照射质子等氢离子。此时，在不被遮挡部200覆盖的区域氢离子贯通半导体基板10，在被遮挡部200覆盖的区域，以使氢离子不贯通半导体基板10的加速能量来加速氢离子。由此，在被遮挡部200覆盖的有源部160，氢被注入到氢注入区域140。通过调整遮挡部200的厚度，从而能够调整氢注入区域140的深度位置。通过如此的工序，从而能够利用同一氢离子照射工序来形成第一高浓度区106与第二高浓度区107。
图11是示出半导体装置100的制造方法的一例的图。在本例中，在阶段S1100中，形成半导体装置100的上表面结构。是指设置在半导体基板10的上表面21侧的结构，包括例如沟槽部、发射区12、基区14、蓄积区16、层间绝缘膜38、发射电极52、栅极布线等。
接着，在阶段S1102中，磨削半导体基板10的下表面23侧来调整半导体基板10的厚度。接着，在阶段S1104的处理中，形成半导体基板10的下表面结构。在本例中，通过在阶段S1104中，向阴极区82和集电区22注入掺杂剂，并且在阶段S1106中局部地进行激光退火，从而形成阴极区82和集电区22。
接着，在阶段S1108中，在半导体基板10的下表面23侧选择性地形成遮挡部200。在形成遮挡部200后，在阶段S1110中从下表面23侧照射氢离子。在阶段S1112中去除遮挡部200。在去除遮挡部200后，向缓冲区20注入氢离子。接着，在阶段S1116中对半导体基板10进行热处理。在阶段S1116中，可以通过退火炉对整个半导体基板10进行热处理。由此，氢扩散而形成第一高浓度区106、第二高浓度区107以及缓冲区20。接着，在下表面23形成集电极24。由此，能够制造半导体装置100。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，能够对上述实施方式施加多种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包括在本发明的技术范围内。
应注意，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以这一顺序来实施。

Claims (13)

1.一种半导体装置，其特征在于，具备：
半导体基板，其包含体施主；
有源部，其设置于所述半导体基板；以及
边缘终端构造部，其在所述半导体基板的上表面，设置在所述有源部与所述半导体基板的端边之间，
所述有源部具有包含氢且施主浓度比所述体施主的浓度高的第一高浓度区，
所述边缘终端构造部具有第二高浓度区，所述第二高浓度区在所述半导体基板的深度方向上设置在比所述第一高浓度区更宽的范围，并且包含氢且施主浓度比所述体施主的浓度高。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第二高浓度区与所述半导体基板的所述上表面接触。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述第一高浓度区中的所述深度方向上的氢浓度分布在所述半导体基板的所述上表面侧具有第一氢浓度峰。
4.根据权利要求3所述的半导体装置，其特征在于，
在所述边缘终端构造部中，与所述第一氢浓度峰同一深度位置的氢浓度低于所述第一氢浓度峰的氢浓度。
5.根据权利要求4所述的半导体装置，其特征在于，
所述有源部具有设置在所述半导体基板的所述上表面的沟槽部，
所述第一氢浓度峰配置在从所述半导体基板的所述深度方向的中央起到所述沟槽部的底部为止的区域。
6.根据权利要求3至5中任一项所述的半导体装置，其特征在于，
所述第一氢浓度峰的施主浓度是1.0×1013/cm3以上且2.0×1014/cm3以下。
7.根据权利要求3至6中任一项所述的半导体装置，其特征在于，
所述第一氢浓度峰的施主浓度是比所述第一氢浓度峰更靠所述半导体基板的下表面侧的所述第一高浓度区的施主浓度的3倍以上且7倍以下。
8.根据权利要求3至7中任一项所述的半导体装置，其特征在于，
在比所述第一氢浓度峰更靠所述半导体基板的下表面侧的深度位置，所述第一高浓度区的施主浓度与所述第二高浓度区的施主浓度相同。
9.根据权利要求3至8中任一项所述的半导体装置，其特征在于，
在比所述第一氢浓度峰更靠所述半导体基板的上表面侧的深度位置，所述第二高浓度区的施主浓度比所述有源部的施主浓度高。
10.根据权利要求3至9中任一项所述的半导体装置，其特征在于，
所述有源部沿排列方向以预定的间隔而具有多个设置于所述半导体基板的所述上表面的栅极沟槽部，
多个所述栅极沟槽部中的在所述排列方向上配置在最靠端部的所述栅极沟槽部与所述第二高浓度区之间的所述排列方向上的距离是所述第一氢浓度峰的标准偏差的3倍以上。
11.根据权利要求10所述的半导体装置，其特征在于，
所述半导体装置具有P型的阱区，所述P型的阱区在所述半导体基板的所述上表面，设置在所述有源部与所述边缘终端构造部之间，并且从所述半导体基板的所述上表面设置到比所述栅极沟槽部的下端更深的位置，
所述排列方向上的所述第一高浓度区与所述第二高浓度区之间的边界在所述深度方向上与所述阱区重叠。
12.一种制造方法，其特征在于，是权利要求1至11中任一项所述的半导体装置的制造方法，
所述制造方法包括：
氢照射阶段，在所述半导体基板的下表面，在设置有所述有源部的区域形成遮挡部，并且在使设置有所述第二高浓度区的区域的所述半导体基板的下表面露出的状态下，从所述半导体基板的所述下表面照射氢；以及
热处理阶段，对所述半导体基板进行热处理。
13.根据权利要求12所述的制造方法，其特征在于，
在所述氢照射阶段，照射到设置有所述第二高浓度区的区域的所述氢贯通所述半导体基板，照射到设置有所述有源部的区域的所述氢不贯通所述半导体基板。
CN202080016339.4A 2019-09-11 2020-09-08 半导体装置以及制造方法 Pending CN113544857A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-165167 2019-09-11
JP2019165167 2019-09-11
PCT/JP2020/034015 WO2021049499A1 (ja) 2019-09-11 2020-09-08 半導体装置および製造方法

Publications (1)

Publication Number Publication Date
CN113544857A true CN113544857A (zh) 2021-10-22

Family

ID=74866168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080016339.4A Pending CN113544857A (zh) 2019-09-11 2020-09-08 半导体装置以及制造方法

Country Status (5)

Country Link
US (1) US20210384330A1 (zh)
EP (1) EP3920209A4 (zh)
JP (3) JP6989061B2 (zh)
CN (1) CN113544857A (zh)
WO (1) WO2021049499A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7243744B2 (ja) * 2019-01-18 2023-03-22 富士電機株式会社 半導体装置および半導体装置の製造方法
KR102646517B1 (ko) * 2023-10-24 2024-03-11 주식회사 더블유알지코리아 다중 전계 완화 구조를 갖는 전력 반도체 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150050798A1 (en) * 2012-03-19 2015-02-19 Fuji Electric Co., Ltd. Production method for a semiconductor device
US20150311279A1 (en) * 2013-06-26 2015-10-29 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US20160172438A1 (en) * 2014-11-28 2016-06-16 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices using Light Ion Implantation and Semiconductor Device
US20160284825A1 (en) * 2014-06-12 2016-09-29 Fuji Electric Co., Ltd. Semiconductor device
CN108604594A (zh) * 2016-08-12 2018-09-28 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2019087635A (ja) * 2017-11-07 2019-06-06 富士電機株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110042791A1 (en) * 2006-01-20 2011-02-24 Infineon Technologies Austria Ag Method for treating an oxygen-containing semiconductor wafer, and semiconductor component
US8766413B2 (en) * 2009-11-02 2014-07-01 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6078961B2 (ja) * 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
EP2793267B1 (en) * 2012-03-23 2020-11-25 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US8921931B2 (en) * 2012-06-04 2014-12-30 Infineon Technologies Austria Ag Semiconductor device with trench structures including a recombination structure and a fill structure
JP6179468B2 (ja) * 2014-06-23 2017-08-16 トヨタ自動車株式会社 半導体装置
CN106463547B (zh) * 2014-12-25 2019-10-18 富士电机株式会社 半导体装置
DE112016000170T5 (de) * 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung
US9590033B1 (en) * 2015-11-20 2017-03-07 Ixys Corporation Trench separation diffusion for high voltage device
JP6676947B2 (ja) * 2015-12-14 2020-04-08 富士電機株式会社 半導体装置
DE112019000094T5 (de) * 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150050798A1 (en) * 2012-03-19 2015-02-19 Fuji Electric Co., Ltd. Production method for a semiconductor device
US20150311279A1 (en) * 2013-06-26 2015-10-29 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US20160284825A1 (en) * 2014-06-12 2016-09-29 Fuji Electric Co., Ltd. Semiconductor device
US20160172438A1 (en) * 2014-11-28 2016-06-16 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices using Light Ion Implantation and Semiconductor Device
CN108604594A (zh) * 2016-08-12 2018-09-28 富士电机株式会社 半导体装置及半导体装置的制造方法
US20180350961A1 (en) * 2016-08-12 2018-12-06 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP2019087635A (ja) * 2017-11-07 2019-06-06 富士電機株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
EP3920209A4 (en) 2022-05-11
EP3920209A1 (en) 2021-12-08
JP2024024105A (ja) 2024-02-21
JPWO2021049499A1 (ja) 2021-10-21
JP7420132B2 (ja) 2024-01-23
WO2021049499A1 (ja) 2021-03-18
US20210384330A1 (en) 2021-12-09
JP2022019921A (ja) 2022-01-27
JP6989061B2 (ja) 2022-01-05

Similar Documents

Publication Publication Date Title
JP2023145675A (ja) 半導体装置および半導体装置の製造方法
JP7268743B2 (ja) 半導体装置
JP7476996B2 (ja) 半導体装置
JP2024024105A (ja) 半導体装置
CN113287201A (zh) 半导体装置
US11094787B2 (en) Method of manufacturing semiconductor device and semiconductor device
US20230197772A1 (en) Semiconductor device
CN114175270A (zh) 半导体装置
CN115443541A (zh) 半导体装置
CN113140616A (zh) 半导体装置
CN112752871A (zh) 半导体装置及制造方法
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
US20220123133A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
US20240186383A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20240162285A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP7452632B2 (ja) 半導体装置および半導体装置の製造方法
WO2023157330A1 (ja) 半導体装置およびその製造方法
US20240006520A1 (en) Semiconductor device
US20230041042A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
US20230261097A1 (en) Semiconductor device and manufacturing method
JP2024035557A (ja) 半導体装置
JP2024067536A (ja) 半導体装置
CN114902425A (zh) 半导体装置
CN117561610A (zh) 半导体装置及制造方法
CN115207114A (zh) 半导体装置和制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination