JP7476996B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7476996B2
JP7476996B2 JP2023015355A JP2023015355A JP7476996B2 JP 7476996 B2 JP7476996 B2 JP 7476996B2 JP 2023015355 A JP2023015355 A JP 2023015355A JP 2023015355 A JP2023015355 A JP 2023015355A JP 7476996 B2 JP7476996 B2 JP 7476996B2
Authority
JP
Japan
Prior art keywords
concentration
hydrogen
region
donor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023015355A
Other languages
English (en)
Other versions
JP2023041915A (ja
Inventor
泰典 阿形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2023041915A publication Critical patent/JP2023041915A/ja
Application granted granted Critical
Publication of JP7476996B2 publication Critical patent/JP7476996B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
従来、半導体基板の所定の深さに水素を注入して拡散させることで、注入深さおよび拡散領域に形成された格子欠陥と水素が結合してドナー化し、ドーピング濃度を高くできる技術が知られている（例えば、特許文献１、２参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特許第５３７４８８３号
［特許文献２］ ＷＯ２０１７／４７２８５号
半導体基板の深さ方向において、広い範囲のドーピング濃度を容易に調整できることが好ましい。
上記課題を解決するために、本発明の第１の態様においては、上面および下面を有し、バルク・ドナーを有する半導体基板を備える半導体装置を提供する。半導体基板の深さ方向における水素化学濃度分布が、第１の水素濃度ピークと、第１の水素濃度ピークよりも半導体基板の下面側に配置された第２の水素濃度ピークとを有してよい。上記いずれかの半導体装置において、第１の水素濃度ピークと第２の水素濃度ピークとの間の中間領域における中間ドナー濃度が、第１の水素濃度ピークと半導体基板の上面との間の上面側ドナー濃度と、第２の水素濃度ピークと半導体基板の下面との間の下面側ドナー濃度のいずれより低くてよい。
上記いずれかの半導体装置において、半導体基板の深さ方向におけるドナー濃度分布が、第１の水素濃度ピークと半導体基板の上面との間において上面側平坦部分を有してよい。
上記課題を解決するために、本発明の第２の態様においては、上面および下面を有し、バルク・ドナーを有する半導体基板を備える半導体装置を提供する。半導体基板の深さ方向における水素化学濃度分布が、第１の水素濃度ピークと、第１の水素濃度ピークよりも半導体基板の下面側に配置された第２の水素濃度ピークとを有してよい。上記いずれかの半導体装置において、第１の水素濃度ピークと第２の水素濃度ピークとの間の中間領域における中間ドナー濃度が、第１の水素濃度ピークと半導体基板の上面との間の上面側ドナー濃度と、第２の水素濃度ピークと半導体基板の下面との間の下面側ドナー濃度のいずれよりも高くてよい。上記いずれかの半導体装置において、半導体基板の深さ方向におけるドナー濃度分布が、第１の水素濃度ピークと半導体基板の上面との間において上面側平坦部分を有してよい。
上記いずれかの半導体装置において、上面側ドナー濃度は、バルク・ドナー濃度よりも高くてよい。
上記いずれかの半導体装置において、上面側ドナー濃度は、水素ドナーを含んでよい。
上記いずれかの半導体装置において、下面側ドナー濃度は、バルク・ドナー濃度よりも高くてよい。
上記いずれかの半導体装置において、下面側ドナー濃度は、水素ドナーを含んでよい。
上記いずれかの半導体装置において、半導体基板の深さ方向におけるドナー濃度分布が、第２の水素濃度ピークと半導体基板の下面との間において下面側平坦部分を有してよい。
上記いずれかの半導体装置において、中間領域の中間ドナー濃度の分布が平坦部分を有してよい。
上記いずれかの半導体装置において、中間領域の中間ドナー濃度はバルク・ドナーのドナー濃度と同一であってよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の一例を示す断面図である。 図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布を示している。 濃度分布における平坦部分１５０を説明する図である。 図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。 図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。 図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。 図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。 図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。 半導体装置１００の一例を示す上面図である。 図９における領域Ｃの拡大図である。 図１０におけるｂ－ｂ断面の一例を示す図である。 通過領域１０６－１および通過領域１０６－２の他の例を示す図である。 図１２におけるＤ－Ｄ線におけるドーピング濃度分布の一例を示す図である。 図１３に示した深さ位置Ｚ１および深さ位置Ｚ２の近傍の領域における、水素化学濃度分布およびドナー濃度分布の一例を示す図である。 図１から図１４において説明した半導体装置１００の製造方法の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
図１は、半導体装置１００の一例を示す断面図である。半導体装置１００は半導体基板１０を備える。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。
半導体基板１０には、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ素子、および、還流ダイオード（ＦＷＤ）等のダイオード素子の少なくとも一方が形成されている。図１においては、トランジスタ素子およびダイオード素子の各電極、半導体基板１０の内部に設けられた各領域を省略している。トランジスタ素子およびダイオード素子の構成例は後述する。
本例の半導体基板１０は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板１０の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板１０は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。バルク・ドナー濃度は、半導体基板１０の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。
半導体基板１０は、上面２１および下面２３を有する。上面２１および下面２３は、半導体基板１０の２つの主面である。本明細書では、上面２１および下面２３と平行な面における直交軸をＸ軸およびＹ軸、上面２１および下面２３と垂直な軸をＺ軸とする。
半導体基板１０には、下面２３から深さ位置Ｚ１に水素イオンが注入されている。また、半導体基板１０には、上面２１から深さ位置Ｚ２に水素イオンが注入されている。水素イオンを所定の深さ位置に注入するとは、水素イオンを、当該深さ位置に対応する加速エネルギーで加速させて注入することを指す。水素イオンは、当該深さ位置だけでなく、当該深さ位置の近傍にも分布する。また、注入面から当該深さ位置までの間の通過領域１０６にも分布し得る。
半導体基板１０の深さ方向における水素化学濃度分布は、深さ位置Ｚ１に第１の水素濃度ピーク１０１を有し、深さ位置Ｚ２に第２の水素濃度ピーク１０２を有する。図１においては、水素濃度ピークを模式的にバツ印で示している。図１においては、上面２１と深さ位置Ｚ２との間に深さ位置Ｚ１が配置されているが、深さ位置Ｚ１は、下面２３と深さ位置Ｚ２との間に配置されていてもよい。
本明細書では、注入された水素イオンが通過した領域を通過領域と称する場合がある。下面２３と深さ位置Ｚ１との間の通過領域１０６－１、および、上面２１と深さ位置Ｚ２との間の通過領域１０６－２には、水素が通過したことにより、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、空孔を主体とする格子欠陥が形成されている。空孔に隣接する原子は、ダングリング・ボンドを有する。格子欠陥には格子間原子や転位等も含まれ、広義ではドナーやアクセプタも含まれ得るが、本明細書では空孔を主体とする格子欠陥を空孔型格子欠陥、空孔型欠陥、あるいは単に格子欠陥と称する場合がある。また、半導体基板１０への水素イオン注入により、格子欠陥が多く形成されることで、半導体基板１０の結晶性が強く乱れることがある。本明細書では、この結晶性の乱れをディスオーダーと称する場合がある。
また、半導体基板１０の全体には酸素が含まれる。当該酸素は、半導体のインゴットの製造時において、意図的にまたは意図せずに導入される。半導体基板１０の内部では、水素（Ｈ）、空孔（Ｖ）および酸素（Ｏ）が結合し、ＶＯＨ欠陥が形成される。また、半導体基板１０を熱処理することで水素が拡散し、ＶＯＨ欠陥の形成が促進される。ＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を単に水素ドナーと称する場合がある。本例の半導体基板１０には、水素イオンの通過領域１０６に水素ドナーが形成される。水素ドナーのドーピング濃度は、水素の化学濃度よりも低い。水素の化学濃度に対する水素ドナーのドーピング濃度の割合を活性化率とすると、活性化率は０．１％～３０％の値であってよい。本例では、活性化率は１％～５％である。
半導体基板１０の通過領域１０６に水素ドナーを形成することで、半導体基板１０の通過領域１０６におけるドナー濃度を、バルク・ドナー濃度よりも高くできる。通常は、半導体基板１０に形成すべき素子の特性、特に定格電圧または耐圧に対応させて、所定のバルク・ドナー濃度を有する半導体基板１０を準備しなければならない。これに対して、図１に示した半導体装置１００によれば、水素イオンのドーズ量および注入深さを制御することで、半導体基板１０の所定の領域のドナー濃度を調整できる。このため、素子の特性等に対応していないバルク・ドナー濃度の半導体基板を用いて、半導体装置１００を製造できる。半導体基板１０の製造時におけるバルク・ドナー濃度のバラツキは比較的に大きいが、水素イオンのドーズ量は比較的に高精度に制御できる。このため、水素イオンを注入することで生じる格子欠陥の濃度も高精度に制御でき、通過領域１０６のドナー濃度を高精度に制御できる。
また、半導体装置１００においては、上面２１および下面２３の両方から水素イオンを注入する。このため、広い範囲の通過領域１０６を容易に形成できる。図１の例においては、通過領域１０６－１および通過領域１０６－２の一部が重なっているので、深さ方向の全体にわたって、通過領域１０６を形成できる。また、上面２１および下面２３の一方から半導体基板１０を貫通するように水素イオンを注入することで、半導体基板の全体に通過領域を形成することも考えられる。これに対して半導体装置１００によれば、上面２１および下面２３の両方から水素イオンを注入するので、水素イオンが半導体基板１０を貫通する場合に比べて、水素イオンの加速エネルギーを小さくできる。このため、ゲート絶縁膜等の素子構造に与えるダメージを小さくできる。
図２は、図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布を示している。図２の横軸は、下面２３からの深さ位置を示しており、縦軸は、単位体積当たりの水素化学濃度およびドナー濃度を対数軸で示している。図２におけるドナー濃度は、例えばＣＶ法またはＳＲ法で計測される。図２における水素化学濃度は、例えばＳＩＭＳ法で計測される水素濃度である。図２では、水素化学濃度分布を破線で示し、ドナー濃度分布を実線で示している。図２においては、バルク・ドナー濃度をＤｂとしている。また、半導体基板１０の深さ方向における中央位置をＺｃとする。
水素化学濃度分布は、第１の水素濃度ピーク１０１と、第２の水素濃度ピーク１０２とを有する。第２の水素濃度ピーク１０２は、第１の水素濃度ピーク１０１よりも半導体基板１０の下面２３側に配置されている。つまり第２の水素濃度ピーク１０２は、第１の水素濃度ピーク１０１と、下面２３との間に配置されている。
第１の水素濃度ピーク１０１の深さ方向における位置をＺ１、第２の水素濃度ピーク１０２の深さ方向における位置をＺ２とする。濃度ピークの位置とは、濃度が極大値となる位置である。
水素化学濃度分布は、第１の上面側裾Ｓ１ａ、第１の下面側裾Ｓ１ｂ、第２の上面側裾Ｓ２ａ、および、第２の下面側裾Ｓ２ｂを有する。第１の上面側裾Ｓ１ａは、水素化学濃度分布において、第１の水素濃度ピーク１０１から上面２１側に向かって水素濃度が減少する部分である。第１の下面側裾Ｓ１ｂは、水素化学濃度分布において、第１の水素濃度ピーク１０１から下面２３側に向かって水素濃度が減少する部分である。第２の上面側裾Ｓ２ａは、水素化学濃度分布において、第２の水素濃度ピーク１０２から上面２１側に向かって水素濃度が減少する部分である。第２の下面側裾Ｓ２ｂは、水素化学濃度分布において、第２の水素濃度ピーク１０２から下面２３側に向かって水素濃度が減少する部分である。
本例の第１の水素濃度ピーク１０１は、下面２３側から注入された水素による濃度ピークである。下面２３側から水素を注入した場合、下面２３と水素の注入位置との間の通過領域にも水素が分布する。このため、第１の下面側裾Ｓ１ｂは、第１の上面側裾Ｓ１ａよりも緩やかに水素濃度が減少する。つまり、第１の下面側裾Ｓ１ｂの傾きは、第１の上面側裾Ｓ１ａの傾きよりも小さい。
本例の第２の水素濃度ピーク１０２は、上面２１側から注入された水素による濃度ピークである。上面２１側から水素を注入した場合、上面２１と水素の注入位置との間の通過領域にも水素が分布する。このため、第２の上面側裾Ｓ２ａは、第２の下面側裾Ｓ２ｂよりも緩やかに水素濃度が減少する。つまり、第２の上面側裾Ｓ２ａの傾きは、第２の下面側裾Ｓ２ｂの傾きよりも小さい。本明細書における、濃度分布の裾の傾きは、濃度ピークの位置から所定の距離内における裾の傾きを用いてよい。所定の距離は、５μｍであってよく、３μｍであってよく、１μｍであってもよい。所定の距離は、深さ位置Ｚ１と深さ位置Ｚ２との距離の半分であってよく、１／４であってもよい。また、各裾の傾きは、濃度ピークの位置から、濃度値がピーク値の半分となる位置までの裾の傾きであってもよい。
第１の水素濃度ピーク１０１と、第２の水素濃度ピーク１０２との間の水素濃度分布を、中間水素分布１０３とする。また、中間水素分布１０３の水素化学濃度を、中間水素濃度Ｈｃとする。中間水素濃度Ｈｃは、深さ位置Ｚ１とＺ２との間における水素濃度の最小値を用いてよく、平均値を用いてもよい。また、中間水素濃度Ｈｃは、中間水素分布１０３における平坦部分の平均濃度を用いてもよい。濃度分布における平坦部分とは、濃度が略一定である領域が、深さ方向に所定の長さ連続している部分である。平坦部分の詳細については後述する。
第１の水素濃度ピーク１０１と、半導体基板１０の上面２１との間の水素濃度分布を、上面側水素分布１０４とする。また、上面側水素分布１０４の水素濃度を、上面側水素濃度Ｈｓ１とする。上面側水素濃度Ｈｓ１は、深さ位置Ｚ１と上面２１との間における水素濃度の最小値を用いてよく、平均値を用いてもよい。上面側水素濃度Ｈｓ１は、上面側水素分布１０４における平坦部分のうち、深さ位置Ｚ１に最も近い平坦部分の平均濃度を用いてもよい。
第２の水素濃度ピーク１０２と、半導体基板１０の下面２３との間の水素濃度分布を、下面側水素分布１０５とする。また、下面側水素分布１０５の水素濃度を、下面側水素濃度Ｈｓ２とする。下面側水素濃度Ｈｓ２は、深さ位置Ｚ２と下面２３との間における水素濃度の最小値を用いてよく、平均値を用いてもよい。下面側水素濃度Ｈｓ２は、下面側水素分布１０５における平坦部分のうち、深さ位置Ｚ２に最も近い平坦部分の平均濃度を用いてもよい。
中間水素濃度Ｈｃは、上面側水素濃度Ｈｓ１と、下面側水素濃度Ｈｓ２のいずれとも異なっている。本例においては、深さ位置Ｚ１とＺ２の間の領域には、上面２１側から注入された水素と、下面２３側から注入された水素の両方が存在する。このため、本例の中間水素濃度Ｈｃは、上面側水素濃度Ｈｓ１と、下面側水素濃度Ｈｓ２のいずれよりも高くなっている。中間水素濃度Ｈｃは、上面側水素濃度Ｈｓ１と、下面側水素濃度Ｈｓ２のいずれに対しても、１．５倍以上であってよく、２倍以上であってよく、５倍以上であってもよい。
ドナー濃度分布は、第１のドナー濃度ピーク１１１と、第２のドナー濃度ピーク１１２とを有する。第２のドナー濃度ピーク１１２は、第１のドナー濃度ピーク１１１よりも半導体基板１０の下面２３側に配置されている。第１のドナー濃度ピーク１１１は、第１の水素濃度ピーク１０１と同一の深さ位置Ｚ１に配置されている。第２のドナー濃度ピーク１１２は、第２の水素濃度ピーク１０２と同一の深さ位置Ｚ２に配置されている。なお、一方のピークの半値幅の範囲に、他方のピークの頂点が含まれている場合も、同一の深さ位置に２つのピークが配置されているとしてよい。
ドナー濃度分布は、第３の上面側裾Ｓ３ａ、第３の下面側裾Ｓ３ｂ、第４の上面側裾Ｓ４ａ、および、第４の下面側裾Ｓ４ｂを有する。第３の上面側裾Ｓ３ａは、ドナー濃度分布において、第１のドナー濃度ピーク１１１から上面２１側に向かってドナー濃度が減少する部分である。第３の下面側裾Ｓ３ｂは、ドナー濃度分布において、第１のドナー濃度ピーク１１１から下面２３側に向かってドナー濃度が減少する部分である。第４の上面側裾Ｓ４ａは、ドナー濃度分布において、第２のドナー濃度ピーク１１２から上面２１側に向かってドナー濃度が減少する部分である。第４の下面側裾Ｓ４ｂは、ドナー濃度分布において、第２のドナー濃度ピーク１１２から下面２３側に向かってドナー濃度が減少する部分である。
それぞれのドナー濃度ピークは、対応する水素濃度ピークと類似した形状を有する。本例においては、第３の下面側裾Ｓ３ｂは、第３の上面側裾Ｓ３ａよりも緩やかにドナー濃度が減少する。つまり、第３の下面側裾Ｓ３ｂの傾きは、第３の上面側裾Ｓ３ａの傾きよりも小さい。また、第４の上面側裾Ｓ４ａは、第４の下面側裾Ｓ４ｂよりも緩やかにドナー濃度が減少する。つまり、第４の上面側裾Ｓ４ａの傾きは、第４の下面側裾Ｓ４ｂの傾きよりも小さい。
第１のドナー濃度ピーク１１１と、第２のドナー濃度ピーク１１２との間のドナー濃度分布を、中間ドナー分布１１３とする。また、中間ドナー分布１１３のドナー濃度を、中間ドナー濃度Ｄｃとする。中間ドナー濃度Ｄｃは、深さ位置Ｚ１とＺ２との間におけるドナー濃度の最小値を用いてよく、平均値を用いてもよい。また、中間ドナー濃度Ｄｃは、中間ドナー分布１１３における平坦部分の平均濃度を用いてもよい。
第１のドナー濃度ピーク１１１と、半導体基板１０の上面２１との間のドナー濃度分布を、上面側ドナー分布１１４とする。また、上面側ドナー分布１１４のドナー濃度を、上面側ドナー濃度Ｄｓ１とする。上面側ドナー濃度Ｄｓ１は、深さ位置Ｚ１と上面２１との間におけるドナー濃度の最小値を用いてよく、平均値を用いてもよい。上面側ドナー濃度Ｄｓ１は、上面側ドナー分布１１４における平坦部分のうち、深さ位置Ｚ１に最も近い平坦部分の平均濃度を用いてもよい。
第２のドナー濃度ピーク１１２と、半導体基板１０の下面２３との間のドナー濃度分布を、下面側ドナー分布１１５とする。また、下面側ドナー分布１１５のドナー濃度を、下面側ドナー濃度Ｄｓ２とする。下面側ドナー濃度Ｄｓ２は、深さ位置Ｚ２と下面２３との間におけるドナー濃度の最小値を用いてよく、平均値を用いてもよい。下面側ドナー濃度Ｄｓ２は、下面側ドナー分布１１５における平坦部分のうち、深さ位置Ｚ２に最も近い平坦部分の平均濃度を用いてもよい。
中間ドナー濃度Ｄｃは、上面側ドナー濃度Ｄｓ１と、下面側ドナー濃度Ｄｓ２のいずれとも異なっている。本例においては、中間ドナー濃度Ｄｃは、上面側ドナー濃度Ｄｓ１と、下面側ドナー濃度Ｄｓ２のいずれよりも高くなっている。中間ドナー濃度Ｄｃは、上面側ドナー濃度Ｄｓ１と、下面側ドナー濃度Ｄｓ２のいずれに対しても、１．５倍以上であってよく、２倍以上であってよく、５倍以上であってもよい。
本例では、中間ドナー濃度Ｄｃ、上面側ドナー濃度Ｄｓ１、および、下面側ドナー濃度Ｄｓ２のいずれも、バルク・ドナー濃度Ｄｂよりも高い。中間ドナー濃度Ｄｃは、１×１０１３／ｃｍ３以上、１×１０１５／ｃｍ３以下であってよい。中間ドナー濃度Ｄｃは、５×１０１３／ｃｍ３以上であってよく、１×１０１４／ｃｍ３以上であってもよい。中間水素濃度Ｈｃは、中間ドナー濃度Ｄｃの１０倍以上であってよく、５０倍以上であってよく、１００倍以上であってもよい。
図１に示したように、通過領域１０６－１および通過領域１０６－２が重なるように水素イオンを注入することで、半導体基板１０の深さ方向の全体にわたって、ドナー濃度を調整できる。また、上面２１および下面２３の両方から水素イオンを注入するので、絶縁膜等に与えるダメージを低減できる。また、深さ位置Ｚ１およびＺ２を異ならせるので、水素化学濃度およびドナー濃度のピーク値が大きくなりすぎるのを抑制できる。
第１の水素濃度ピーク１０１の水素化学濃度Ｈｐ１と、第２の水素濃度ピーク１０２の水素化学濃度Ｈｐ２とは、同一であってよく、異なっていてもよい。第１のドナー濃度ピーク１１１のドナー濃度Ｄｐ１と、第２のドナー濃度ピーク１１２のドナー濃度Ｄｐ２とは、同一であってよく、異なっていてもよい。
図２の例では、深さ位置Ｚ１は、半導体基板１０の上面２１側に配置されている。また、深さ位置Ｚ２は、半導体基板１０の下面２３側に配置されている。なお上面２１側とは、半導体基板１０の深さ方向における中央Ｚｃと、上面２１との間の領域を指す。下面２３側とは、半導体基板１０の深さ方向における中央Ｚｃと、下面２３との間の領域を指す。また、半導体基板１０の下面２３側の領域の、深さ方向における中央位置をＺｃ２とする。同様に、上面２１側の領域の深さ方向における中央位置をＺｃ１とする。本例の深さ位置Ｚ１は、深さ位置ＺｃとＺｃ１との間に配置されている。また、深さ位置Ｚ２は、深さ位置ＺｃとＺｃ２との間に配置されている。ただし、深さ位置Ｚ１、Ｚ２の配置は図２の例に限定されない。
図３は、濃度分布における平坦部分１５０を説明する図である。図３においてはドナー濃度分布における平坦部分１５０を説明するが、水素化学濃度分布における平坦部分も同様の定義を用いてよい。図３においては、第１のドナー濃度ピーク１１１および上面側ドナー分布１１４の一部を拡大している。
水素イオンが通過した通過領域１０６（図１参照）には、深さ位置Ｚ１およびＺ２の近傍を除き、水素が通過することで生じた空孔（Ｖ、ＶＶ等）が、深さ方向にほぼ一様の濃度で分布すると考えられる。また、半導体基板１０の製造時等に注入される酸素（Ｏ）も、深さ方向に一様に分布すると考えられる。また、通過領域１０６には、各水素濃度ピークの水素が拡散するので十分な量の水素が存在する。このため、空孔、酸素および水素により形成されるＶＯＨ欠陥が、通過領域１０６にほぼ均一に存在する。
このため、深さ位置Ｚ１およびＺ２の近傍以外の通過領域１０６には、ドナーとして機能するＶＯＨ欠陥がほぼ一様に分布した平坦部分１５０が存在する。平坦部分１５０におけるドナー濃度は、深さ方向においてほぼ一定である。ドナー濃度が深さ方向においてほぼ一定とは、例えば、ドナー濃度の最大値Ｄｍａｘと最小値Ｄｍｉｎとの差分がドナー濃度の最大値Ｄｍａｘの５０％以内である領域が、深さ方向の所定の長さ以上にわたって連続している状態を指してよい。当該差分は、当該領域のドナー濃度の最大値Ｄｍａｘの３０％以下であってよく、１０％以下であってもよい。
あるいは、深さ方向の所定範囲におけるドナー濃度分布の平均濃度に対して、ドナー濃度分布の値が、当該ドナー濃度分布の平均濃度の±５０％以内にあってよく、±３０％以内にあってよく、±１０％以内にあってよい。深さ方向の所定の長さは、５μｍであってよく、１０μｍであってよく、１５μｍであってもよい。図３の例では、２つの深さ位置ＺｓおよびＺｅで規定される区間が５μｍ以上であり、且つ、当該区間のドナー濃度の最大値Ｄｍａｘと最小値Ｄｍｉｎとの差分がドナー濃度の最大値Ｄｍａｘの５０％以内である場合に、当該区間を平坦部分１５０としている。
図３においては、上面側ドナー分布１１４の平坦部分１５０を説明した。平坦部分１５０は、下面側ドナー分布１１５に配置されてよく、上面側ドナー分布１１４および下面側ドナー分布１１５の両方に配置されていてもよい。また、中間ドナー分布１１３に平坦部分１５０が配置されていてもよい。
図４は、図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。本例においては、深さ位置Ｚ１が深さ位置Ｚｃ１と上面２１との間に配置され、且つ、深さ位置Ｚ２が深さ位置Ｚｃ２と下面２３との間に配置されている。つまり、第１の水素濃度ピーク１０１および第１のドナー濃度ピーク１１１が深さ位置Ｚｃ１と上面２１との間に配置され、且つ、第２の水素濃度ピーク１０２および第２のドナー濃度ピーク１１２が深さ位置Ｚｃ２と下面２３との間に配置されている。他の構成は、図２に示した例と同一である。
本例によれば、中間水素分布１０３および中間ドナー分布１１３の領域を広く形成できる。つまり、比較的にドナー濃度の高い領域を、深さ方向に広く形成できる。また、第１のドナー濃度ピーク１１１を、半導体基板１０の上面２１側に形成されるＮ型領域の少なくとも一部として機能させ、且つ、第２のドナー濃度ピーク１１２を、半導体基板１０の下面２３側に形成されるＮ型領域の少なくとも一部として機能させることが容易となる。上面２１側のＮ型領域とは、例えば後述する蓄積領域である。下面２３側のＮ型領域とは、例えば後述するバッファ領域である。これにより、半導体基板１０の深さ方向の全体にわたってバルク・ドナー濃度Ｄｂよりも高濃度のドナーを形成しつつ、不要なドナー濃度ピークが形成されるのを防ぐことができる。
図５は、図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。本例においては、深さ位置Ｚ１および深さ位置Ｚ２が、ともに半導体基板１０の上面２１側に配置されている。他の構成は、図２に示した例と同一である。
本例によれば、第１のドナー濃度ピーク１１１および第２のドナー濃度ピーク１１２を、半導体基板１０の上面２１側に形成されるＮ型領域の少なくとも一部として機能させることが容易となる。上面２１側のＮ型領域とは、例えば後述する蓄積領域である。
図６は、図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。本例においては、深さ位置Ｚ１および深さ位置Ｚ２が、ともに半導体基板１０の下面２３側に配置されている。他の構成は、図２に示した例と同一である。
本例によれば、第１のドナー濃度ピーク１１１および第２のドナー濃度ピーク１１２を、半導体基板１０の下面２３側に形成されるＮ型領域の少なくとも一部として機能させることが容易となる。下面２３側のＮ型領域とは、例えば後述するバッファ領域である。
図７は、図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。本例においては、各ピークおよび各分布の濃度が異なる。それぞれのピークの深さ位置は、図２から図６において説明したいずれかの態様と同一である。
本例の第１の水素濃度ピーク１０１の水素化学濃度Ｈｐ１は、第２の水素濃度ピーク１０２の水素化学濃度Ｈｐ２よりも高い。同様に、第１のドナー濃度ピーク１１１のドナー濃度Ｄｐ１は、第２のドナー濃度ピーク１１２のドナー濃度Ｄｐ２よりも高い。
本例では、下面２３からの水素イオンのドーズ量が、上面２１からの水素イオンのドーズ量よりも高い。このため、下面側水素分布１０５の水素化学濃度は、上面側水素分布１０４の水素化学濃度よりも高い。例えば、下面側水素分布１０５において、第１の水素濃度ピーク１０１から距離Ｚｘ離れた位置における水素化学濃度は、上面側水素分布１０４において、第２の水素濃度ピーク１０２から当該距離Ｚｘ離れた位置における水素化学濃度よりも高い。距離Ｚｘは、各分布の範囲内における任意の距離である。
ドナー濃度分布においても、下面側ドナー分布１１５のドナー濃度は、上面側ドナー分布１１４のドナー濃度よりも高い。例えば、下面側ドナー分布１１５において、第１のドナー濃度ピーク１１１から距離Ｚｘ離れた位置におけるドナー濃度は、上面側ドナー分布１１４において、第２のドナー濃度ピーク１１２から当該距離Ｚｘ離れた位置におけるドナー濃度よりも高い。
図８は、図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。本例においては、各ピークおよび各分布の濃度が異なる。それぞれのピークの深さ位置は、図２から図６において説明したいずれかの態様と同一である。
本例の第２の水素濃度ピーク１０２の水素化学濃度Ｈｐ２は、第１の水素濃度ピーク１０１の水素化学濃度Ｈｐ１よりも高い。同様に、第２のドナー濃度ピーク１１２のドナー濃度Ｄｐ２は、第１のドナー濃度ピーク１１１のドナー濃度Ｄｐ１よりも高い。
本例では、上面２１からの水素イオンのドーズ量が、下面２３からの水素イオンのドーズ量よりも高い。このため、上面側水素分布１０４の水素化学濃度は、下面側水素分布１０５の水素化学濃度よりも高い。例えば、上面側水素分布１０４において、第２の水素濃度ピーク１０２から距離Ｚｘ離れた位置における水素化学濃度は、下面側水素分布１０５において、第１の水素濃度ピーク１０１から当該距離Ｚｘ離れた位置における水素化学濃度よりも高い。
ドナー濃度分布においても、上面側ドナー分布１１４のドナー濃度は、下面側ドナー分布１１５のドナー濃度よりも高い。例えば、上面側ドナー分布１１４において、第２のドナー濃度ピーク１１２から距離Ｚｘ離れた位置におけるドナー濃度は、下面側ドナー分布１１５において、第１のドナー濃度ピーク１１１から当該距離Ｚｘ離れた位置におけるドナー濃度よりも高い。図２から図８において説明したように、それぞれの水素濃度ピークの位置および濃度を調整することで、半導体基板１０の内部におけるドナー濃度分布を適宜調整できる。
図９は、半導体装置１００の一例を示す上面図である。図９においては、各部材を半導体基板１０の上面に投影した位置を示している。図９においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、図１から図８において説明したいずれかの態様の水素化学濃度分布およびドナー濃度分布を有してよい。ただし半導体基板１０は、図１から図８において説明した各濃度ピークとは異なる他の濃度ピークを更に有していてよい。後述するバッファ領域２０のように、水素イオンを注入して半導体基板１０におけるＮ型領域を形成する場合がある。この場合、水素化学濃度分布は、図１から図８において説明した水素濃度ピークの他にも、水素濃度ピークを有し得る。また、後述するエミッタ領域１２のように、リン等の水素以外のＮ型不純物を注入して半導体基板１０におけるＮ型領域を形成する場合がある。この場合、ドナー濃度分布は、図１から図８において説明したドナー濃度ピークの他にも、ドナー濃度ピークを有し得る。
半導体基板１０は、上面視において端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１６２を有する。図９においては、Ｘ軸およびＹ軸は、いずれかの端辺１６２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図９では省略している。
活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図９の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性部１６０には、トランジスタ部７０およびダイオード部８０の一方だけが設けられていてもよい。
図９においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図９ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１６２の近傍に配置されている。端辺１６２の近傍とは、上面視における端辺１６２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線を備える。図９においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１６２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１６４と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１６４からの配線長のバラツキを低減できる。
活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０を横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、上面視において、活性部１６０と端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
図１０は、図９における領域Ｃの拡大図である。領域Ｃは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図１０では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図１０においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図１０においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図１０における延伸方向はＹ軸方向である。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図１０に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図１０においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図１０においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
図１１は、図１０におけるｂ－ｂ断面の一例を示す図である。ｂ－ｂ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図１０において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ型またはＮ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピーク２５を有する。濃度ピーク２５のドーピング濃度とは、濃度ピーク２５の頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。ドリフト領域１８のドーピング濃度は、図３において説明した平坦部分１５０のドーピング濃度の平均値であってよい。
本例のバッファ領域２０は、半導体基板１０の深さ方向（Ｚ軸方向）において、３つ以上の濃度ピーク２５を有する。バッファ領域２０の濃度ピーク２５は、例えば水素（プロトン）またはリンの濃度ピークと同一の深さ位置に設けられていてよい。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
図１から図８において説明したように、半導体基板１０は、深さ位置Ｚ１に第１の水素濃度ピーク１０１および第１のドナー濃度ピーク１１１を有し、深さ位置Ｚ２に第２の水素濃度ピーク１０２および第２のドナー濃度ピーク１１２を有する。
深さ位置Ｚ１は、蓄積領域１６内に配置されてよく、トレンチ部の下端位置Ｚｔとバッファ領域２０の上端位置Ｚｆとの間に配置されていてよく、バッファ領域２０内に配置されていてもよい。深さ位置Ｚ２も同様に、蓄積領域１６内に配置されてよく、トレンチ部の下端位置Ｚｔとバッファ領域２０の上端位置Ｚｆとの間に配置されていてよく、バッファ領域２０内に配置されていてもよい。
図１２は、通過領域１０６－１および通過領域１０６－２の他の例を示す図である。本例の通過領域１０６－１および通過領域１０６－２は、重なっていない。つまり、通過領域１０６－１および通過領域１０６－２は、深さ方向において離れて配置されている。
本例においては、半導体基板１０の深さ位置Ｚ１に、半導体基板１０の上面２１側から水素イオンを注入する。また、深さ位置Ｚ１よりも下面２３側の深さ位置Ｚ２に、半導体基板１０の下面２３側から水素イオンを注入する。本例の深さ位置Ｚ１およびＺ２は、トレンチ部の下端位置Ｚｔと、バッファ領域２０の上端位置Ｚｆとの間に配置されている。
図１３は、図１２におけるＤ－Ｄ線におけるドーピング濃度分布の一例を示す図である。本例では、ＶＯＨ欠陥によるドナー濃度分布に加えて、それぞれの領域におけるドーピング濃度分布を示している。
半導体基板１０の全体には、リン等のバルク・ドナーが分布している。エミッタ領域１２は、リン等のＮ型ドーパントを含む。ベース領域１４は、ボロン等のＰ型ドーパントを含む。蓄積領域１６は、リンまたは水素等のＮ型ドーパントを含む。
ドリフト領域１８は、少なくとも一部の領域において水素を含む。ドリフト領域１８には、第１のドナー濃度ピーク１１１および第２のドナー濃度ピーク１１２が配置されている。
本例のバッファ領域２０は、ドーピング濃度分布において、複数の濃度ピーク２５－１、２５－２、２５－３、２５－４を有する。それぞれの濃度ピーク２５は、水素イオンを注入することで形成されている。コレクタ領域２２は、ボロン等のＰ型ドーパントを含む。
図１４は、図１３に示した深さ位置Ｚ１および深さ位置Ｚ２の近傍の領域における、水素化学濃度分布およびドナー濃度分布の一例を示す図である。本例においては、深さ位置Ｚ１および深さ位置Ｚ２の間の領域は、水素が通過しない。このため当該領域にはＶＯＨ欠陥が形成されない。一方で、深さ位置Ｚ１と上面２１との間の領域、および、深さ位置Ｚ２と下面２３との間の領域にはＶＯＨ欠陥が形成される。
本例においては、深さ位置Ｚ１および深さ位置Ｚ２の間の中間ドナー分布１１３における中間ドナー濃度Ｄｃが、上面側ドナー分布１１４における上面側ドナー濃度Ｄｓ１と、下面側ドナー分布１１５における下面側ドナー濃度Ｄｓ２のいずれよりも低い。中間ドナー濃度Ｄｃは、バルク・ドナー濃度Ｄｂと同一であってよい。上面側ドナー濃度Ｄｓ１、および、下面側ドナー濃度Ｄｓ２のいずれも、バルク・ドナー濃度Ｄｂよりも高い。上面側ドナー濃度Ｄｓ１および下面側ドナー濃度Ｄｓ２は、中間ドナー濃度Ｄｃの２倍以上であってよく、３倍以上であってよく、５倍以上であってもよい。
本例においても、深さ位置Ｚ１および深さ位置Ｚ２は、図２から図８に示した例と同様に配置してよい。ただし、深さ位置Ｚ１およびＺ２は、深さ位置ＺｔおよびＺｆの間に配置されることが好ましい。例えば図５に示したように、第１の水素濃度ピーク１０１と第２の水素濃度ピーク１０２の両方が、半導体基板１０の上面２１側に配置されてよい。これにより、比較的にドナー濃度が低い中間ドナー分布１１３の領域を、半導体基板１０の上面２１側に配置できる。半導体装置１００の構造によっては、上面２１側に電界が集中しやすい場合がある。このような場合であっても、中間ドナー分布１１３を上面２１側に配置することで、上面２１側における電界集中を緩和できる。
図１から図１４に示した各例において、深さ位置Ｚ１およびＺ２の深さ方向における距離は、半導体基板１０の深さ方向における厚みの１／２以下であってよい。当該距離は、当該厚みの１／４以下であってよく、１／１０以下であってもよい。図１３の例においては、当該距離を小さくすることで、深さ方向における広い範囲で、半導体基板１０のドナー濃度を調整できる。
図１５は、図１から図１４において説明した半導体装置１００の製造方法の一例を示す図である。製造方法は、半導体基板１０の上面２１から第１の深さ位置に水素イオンを注入する上面注入段階と、半導体基板の下面２３から第１の深さ位置とは異なる第２の深さ位置に水素イオンを注入する下面注入段階とを含む水素注入段階を備える。図１５において下面注入段階は、段階Ｓ１４０８である。図１５において上面注入段階は、段階Ｓ１４１２、Ｓ１４１３、Ｓ１４１４、Ｓ１４１５のいずれかである。第１の深さ位置は、深さ位置Ｚ１およびＺ２の一方であり、第２の深さ位置は、深さ位置Ｚ１およびＺ２の他の一方である。
本例においては、段階Ｓ１４００において、半導体装置１００の上面構造を形成する。上面構造は、半導体基板１０の上面２１側に設けられる構造を指し、例えばトレンチ部、エミッタ領域１２、ベース領域１４、蓄積領域１６、層間絶縁膜３８、エミッタ電極５２、ゲート配線等を含む。
次に段階Ｓ１４０２において、半導体基板１０の下面２３側を研削して、半導体基板１０の厚みを調整する。次に、段階Ｓ１４１２において、半導体基板１０の上面２１側から水素イオンを注入してよい。ただし上面２１側からの水素イオンの注入は、後述する他のタイミングで行ってもよい。段階Ｓ１４１２においては、深さ位置Ｚ１または深さ位置Ｚ２の一方の深さ位置に水素イオンを注入する。深さ位置Ｚ２は、深さ位置Ｚ１と、下面２３との間に配置されていてよい。
図１から図８の例では、段階Ｓ１４１２において、上面２１から深さ位置Ｚ２に水素イオンを注入する。また、図１２から図１４の例では、段階Ｓ１４１２において、上面２１から深さ位置Ｚ１に水素イオンを注入する。
次に段階Ｓ１４０４で、コレクタ領域２２にＰ型ドーパントを注入する。段階Ｓ１４０４では、カソード領域８２にもＮ型ドーパントを注入してよい。次に、段階Ｓ１４１３で、半導体基板１０の上面２１側から水素イオンを注入してよい。段階Ｓ１４１３は、段階Ｓ１４１２と同様である。段階Ｓ１４１３を行う場合、段階Ｓ１４１２は行わなくてよい。
次に段階Ｓ１４０６で、下面２３の近傍の領域にレーザーを照射して、レーザーアニールする。これにより、カソード領域８２およびコレクタ領域２２を形成する。段階Ｓ１４０６の前に段階Ｓ１４１２または段階Ｓ１４１３を行う場合、段階Ｓ１４０６のレーザーアニールにより、水素イオン注入により形成された過剰な欠陥を回復し得る。特に、段階Ｓ１４１２または段階Ｓ１４１３において、上面２１から下面２３側の領域に水素イオンを注入する場合、水素イオンの加速エネルギーが高くなるので、過剰な欠陥が形成されやすくなる。この場合、段階Ｓ１４０６により、下面２３近傍における過剰な欠陥を回復できる。
次に段階Ｓ１４１４において、半導体基板１０の上面２１側から水素イオンを注入してよい。段階Ｓ１４１４は、段階Ｓ１４１２と同様である。段階Ｓ１４１４を行う場合、段階Ｓ１４１２および段階Ｓ１４１３は行わなくてよい。次に段階Ｓ１４０８において、下面２３側から水素イオンを注入する。段階Ｓ１４０８においては、下面２３から深さ位置Ｚ１または深さ位置Ｚ２の一方の深さ位置に水素イオンを注入する。上述したように、上面２１側から水素イオンを注入する深さ位置と、下面２３側から水素イオンを注入する深さ位置とは異なる。
図１から図８の例では、段階Ｓ１４０８において、下面２３から深さ位置Ｚ１に水素イオンを注入する。また、図１２から図１４の例では、段階Ｓ１４０８において、下面２３から深さ位置Ｚ２に水素イオンを注入する。
次に段階Ｓ１４１５において、半導体基板１０の上面２１側から水素イオンを注入してよい。段階Ｓ１４１５は、段階Ｓ１４１２と同様である。段階Ｓ１４１５を行う場合、段階Ｓ１４１２、段階Ｓ１４１３および段階Ｓ１４１４は行わなくてよい。段階Ｓ１４０６の後に、段階Ｓ１４１４または段階Ｓ１４１５を行うことで、段階Ｓ１４１４または段階Ｓ１４１５で形成した下面２３近傍の空孔欠陥が、レーザーアニールにより過剰に回復することを抑制できる。このため、半導体基板１０のドナー濃度を精度よく制御できる。
次に、段階Ｓ１４１０において半導体基板１０を熱処理する。段階Ｓ１４１０においては、アニール炉によって半導体基板１０の全体を熱処理してよい。これにより水素が拡散して、ＶＯＨ欠陥の形成が促進される。段階Ｓ１４１０の熱処理温度は、３５０℃以上、３８０℃以下であってよい。熱処理温度の上限は、３６０℃以下であってもよい。段階Ｓ１４１０の後に、コレクタ電極２４等の構造を形成する。これにより、半導体装置１００を製造できる。
また段階Ｓ１４１０で示した熱処理段階は、上面２１および下面２３の一方から水素を注入した後と、上面２１および下面２３の他方から水素を注入した後の２回行ってよい。また、上面２１から水素を注入する段階と、下面２３から水素を注入する段階は、水素の加速エネルギーが高い方を先に行ってよい。この場合も、それぞれの水素注入を行う毎に熱処理を行ってよい。より具体的には、加速エネルギーが高い方の水素注入段階を行った後の第１熱処理段階の温度は、加速エネルギーが低い方の水素注入段階を行った後の第２熱処理段階の温度よりも高くてよい。第１熱処理段階の温度は、３６０℃以上、３８０℃以下であってよい。第２熱処理段階の温度は、３６０℃未満であってよい。加速エネルギーが高い方が空孔欠陥が形成されやすいので、第１熱処理段階の熱処理温度を高くすることでＶＯＨ欠陥を効率よく形成できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・ピーク、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１０１・・・第１の水素濃度ピーク、１０２・・・第２の水素濃度ピーク、１０３・・・中間水素分布、１０４・・・上面側水素分布、１０５・・・下面側水素分布、１０６・・・通過領域、１１１・・・第１のドナー濃度ピーク、１１２・・・第２のドナー濃度ピーク、１１３・・・中間ドナー分布、１１４・・・上面側ドナー分布、１１５・・・下面側ドナー分布、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１５０・・・平坦部分、１６０・・・活性部、１６２・・・端辺、１６４・・・ゲートパッド

Claims (10)

  1. 上面および下面を有し、バルク・ドナーを有する半導体基板を備え、
    前記半導体基板の深さ方向における水素化学濃度分布が、第１の水素濃度ピークと、前記第１の水素濃度ピークよりも前記半導体基板の前記下面側に配置された第２の水素濃度ピークとを有し、
    前記第１の水素濃度ピークと前記第２の水素濃度ピークとの間の中間領域における中間ドナー濃度が、前記第１の水素濃度ピークと前記半導体基板の前記上面との間の上面側ドナー濃度と、前記第２の水素濃度ピークと前記半導体基板の前記下面との間の下面側ドナー濃度のいずれより低い
    半導体装置。
  2. 前記半導体基板の深さ方向におけるドナー濃度分布が、前記第１の水素濃度ピークと前記半導体基板の前記上面との間において上面側平坦部分を有する
    請求項１に記載の半導体装置。
  3. 上面および下面を有し、バルク・ドナーを有する半導体基板を備え、
    前記半導体基板の深さ方向における水素化学濃度分布が、第１の水素濃度ピークと、前記第１の水素濃度ピークよりも前記半導体基板の前記下面側に配置された第２の水素濃度ピークとを有し、
    前記第１の水素濃度ピークと前記第２の水素濃度ピークとの間の中間領域における中間ドナー濃度が、前記第１の水素濃度ピークと前記半導体基板の前記上面との間の上面側ドナー濃度と、前記第２の水素濃度ピークと前記半導体基板の前記下面との間の下面側ドナー濃度のいずれよりも高く、
    前記半導体基板の深さ方向におけるドナー濃度分布が、前記第１の水素濃度ピークと前記半導体基板の前記上面との間において上面側平坦部分を有する
    半導体装置。
  4. 前記上面側ドナー濃度は、バルク・ドナー濃度よりも高い
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記上面側ドナー濃度は、水素ドナーを含む
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記下面側ドナー濃度は、バルク・ドナー濃度よりも高い
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記下面側ドナー濃度は、水素ドナーを含む
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記半導体基板の深さ方向におけるドナー濃度分布が、前記第２の水素濃度ピークと前記半導体基板の前記下面との間において下面側平坦部分を有する
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記中間領域の前記中間ドナー濃度の分布が平坦部分を有する
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記中間領域の前記中間ドナー濃度は前記バルク・ドナーのドナー濃度と同一である
    請求項１または２に記載の半導体装置。
JP2023015355A 2019-10-11 2023-02-03 半導体装置 Active JP7476996B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019187787 2019-10-11
JP2019187787 2019-10-11
PCT/JP2020/034016 WO2021070539A1 (ja) 2019-10-11 2020-09-08 半導体装置および半導体装置の製造方法
JP2021550520A JP7222435B2 (ja) 2019-10-11 2020-09-08 半導体装置および半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021550520A Division JP7222435B2 (ja) 2019-10-11 2020-09-08 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2023041915A JP2023041915A (ja) 2023-03-24
JP7476996B2 true JP7476996B2 (ja) 2024-05-01

Family

ID=75437157

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021550520A Active JP7222435B2 (ja) 2019-10-11 2020-09-08 半導体装置および半導体装置の製造方法
JP2023015355A Active JP7476996B2 (ja) 2019-10-11 2023-02-03 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021550520A Active JP7222435B2 (ja) 2019-10-11 2020-09-08 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11901419B2 (ja)
JP (2) JP7222435B2 (ja)
CN (1) CN113711364A (ja)
DE (1) DE112020001029T5 (ja)
WO (1) WO2021070539A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7361634B2 (ja) * 2020-03-02 2023-10-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP7466790B1 (ja) 2023-02-27 2024-04-12 三菱電機株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091853A (ja) 2006-09-07 2008-04-17 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2013100155A1 (ja) 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013147274A1 (ja) 2012-03-30 2013-10-03 富士電機株式会社 半導体装置の製造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10349582B4 (de) 2003-10-24 2008-09-25 Infineon Technologies Ag Halbleiterdiode sowie dafür geeignetes Herstellungsverfahren
CN101305470B (zh) 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
JP5326217B2 (ja) * 2007-03-15 2013-10-30 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP2010147239A (ja) 2008-12-18 2010-07-01 Toshiba Corp 半導体装置及びその製造方法
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
JP5776485B2 (ja) 2011-10-12 2015-09-09 三菱電機株式会社 半導体装置
EP2793266B1 (en) 2011-12-15 2020-11-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device
CN103999225B (zh) 2012-01-19 2017-02-22 富士电机株式会社 半导体装置及其制造方法
JP6020553B2 (ja) 2012-03-19 2016-11-02 富士電機株式会社 半導体装置の製造方法
EP2793251B1 (en) 2012-03-19 2019-05-08 Fuji Electric Co., Ltd. Production method for semiconductor device
US9466689B2 (en) 2012-03-30 2016-10-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device and semiconductor device manufactured thereby
EP2913854B1 (en) 2012-10-23 2020-05-27 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing same
US9263271B2 (en) 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device
JP6291981B2 (ja) 2013-04-08 2018-03-14 富士電機株式会社 半導体装置の製造方法
EP2930741B1 (en) 2013-06-26 2022-06-01 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
DE102013216195B4 (de) 2013-08-14 2015-10-29 Infineon Technologies Ag Verfahren zur Nachdotierung einer Halbleiterscheibe
JP6225649B2 (ja) 2013-11-12 2017-11-08 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
US10211325B2 (en) 2014-01-28 2019-02-19 Infineon Technologies Ag Semiconductor device including undulated profile of net doping in a drift zone
JP2015153784A (ja) 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
US9887125B2 (en) 2014-06-06 2018-02-06 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising field stop zone
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
JP2016046480A (ja) 2014-08-26 2016-04-04 トヨタ自動車株式会社 半導体装置の製造方法
WO2016051970A1 (ja) 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
WO2016157935A1 (ja) 2015-04-02 2016-10-06 三菱電機株式会社 電力用半導体装置の製造方法
JP6272799B2 (ja) 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112016000170T5 (de) 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107408581B (zh) 2015-09-16 2020-11-06 富士电机株式会社 半导体装置及半导体装置的制造方法
CN108076667A (zh) 2015-09-18 2018-05-25 英特尔公司 非平面晶体管界面的基于氘的钝化
JP6676988B2 (ja) 2016-01-29 2020-04-08 株式会社デンソー 半導体装置
DE112017000064T5 (de) 2016-02-23 2018-03-29 Fuji Electric Co., Ltd. Halbleitervorrichtung
DE102016112139B3 (de) 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
CN108604602B (zh) 2016-08-12 2021-06-15 富士电机株式会社 半导体装置及半导体装置的制造方法
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
WO2018105299A1 (ja) 2016-12-08 2018-06-14 富士電機株式会社 半導体装置の製造方法
WO2019181852A1 (ja) * 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2020080295A1 (ja) 2018-10-18 2020-04-23 富士電機株式会社 半導体装置および製造方法
DE112019002290T5 (de) 2018-12-28 2021-04-08 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091853A (ja) 2006-09-07 2008-04-17 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2013100155A1 (ja) 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013147274A1 (ja) 2012-03-30 2013-10-03 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP7222435B2 (ja) 2023-02-15
JP2023041915A (ja) 2023-03-24
WO2021070539A1 (ja) 2021-04-15
US20220013643A1 (en) 2022-01-13
CN113711364A (zh) 2021-11-26
JPWO2021070539A1 (ja) 2021-04-15
US11901419B2 (en) 2024-02-13
DE112020001029T5 (de) 2021-11-25

Similar Documents

Publication Publication Date Title
JP7476996B2 (ja) 半導体装置
JP7268743B2 (ja) 半導体装置
JP2024024105A (ja) 半導体装置
US20230197772A1 (en) Semiconductor device
US20230039920A1 (en) Semiconductor device
US20220216056A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20220149159A1 (en) Semiconductor device
US11710766B2 (en) Semiconductor device containing an oxygen concentration distribution
CN113140616A (zh) 半导体装置
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
US20240186383A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20220123133A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
US20220328313A1 (en) Semiconductor device and manufacturing method
US20230041042A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
WO2023145805A1 (ja) 半導体装置および製造方法
US20240030322A1 (en) Semiconductor apparatus, and manufacturing method thereof
JP2024067536A (ja) 半導体装置
CN114467180A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240401

R150 Certificate of patent or registration of utility model

Ref document number: 7476996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150