JP2016046480A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016046480A JP2016046480A JP2014171824A JP2014171824A JP2016046480A JP 2016046480 A JP2016046480 A JP 2016046480A JP 2014171824 A JP2014171824 A JP 2014171824A JP 2014171824 A JP2014171824 A JP 2014171824A JP 2016046480 A JP2016046480 A JP 2016046480A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- wafer
- semiconductor substrate
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000000853 adhesive Substances 0.000 claims abstract description 39
- 230000001070 adhesive effect Effects 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 9
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 41
- 238000005224 laser annealing Methods 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 14
- 238000002844 melting Methods 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000000137 annealing Methods 0.000 description 19
- 229910000679 solder Inorganic materials 0.000 description 18
- 230000007547 defect Effects 0.000 description 15
- 239000013078 crystal Substances 0.000 description 14
- 210000000746 body region Anatomy 0.000 description 8
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000428 dust Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】本明細書では、基板の破損を防止し、かつ、はんだ漏れ性を確保することができる半導体装置の製造方法に関する技術を提供する。【解決手段】半導体装置の製造方法であって、半導体基板の表面にＮｉを含む第１金属層と、Ｎｉ以外の金属を含むとともに前記第1金属層の表面を覆う保護層を有する電極を形成する工程と、前記電極を形成する工程よりも後に、前記半導体基板及び前記電極を２８０℃以下の温度に加熱しながら前記電極の表面に接着剤を介して支持板を貼りつける貼り付け工程と、前記半導体基板の裏面を研磨する工程と、を有する半導体装置の製造方法。【選択図】図６
Description
本明細書に開示の技術は、半導体装置の製造方法に関する。
特許文献１には、表面電極形成後に薄板化工程、裏面構造形成工程を備える半導体装置の製造方法が開示されている。このような製造方法によると、薄板化工程前の厚い半導体基板に表面電極を形成することができるため、半導体基板の破損を防止することができる。
本明細書では、薄板化工程前に表面電極を形成すると共に、表面電極のはんだ濡れ性
を確保することができる半導体装置の製造方法を提供する。
を確保することができる半導体装置の製造方法を提供する。
本願発明者らの実験により、表面電極形成後に半導体基板を薄板化すると、半導体基板の薄板化後に表面電極を形成する場合に比べて、表面電極のはんだ濡れ性が悪化することがわかった。
通常、半導体基板の薄板化を実施する場合、半導体基板に支持板を張り付けて補強し、その後半導体基板を研磨することで薄板化を行う。半導体基板と接着剤を貼りつける際には、これらを接着する接着剤を硬化させる必要がある。接着剤を硬化させるには熱処理を行う必要がある。表面電極形成工程を薄板化工程の前に行う場合には、接着剤を硬化させる熱処理の際に、すでに形成された表面電極が高温にさらされる。また、はんだ付け用の表面電極は、Ｎｉを含む層とその表面の保護層を有する。本願発明者らの実験により、表面電極が高温にさらされると、表面電極中のＮｉが保護層上に現れ、これによって、はんだ濡れ性が悪化することがわかった。
本明細書に開示の半導体装置の製造方法は、半導体装置の製造方法であって、半導体基板の表面に、Ｎｉを含む第１金属層と、Ｎｉ以外の金属を含むとともに前記第１金属層の表面を覆う保護層を有する電極を形成する工程と、前記電極を形成する工程よりも後に、前記半導体基板及び前記電極を２８０℃以下の温度に加熱しながら前記電極の表面に接着剤を介して支持板を貼りつける貼り付け工程と、前記半導体基板の裏面を研磨する工程を有する。
上述した半導体装置の製造方法では、前記電極形成後に半導体基板の薄板化を実施する。接着剤を介して半導体基板に支持板を貼りつけるときの温度が２８０℃以下であるので前記電極がさらされる温度が２８０℃以下である。このように前記電極がさらされる温度が２８０℃以下であると、前記電極内のＮｉが保護層の表面に現れることを防止することができる。そのため、前記電極のはんだ濡れ性を確保することができる。
上記の半導体装置の製造方法によれば、基板の破損を防止し、かつ、はんだ漏れ性を確保することができる。
図１に示す半導体装置１０は、本明細書が開示する製造方法によって得られる半導体装置である。半導体装置１０は、ＩＧＢＴとダイオードを備えるＲＣ−ＩＧＢＴである。半導体装置１０は、半導体基板４０と、半導体基板４０の上面及び下面に形成された電極、絶縁体等によって構成されている。半導体基板４０は、ＩＧＢＴが形成されているＩＧＢＴ領域１０２と、ダイオードが形成されているダイオード領域１０４を有している。
図１に示すように、半導体基板４０の上面には、複数のトレンチ６０が凹状に形成されている。各トレンチ６０は、互いに平行に伸びている。各トレンチ６０の内面は、絶縁膜６２に覆われている。
各トレンチ６０の内部には、トレンチ電極６４が配置されている。トレンチ電極６４は、絶縁膜６２によって半導体基板４０から絶縁されている。ＩＧＢＴ領域１０２内の各トレンチ電極６４は、図示しない位置でゲート配線に接続されているゲート電極である。ダイオード領域１０４内の各トレンチ電極６４は、図示しない位置で後述する上部電極３０に接続されている制御電極である。
半導体基板４０の上面には、層間絶縁膜４７が形成されている。層間絶縁膜４７は、各トレンチ電極６４の上面を覆っている。
半導体基板４０の上面には、上部電極３０が形成されている。上部電極３０は、層間絶縁膜４７によってトレンチ電極６４から絶縁されている。上部電極３０は、ＡｌＳｉ層３１、Ｔｉ層３２、Ｎｉ層３３及びＡｕ層３４を有している。ＡｌＳｉ層３１は、半導体基板４０に接している。Ｔｉ層３２は、ＡｌＳｉ層３１上に形成されている。Ｎｉ層３３は、Ｔｉ層３２上に形成されている。Ａｕ層３４は、Ｎｉ層３３上に形成されている。Ａｕ層３４は、Ｎｉ層３３の酸化を防止する保護層である。半導体基板４０の下面には、裏面電極３５が形成されている。
ＩＧＢＴ領域１０２内の半導体基板４０の内部には、エミッタ領域８０、ボディ領域８１、ドリフト領域８８、バッファ領域９０及びコレクタ領域９２が形成されている。
エミッタ領域８０は、ｎ型領域であり、半導体基板４０の上面に露出する範囲に形成されている。エミッタ領域８０は、上部電極３０に接続されている。エミッタ領域８０は、絶縁膜６２に接している。
ボディ領域８１は、エミッタ領域８０に隣接している。ボディ領域８１は、図示しない位置で半導体基板４０の上面に露出している。ボディ領域８１は、上部電極３０に接続されている。ボディ領域８１は、エミッタ領域８０の下側において、絶縁膜６２に接している。
ドリフト領域８８は、エミッタ領域８０よりも低濃度のｎ型不純物を含有するｎ型領域である。ドリフト領域８８は、ボディ領域８１の下側に形成されている。ドリフト領域８８は、ボディ領域８１によってエミッタ領域８０から分離されている。
バッファ領域９０は、ドリフト領域８８よりも高濃度のｎ型不純物を含有するｎ型領域である。バッファ領域９０は、ドリフト領域８８の下側に形成されている。
コレクタ領域９２は、高濃度のｐ型不純物を含有するｐ型領域である。コレクタ領域９２は、バッファ領域９０の下側に形成されている。コレクタ領域９２は、半導体基板４０の下面に露出する範囲に形成されている。コレクタ領域９２は、裏面電極３５に接続されている。
ダイオード領域１０４内の半導体基板４０の内部には、アノード領域９４と、ドリフト領域８８と、カソード領域９６が形成されている。
アノード領域９４は、半導体基板４０の上面に露出する範囲に形成されている。アノード領域９４の下側には、上述したドリフト領域８８及びバッファ領域９０が形成されている。
カソード領域９６は、バッファ領域９０よりも高濃度のｎ型不純物を含有するｎ型領域である。カソード領域９６は、ダイオード領域１０４内のバッファ領域９０の下側に形成されている。カソード領域９６は、半導体基板４０の下面に露出する範囲に形成されている。カソード領域９６は、裏面電極３５に接続されている。
次に、半導体装置１０の製造方法について説明する。ドリフト領域８８と略同じｎ型不純物を有するウェハから半導体装置１０は製造される。ウェハは、６００〜８００μｍの厚みを有する。
まず、図２に示すように、ウェハ７０の表面にエミッタ領域８０、ボディ領域８１、アノード領域９４、絶縁膜６２、トレンチ電極６４及び層間絶縁膜４７を形成する。続いて、ウェハ７０上に上部電極３０を形成する。具体的には、まず、ウェハ７０上に、厚みが１〜１０μｍのＡｌＳｉ層３１を形成する。次に、ＡｌＳｉ層３１上に、厚みが０．１〜１．０μｍのＴｉ層を形成する。次に、Ｔｉ層上に、厚みが１〜１０μｍのＮｉ層を形成する。次にＮｉ層上に、厚みが０．０１〜０．１０μｍのＡｕ層を形成する。
次に、ウェハ７０を小径化し、その後、図３に示すように、上部電極３０上に接着剤５０を塗布する。ここで、接着剤５０の厚さは１０〜５０μｍである。接着剤５０は、熱可塑性樹脂である。接着剤５０は、ポリイミドによって構成されており、２８０℃以上の耐熱温度を有している。接着剤５０を塗布したらウェハ７０を加熱（ベーク処理）することにより、接着剤５０から溶剤を蒸発させ、接着剤５０を半硬化させる。これによって、接着剤５０の厚さは約５〜３０μｍになる。熱処理は、２８０℃以下の温度で、例えば１時間実施される。
次に、図４に示すように、ガラス製の支持板２０を接着剤５０上に載置する。次に、ウェハ７０を２８０℃以下の温度に加熱しながら、支持板２０をウェハ７０に向かって押し付ける。その後、ウェハ７０を冷却することで、接着剤５０が完全に固化し、接着剤５０によってウェハ７０と支持板２０が固定される。ここで、支持板２０の厚さは３００〜８００μｍである。支持板２０によって、ウェハ７０が補強される。
なお、上記のようにウェハ７０を支持板２０に貼り付ける際の接着剤５０の温度は２８０℃以下であり、比較的低い。接着剤５０の粘度は温度が高くなるにつれて低くなる。このため、より温度が高い場合に比べて、ウェハ７０を支持板２０に貼り付ける際に、接着剤５０の粘度が高い。このように接着剤５０の粘度が高い状態でウェハ７０を支持板２０に貼り付けると、貼り付け後の接着剤５０の厚みを均一とすることができる。また、ウェハ７０を支持板２０に貼り付ける際には、図５に示すように、ウェハ７０の端部から外側に接着剤５０がはみ出す。このとき、接着剤５０の粘度が高いので、はみ出した部分の接着剤５０が薄く広がることが抑制され、はみ出した部分の接着剤５０の厚みが厚くなる。
次に、図６に示すように、ウェハ７０の裏面を研磨及びウェットエッチングする。これによって、所望の厚さまでウェハ７０を薄板化する。この際、ウェハ７０を５０〜２００μｍ程度の厚さまで薄くし、ウェハ７０の厚さばらつきを±１０μｍ程度に制御する。上記の通り、接着剤５０の厚みが均一であるので、ウェハ７０の厚さばらつきを抑制することができる。また、エッチングにおいては、図７に示すように、ウェハ７０の端部より外側の支持板２０も少しエッチングされる。このため、はみ出した部分の接着剤５０が、支持板２０から浮いた状態となる。工程の流動中にこのはみ出した部分の接着剤５０が脱落すると、ダストの原因となり、問題となる。しかしながら、本実施形態では、上記の通り、はみ出した部分の接着剤５０の厚みが厚いため、この部分の接着剤５０が脱落することが抑制される。これによって、ダストの発生が抑制される。
次に、図８に示すように、ウェハ７０の裏面に不純物をイオン注入する。まず、図８の参照番号９０ａの位置（バッファ領域９０の位置）にｎ型不純物を注入する。次に、図８の参照番号９２ａの位置（コレクタ領域９２の位置）にｐ型不純物を注入する。続いて、図８の参照番号９６ａの位置（カソード領域９６の位置）に高濃度にｎ型不純物を注入する。
次に、ウェハ７０の裏面をレーザアニールする。レーザアニールは２度に分けて実施する。最初のレーザアニールでは、赤外線の波長範囲内における短波長（４５０〜７５０ｎｍ）のレーザを、高出力で、図９の矢印に示すようにウェハ７０の裏面に照射する。これによってウェハ７０の裏面近傍の浅い範囲の半導体層を高温に加熱する。ここでは、この範囲の半導体層を一時的に溶融させ、その後固まらせる。これによって、図８の参照番号９２ａの位置と参照番号９６ａの位置に注入された不純物を活性化させる。これによって、図９に示すようにカソード領域９６とコレクタ領域９２とが形成される。また、融溶した半導体層が凝固する際に半導体層の内部に多数の結晶欠陥が形成される。したがって、この時点では、カソード領域９６とコレクタ領域９２の内部に多数の結晶欠陥が存在している。
次に、２度目のレーザアニールを行う。２度目のレーザアニールでは、赤外線の波長範囲内における長波長（７６０〜１０６０ｎｍ）のレーザを、低出力で、図１０の矢印に示すようにウェハ７０の裏面に照射する。これによって、ウェハ７０の裏面から比較的深い位置までの範囲の半導体層を加熱する。より詳細には、図９の参照番号９０ａの位置とカソード領域９６とコレクタ領域９２を含む範囲を加熱する。ここでは、半導体層が溶融しない程度の比較的低い温度に半導体層を加熱する。参照番号９０ａの位置を加熱すると、参照番号９０ａの位置に注入された不純物が活性化する。これによって、図１０に示すように、バッファ領域９０が形成される。また、半導体層が溶融しない程度の比較的低い温度にカソード領域９６とコレクタ領域９２を加熱すると、カソード領域９６とコレクタ領域９２内の結晶欠陥が減少する。このレーザアニールによっては、シリコンは融溶しないため、コレクタ領域９２及びカソード領域９６に発生した結晶欠陥を回復することができる。
なお、上述した１度目のレーザアニールや２度目のレーザアニールのいずれでも、ウェハ７０の裏面が局所的に加熱されるため、上部電極３０の温度は２８０℃以下に保たれる。
次に、ウェハ７０と支持板２０の積層体を炉内でアニールする（以下、炉アニールという）ことで、積層体全体を加熱する。これによって、コレクタ領域９２及びカソード領域９６の結晶欠陥を回復させる。ここでは、２８０℃に積層体を加熱する。レーザアニールにより、コレクタ領域９２及びカソード領域９６内の結晶欠陥は、減少している。このため、２８０℃という比較的低い温度でも、コレクタ領域９２及びカソード領域９６内の結晶欠陥密度を十分に低下させることができる。
次に、図１１に示すように、スパッタによって半導体基板４０の裏面に裏面電極３５を形成する。
次に、支持板２０を上部電極３０から剥離する。その後、ウェハ７０をダイシングすることによって、図１に示す半導体装置１０が完成する。
上述した製造方法では、上部電極３０が２８０℃より高い温度にさらされない。これにより、上部電極３０の良好なはんだ濡れ性が確保できる。図１２は、上述した製造方法（上部電極３０がさらされる温度が２８０℃以下である方法）で製造された半導体装置１０と、製造工程において上部電極が３００℃にさらされた半導体装置とのはんだ濡れ性の比較結果を示している。
図１２の結果は、各半導体装置の上部電極３０上にはんだボールを載せ、各半導体装置をリフロー処理した後に、はんだが濡れ広がった範囲を評価することで得たものである。ここでは、リフロー処理後に十分にはんだが濡れ広がらず、はんだと電極との接合面積が通電用として不十分な試料を不良として判定した。３００℃にさらされた上部電極３０ははんだ濡れ性の不良が１２個中１２個発生したのに対し、２８０℃以下の温度にさらされた上部電極３０でははんだ濡れ性の不良は１２個中０個であった。このように、上部電極３０に２８０℃よりも高い温度をかけないことで、上部電極３０のはんだ濡れ性を確保することができる。このようにはんだ濡れ性に差が生じるのは、以下の理由によるものである。上部電極３０が２８０℃より高い温度にさらされると、Ｎｉ層３３中のＮｉの一部がＡｕ層３４の表面に移動し、その表面で酸化する。これによって、はんだ濡れ性が悪化する。これに対し、２８０℃以下の温度では、このような現象は生じないため、上部電極３０の良好なはんだ濡れ性が確保される。
次に、上部電極３０に加える温度を２８０℃以下にできる理由について説明する。従来は、ウェハ７０の裏面の溶融させるレーザアニール（上記の一度目のアニール）を、ウェハ７０の裏面を溶融させないアニール（上記二度目のアニール）の後に行っていた。このように、インプラを実施する順番と同様の順番でアニールを実施することが通例であった。すなわち、上記一度目のアニールと上記二度目のアニールを逆の順序で行っていた。このように、ウェハ７０の裏面を溶融させるアニールを後に行うと、その後の炉アニールの開始時点において、コレクタ領域９２とカソード領域９６中に多数の結晶欠陥が存在する。このように多数の欠陥を効率的に回復させるためには、炉アニールにおいて、ウェハ７０を２８０℃より高い温度（例えば３００℃）で加熱する必要がある。炉アニールを２８０℃より高い温度で行う場合には、ウェハ７０と支持板２０を貼りつける際に、接着剤５０を２８０℃より高い温度に加熱する必要がある。接着剤５０が炉アニールの温度（例えば、３００℃）に耐える必要があるためである。これに対し、本実施形態の製造方法では、ウェハ７０の裏面を溶融させるレーザアニールを先に実施し、その後、ウェハ７０の裏面を溶融させないレーザアニールを実施する。この構成によれば、１度目のウェハ７０の裏面を溶融させるアニールでコレクタ領域９２及びカソード領域９６内に生じた結晶欠陥を、２度目のウェハ７０の裏面を溶融させないレーザアニールで回復させることができる。したがって、炉アニールの開始時点において、コレクタ領域９２及びカソード領域９６中に存在する結晶欠陥が少ない。このため、２８０℃以下の低温で炉アニールでも、結晶欠陥を十分に減少させることができる。炉アニールの温度が２８０℃以下なので、ウェハ７０を支持板２０に貼り付ける際に、接着剤５０を加熱する温度も２８０℃以下にすることができる。これによって、上部電極３０に２８０℃よりも高い温度が加わることを防止している。
なお、上述した実施形態の製造方法では、炉アニールを実施した。しかしながら、２度目のウェハ７０の裏面を融溶させないレーザアニールによって、コレクタ領域９２とカソード領域９６中の結晶欠陥を十分に減少させることが可能であれば、炉アニールを実施しなくてもよい。また、上記製造とは別の半導体装置を製造する場合であって、ウェハの裏面に対してイオン注入を実施しない場合には、裏面に対するレーザアニールを省略してもよい。
なお、上述した実施形態の方法は、半導体基板に対して裏面側から、不純物を注入する工程と、レーザアニールによって裏面を加熱する工程を有する。
裏面を加熱する工程は、裏面にレーザを照射することによって、裏面に露出する半導体層を溶融させる第１の工程と、第１の工程の後に、第１の工程で用いたレーザよりも波長が長いレーザを裏面に照射することによって、裏面に露出する半導体層を加熱する第２の工程を有していてもよい。
この方法では、第２の工程に用いるレーザの波長が第１の工程に用いるレーザの波長よりも長いので、第２の工程では第１の工程よりも深い範囲まで加熱することができる。このため、第２の工程では、第１の工程で一時的に溶融した範囲よりも深い範囲まで加熱することができる。したがって、第１の工程で発生した結晶欠陥を第２の工程によって回復することができる。そのため、第２の工程の後に、結晶欠陥を減らすために高温で半導体基板を熱処理をする必要がなくなる。これによって、上部電極が高温にさらされることが抑制され、より好適な上部電極のはんだ濡れ性を確保することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０：半導体装置
２０：支持板
３０：上部電極
３５：裏面電極
４０：半導体基板
５０：接着剤
６０：トレンチ
６２：ゲート電極
７０：ウェハ
８８：ドリフト領域
９０：バッファ領域
９２：コレクタ領域
９４：アノード領域
９６：カソード領域
１０２：ＩＧＢＴ領域
１０４：ダイオード領域
２０：支持板
３０：上部電極
３５：裏面電極
４０：半導体基板
５０：接着剤
６０：トレンチ
６２：ゲート電極
７０：ウェハ
８８：ドリフト領域
９０：バッファ領域
９２：コレクタ領域
９４：アノード領域
９６：カソード領域
１０２：ＩＧＢＴ領域
１０４：ダイオード領域
Claims (3)
- 半導体装置の製造方法であって、
半導体基板の表面にＮｉを含む第１金属層と、Ｎｉ以外の金属を含むとともに前記第１金属層の表面を覆う保護層を有する電極を形成する工程と、
前記電極を形成する工程よりも後に、前記半導体基板及び前記電極を２８０℃以下の温度に加熱しながら前記電極の表面に接着剤を介して支持板を貼りつける貼り付け工程と、
前記半導体基板の裏面を研磨する工程と、
を有する半導体装置の製造方法。 - 前記半導体基板に対して前記裏面側から、不純物を注入する工程と、
レーザアニールによって前記裏面を加熱する工程と、
を更に備えることを特徴とする請求項１の半導体装置の製造方法。 - 前記裏面を加熱する前記工程が、
前記裏面にレーザを照射することによって、前記裏面に露出する半導体層を溶融させる第１の工程と、
前記第１の工程の後に、前記第１の工程で用いたレーザよりも波長が長いレーザを前記裏面に照射することによって、前記裏面に露出する半導体層を加熱する第２の工程と、
を有する請求項２の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014171824A JP2016046480A (ja) | 2014-08-26 | 2014-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014171824A JP2016046480A (ja) | 2014-08-26 | 2014-08-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016046480A true JP2016046480A (ja) | 2016-04-04 |
Family
ID=55636735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014171824A Pending JP2016046480A (ja) | 2014-08-26 | 2014-08-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016046480A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018056211A (ja) * | 2016-09-26 | 2018-04-05 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| WO2018179798A1 (ja) * | 2017-03-29 | 2018-10-04 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2019071381A (ja) * | 2017-10-11 | 2019-05-09 | トヨタ自動車株式会社 | 半導体装置 |
| JP2022062217A (ja) * | 2018-03-19 | 2022-04-19 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US11901419B2 (en) | 2019-10-11 | 2024-02-13 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method of semiconductor device |
-
2014
- 2014-08-26 JP JP2014171824A patent/JP2016046480A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018056211A (ja) * | 2016-09-26 | 2018-04-05 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| WO2018179798A1 (ja) * | 2017-03-29 | 2018-10-04 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN109643646A (zh) * | 2017-03-29 | 2019-04-16 | 富士电机株式会社 | 半导体装置的制造方法 |
| JPWO2018179798A1 (ja) * | 2017-03-29 | 2019-07-04 | 富士電機株式会社 | 半導体装置の製造方法 |
| US10755933B2 (en) | 2017-03-29 | 2020-08-25 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
| JP2019071381A (ja) * | 2017-10-11 | 2019-05-09 | トヨタ自動車株式会社 | 半導体装置 |
| JP2022062217A (ja) * | 2018-03-19 | 2022-04-19 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7327541B2 (ja) | 2018-03-19 | 2023-08-16 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US11824095B2 (en) | 2018-03-19 | 2023-11-21 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| US11901419B2 (en) | 2019-10-11 | 2024-02-13 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6004100B2 (ja) | 半導体装置の製造方法 | |
| JP5599342B2 (ja) | 半導体装置の製造方法 | |
| JP2016046480A (ja) | 半導体装置の製造方法 | |
| JPWO2018083961A1 (ja) | デバイス層を転写基板に転写する方法および高熱伝導性基板 | |
| JP5428362B2 (ja) | 半導体装置の製造方法 | |
| TW200425313A (en) | Semiconductor wafer dividing method and apparatus | |
| JP4725638B2 (ja) | 半導体装置の製造方法 | |
| US9779968B2 (en) | Method for processing semiconductor substrate and method for manufacturing semiconductor device in which said processing method is used | |
| US9870938B2 (en) | Semiconductor element producing method by flattening protective tape | |
| JP5610328B1 (ja) | 半導体デバイスの製造方法 | |
| US9589824B2 (en) | Method for manufacturing semiconductor device | |
| JP2004140101A (ja) | 半導体素子の製造方法 | |
| KR102588785B1 (ko) | 반도체 소자의 제조 방법 | |
| JP4525048B2 (ja) | 半導体装置の製造方法 | |
| JP2009212439A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| TWI675412B (zh) | 半導體裝置及其製造方法 | |
| JP4834309B2 (ja) | 半導体装置の製造方法 | |
| JP2007329234A (ja) | 半導体素子の製造方法 | |
| JP2021068832A (ja) | 半導体装置の製造方法 | |
| JP5857575B2 (ja) | 半導体装置の製造方法 | |
| WO2022210680A1 (ja) | パワー半導体及びその製造方法 | |
| US20230134255A1 (en) | Method of manufacturing semiconductor element | |
| JP2010147293A (ja) | 半導体装置の製造方法 | |
| JP2023183913A (ja) | 半導体装置の製造方法 | |
| JP2020188205A (ja) | Ｉｉｉ族窒化物半導体デバイスの製造方法 |