JP7327541B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7327541B2
JP7327541B2 JP2022019310A JP2022019310A JP7327541B2 JP 7327541 B2 JP7327541 B2 JP 7327541B2 JP 2022019310 A JP2022019310 A JP 2022019310A JP 2022019310 A JP2022019310 A JP 2022019310A JP 7327541 B2 JP7327541 B2 JP 7327541B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
concentration
main surface
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022019310A
Other languages
English (en)
Other versions
JP2022062217A (ja
Inventor
尚 吉村
勇一 小野澤
博 瀧下
美佐稀 目黒
源宜 窪内
奈緒子 兒玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2022062217A publication Critical patent/JP2022062217A/ja
Priority to JP2023126254A priority Critical patent/JP2023145675A/ja
Application granted granted Critical
Publication of JP7327541B2 publication Critical patent/JP7327541B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置が知られている（例えば、特許文献１参照）。
特許文献１ 米国特許出願公開第２００５／０１１６２４９号明細書
半導体装置においては、キャリアライフタイムを制御することが好ましい。
本発明の第１の態様においては、第１導電型のドーパントを備えた半導体基板と、前記半導体基板の一方の主面にエミッタ領域が設けられたトランジスタ部、または、前記一方の主面にアノード領域が設けられたダイオード部を備える活性部と、前記半導体基板のドーパントの濃度よりも高いドーピング濃度を有し、前記半導体基板の深さ方向における水素濃度分布が第１位置においてピークを有する高濃度領域と、前記高濃度領域よりも、前記半導体基板の他方の主面側に設けられ、前記第１位置よりも前記他方の主面側の第２位置において、結晶欠陥密度が最も高いセンターピークを有する第１結晶欠陥領域とを備える半導体装置を提供する。前記半導体基板の前記深さ方向における前記水素濃度分布は、前記第１位置よりも前記他方の主面側に設けられ、前記第１位置から前記他方の主面に向かって水素濃度が減少する第１の裾と、前記第１位置よりも前記半導体基板の一方の主面側に設けられ、前記第１位置から前記一方の主面に向かって、前記第１の裾よりも急峻に前記水素濃度が減少する第２の裾とを有してよい。前記深さ方向における前記ドーピング濃度の分布は、前記第１位置において、水素濃度よりも低濃度の第１ドナーピークを有してよい。
前記第１位置は、前記半導体基板の前記深さ方向における中央よりも前記一方の主面側に配置されてよい。前記第１位置は、前記半導体基板の前記深さ方向における中央よりも前記他方の主面側に配置されてよい。
前記第１結晶欠陥領域の結晶欠陥密度分布は、前記センターピークから前記一方の主面に向かって、前記第１の裾の領域において減少する第３の裾を有してよい。
前記半導体基板は、前記第１ドナーピークを含んで設けられた第１導電型のドリフト領域と、前記半導体基板の前記一方の主面と前記ドリフト領域との間に設けられた第２導電型のアノード領域と、前記半導体基板の前記他方の主面と前記ドリフト領域との間に設けられた第１導電型のカソード領域と、を備えてよい。
前記アノード領域の前記結晶欠陥密度は、前記ドリフト領域における前記結晶欠陥密度と同一であってよい。
前記深さ方向におけるキャリア移動度分布は、前記第２位置においてキャリア移動度が最小であってよい。
前記深さ方向におけるキャリア移動度分布は、前記第２位置においてキャリア移動度が最小であってよい。前記第２位置における前記キャリア移動度は、前記第１ドナーピークにおける前記キャリア移動度よりも小さく、且つ、前記第１ドナーピークよりも前記一方の主面側の前記ドリフト領域の前記キャリア移動度よりも小さくてよい。
前記半導体基板は、前記第１ドナーピークを含んで設けられた第１導電型のドリフト領域を有してよい。前記高濃度領域よりも前記他方の主面側の前記ドリフト領域におけるドーピング濃度は、前記高濃度領域よりも前記一方の主面側のドリフト領域におけるドーピング濃度よりも高くてよい。
前記第１結晶欠陥領域において、拡がり抵抗測定法で測定されるキャリア濃度は前記ドーピング濃度よりも小さくてよい。
前記半導体基板は、前記ドリフト領域と、前記半導体基板の前記他方の主面との間に、前記ドリフト領域よりもドーピング濃度の高い第１導電型のバッファ領域を有してよい。前記バッファ領域の前記深さ方向のドーピング濃度分布は、一以上のドーピング濃度ピークを有してよい。
前記バッファ領域の前記深さ方向のドーピング濃度分布は、複数のドーピング濃度ピークを有してよい。前記深さ方向に沿って前記バッファ領域内の隣り合う２つのドーピング濃度ピークの間に、前記結晶欠陥密度のセンターピークを有する第２結晶欠陥領域を備えてよい。
前記バッファ領域のドーピング濃度分布は、複数のドーピング濃度ピークを有してよい。前記バッファ領域の複数のドーピング濃度ピークのうち最も前記他方の主面側に位置するドーピング濃度ピークよりも、前記半導体基板の他方の主面側に、結晶欠陥密度のセンターピークを有する第２結晶欠陥領域を備えてよい。
前記第１位置における前記ドーピング濃度が、１×１０１４（／ｃｍ３）以上１×１０１５（／ｃｍ３）以下であってよい。
半導体装置は、前記半導体基板の前記他方の主面と接する領域に第２導電型のコレクタ領域が設けられたトランジスタ部と、前記半導体基板の前記他方の主面と接する領域に、前記半導体基板のドーパントの濃度よりもドーピング濃度の高い第１導電型のカソード領域が設けられたダイオード部とを備えてよい。前記ダイオード部は、前記第１結晶欠陥領域を含んでよい。
前記トランジスタ部は、前記第１結晶欠陥領域を含んでよい。前記トランジスタ部は、前記ダイオード部と接する領域に前記第１結晶欠陥領域を含んでよい。
半導体装置は、前記半導体基板の外周端との間に配置されたエッジ終端構造部を備えてよい。前記エッジ終端構造部は、前記第１結晶欠陥領域を含んでよい。
前記水素濃度分布の前記ピークと、前記第１結晶欠陥領域の前記センターピークとの距離は、２０μｍ以下であってよい。
本発明の第２の態様においては、第１導電型のドーパントを備えた半導体基板と、前記半導体基板の一方の主面にエミッタ領域が設けられたトランジスタ部、または、前記一方の主面にアノード領域が設けられたダイオード部を備える活性部とを備える半導体装置の製造方法を提供する。製造方法は、前記半導体基板の他方の主面から前記半導体基板の深さ方向に水素イオンを注入する第１ステップと、前記半導体基板を第１温度でアニールして、前記水素イオンの注入の最大水素濃度の位置に生成した結晶欠陥を低減させ、前記水素イオンの注入で形成された結晶欠陥の欠陥密度が最大値となる位置を、前記最大水素濃度の位置よりも、前記他方の主面側に形成するステップと、を備えてよい。
製造方法は、前記半導体基板の他方の主面から前記半導体基板の深さ方向に水素イオンを注入する前記第１ステップの前に、前記半導体基板の他方の主面から前記半導体基板の深さ方向に水素イオンを注入する第２ステップと、前記水素イオンが前記他方の主面から注入された前記半導体基板を、前記第１温度よりも高い第２温度でアニールするステップと、を備えてよい。
前記半導体基板の他方の主面から前記半導体基板の深さ方向に水素イオンを注入する前記第２ステップは、前記半導体基板の深さ方向に、前記水素イオンの濃度分布のピークの位置が異なるように、前記水素イオンを複数回注入するステップを含んでよい。
製造方法は、前記第１温度でアニールするステップの後に、前記半導体基板をチップ化するステップと、チップ化された前記半導体基板を、回路基板に第３温度ではんだ付けするはんだステップとを備えてよい。前記第３温度は前記第１温度よりも低くてよい。
前記水素イオンを注入する前記第１ステップにおいて、前記半導体基板の前記他方の主面からの飛程が８μｍ以上となる加速エネルギーで、前記水素イオンを注入してよい。
前記水素イオンを注入する前記第１ステップにおける加速エネルギーが、１．０ＭｅＶ以上であってよい。前記加速エネルギーが、１．５ＭｅＶ以上であってよい。
前記水素イオンを注入する前記第１ステップにおける加速エネルギーが、１１．０ＭｅＶ以下であってよい。前記加速エネルギーが、５．０ＭｅＶ以下であってよい。前記加速エネルギーが、２．０ＭｅＶ以下であってよい。
前記水素イオンを注入する前記第１ステップにおける前記水素イオンのドーズ量が、１．０×１０１２／ｃｍ２以上であってよい。前記水素イオンを注入する前記第１ステップにおける前記水素イオンのドーズ量が、１．０×１０１５／ｃｍ２以下であってよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 半導体装置１００の部分的なＹＺ断面の一例を示す図である。 比較例の半導体装置１５０の断面を示す図である。 図１Ｂに示す実施例に係る半導体装置１００におけるａ－ａ'線、および、比較例に係る半導体装置１５０におけるｚ－ｚ'線に沿ったネットドーピング濃度（Ａ）、水素濃度およびヘリウム濃度（Ｂ）、結晶欠陥密度（Ｃ）、キャリアライフタイム（Ｄ）キャリア移動度（Ｅ）およびキャリア濃度（Ｆ）の各分布図を示す。 本実施形態に係る半導体装置１００の断面の他の一例を示す図である。 本実施形態に係る半導体装置１００の断面の他の一例を示す図である。 本実施形態に係る半導体装置１００の断面の他の一例を示す図である。 図５に示す実施例に係る半導体装置１００におけるｃ－ｃ'線に沿ったネットドーピング濃度（Ａ）、水素濃度（Ｂ）、結晶欠陥密度（Ｃ）、キャリアライフタイム（Ｄ）、キャリア移動度（Ｅ）およびキャリア濃度（Ｆ）の各分布図を示す。 下面２３側の結晶欠陥領域１９－２を、ヘリウムイオンを注入して形成した場合の、ネットドーピング濃度（Ａ）、水素濃度（Ｂ）、結晶欠陥密度（Ｃ）、キャリアライフタイム（Ｄ）、キャリア移動度（Ｅ）およびキャリア濃度（Ｆ）の各分布図を示す。 ネットドーピング濃度（Ａ）、水素濃度（Ｂ）、結晶欠陥密度（Ｃ）、キャリアライフタイム（Ｄ）、キャリア移動度（Ｅ）およびキャリア濃度（Ｆ）の各分布図の他の例を示す。 ネットドーピング濃度（Ａ）、水素濃度（Ｂ）、結晶欠陥密度（Ｃ）、キャリアライフタイム（Ｄ）、キャリア移動度（Ｅ）およびキャリア濃度（Ｆ）の各分布図の他の例を示す。 本実施形態に係る半導体装置２００の上面の一例を部分的に示す図である。 半導体装置２００の上面の他の例を部分的に示す図である。 半導体装置２００の上面の他の例を部分的に示す図である。 半導体装置２００の上面の他の例を部分的に示す図である。 図８Ａにおけるｄ－ｄ'断面の一例を示す図である。 図８Ｂにおけるｄ－ｄ'断面の一例を示す図である。 図８Ｃにおけるｄ－ｄ'断面の一例を示す図である。 本実施形態に係る半導体装置の製造方法の概要の一例を示す図である。 半導体装置の製造方法の他の例を示す図である。 本実施形態に係る半導体装置の製造方法の一例を示す図である。 図１１におけるｈ－ｈ'線に沿った、水素濃度（Ｂ）、結晶欠陥密度（Ｃ）およびキャリア濃度（Ｆ）の各分布を示す図である。 本実施形態に係る半導体装置の製造方法の他の一例を示す図である。 本実施形態に係る半導体装置の製造方法の他の一例を示す図である。 本実施形態に係る半導体装置の製造方法の概要の一例を示す図である。 半導体基板１０の上面２１側から水素イオン（本例ではプロトン）を注入して、結晶欠陥領域１９および高濃度領域２６を形成するステップを説明する図である。 半導体基板１０の下面２３側から水素イオン（本例ではプロトン）を注入して、結晶欠陥領域１９および高濃度領域２６を形成するステップを説明する図である。 図１７に示す半導体装置１００における、ネットドーピング濃度（Ａ）、水素濃度（Ｂ）、結晶欠陥密度（Ｃ）、キャリアライフタイム（Ｄ）キャリア移動度（Ｅ）およびキャリア濃度（Ｆ）の深さ方向の分布図を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の上面と垂直な深さ方向をＺ軸とする。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。また、本明細書においてＰ＋型（またはＮ＋型）と記載した場合、Ｐ型（またはＮ型）よりもドーピング濃度が高いことを意味し、Ｐ－型（またはＮ－型）と記載した場合、Ｐ型（またはＮ型）よりもドーピング濃度が低いことを意味する。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差（すなわちネットドーピング濃度）をドーピング濃度とする場合がある。また、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度とする場合がある。
図１Ａは、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。半導体装置１００は、半導体基板１０を備える。半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよく、ダイヤモンド半導体基板であってよく、酸化ガリウム等の酸化物半導体基板であってもよい。本例の半導体基板１０はシリコン基板である。図１Ａにおいては、半導体基板１０の外周の端部を外周端１４０とする。
半導体装置１００は、活性部１２０およびエッジ終端構造部９２を備える。活性部１２０は、半導体装置１００をオン状態に制御した場合に半導体基板１０の上面と下面との間で主電流が流れる領域である。即ち、半導体基板１０の上面から下面、または下面から上面に、半導体基板１０の内部を深さ方向に電流が流れる領域である。活性部１２０の上方には、後述する層間絶縁膜およびエミッタ電極等が設けられるが、図１Ａでは省略している。エミッタ電極により覆われる領域を活性部１２０としてよい。
活性部１２０には、トランジスタ部７０およびダイオード部８０の少なくとも一方が設けられている。トランジスタ部７０は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタを含む。ダイオード部８０は、還流ダイオード（ＦＷＤ）等のダイオードを含む。図１Ａの例では、トランジスタ部７０およびダイオード部８０が、所定の配列方向（Ｙ軸方向）に沿って並んで配置されている。トランジスタ部７０およびダイオード部８０は、配列方向に沿って交互に接して配置されてよい。活性部１２０において、Ｙ軸方向における両端には、トランジスタ部７０が設けられてよい。他の例では、活性部１２０にはダイオード部８０が設けられ、トランジスタ部７０が設けられていなくてもよい。
それぞれのダイオード部８０には、半導体基板１０の下面に接する領域にＮ＋型のカソード領域が設けられている。図１Ａにおいて、実線で示すダイオード部８０は、半導体基板１０の下面２３にカソード領域８２が設けられた領域である。本例の半導体装置１００において、半導体基板１０の下面に接する領域のうち、カソード領域８２以外の領域には、コレクタ領域２２が設けられる。
ダイオード部８０は、カソード領域８２をＺ軸方向に投影した領域である。トランジスタ部７０は、半導体基板１０の下面にコレクタ領域２２が設けられ、且つ、半導体基板１０の上面に、後述するエミッタ領域およびゲートトレンチ部を含む単位構造が周期的に設けられた領域である。カソード領域８２を投影した領域を、Ｘ軸方向に活性部１２０の端部またはゲートランナー４８まで伸ばした延長領域８１（図１Ａにおいて、ダイオード部８０を延長した破線で示される部分）も、ダイオード部８０に含めてよい。
本例の半導体装置１００は、ゲート金属層５０およびゲートランナー４８を更に備えている。また半導体装置１００は、ゲートパッド１１６およびエミッタパッド１１８等の各パッドを有してよい。ゲートパッド１１６は、ゲート金属層５０およびゲートランナー４８と電気的に接続されている。エミッタパッド１１８は、エミッタ電極５２と電気的に接続されている。
ゲート金属層５０は、半導体基板１０の上面視で活性部１２０を囲うように設けられてよい。ゲートパッド１１６およびエミッタパッド１１８は、ゲート金属層５０に囲まれた領域内に配置されてよい。ゲート金属層５０は、アルミニウム、または、アルミニウムシリコン合金等の金属材料で形成されてよい。ゲート金属層５０は、層間絶縁膜により半導体基板１０と絶縁されている。また、ゲート金属層５０は、エミッタ電極とは分離して設けられている。ゲート金属層５０は、ゲートパッド１１６に印加されたゲート電圧をトランジスタ部７０に伝達する。
ゲートランナー４８は、ゲート金属層５０と、トランジスタ部７０とを接続する。ゲートランナー４８は、不純物がドープされたポリシリコン等の半導体材料で形成されてよい。ゲートランナー４８の一部は、活性部１２０の上方に設けられてよい。図１Ａに示すゲートランナー４８は、活性部１２０をＹ軸方向に横切って設けられている。これにより、ゲート金属層５０から離れた活性部１２０の内側においても、ゲート電圧の低下および遅延を抑制できる。ゲートランナー４８の一部は、ゲート金属層５０に沿って、活性部１２０を囲んで配置されていてもよい。ゲートランナー４８は、活性部１２０の端部において、トランジスタ部７０と接続されてよい。
エッジ終端構造部９２は、半導体基板１０の上面において、活性部１２０と半導体基板１０の外周端１４０との間に設けられる。本例では、エッジ終端構造部９２と活性部１２０との間に、ゲート金属層５０が配置されている。エッジ終端構造部９２は、半導体基板１０の上面において活性部１２０を囲むように環状に配置されてよい。本例のエッジ終端構造部９２は、半導体基板１０の外周端１４０に沿って配置されている。エッジ終端構造部９２は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９２は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
図１Ｂは、半導体装置１００の部分的なＹＺ断面の一例を示す図である。本例では、図１Ａにおいて説明したダイオード部８０の部分的なＹＺ断面を示している。上述したように、半導体装置１００は、活性部１２０に図１Ｂに示すダイオード部８０が設けられ、トランジスタ部７０が設けられていないチップであってよく、活性部１２０にダイオード部８０およびトランジスタ部７０が設けられたチップであってもよい。いずれのチップであっても、ダイオード部８０は、図１Ｂから図７Ｄにおいて説明する半導体装置１００と同一の構造を有してよい。また、ダイオード部８０は、図９Ａから図９Ｃ、図１６、図１７において説明する半導体装置１００と同様に、ダミートレンチ部３０を備えていてもよい。本例の図１Ｂでは、ダミートレンチ部３０は省略している。なお、ダイオード部８０において、ダミートレンチ部３０は無くてもよい。本例の半導体装置１００は、半導体基板１０、上面側電極５３および下面側電極２７を有する。上面側電極５３は、半導体基板１０の上面２１に設けられる。下面側電極２７は、半導体基板１０の下面２３に設けられる。上面側電極５３および下面側電極２７は、金属等の導電材料で形成される。上面２１および下面２３は、半導体基板１０の主面である。
半導体基板１０は、第１導電型のドリフト領域１８を有する。本例のドリフト領域１８はＮ－型である。ドリフト領域１８は、半導体基板１０において、他のドーピング領域が設けられずに残存した領域であってよい。半導体基板１０のドーパントは、リンまたはアンチモンなどＮ型のドナーであってよい。一例として、本例の半導体基板１０のドーパントはリンである。ドーパントの化学濃度に対するドナー濃度の割合を、ドナー化率と称する。半導体基板１０におけるドーパントのドナー化率は、ドーパントの化学濃度の９０％以上、１００％以下であってよい。本例のリンまたはアンチモンのドナー化率は、９５％以上、１００％以下であってよい。
ドリフト領域１８のドーピング濃度は、半導体基板１０のドーピング濃度と一致してよい。ドリフト領域１８のドーピング濃度が半導体基板１０のドーピング濃度と一致する場合は、ドリフト領域１８のドーパントは半導体基板１０のドーパントと一致してよい。あるいは、ドリフト領域１８のドーピング濃度は、半導体基板１０のドーピング濃度よりも２倍以上高くてよい。この場合、ドリフト領域１８のドーパントは半導体基板１０のドーパントと異なってよい。一例として、ドリフト領域１８のドーパントは水素であり、半導体基板１０のドーパントはリンまたはアンチモンである。
半導体基板１０の単結晶ウェハーは、チョクラルスキー法（ＣＺ法）、磁場印加チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）などで形成されたインゴットから製造してよい。一例として、半導体基板１０の単結晶ウェハーは、磁場印加チョクラルスキー法（ＭＣＺ法）で製造されたウェハーである。
ドリフト領域１８の上方には、第１導電型のアノード領域１４が設けられる。本例のアノード領域１４は、一例としてＰ－型である。アノード領域１４は、Ｚ軸方向においてドリフト領域１８と上面２１との間に設けられてよい。本例においては、アノード領域１４の上面は、上面２１に接して設けられる。また、本例においては、アノード領域１４は、ドリフト領域１８に接して設けられる。
ドリフト領域１８の下方には、ドリフト領域１８よりもドーピング濃度の高い第１導電型のカソード領域８２が設けられる。本例のカソード領域８２は、一例としてＮ＋型である。カソード領域８２は、下面２３に接して設けられる。また、本例においては、カソード領域８２とドリフト領域１８は、接して設けられる。カソード領域８２は、半導体基板１０の下面２３からリン等のイオンを注入してアニールすることで形成してよい。
本例の半導体装置１００は、半導体基板１０の内部に高濃度領域２６が設けられる。高濃度領域２６は、水素イオンを上面２１から注入して形成してよい。水素イオンはプロトン、デュトロン、トリトンであってよい。本例ではプロトンである。半導体基板１０の深さ方向における水素の濃度分布は、半導体基板１０の一方の主面（本例では上面２１）から、半導体基板１０の深さ方向に予め定められた距離Ｄｐｓ離間した第１位置Ｐｓに、濃度分布のピークを有する。図１Ｂにおいて、第１位置Ｐｓにおける水素の濃度分布のピークを、「×」の記号（マーカー）にて示している。第１位置Ｐｓは、半導体基板の厚さＴの１／２よりも上面２１側に配置されてよい。
半導体基板１０の深さ方向における水素の濃度分布は、第１位置Ｐｓよりも上面２１側に、当該ピークよりも濃度の小さい、濃度分布の裾を有する。なお、水素の濃度分布および濃度分布の裾については、後述する。
高濃度領域２６は、第１位置Ｐｓを含む範囲に設けられる。高濃度領域２６は、水素ドナーを含む。高濃度領域２６は、水素ドナーとして、水素（Ｈ）、酸素（Ｏ）、空孔（Ｖ）がそれぞれ１つ以上クラスター状に結合した、ＶＯＨ複合欠陥を含んでよい。ＶＯＨ複合欠陥はＮ型のドナーとなる場合がある。本明細書では、ＶＯＨ複合欠陥を単に水素ドナーと称することがある。また、水素の化学濃度を、水素濃度と称することがある。本例の高濃度領域２６は、一例としてＮ＋型である。
半導体基板１０の酸素は、意図的に導入されてよく、意図せずに導入されてもよい。半導体基板１０の酸素は、半導体基板１０の主面に形成された酸化膜から導入されてもよい。半導体基板１０の酸素の濃度は、１×１０１６（／ｃｍ３）以上１×１０１８（／ｃｍ３）以下であってよく、５×１０１６（／ｃｍ３）以上５×１０１７（／ｃｍ３）以下であってよい。
水素ドナーは、半導体基板１０の主面（本例では上面２１）から水素イオンを注入したあとに形成される。水素イオンの注入後に、半導体基板１０を熱的にアニールすることにより、水素ドナーのドナー化率を増加させてよい。水素イオンを注入することで、水素が最大濃度で存在する領域（すなわち水素イオンの飛程Ｒｐに対応する領域）では水素ドナーが形成される。さらに半導体基板１０をアニールすることにより、ＶＯＨ複合欠陥の形成が促進され、水素ドナーの濃度が増加する。これにより、ドリフト領域１８よりもドーピング濃度の高い高濃度領域２６が形成される。高濃度領域２６は、Ｚ軸方向（半導体基板１０の主面に垂直な深さ方向）においてドリフト領域１８に挟まれるように形成されてよい。なお、高濃度領域２６の形成方法については、後述する。
第１位置Ｐｓは、高濃度領域２６のドーピング濃度のＺ軸方向におけるピーク位置であってよい。本明細書では、第１位置Ｐｓにおける水素ドナー濃度のピークを、ドナーピークと呼ぶことがある。高濃度領域２６の第１位置Ｐｓにおけるドーピング濃度は、１×１０１３（／ｃｍ３）以上１×１０１７（／ｃｍ３）以下であってよく、１×１０１４（／ｃｍ３）以上１×１０１６（／ｃｍ３）以下であってよく、１×１０１４（／ｃｍ３）以上１×１０１５（／ｃｍ３）以下であってよい。
高濃度領域２６の上方には、結晶欠陥領域１９－１が設けられる。結晶欠陥領域１９－１は、上面２１から水素イオンを注入することにより形成される結晶欠陥を含む領域であってよい。図１Ｂにおいて、結晶欠陥領域１９－１が設けられるＺ軸方向の範囲を、両矢印にて示している。
結晶欠陥領域１９－１は、上面２１からＺ軸方向に距離Ｄｋｓ離間した位置Ｋｓに、結晶欠陥密度のピークを有する。結晶欠陥領域１９－１は、位置Ｋｓから上面２１まで設けられてよい。結晶欠陥は、キャリアの再結合中心（センター）となる欠陥であってよく、空孔（Ｖ）や複空孔（ＶＶ）を主体としてよい。結晶欠陥密度とは、再結合中心の密度であってよい。一般的にはドナーやアクセプタなどのドーパントも結晶欠陥に含まれるが、本明細書では、結晶欠陥を、再結合中心としてキャリアの再結合に主に機能する欠陥とする。
本例において、結晶欠陥領域１９－１における結晶欠陥密度のＺ軸方向におけるピークを、センターピークと称する。センターピークのＺ軸方向における位置を位置Ｋｓとする。位置Ｋｓは、上面２１を基準として、高濃度領域２６のドーピング濃度のピーク位置である第１位置Ｐｓよりも浅い位置に設けられる。即ち、距離Ｄｋｓは距離Ｄｐｓよりも小さい。図１Ｂにおいて、位置Ｋｓにおける結晶欠陥密度のセンターピークを、「＋」の記号（マーカー）で示している。
本例の半導体装置１００においては、水素イオン注入により生成した結晶欠陥でキャリアライフタイムを制御する。本例では、ライフタイムを制御（低下）させる領域は、水素イオンが停止して水素が最も多く存在する水素濃度の最大値の位置（飛程、Ｒｐ）とは、Ｚ軸方向における位置が異なる領域に設けられる。本例でライフタイムを低下させる領域は、水素濃度の最大値の位置よりも上面２１側に浅い領域、つまり水素イオンの通過領域である。水素イオンが半導体基板１０を通過中に、半導体の原子（本例ではシリコン）に衝突してエネルギーが減衰し、結晶にダメージを与えることで、水素イオンの飛程Ｒｐよりも浅い領域（通過領域）に結晶欠陥を多く形成する。これにより、水素イオンの通過領域に結晶欠陥領域を形成し、ライフタイムを制御する。
一方、水素濃度が最大となる位置の近傍では、水素が多量に存在することで、空孔や複空孔に存在するダングリング・ボンドを、水素が終端する。これにより、水素濃度が最大となる位置の近傍では、再結合中心の密度は通過領域よりも極めて少なくなり、キャリアの再結合への寄与が、通過領域と比べてほとんど無いといえる。
結晶欠陥領域１９－１における結晶欠陥密度のセンターピークを、上面側ライフタイム制御領域７４としてよい。上面側ライフタイム制御領域７４は、半導体基板１０の他の領域に比べて、結晶欠陥密度が高い。本例におけるライフタイム制御領域の形成範囲については、後述する。
図２は、比較例の半導体装置１５０の断面を示す図である。比較例の半導体装置１５０は、図１Ｂに示す本例の半導体装置１００において、上面側ライフタイム制御領域７４の代わりに上面側ライフタイム制御領域２７４が設けられる点と、高濃度領域２６が設けられない点で、図１Ｂに示す半導体装置１００と異なる。上面側ライフタイム制御領域２７４は、ヘリウムを上面２１から注入することにより形成される。
比較例の半導体装置１５０において、上面側ライフタイム制御領域２７４は、Ｚ軸方向における位置Ｋｓ'に設けられる。上面２１から位置Ｋｓ'までのＺ軸方向における距離Ｄｋｓ'は、図１Ｂに示す半導体装置１００における距離Ｄｋｓよりも小さい。
ヘリウムイオンと水素イオンを、半導体基板１０の上面２１から同じ加速エネルギーで注入すると、ヘリウムイオンよりも水素イオンの方が、上面２１から半導体基板１０の深さ方向に深くまで注入される。このため、距離Ｄｋｓは距離Ｄｋｓ'よりも大きい。
比較例の半導体装置１５０においては、半導体基板１０の内部に注入されたヘリウムは、アニールしても、水素と比べてほとんどドナー化しない。このため、比較例の半導体装置１５０においては、高濃度領域２６が設けられない。さらに、本例の半導体装置１００と異なり、比較例の半導体装置１５０では、空孔や複空孔に存在するダングリング・ボンドを終端する水素が存在しない（または水素濃度が非常に低い）ので、再結合中心である結晶欠陥密度が最大となるピーク位置は、半導体基板１０内でヘリウムが最も多く存在するヘリウム濃度のピーク位置と重なる。このため、キャリアの再結合が最も頻繁に行われる位置は、ヘリウム濃度のピーク位置である。
図３は、図１Ｂに示す実施例に係る半導体装置１００におけるａ－ａ'線、および、比較例に係る半導体装置１５０におけるｚ－ｚ'線に沿ったネットドーピング濃度（Ａ）、水素濃度およびヘリウム濃度（Ｂ）、結晶欠陥密度（Ｃ）、キャリアライフタイム（Ｄ）キャリア移動度（Ｅ）およびキャリア濃度（Ｆ）の各分布図を示す。上述したように、半導体装置１００においては水素イオンを半導体基板１０に注入することで上面側ライフタイム制御領域７４を形成しており、半導体装置１５０においてはヘリウムイオンを半導体基板１０に注入することで上面側ライフタイム制御領域２７４を形成している。ただしネットドーピング濃度（Ａ）は、半導体装置１００の例だけを示している。図３においては、半導体装置１００における各分布図を実線で示しており、半導体装置１５０における各分布図を破線で示している。
分布図（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｆ）の縦軸は対数（ｌｏｇ）スケール表示であり、分布図（Ｅ）の縦軸は線形（ｌｉｎｅａｒ）スケール表示である。図３において縦軸が対数スケール表示の分布図は、横軸との交差する点での縦軸の値は０ではなく０より大きい所定の値である。各分布図において横軸は線形スケール表示である。図３における各分布図の横軸は、半導体基板１０の上面２１からの深さを示している。
分布図（Ａ）は、電気的に活性化したドナーおよびアクセプタの正味のドーピング濃度分布（すなわち、ドナー濃度およびアクセプタ濃度の差分の分布）を示している。図１Ｂに示したように、位置Ｐｓにおいてネットドーピング濃度はピーク（ドナーピーク）を有する。本例では、位置Ｐｓを含み、且つ、ドリフト領域１８よりもネットドーピング濃度が高い領域を高濃度領域２６としている。高濃度領域２６は、ネットドーピング濃度が、位置Ｐｓにおけるネットドーピング濃度の半値より大きい領域であってもよい。高濃度領域２６の位置Ｐｓにおけるネットドーピング濃度のピーク濃度を、Ｎｐと称する。
分布図（Ａ）においては、半導体基板１０のドーピング濃度Ｎ０よりドーピング濃度が高いＮ型の領域を、Ｎ＋型としている。本例では、高濃度領域２６よりも深い位置に設けられたドリフト領域１８のドーピング濃度が、ドーピング濃度Ｎ０と一致している。アノード領域１４と高濃度領域２６との間に設けられたドリフト領域１８は、半導体基板１０の上面２１から注入された水素イオンが通過する。当該ドリフト領域１８のドーピング濃度は、残留した水素ドナーにより、半導体基板１０のドーピング濃度Ｎ０よりも高くなっていてもよい。当該ドリフト領域１８のドーピング濃度の平均値は、半導体基板１０のドーピング濃度Ｎ０の３倍以下であってよい。
なお、アノード領域１４とドリフト領域１８の間に、ドリフト領域１８よりも高濃度でＮ型の蓄積領域１６を備えてよい。蓄積領域１６は、ドナーのドーパントがドリフト領域１８よりも高い濃度で蓄積した部分である。蓄積領域１６は、深さ方向に２つ以上備えられてよい。２つ以上の蓄積領域１６は、ドーピング濃度のピークが２つ以上であってよい。隣り合う２つのピークの間は、Ｎ型であってよい。２つ以上の蓄積領域１６は、キンク状の形状であってもよい。
分布図（Ｂ）は、注入された水素またはヘリウムの化学的な濃度を示している。半導体装置１００においては水素濃度を示しており、半導体装置１５０においてはヘリウム濃度を示している。一例として原子の化学的な濃度は、二次イオン質量分析法（ＳＩＭＳ）で測定できる。ヘリウムおよび水素の濃度は、注入されたヘリウムイオンおよび水素イオンが、アニールにより拡散した分布となっている。拡散の度合は、アニール時間、アニール温度等に応じて制御できる。水素濃度は、位置Ｐｓにおいてピークを有している。ヘリウム濃度は、位置Ｄｋｓ'においてピークを有している。
水素濃度は水素の化学濃度であり、水素濃度が最も高いピークの位置Ｐｓでの濃度をＨｐと称する。水素濃度のピーク濃度Ｈｐは、位置Ｐｓにおけるネットドーピング濃度のピーク濃度Ｎｐよりも高い。水素ドナーのドナー化率をαとすると、Ｎｐ＝αＨｐであり、αは０．００１～０．５であってよい。すなわち、水素濃度は、ドナー濃度よりも１桁程度高い場合があり、２桁以上高い場合がある。
上述したように水素の濃度分布は、ピークの位置Ｐｓから一方の主面（本例では上面２１）に向かう裾Ｓを有する。裾Ｓは、ピーク位置Ｐｓより浅い領域における水素の濃度分布と、ピーク位置Ｐｓより深い領域における水素の濃度分布とを比べた場合に、変化が緩やかな方の濃度分布を指している。つまり、水素の濃度分布は、水素イオンが注入された方の主面に向かって裾Ｓを引いている。裾Ｓは、上面２１まで達していてよく、上面２１までは達していなくともよい。また、分布図（Ａ）に示したように、高濃度領域２６よりも浅い側のドリフト領域１８の平均ドーピング濃度と、深い側のドリフト領域１８の平均ドーピング濃度とを比較して、平均ドーピング濃度が高い側に、水素の濃度分布の裾Ｓが存在していると判別してもよい。
分布図（Ｃ）は、半導体基板１０に水素イオンまたはヘリウムイオンを注入した後に、所定の条件でアニールした後の結晶欠陥密度を示している。ヘリウムイオンを注入した半導体装置１５０においては、結晶欠陥密度の分布と、ヘリウム濃度の分布とは同様の形状を有する。例えば、ヘリウム濃度のピークの位置Ｄｋｓ'と、結晶欠陥密度のピークの位置Ｋｓ'は一致している。
高濃度領域２６のネットドーピング濃度が、位置Ｐｓよりも下面２３側で半導体基板１０のドーピング濃度Ｎ０と略一致する位置を位置Ｚ０とする。位置Ｚ０よりも下面２３側において、結晶欠陥密度は十分小さい値Ｎｒ０となってよい。結晶欠陥密度が十分小さい値Ｎｒ０であるとは、キャリアのライフタイムが以下に述べるτ０よりも小さくならない程度に、結晶欠陥密度が低い値を有することである。一例として、空孔または複空孔の濃度をＮｒ０とし、温度が３００ＫにおいてＮｒ０が１×１０１２ａｔｏｍｓ／ｃｍ３かそれより小さくてよく、１×１０１１ａｔｏｍｓ／ｃｍ３以下であってもよく、１×１０１０ａｔｏｍｓ／ｃｍ３以下であってもよい。アノード領域１４と、ドリフト領域１８または蓄積領域１６とのｐｎ接合の位置Ｊ０において、結晶欠陥密度が、Ｎｒ０より高くてよい。
ヘリウムイオンを注入したことにより生じる空孔および複空孔等の結晶欠陥の密度は、ヘリウムイオンが最も多く注入される位置Ｄｋｓ'近傍で最も高くなる。上述したように、半導体装置１５０においては基板中に水素がほとんど存在しないので、アニールしても結晶欠陥はほとんど低減しない。このため、アニール前後で結晶欠陥密度の分布は維持される。
これに対して、水素イオンを注入した半導体装置１００においては、水素により結晶欠陥が終端されるので、結晶欠陥密度の分布と、水素濃度の分布とは、異なる形状を有する。例えば、水素濃度のピークの位置Ｐｓと、結晶欠陥密度のピークの位置Ｋｓは一致していない。本例の結晶欠陥密度のピークの位置Ｋｓは、水素濃度のピーク位置Ｐｓよりも、半導体基板１０の上面２１側に配置されている。結晶欠陥密度は、位置Ｋｓよりも上面２１側において単調に減少してよい。結晶欠陥密度は、位置Ｋｓよりも下面２３側において、上面２１側よりも急峻に、単調に減少してよい。
水素濃度のピーク位置Ｐｓ近傍では、多量の水素が空孔および複空孔等のダングリング・ボンドを終端する。このため、水素濃度のピーク位置Ｐｓ近傍における結晶欠陥密度は、結晶欠陥密度のピーク位置Ｋｓにおける結晶欠陥密度よりも、非常に小さくなる。本明細書では、ピーク濃度（Ｈｐ）の１％より大きい濃度を示す分布の幅を１％全幅または、ＦＷ１％Ｍと称する。ピーク位置Ｐｓの近傍とは、ピーク位置Ｐｓを中心とした１％全幅の範囲内の領域を指してよい。結晶欠陥密度のピークの位置Ｋｓは、ピーク位置Ｐｓを中心とした１％全幅の範囲よりも浅い位置に設けられてよい。
ただし、結晶欠陥密度のピーク位置Ｋｓと、水素濃度のピーク位置Ｐｓとの距離Ｄは、アニールにより水素が半導体基板１０内を拡散する距離に応じて定まる。距離Ｄは、４０μｍ以下であってよく、２０μｍ以下であってよく、１０μｍ以下であってもよい。距離Ｄは、１μｍ以上であってよく３μｍ以上であってよく、５μｍ以上であってもよい。距離Ｄは、水素濃度の１％全幅以上でよい。距離Ｄは、位置Ｐｓにおけるネットドーピング濃度の１％全幅以上でよい。この場合、ネットドーピング濃度の１％全幅は、０．０１Ｎｐにおけるピークの幅である。距離Ｄの値の範囲は、前記の上限値および下限値の組み合わせであってよい。結晶欠陥密度分布は、一例として、陽電子消滅法により空孔・複空孔の密度分布を測定することで観測することができる。
分布図（Ｄ）は、半導体基板１０に水素イオンまたはヘリウムイオンを注入した後に、所定の条件でアニールした後のキャリアライフタイム分布を示している。ヘリウムイオンを注入した半導体装置１５０においては、キャリアライフタイム分布は、結晶欠陥密度分布の縦軸を反転させた形状になっている。例えば、キャリアライフタイムが最小値となる位置は、結晶欠陥密度のセンターピーク位置Ｋｓ'と一致している。
水素イオンを注入した半導体装置１００においても同様に、キャリアライフタイム分布は、結晶欠陥密度分布の縦軸を反転させた形状になっている。例えば、キャリアライフタイムが最小値となる位置は、結晶欠陥密度のセンターピーク位置Ｋｓと一致している。なお、水素濃度のピーク位置Ｐｓを中心としたＦＷ１％Ｍの範囲内の領域では、半導体装置１００のキャリアライフタイムは、最大値τ０となっていてよい。最大値τ０は、水素濃度のピーク位置Ｐｓよりも下面２３側のドリフト領域１８におけるキャリアライフタイムであってよい。
位置Ｚ０よりも下面２３側において、キャリアライフタイムが十分大きい値τ０であってよい。キャリアライフタイムが十分大きい値τ０であるとは、ライフタイムキラーまたは空孔や複空孔を主体とする欠陥を、半導体基板１０に意図的に導入させていない場合のキャリアライフタイムであってよい。温度が３００Ｋにおいて、τ０は１０μｓ以上あってよく、３０μｓ以上であってよい。一例として、τ０は１０μｓである。アノード領域１４と、ドリフト領域１８または蓄積領域１６とのｐｎ接合の位置Ｊ０において、キャリアライフタイムがτ０より小さくてよい。
分布図（Ｅ）は、半導体基板１０に水素イオンまたはヘリウムイオンを注入した後に、所定の条件でアニールした後の、キャリアの移動度の分布を示している。位置Ｚ０よりも下面２３側において、キャリアの移動度が、理想的な結晶構造の場合の移動度μ０であってよい。移動度μ０は、一例として温度が３００Ｋのシリコンの場合、電子が１３６０ｃｍ２／（Ｖｓ）、正孔が４９５ｃｍ２／（Ｖｓ）である。アノード領域１４と、ドリフト領域１８または蓄積領域１６とのｐｎ接合の位置Ｊ０において、キャリアの移動度がμ０より小さくてよい。
分布図（Ｆ）は、半導体基板１０に水素イオンまたはヘリウムイオンを注入した後に、所定の条件でアニールした後の、キャリア濃度の分布を示している。キャリア濃度は、一例として拡がり抵抗測定法（ＳＲ測定法）で測定できる。
ＳＲ測定法では、拡がり抵抗を比抵抗に換算して、比抵抗からキャリア濃度を算出する。比抵抗をρ（Ω・ｃｍ）、移動度をμ（ｃｍ２／（Ｖ・ｓ））、電荷素量をｑ（Ｃ）、キャリア濃度をＮ（／ｃｍ３）とすると、Ｎ＝１／（μｑρ）であらわされる。
ＳＲ測定法においては、キャリアの移動度として、半導体基板１０の結晶状態が理想的な状態の値を用いる。しかしイオン注入により半導体基板１０にダメージが残ると、半導体基板１０の結晶状態が崩れディスオーダー状態になり、実際には移動度は低下している。本来は、ＳＲ測定における移動度として、低下した移動度を用いるべきであるが、低下した移動度の値を測定することは困難である。このため分布図（Ｆ）の例のＳＲ測定においては、移動度として理想的な値を用いている。このため、上述したキャリア濃度の式の分母が大きくなり、キャリア濃度は低下する。つまり分布図（Ｆ）において、水素イオンが通過した領域（半導体基板１０のアノード領域１４の下端から高濃度領域２６までの領域）においては、測定されたキャリア濃度が全体的に下がっている。ただし、水素イオンの飛程Ｒｐ近傍の高濃度領域２６においては、水素濃度が高いので水素終端効果によりディスオーダー状態が緩和され、移動度が結晶状態の値に近づく。さらに水素ドナーも形成される。このため、半導体基板１０のキャリア濃度Ｎ０よりもキャリア濃度が高くなっている。
ヘリウムイオンを注入した半導体装置１５０においては、ヘリウム濃度のピーク位置Ｋｓ'近傍（すなわち、結晶欠陥密度のピーク位置近傍）の狭い領域において、キャリア濃度が小さくなっている。なお、半導体基板１０にヘリウムイオンを注入して結晶欠陥を形成する場合、ヘリウム濃度のピーク位置、キャリア濃度が極小を示す位置、結晶欠陥密度のピーク位置およびキャリアライフタイムが極小を示す位置は、全て位置Ｋｓ'で一致する。
半導体基板１０に水素イオンを注入して結晶欠陥を形成する場合も、アニール前においては、水素濃度のピーク位置Ｐｓと、結晶欠陥密度のピーク位置とは一致する場合が多い。しかし、水素イオン注入後にアニールすると、水素濃度のピーク位置から半導体基板１０の上面２１に向けて水素が拡散して、空孔・複空孔に含まれるダングリング・ボンドを水素が終端する。このため、アニール後の結晶欠陥密度は、水素濃度のピーク位置Ｐｓの前後において減少する。このため、水素濃度がピークとなる位置Ｐｓ近傍のキャリアライフタイムは増加し、ほぼτ０になる。
ライフタイム制御領域（本例では上面側ライフタイム制御領域７４）は、分布図（Ｂ）のように水素濃度がピークから裾を示す主面側（本例では上面２１側）において、分布図（Ｆ）のようにキャリア濃度が半導体基板１０のキャリア濃度Ｎ０よりも低くなっている領域であってよい。また、分布図（Ｃ）のように空孔・複空孔の密度分布を測定し、ピーク位置Ｐｓよりも上面２１側において、下面２３側よりも空孔・複空孔密度が高い領域を、ライフタイム制御領域としてもよい。あるいは、空孔・複空孔密度分布が、最大値の位置Ｋｓを挟んで最大値の１％となる２つの位置の幅（ＦＷ１％Ｍ）の領域を、ライフタイム制御領域としてもよい。さらにまた、簡単に、上述のように結晶欠陥密度がピークとなる位置Ｋｓをライフタイム制御領域としてもよい。
図４は、本実施形態に係る半導体装置１００の断面の他の一例を示す図である。本例の半導体装置１００は、水素イオンを下面２３側から注入し、高濃度領域２６が下面２３側に設けられ、結晶欠陥領域１９－２が下面２３側に設けられる点で、図１Ｂに示す半導体装置１００と異なる。下面２３側とは、半導体基板１０のＺ軸方向における中央よりも、下面２３側の領域を指す。
本例の半導体装置１００において、半導体基板１０の深さ方向における水素の濃度分布は、半導体基板１０の一方の主面（本例では下面２３）から、半導体基板１０の深さ方向に予め定められた距離Ｄｐｂ離間した第１位置Ｐｂに、濃度分布のピークを有する。図４において、第１位置Ｐｂにおける水素の濃度分布のピークを、「×」の記号（マーカー）にて示している。第１位置Ｐｂは、半導体基板の厚さＴの１／２よりも下面２３側に配置されてよい。
半導体基板１０の深さ方向における水素の濃度分布は、第１位置Ｐｂよりも下面２３側に、当該ピークよりも濃度の小さい、濃度分布の裾Ｓ（図３参照）を有する。Ｚ軸方向において、第１位置Ｐｂは第１位置Ｐｓよりも下方に配置されてよい。
本例の半導体装置１００において、半導体基板１０は、ドリフト領域１８と、半導体基板１０の下面２３との間において、ドリフト領域１８よりもドーピング濃度の高い高濃度領域２６を有してよい。高濃度領域２６は、第１位置Ｐｂを含んで設けられる。本例の高濃度領域２６は、下面２３から水素イオンを注入した半導体基板１０をアニールすることにより形成される領域であってよい。水素イオンを注入した後に半導体基板１０をアニールすることにより、水素がドナー化し、ドリフト領域１８よりもドーピング濃度の高い高濃度領域２６が形成される。
本例の半導体装置１００は、高濃度領域２６は、Ｚ軸方向においてドリフト領域１８に挟まれるように設けられる。高濃度領域２６は、ドリフト領域１８よりもドーピング濃度が高いので、アノード領域１４の下面側から広がる空乏層がカソード領域８２へ到達することを防ぐことができる。
高濃度領域２６の下方には、結晶欠陥領域１９－２が設けられる。結晶欠陥領域１９－２は、下面２３から水素イオンを注入することにより形成される結晶欠陥を含む領域であってよい。図４において、結晶欠陥領域１９－２が設けられるＺ軸方向の範囲を、両矢印にて示している。
結晶欠陥領域１９－２は、下面２３からＺ軸方向に距離Ｄｋｂ離間した位置Ｋｂに、結晶欠陥密度のセンターピークを有する。結晶欠陥領域１９－２は、位置Ｋｂから下面２３まで設けられてよい。
本例において、結晶欠陥領域１９－２における結晶欠陥密度のＺ軸方向におけるピークをセンターピークとする。センターピークのＺ軸方向における位置を位置Ｋｂとする。図３において説明したように、水素イオンを注入して結晶欠陥を形成した場合、水素濃度のピーク位置に比べて、結晶欠陥密度のピーク位置は、水素イオンを注入した主面（本例では下面２３）側に配置される。このため位置Ｋｂは、下面２３を基準として、高濃度領域２６のドーピング濃度のピーク位置である第１位置Ｐｂよりも浅い位置に設けられる。即ち、距離Ｄｋｂは距離Ｄｐｂよりも小さい。図４において、位置Ｋｂにおける結晶欠陥密度のセンターピークを、「＋」の記号（マーカー）で示している。
本例の半導体装置１００においては、水素イオン注入により生成した結晶欠陥でキャリアライフタイムを制御する。本例の半導体装置１００において、結晶欠陥領域１９－２における結晶欠陥密度のセンターピークを、下面側ライフタイム制御領域７８としてよい。下面側ライフタイム制御領域７８は、半導体基板１０の他の領域に比べて、結晶欠陥密度が高い。
図５は、本実施形態に係る半導体装置１００の断面の他の一例を示す図である。本例の半導体装置１００においては、図１Ｂに示した半導体装置１００の構成に加えて、ドリフト領域１８の下方に、ドリフト領域１８よりもドーピング濃度の高い第１導電型のバッファ領域２０が設けられる。本例のバッファ領域２０は、一例としてＮ＋型である。バッファ領域２０は、Ｚ軸方向においてドリフト領域１８と下面２３との間に設けられてよい。本例においては、バッファ領域２０は、ドリフト領域１８に接して設けられる。バッファ領域２０は、アノード領域１４の下面側から広がる空乏層がカソード領域８２に到達することを防ぐ、フィールドストップ領域として機能することができる。
本例の半導体装置１００は、バッファ領域２０において、水素の濃度分布が複数の位置に濃度分布のピークを有する。即ち、バッファ領域２０の上面側から下面側に向かって、位置Ｐｂ４、位置Ｐｂ３、位置Ｐｂ２および位置Ｐｂ１の４箇所に、濃度分布のピークを有する。図５において、Ｚ軸方向の複数の位置における水素の濃度分布のピークを、「×」の記号（マーカー）にて示している。本例のバッファ領域２０は、半導体基板１０に下面２３から位置Ｐｂ４、位置Ｐｂ３、位置Ｐｂ２および位置Ｐｂ１に水素イオンを注入した後に、半導体基板１０をアニールすることにより形成される領域であってよい。
本例の半導体装置１００には、複数の結晶欠陥領域１９が設けられる。半導体基板１０の上面２１側には結晶欠陥領域１９－１が設けられ、下面２３側には、結晶欠陥領域１９－２が設けられる。
結晶欠陥領域１９－１は、上面２１から水素イオンを注入することにより形成される結晶欠陥を含む領域である。結晶欠陥領域１９－１は、図１Ｂに示した結晶欠陥領域１９－１と同様である。結晶欠陥領域１９－２は、下面２３から水素イオンまたはヘリウムイオンを注入することにより形成される結晶欠陥を含む領域である。結晶欠陥領域１９－２は必須な構成ではなく、必要に応じて備えてもよい領域である。結晶欠陥領域１９－２は、バッファ領域２０の内部に設けられてよい。図５において、結晶欠陥領域１９－１が設けられるＺ軸方向の範囲を、それぞれ両矢印にて示している。
結晶欠陥領域１９－２は、半導体基板１０の深さ方向において、水素濃度の複数のピークの間に、結晶欠陥密度のセンターピークを有してよい。即ち、結晶欠陥領域１９－２は、Ｚ軸方向において、バッファ領域２０の水素濃度のピーク位置である位置Ｐｂ１と位置Ｐｂ２との間、位置Ｐｂ２と位置Ｐｂ３との間、位置Ｐｂ３と位置Ｐｂ４との間のいずれかに、結晶欠陥密度のセンターピークを有してよい。また、結晶欠陥領域１９－２の全体が、水素濃度のいずれかのピーク位置の間に設けられてよい。本例の結晶欠陥領域１９－２は、位置Ｐｂ１と位置Ｐｂ２との間の位置Ｋｂに、結晶欠陥密度のセンターピークを有する一例を示している。図５において、位置Ｐｂ１と位置Ｐｂ２との間における結晶欠陥密度のセンターピークを、「＋」の記号（マーカー）で示している。
本例の半導体装置１００においては、水素イオン注入により生成した結晶欠陥でキャリアライフタイムを制御する。本例の半導体装置１００において、結晶欠陥領域１９－２における結晶欠陥密度のセンターピークを、下面側ライフタイム制御領域７８とする。
本例の結晶欠陥領域１９－２は、下面２３から位置Ｐｂ２に水素イオンまたはヘリウムイオンを注入したときに形成された結晶欠陥を含む。図３において説明したように、水素イオンを注入して結晶欠陥を形成した場合、水素濃度のピーク位置に比べて、結晶欠陥密度のピーク位置は、水素イオンを注入した主面側に配置される。
図６は、本実施形態に係る半導体装置１００の断面の他の一例を示す図である。図６に示す半導体装置１００は、下面側ライフタイム制御領域７８が、Ｚ軸方向において位置Ｐｂ１よりも下方に設けられる点で、図５に示す半導体装置１００と異なる。結晶欠陥領域１９－２は、半導体基板１０の下面２３まで設けられてよい。
下面側ライフタイム制御領域７８のＺ軸方向における位置は、Ｚ軸方向における複数の位置への水素イオンの注入ステップ（工程）と、水素イオンを注入した半導体基板１０のアニールステップの順番を調整することにより、調整することができる。水素イオンの注入ステップおよびアニールステップは、後述する。
図７Ａは、図５に示す実施例に係る半導体装置１００におけるｃ－ｃ'線に沿ったネットドーピング濃度（Ａ）、水素濃度（Ｂ）、結晶欠陥密度（Ｃ）、キャリアライフタイム（Ｄ）、キャリア移動度（Ｅ）およびキャリア濃度（Ｆ）の各分布図を示す。各分布図における縦軸および横軸は、図３に示した対応する各分布図と同様である。
分布図（Ａ）は、電気的に活性化したドナーおよびアクセプタの正味のドーピング濃度分布を示している。図５に示したように、バッファ領域２０は、複数の位置Ｐｂ４、Ｐｂ３、Ｐｂ２、Ｐｂ１に、ドーピング濃度のピーク（ドナーピーク）を有する。また、高濃度領域２６は、位置Ｐｓにドーピング濃度のピーク（ドナーピーク）を有する。それぞれのドナーピークの間のドーピング濃度は、半導体基板１０のドーピング濃度Ｎ０より高くてよく、同一の濃度であってもよい。本例では、位置Ｐｓと位置Ｐｂ４との間の少なくとも一部の領域のドーピング濃度が、ドーピング濃度Ｎ０となっている。半導体基板１０のドーパントは、リン等であってよい。ドーピング濃度Ｎ０は、図３の分布図（Ａ）にて説明したＮ０であってよい。
分布図（Ａ）においては、ドリフト領域１８のドーピング濃度よりドーピング濃度が高いＮ型の領域を、Ｎ＋型としている。位置Ｐｓと位置Ｐｂ４との間のドリフト領域１８の少なくとも一部の領域のドーピング濃度は、位置Ｐｓよりも上面２１側のドリフト領域１８のドーピング濃度より低くてもよい。上面２１側のドリフト領域１８は、半導体基板１０の上面２１から注入された水素イオンが通過する。このため、当該ドリフト領域１８のドーピング濃度は、残留した水素ドナーにより、半導体基板１０のドーピング濃度Ｎ０よりも高くなっていてもよい。上面２１側のドリフト領域１８のドーピング濃度の平均値は、半導体基板１０のドーピング濃度Ｎ０の３倍以下であってよい。
位置Ｐｂ４、Ｐｂ３、Ｐｂ２、Ｐｂ１には、半導体基板１０の下面２３から水素イオンが注入されている。このため、位置Ｐｂ４よりも下面２３側の領域のドーピング濃度は、全体として半導体基板１０のドーピング濃度Ｎ０よりも高くなっていてよい。すなわち、２つの水素ドナーのピーク（本例では位置Ｐｓと位置Ｐｂ４それぞれの水素ドナーのピーク）に、深さ方向で挟まれた領域のドリフト領域１８のドーピング濃度（本例ではドナー濃度）が最も低い。この２つの水素ドナーのピークに挟まれた領域のドーピング濃度（本例ではドナー濃度）は、半導体基板１０のドーピング濃度Ｎ０であり、ドーピング濃度分布は略平坦であってよい。そして２つの水素ドナーのピークで、位置Ｐｓから上面２１側、および位置Ｐｂ４から下面２３側のドーピング濃度は、半導体基板１０のドーピング濃度Ｎ０より高くなっていてよい。なお、本例におけるカソード領域８２は、リンを注入して拡散することで形成されている。
分布図（Ｂ）は、注入された水素の化学的な濃度を示している。水素濃度のそれぞれのピークは、水素イオンが注入された主面側に裾を有している。本例では、位置Ｐｓにおける水素濃度のピークは上面２１側に裾Ｓを有している。即ち、本例の水素の濃度分布は、上面２１側において、第１位置Ｐｓから上面２１まで、緩やかに単調減少する。裾Ｓは、ドリフト領域１８およびアノード領域１４にわたって設けられてよい。
本例の水素の濃度分布は、第１位置Ｐｓから下面２３側においては、裾Ｓよりも濃度分布の変化が急峻な裾を有する。即ち、水素の分布は、第１位置Ｐｓよりも上面２１側および下面２３側において、非対称の分布を示す。
また、位置Ｐｂ４、Ｐｂ３、Ｐｂ２、Ｐｂ１におけるそれぞれの水素濃度のピークは下面２３側に裾Ｓ'を有している。位置Ｐｂ４、Ｐｂ３、Ｐｂ２、Ｐｂ１におけるそれぞれの水素濃度のピークは、上面２１側に、裾Ｓ'よりも濃度分布の変化が急峻な裾を有する。即ち、位置Ｐｂ４、Ｐｂ３、Ｐｂ２、Ｐｂ１における水素濃度の各ピークは、対応する位置Ｐｂ４、Ｐｂ３、Ｐｂ２、Ｐｂ１よりも上面２１側および下面２３側において、非対称の分布を示す。
なお、上面２１側から水素イオンを注入した位置のうち最も下面２３側の位置（本例では位置Ｐｓ）と、下面２３側から水素イオンを注入した位置のうち最も上面２１側の位置（本例では位置Ｐｂ４）との間において、水素濃度は最小値となってよい。位置Ｐｓに注入された水素が拡散する分布と、位置Ｐｂ４に注入された水素が拡散する分布との和が最小になる位置が、水素濃度が最小値となる位置である。あるいは、水素濃度が最小値となる位置は、２つの水素ドナーのピーク（本例では位置Ｐｓと位置Ｐｂ４）に挟まれ、かつドーピング濃度が半導体基板１０のドーピング濃度Ｎ０を示す略平坦なドーピング濃度分布の領域にあってよい。
分布図（Ｃ）は、半導体基板１０に水素イオンを注入した後に、所定の条件でアニールした後の結晶欠陥密度を示している。位置Ｐｓよりも上面２１側における結晶欠陥密度の分布は、図３の分布図（Ｃ）に示した半導体装置１００の結晶欠陥密度の分布と同様である。結晶欠陥密度Ｎｒ０は、図３の分布図（Ｃ）にて説明したＮｒ０であってよい。位置Ｐｓよりも上面２１側における位置Ｋｓにおいて、結晶欠陥密度はピークを有する。結晶欠陥密度は、位置Ｋｓよりも上面２１側において単調に減少してよい。結晶欠陥密度は、位置Ｋｓよりも下面２３側において、上面２１側よりも急峻に、単調に減少してよい。
水素濃度のピーク位置Ｐｓ近傍における結晶欠陥密度は、結晶欠陥密度のピーク位置Ｋｓにおける結晶欠陥密度よりも、非常に小さくなる。結晶欠陥密度のピークの位置Ｋｓは、ピーク位置Ｐｓを中心とした１％全幅の範囲よりも浅い位置に設けられてよい。結晶欠陥密度のピーク位置Ｋｓと、水素濃度のピーク位置Ｐｓとの距離Ｄは、４０ｎｍ以下であってよく、２０ｎｍ以下であってもよい。距離Ｄは、５μｍ以上１０μｍ以下であってもよい。距離Ｄは、水素濃度の１％全幅以上でよい。距離Ｄは、位置Ｐｓにおけるネットドーピング濃度の１％全幅以上でよい。この場合、ネットドーピング濃度の１％全幅は、０．０１Ｎｐにおけるピークの幅である。
本例では、位置Ｐｂ２と位置Ｐｂ１との間の位置Ｋｂに、結晶欠陥密度のピークが配置されている。位置Ｋｂにおける結晶欠陥密度のピークは、下面２３から位置Ｐｂ２に水素イオンを注入したときに形成された結晶欠陥を主に含む。本例では、位置Ｐｂ４より下面２３側には、位置Ｋｂ以外に結晶欠陥密度のピークが設けられていない。
例えば、位置Ｐｂ４、Ｐｂ３、Ｐｂ１に水素イオンを注入して、半導体基板１０を第１の条件でアニールする。これにより、位置Ｐｂ４、Ｐｂ３、Ｐｂ１に水素濃度分布のピークが形成される。その後、位置Ｐｓおよび位置Ｐｂ２に水素イオンを注入して、半導体基板１０を第２の条件でアニールする。第２の条件は、第１の条件よりもアニール温度が低い。位置Ｐｂ４、Ｐｂ３、Ｐｂ１に水素イオンを注入したことにより生じた結晶欠陥は、比較的に高温のアニールにより、ほとんどが終端される。これに対して、位置Ｐｓおよび位置Ｐｂ２に水素イオンを注入したことにより生じた結晶欠陥は、比較的に低温のアニールにより、位置Ｐｓおよび位置Ｐｂ２の近傍における結晶欠陥が終端される。位置Ｐｂ１の近傍にも水素が多く存在するので、位置Ｐｂ２に水素イオンを注入したことにより生じた結晶欠陥は、位置Ｐｂ１の近傍においても終端される割合が多い。このため、結晶欠陥密度は、位置Ｐｂ２と位置Ｐｂ１との間においてピークを有する。
本例では、位置Ｐｓにおける水素濃度のピークは、水素イオンが注入された側（本例では上面２１側）に、他の水素濃度のピークが設けられていない。一方で、位置Ｐｂ２における水素濃度のピークは、水素イオンが注入された側（本例では下面２３側）に、他の水素濃度のピーク（位置Ｐｂ１）が設けられている。位置Ｐｓよりも上面２１側における結晶欠陥密度の積分値は、位置Ｐｂ２よりも下面２３側における結晶欠陥密度の積分値よりも大きくてよい。
分布図（Ｄ）は、半導体基板１０に水素イオンを注入した後に、所定の条件でアニールした後のキャリアライフタイム分布を示している。キャリアライフタイム分布は、結晶欠陥密度分布の縦軸を反転させた形状になっている。キャリアライフタイムτ０は、図３の分布図（Ｄ）にて説明したτ０であってよい。例えば、キャリアライフタイムが最小値となる位置は、結晶欠陥密度のセンターピーク位置Ｋｓと一致している。また、キャリアライフタイムが極小値となる位置は、結晶欠陥密度のセンターピーク位置Ｋｂと一致している。図３の分布図（Ｄ）と同様に、水素濃度の各ピーク位置Ｐｓ、Ｐｂ４、Ｐｂ３、Ｐｂ２、Ｐｂ１を中心としたＦＷ１％Ｍの範囲内の領域では、半導体装置１００のキャリアライフタイムは、最大値τ０となっていてよい。
分布図（Ｅ）は、半導体基板１０に水素イオンを注入した後に、所定の条件でアニールした後の、キャリアの移動度の分布を示している。キャリアの移動度μ０は、図３の分布図（Ｅ）にて説明したμ０であってよい。例えば、キャリアの移動度が最小値となる位置は、結晶欠陥密度のセンターピーク位置Ｋｓと一致している。また、キャリアの移動度が極小値となる位置は、結晶欠陥密度のセンターピーク位置Ｋｂと一致している。図３の分布図（Ｅ）と同様に、水素濃度の各ピーク位置Ｐｓ、Ｐｂ４、Ｐｂ３、Ｐｂ２、Ｐｂ１を中心としたＦＷ１％Ｍの範囲内の領域では、半導体装置１００のキャリアの移動度は、最大値μ０となっていてよい。
分布図（Ｆ）は、半導体基板１０に水素イオンを注入した後に、所定の条件でアニールした後の、キャリア濃度の分布を示している。図３における分布図（Ｆ）と同様に、水素イオンが通過した領域（半導体基板１０のアノード領域１４の下端から位置Ｐｓ近傍までの領域）においては、測定されたキャリア濃度が全体的に下がっている。ただし、位置Ｐｂ４よりも下面２３側の領域は、全体的に水素濃度が高いので、キャリア濃度は基板濃度Ｎ０よりも高い。
本例の半導体装置１００は、アニール後の結晶欠陥密度は、水素濃度のピーク位置Ｐｓの前後において減少する。このため、水素濃度がピークとなる位置Ｐｓ近傍のキャリアライフタイムは増加し、ほぼτ０になる。
図７Ｂは、下面２３側の結晶欠陥領域１９－２を、ヘリウムイオンを注入して形成した場合の、ネットドーピング濃度（Ａ）、水素濃度およびヘリウム濃度（Ｂ）、結晶欠陥密度（Ｃ）、キャリアライフタイム（Ｄ）、キャリア移動度（Ｅ）およびキャリア濃度（Ｆ）の各分布図を示す。下面２３側の結晶欠陥領域１９－２を、ヘリウムイオンを注入して形成した以外は、図７Ａの例と同様である。ネットドーピング濃度（Ａ）およびキャリア濃度（Ｆ）の分布は、図７Ａの例と同様である。
分布図（Ｂ）は、化学的な水素濃度およびヘリウム濃度の分布を示している。水素濃度の分布は、図７Ａにおける水素濃度の分布と同一である。ただし本例では、バッファ領域２０の内部にヘリウムが分布している。本例においてヘリウム濃度のピークは、位置Ｐｂ１よりも下面２３側に配置されている。
ヘリウム濃度のピークは、隣り合う水素濃度のピークの間に位置してもよい。すなわち、ヘリウム濃度のピークは、Ｐｂ４とＰｂ３の間に位置してよいし、Ｐｂ３とＰｂ２の間に位置してもよいし、Ｐｂ２とＰｂ１の間に位置してもよい。一例として、分布図（Ｂ）の破線で示すヘリウム濃度のピークは、Ｐｂ２とＰｂ１の間に位置する。ヘリウムは、Ｐｂ１より下面２３側にピークを有する実線分布と、Ｐｂ２とＰｂ１の間にピークを有する破線分布のどちらか一方のみの分布で導入されてよいし、両方の分布で導入されてもよい。
分布図（Ｃ）は、半導体基板１０に水素イオンおよびヘリウムイオンを注入した後に、所定の条件でアニールした後の結晶欠陥密度を示している。水素イオンを注入して形成された結晶欠陥領域１９－１における結晶欠陥密度分布は、図７Ａの分布図（Ｃ）における結晶欠陥領域１９－１の結晶欠陥密度分布と同一である。また、分布図（Ｃ）において破線で示した結晶欠陥領域１９－２ａは、分布図（Ｂ）において実線で示した位置にヘリウムを注入した場合の結晶欠陥領域である。結晶欠陥領域１９－２ｂは、分布図（Ｂ）において破線で示した位置にヘリウムを注入した場合の結晶欠陥領域である。なお分布図（Ｄ）、（Ｅ）においても、結晶欠陥領域１９－２ａに対応する分布を実線で示し、結晶欠陥領域１９－２ｂに対応する分布を破線で示している。ヘリウムイオンを注入して形成された結晶欠陥領域１９－２ａおよび１９－２ｂの結晶欠陥密度分布は、ヘリウム濃度の分布と同様の形状を有している。例えば、結晶欠陥密度のピーク位置と、ヘリウム濃度のピーク位置とは一致している。
分布図（Ｄ）は、半導体基板１０に水素イオンおよびヘリウムイオンを注入した後に、所定の条件でアニールした後のキャリアライフタイム分布を示している。キャリアライフタイム分布は、結晶欠陥密度分布の縦軸を反転させた形状になっている。
分布図（Ｅ）は、半導体基板１０に水素イオンおよびヘリウムイオンを注入した後に、所定の条件でアニールした後の、キャリアの移動度の分布を示している。
半導体基板１０において、バッファ領域２０およびバッファ領域２０よりも下面２３側の領域には水素が多く存在する。このため、ダングリング・ボンドが終端されやすく、結晶欠陥領域１９を形成しづらい場合がある。これに対して、結晶欠陥領域１９－２を、水素イオンよりも質量の大きいヘリウムイオンを注入して形成することで、空孔、複空孔等の結晶欠陥を形成しやすくなる。これにより、アニールにより結晶欠陥が終端されても、バッファ領域２０およびバッファ領域２０よりも下面２３側に、ある程度の密度の結晶欠陥を残すことができる。バッファ領域２０等に結晶欠陥領域１９を設けることで、例えば半導体装置１００のターンオフまたは逆回復等のスイッチングの終了期間において、テール電流を精度よく制御できる。
図７Ｃは、ネットドーピング濃度（Ａ）、水素濃度（Ｂ）、結晶欠陥密度（Ｃ）、キャリアライフタイム（Ｄ）、キャリア移動度（Ｅ）およびキャリア濃度（Ｆ）の各分布図の他の例を示す。各分布図における縦軸および横軸は、図３に示した対応する各分布図と同様である。本例においては、アノード領域１４（後述するトランジスタ部７０においてはチャネルが形成されるベース領域１７）および結晶欠陥領域１９－１における、結晶欠陥密度（Ｃ）、キャリアライフタイム（Ｄ）、キャリア移動度（Ｅ）およびキャリア濃度（Ｆ）が、図７Ａおよび図７Ｂの例と異なる。他の位置における各分布は、図７Ａおよび図７Ｂのいずれかの例と同一である。
本例においては、結晶欠陥密度（Ｃ）、キャリアライフタイム（Ｄ）、キャリア移動度（Ｅ）およびキャリア濃度（Ｆ）の各分布は、結晶欠陥領域１９－１においてピークを有する。結晶欠陥密度分布のピークは、センターピーク位置Ｋｓよりも上面２１側に裾ＳＶ１を有し、下面２３側に、裾ＳＶ１より急峻な裾ＳＶ２を有する。キャリアライフタイム分布のピークは、センターピーク位置Ｋｓよりも上面２１側に裾Ｓτ１を有し、下面２３側に、裾Ｓτ１より急峻な裾Ｓτ２を有する。キャリア移動度分布のピークは、センターピーク位置Ｋｓよりも上面２１側に裾Ｓμ１を有し、下面２３側に、裾Ｓμ１より急峻な裾Ｓμ２を有する。キャリア濃度分布のピークは、センターピーク位置Ｋｓよりも上面２１側に裾ＳＮ１を有し、下面２３側に、裾ＳＮ１より急峻な裾ＳＮ２を有する。
それぞれの裾は、各分布において、ピークにおける頂点から、所定の基準値と同一になるまでの部分であってよい。基準値は、結晶欠陥密度においてはドリフト領域１８における最小値Ｎｒ０、キャリアライフタイムにおいてはドリフト領域における最大値τ０、キャリア移動度においてはドリフト領域１８における最大値μ０、キャリア濃度においては水素濃度のピーク位置Ｐｓからバッファ領域２０までの間における最小値Ｎ０を用いてよい。本明細書において同一とは１０％以内の誤差を有する場合を含めてよい。
本例の裾ＳＶ１、Ｓτ１、Ｓμ１およびＳＮ１は、いずれもアノード領域１４（トランジスタ部７０においてはベース領域１７）に到達しない。つまりアノード領域１４およびベース領域１７の、結晶欠陥密度、キャリアライフタイム、キャリア移動度およびキャリア濃度は、上述した基準値Ｎｒ０、τ０、μ０、Ｎ０と同一である。これにより、結晶欠陥を形成したことによるアノード領域１４およびベース領域１７への影響を低減できる。特に、ゲート閾値の変動が抑えられる。ゲート閾値は、ベース領域１７のピーク濃度の位置で決まる。ベース領域１７のピーク位置において結晶欠陥密度がＮｒ０よりも高いと、ゲート閾値に影響する界面準位等が増加し、ゲート閾値が変化する場合がある。ベース領域１７のピーク位置において結晶欠陥密度をＮｒ０にすることで、ゲート閾値への影響を極小に抑えることができる。なお、例えば水素イオンの注入位置、水素イオン注入後のアニール条件を調整することで、各裾がアノード領域１４およびベース領域１７に到達しないように制御できる。
図７Ｄは、ネットドーピング濃度（Ａ）、水素濃度（Ｂ）、結晶欠陥密度（Ｃ）、キャリアライフタイム（Ｄ）、キャリア移動度（Ｅ）およびキャリア濃度（Ｆ）の各分布図の他の例を示す。各分布図における縦軸および横軸は、図３に示した対応する各分布図と同様である。本例においては、アノード領域１４（トランジスタ部７０においてはベース領域１７）および結晶欠陥領域１９－１における、結晶欠陥密度（Ｃ）、キャリアライフタイム（Ｄ）、キャリア移動度（Ｅ）およびキャリア濃度（Ｆ）が、図７Ｃの例と異なる。他の位置における各分布は、図７Ｃの例と同一である。
本例においては、裾ＳＶ１、Ｓτ１、Ｓμ１およびＳＮ１の少なくとも一つが、アノード領域１４またはベース領域１７に到達している。ただし、アノード領域１４およびベース領域１７における結晶欠陥密度、キャリアライフタイム、キャリア移動度およびキャリア濃度は、上述した基準値Ｎｒ０、τ０、μ０、Ｎ０に十分近い。
本例では、センターピーク位置Ｋｓにおける結晶欠陥密度、キャリアライフタイム、キャリア移動度およびキャリア濃度を、Ｎｒｐ、τｐ、μｐ、Ｎｐとする。また、アノード領域１４またはベース領域１７における結晶欠陥密度、キャリアライフタイム、キャリア移動度およびキャリア濃度を、Ｎｒｂ、τｂ、μｂ、Ｎｂとする。結晶欠陥密度Ｎｒｂ、キャリアライフタイムτｂ、キャリア移動度μｂおよびキャリア濃度Ｎｂは、アノード領域１４またはベース領域１７と、ドリフト領域１８等のＮ型領域とのＰＮ接合の位置おける値を用いてよい。なおキャリア濃度Ｎｂについては、当該ＰＮ接合と接するＮ型領域におけるキャリア濃度の極大値を用いてよい。
結晶欠陥密度Ｎｒｂ、キャリアライフタイムτｂ、キャリア移動度μｂおよびキャリア濃度Ｎｂは、センターピーク位置Ｋｓにおける結晶欠陥密度Ｎｒｐ、キャリアライフタイムτｐ、キャリア移動度μｐおよびキャリア濃度Ｎｐの半分以下であってよく、１／４以下であってよく、１／１０以下であってよく、１／１００以下であってもよい。これにより、結晶欠陥を形成したことによるアノード領域１４およびベース領域１７への影響を低減できる。
図８Ａは、本実施形態に係る半導体装置２００の上面の一例を部分的に示す図である。本例の半導体装置２００は、トランジスタ部７０およびトランジスタ部７０に隣接して設けられたダイオード部８０を備える半導体チップである。半導体装置２００の上面は、図１Ａに示した半導体装置１００の上面と同一であってよい。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。境界部９０は、トランジスタ部７０のうちダイオード部８０に隣接する領域である。ダイオード部８０は、半導体基板１０の上面においてＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。図８Ａにおいては、チップ端部周辺のチップ上面を示しており、他の領域を省略している。
また、図８Ａにおいては、半導体装置２００における半導体基板１０の活性領域を示すが、半導体装置２００は、活性領域を囲んでエッジ終端構造部を有してよい。活性領域は、半導体装置２００をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端構造部は、半導体基板１０の上面２１側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
本例の半導体装置２００は、半導体基板１０の内部に設けられ、且つ、半導体基板１０の上面に露出するゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１７およびコンタクト領域１５を備える。また、本例の半導体装置２００は、半導体基板１０の上面２１の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
エミッタ電極５２およびゲート金属層５０と、半導体基板１０の上面２１との間には層間絶縁膜が設けられるが、図８Ａでは省略している。本例の層間絶縁膜には、コンタクトホール５６、コンタクトホール４９およびコンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。
また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５と半導体基板１０の上面２１との間には、酸化膜等の絶縁膜が設けられる。
ゲート金属層５０は、コンタクトホール４９を通って、ゲートランナー４８と接触する。ゲートランナー４８は、不純物がドープされたポリシリコン等で形成される。ゲートランナー４８は、半導体基板１０の上面２１において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲートランナー４８は、ダミートレンチ部３０内のダミー導電部とは接続されない。
本例のゲートランナー４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部まで形成される。ゲートランナー４８と半導体基板１０の上面２１との間には、酸化膜等の絶縁膜が形成される。
ゲートトレンチ部４０の先端部において、ゲート導電部は半導体基板１０の上面２１に露出している。ゲートトレンチ部４０は、ゲート導電部の当該露出した部分にて、ゲートランナー４８と接触する。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。エミッタ電極５２の少なくとも一部の領域は、アルミニウムまたはアルミニウム‐シリコン合金で形成されてよい。
ゲート金属層５０の少なくとも一部の領域は、アルミニウムまたはアルミニウム‐シリコン合金で形成されてよい。エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。また、エミッタ電極５２およびゲート金属層５０は、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、所定の配列方向（本例ではＹ軸方向）に沿って所定の間隔で配列される。本例のゲートトレンチ部４０は、半導体基板１０の上面２１に平行であって配列方向と垂直な延伸方向（本例ではＸ軸方向）に沿って延伸する２つの延伸部分３９と、２つの延伸部分３９を接続する接続部分４１を有してよい。接続部分４１の少なくとも一部は、曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分３９の端部を接続することで、延伸部分３９の端部における電界集中を緩和することができる。本明細書では、ゲートトレンチ部４０のそれぞれの延伸部分３９を、一つのゲートトレンチ部４０として扱う場合がある。ゲートランナー４８は、ゲートトレンチ部４０の接続部分４１において、ゲート導電部と接続してよい。
本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板１０の上面２１においてＵ字形状を有してよい。即ち、本例のダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分２９と、２つの延伸部分２９を接続する接続部分３１を有してよい。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１７およびコンタクト領域１５の上方に形成される。ウェル領域１１は第２導電型である。ウェル領域１１は、一例としてＰ＋型である。ウェル領域１１は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲で形成される。ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１１に形成される。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１１に覆われてよい。
半導体基板１０の上面２１と平行な面内において、Ｙ軸方向には各トレンチ部に隣接してメサ部が設けられる。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板の部分である。メサ部は、半導体基板１０の上面２１から、各トレンチ部の最も深い底部の深さまでの部分であってよい。隣り合う２つのトレンチ部の延伸部分に挟まれる領域をメサ部としてよい。
トランジスタ部７０においては、各トレンチ部に隣接して第１メサ部６０が設けられる。トランジスタ部７０におけるダイオード部８０との境界である境界部９０においては、隣り合うダミートレンチ部３０に挟まれた領域に第２メサ部６２が設けられる。ダイオード部８０においては、隣り合うダミートレンチ部３０に挟まれた領域に第３メサ部６４が設けられる。
第１メサ部６０、第２メサ部６２および第３メサ部６４のＸ軸方向における両端部には、一例として、半導体基板１０の上面２１に露出して、第２導電型のベース領域１７が設けられる。本例のベース領域１７は、一例としてＰ－型である。なお、図８Ａは、当該ベース領域１７のＸ軸方向の一方の端部のみを示している。
第１メサ部６０の上面には、ゲートトレンチ部４０と接してエミッタ領域１２が設けられる。エミッタ領域１２は、第１メサ部６０を挟んでＸ軸方向に延伸する２本のトレンチ部の一方から他方まで、Ｙ軸方向に設けられてよい。エミッタ領域１２は、コンタクトホール５４の下方にも設けられている。
エミッタ領域１２は、ダミートレンチ部３０と接してよく、接しなくてもよい。本例においては、エミッタ領域１２がダミートレンチ部３０と接して設けられる。本例のエミッタ領域１２は第１導電型である。本例のエミッタ領域１２は、一例としてＮ＋型である。
第１メサ部６０の上面には、ベース領域１７よりもドーピング濃度の高い第２導電型のコンタクト領域１５が設けられる。本例のコンタクト領域１５は、一例としてＰ＋型である。第１メサ部６０において、エミッタ領域１２およびコンタクト領域１５は、ゲートトレンチ部４０の延伸方向に交互に設けられてよい。コンタクト領域１５は、第１メサ部６０を挟んでＸ軸方向に延伸する２本のトレンチ部の一方から他方まで、Ｙ軸方向に設けられてよい。コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。
コンタクト領域１５は、ゲートトレンチ部４０と接してよく、接しなくてもよい。また、コンタクト領域１５は、ダミートレンチ部３０と接してよく、接しなくてもよい。本例においては、コンタクト領域１５が、ダミートレンチ部３０およびゲートトレンチ部４０と接して設けられる。
第２メサ部６２の上面には、コンタクト領域１５が設けられる。一つの第２メサ部６２の上面に設けられるコンタクト領域１５の面積は、一つの第１メサ部６０の上面に設けられるコンタクト領域１５の面積よりも大きい。一つの第２メサ部６２の上面に設けられるコンタクト領域１５の面積は、一つの第３メサ部６４の上面に設けられるコンタクト領域１５の面積よりも大きくてよい。第２メサ部６２において、コンタクト領域１５はコンタクトホール５４の下方にも設けられている。
第２メサ部６２の上面におけるコンタクト領域１５は、第２メサ部６２のＸ軸方向における両端部に設けられるベース領域１７に挟まれる領域全体に設けられてよい。第２メサ部６２では、第１メサ部６０と比べてターンオフ時のキャリアの引き抜きを効果的に行う。
第３メサ部６４の上面には、Ｘ軸方向における両端部にコンタクト領域１５が設けられる。また、第３メサ部６４の上面において、第３メサ部６４のＸ軸方向における両端部に設けられるコンタクト領域１５に挟まれる領域には、ベース領域１７が設けられる。ベース領域１７は、Ｘ軸方向において当該コンタクト領域１５に挟まれる領域全体に設けられてよい。第３メサ部６４において、ベース領域１７は、コンタクトホール５４の下方にも設けられている。コンタクト領域１５は、コンタクトホール５４の下方にも設けられてよい。
第３メサ部６４には、コンタクト領域１５およびベース領域１７が、第３メサ部６４を挟む一方のダミートレンチ部３０から、他方のダミートレンチ部３０に渡って形成される。即ち、半導体基板の上面において、第３メサ部６４のＹ軸方向の幅と、第３メサ部６４に設けられたコンタクト領域１５またはベース領域１７のＹ軸方向の幅は、等しい。
第３メサ部６４には、エミッタ領域１２が形成されなくてよく、形成されてもよい。本例においては、第３メサ部６４にエミッタ領域１２が形成されない。
本例の半導体装置２００は、ダイオード部８０において、ダミートレンチ部３０が設けられる。隣接するダミートレンチ部３０のそれぞれの直線状の延伸部分２９は、接続部分３１で接続されてよい。第３メサ部６４は、それぞれのダミートレンチ部３０に挟まれる領域である。
ダイオード部８０は、半導体基板１０の下面２３側において、第１導電型のカソード領域８２を有する。本例のカソード領域８２は、一例としてＮ＋型である。図８Ａに、半導体基板１０の上面視でカソード領域８２が設けられる領域を一点鎖線部で示している。ダイオード部８０は、カソード領域８２を半導体基板１０の上面２１に投影した領域であってよい。また、カソード領域８２が部分的に設けられた第３メサ部６４全体と、当該第３メサ部６４に隣接するダミートレンチ部３０とをダイオード部８０に含めてもよい。カソード領域８２を半導体基板１０の上面２１に投影した領域は、コンタクト領域１５からＸ軸方向正側に離れていてよい。
半導体基板１０の下面２３においてカソード領域８２が形成されていない領域には、第２導電型のコレクタ領域が形成されてよい。本例のコレクタ領域は、一例としてＰ＋型である。ダイオード部８０におけるコンタクトホール５４のＸ軸方向負側の端部を半導体基板１０の下面２３に投影した位置には、コレクタ領域が形成されてよい。
境界部９０を除くトランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に形成される。境界部９０に隣接する第１メサ部６０を除く第１メサ部６０において、コンタクトホール５４は、図８Ａの上面視で、Ｘ軸方向に延伸するゲートトレンチ部４０およびダミートレンチ部３０と重ならないように設けられてよい。コンタクトホール５４のＹ軸方向の幅は、エミッタ領域１２およびコンタクト領域１５のＹ軸方向の幅よりも小さくてよい。
境界部９０を除くトランジスタ部７０において、コンタクトホール５４は、図８Ａに示す半導体基板１０の上面視で、第１メサ部６０のＸ軸方向最も負側に設けられるコンタクト領域１５の上方から、Ｘ軸方向の最も正側に設けられるコンタクト領域１５の上方まで、連続して設けられてよい。コンタクトホール５４は、図８Ａに示す半導体基板１０の上面視で、第１メサ部６０のＸ軸方向最も負側に設けられるコンタクト領域１５の少なくとも一部と重なるように設けられてよい。コンタクトホール５４は、図８Ａに示す半導体基板１０の上面視で、第１メサ部６０のＸ軸方向最も正側に設けられるコンタクト領域１５の少なくとも一部と重なるように設けられてよい。
境界部９０において、コンタクトホール５４は、コンタクト領域１５の上方に形成される。第２メサ部６２において、コンタクトホール５４は、図８Ａに示す半導体基板１０の上面視で、Ｘ軸方向に延伸するダミートレンチ部３０と重ならないように設けられてよい。コンタクトホール５４のＹ軸方向の幅は、コンタクト領域１５のＹ軸方向の幅よりも小さくてよい。
境界部９０において、コンタクトホール５４は、図８Ａに示す上面視で、第２メサ部６２に設けられるコンタクト領域１５の上方に、Ｘ軸方向に連続して設けられてよい。コンタクトホール５４は、図８Ａに示す上面視で、第２メサ部６２に設けられるコンタクト領域１５の少なくとも一部と重なるように設けられてよい。
ダイオード部８０において、コンタクトホール５４は、ベース領域１７およびコンタクト領域１５の上方に形成される。第３メサ部６４において、コンタクトホール５４は、図８Ａに示す上面視で、Ｘ軸方向に延伸するダミートレンチ部３０と重ならないように設けられてよい。コンタクトホール５４のＹ軸方向の幅は、ベース領域１７およびコンタクト領域１５のＹ軸方向の幅よりも小さくてよい。
ダイオード部８０において、コンタクトホール５４は、図８Ａに示す上面視で、第３メサ部６４のＸ軸方向最も負側に設けられるコンタクト領域１５の上方から、Ｘ軸方向の最も正側に設けられるコンタクト領域１５の上方まで、連続して設けられてよい。コンタクトホール５４は、図８Ａに示す上面視で、第３メサ部６４のＸ軸方向負側に設けられるコンタクト領域１５の少なくとも一部と重なるように設けられてよい。コンタクトホール５４は、図８Ａに示す上面視で、第３メサ部６４のＸ軸方向正側に設けられるコンタクト領域１５の少なくとも一部と重なるように設けられてよい。
トランジスタ部７０においては、ベース領域１７の下方に第１導電型の蓄積領域１６が設けられてよい。本例の蓄積領域１６は、一例としてＮ＋型である。図８Ａにおいて、蓄積領域１６が形成される範囲を破線で示している。蓄積領域１６は、半導体基板の上面視で、－Ｘ軸方向の端のコンタクト領域１５とコンタクトホール５４とが重なる領域から、＋Ｘ軸方向側に形成されてよい。なお、ダイオード部８０においては、蓄積領域１６は設けられなくてよいが、設けられてもよい。
本例の半導体装置２００は、半導体基板１０の内部に結晶欠陥領域１９を有する。半導体装置２００は、図１Ａから図６に示したように、上面２１側の結晶欠陥領域１９－１と、下面２３側の結晶欠陥領域１９－２の一方を有してよく、両方を有してもよい。本例の半導体装置２００は、結晶欠陥領域１９－１および１９－２の両方を有している。結晶欠陥領域１９－２は、トランジスタ部７０およびダイオード部８０の全体に設けられてよい。結晶欠陥領域１９－１は、ダイオード部８０の全体と、トランジスタ部７０の一部に設けられてよい。
図８Ａにおいては、結晶欠陥領域１９－１が設けられる領域を一点鎖線と矢印で示している。本例では、結晶欠陥領域１９－１は、ＸＹ面におけるダイオード部８０の全体と、トランジスタ部７０においてゲートトレンチ部４０と重ならない領域に配置されている。結晶欠陥領域１９－１は、ダイオード部８０から、トランジスタ部７０においてダイオード部８０に最も近いゲートトレンチ部４０に隣接する第１メサ部６０まで、Ｙ軸方向に連続して設けられていてよい。他の例では、結晶欠陥領域１９－１は、トランジスタ部７０において、それぞれのゲートトレンチ部４０と重ならないように、Ｙ軸方向において離散的に配置されていてもよい。
図８Ｂは、半導体装置２００の上面の他の例を部分的に示す図である。本例の半導体装置２００は、結晶欠陥領域１９－１の配置が、図８Ａの例と異なる。他の構造は、図８Ａの例と同一である。
本例の半導体装置２００は、結晶欠陥領域１９－１が、トランジスタ部７０のゲートトレンチ部４０と重なって配置されている。より具体的には、トランジスタ部７０のゲートトレンチ部４０のうち、ダイオード部８０に最も近く配置された１つ以上のゲートトレンチ部４０と、結晶欠陥領域１９－１とが重なって配置されている。結晶欠陥領域１９－１は、それぞれのトランジスタ部７０のゲートトレンチ部４０のうち、少なくともＹ軸方向における中央に配置された第１メサ部６０とは重ならないように配置されてよい。
図８Ｃは、半導体装置２００の上面の他の例を部分的に示す図である。本例の半導体装置２００は、結晶欠陥領域１９－１およびカソード領域８２の配置が、図８Ａの例と異なる。他の構造は、図８Ａの例と同一である。
結晶欠陥領域１９－１は、Ｘ軸方向およびＹ軸方向において、カソード領域８２よりも広い範囲に設けられてよい。図８Ｃでは、Ｙ軸方向において、結晶欠陥領域１９－１が境界部９０およびダイオード部８０に配置され、境界部９０以外のトランジスタ部７０には配置されていない。境界部９０の一つの第２メサ部６２の上面に露出するコンタクト領域１５の面積は、トランジスタ部７０の一つの第１メサ部６０の上面に露出するコンタクト領域１５の面積よりも大きい。第２メサ部６２は、第１メサ部６０におけるエミッタ領域１２をコンタクト領域１５に置き換えた構成を有してよい。カソード領域８２は、Ｙ軸方向においてダイオード部８０の少なくとも一部に設けられている。本例では、Ｙ軸方向において、トランジスタ部７０に挟まれた領域をダイオード部８０とする。図８Ｃのカソード領域８２は、ダイオード部８０において境界部９０に最も近い１つ以上の第３メサ部６４には設けられていない。図８Ｃのカソード領域８２は、ダイオード部８０において、コンタクト領域１５からＸ軸方向に離れて設けられている。
また、結晶欠陥領域１９－１のＸ軸方向における端部は、カソード領域８２のＸ軸方向における端部と、ゲート金属層５０との間に配置されている。結晶欠陥領域１９－１のＸ軸方向における端部は、コンタクトホール５４と、ゲート金属層５０との間に配置されてよい（図８Ｃにおける、結晶欠陥領域１９－１ａ）。他の例では、結晶欠陥領域１９－１のＸ軸方向における端部は、ダミートレンチ部３０と、ゲート金属層５０との間に配置されてもよい（図８Ｃにおける結晶欠陥領域１９－１ｂ）。
結晶欠陥領域１９－１のＸ軸方向における端部は、上面視でウェル領域１１の内部に位置してよい（図８Ｃにおける結晶欠陥領域１９－１ｂ）。Ｐ型のウェル領域１１は、Ｐ型のアノード領域１４またはベース領域１７よりもドーピング濃度が高い。結晶欠陥領域１９－１がウェル領域１１にも設けられることで、ウェル領域１１からカソード領域８２に向かう正孔の注入を抑えることができる。
結晶欠陥領域１９－１のＹ軸方向における端部は、トランジスタ部７０のゲートトレンチ部４０の中で、最もダイオード部８０側に設けられたゲートトレンチ部４０よりもダイオード部８０側の第１メサ部６０またはダミートレンチ部３０に位置してもよい（図８Ｃにおける結晶欠陥領域１９－１ｃ）。これにより、ゲート閾値に影響を与えずに、トランジスタ部７０からカソード領域８２に向かう正孔の注入を抑えることができる。
結晶欠陥領域１９－１は、Ｙ軸方向においてゲートランナー４８またはゲート金属層５０まで延伸してもよい。結晶欠陥領域１９－１のＹ軸方向における端部は、ゲートランナー４８にあってよいし、ゲート金属層５０にあってよいし、ゲート金属層５０を超えて位置してもよい。これにより、ゲートランナー４８またはゲート金属層５０に残留するキャリアを低減し、スイッチング動作への影響を抑えることができる。
ゲートランナー４８またはゲート金属層５０の下面２３側にはゲート絶縁膜が形成されているが、反転層チャネルは形成されない領域でもある。結晶欠陥領域１９－１の形成のためのイオン注入時には、ゲートランナー４８またはゲート金属層５０の下面２３側のゲート絶縁膜にも注入されたイオンが導入されるか、または通過する。そのため、ゲート絶縁膜にもイオン注入時のダメージが形成されることがある。しかしながら、ゲートランナー４８またはゲート金属層５０の下面２３側には反転層チャネルは形成されないので、ゲート閾値への影響は十分小さい。
第２メサ部６２の上面におけるコンタクト領域１５は、第２メサ部６２のＸ軸方向における両端部に設けられるベース領域１７に挟まれる領域全体に設けられなくてもよい。具体的には、第２メサ部６２上面におけるコンタクト領域１５は、コンタクトホール５４の両端を覆うだけで、当該コンタクト領域１５に挟まれる第２メサ部６２上面はベース領域１７が露出してよい。第２メサ部６２上面において、当該露出するベース領域１７の面積は、コンタクトホール５４の両端を覆うコンタクト領域１５の面積より大きくてよく、１０倍以上であってよい。また、ダイオード部８０の構成と同一であってもよい。
図８Ｄは、半導体装置２００の上面の他の例を部分的に示す図である。本例の半導体装置２００は、カソード領域８２のＹ軸方向における配置が、図８Ｃの例と異なる。他の構造は、図８Ｃの例と同一である。結晶欠陥領域１９－１のＹ軸方向における端部の位置は、図８Ｃの例と同一であってよい。
本例のカソード領域８２は、Ｙ軸方向においてダイオード部８０の全体に設けられている。またＹ軸方向において、結晶欠陥領域１９－１は、トランジスタ部７０のうちダイオード部８０に接する一部の領域に設けられている。結晶欠陥領域１９－１は、境界部９０以外の第１メサ部６０にも設けられてよい。ただし結晶欠陥領域１９－１は、トランジスタ部７０のＹ軸方向における中央を含む所定の範囲には設けられていない。このような構成により、カソード領域８２から、トランジスタ部７０の上面側にキャリアが流れることを抑制できる。
図９Ａは、図８Ａにおけるｄ－ｄ'断面の一例を示す図である。ｄ－ｄ'断面は、トランジスタ部７０およびダイオード部８０において、エミッタ領域１２およびコンタクト領域１５を通過するＹＺ面である。本例の半導体装置２００は、ｄ－ｄ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０の上面２１および層間絶縁膜３８の上面に設けられる。
なお、領域Ａは、図５に示す半導体装置１００に対応する。ただし、図５に示す半導体装置１００においては、図９Ａにおけるダミートレンチ部３０および層間絶縁膜３８が設けられていない。また、図９Ａにおけるエミッタ電極５２は、図５における上面側電極５３に対応する。
コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。
半導体基板１０は、第１導電型のドリフト領域１８を備える。本例のドリフト領域１８はＮ－型である。ドリフト領域１８は、半導体基板１０において、他のドーピング領域が設けられずに残存した領域であってよい。
半導体基板１０の上面２１には、１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０が設けられる。各トレンチ部は、上面２１から、ベース領域１７を貫通して、ドリフト領域１８に到達して設けられている。
ゲートトレンチ部４０は、上面２１に設けられたゲートトレンチ、並びにゲートトレンチ内に設けられたゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。即ち、ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、ゲートトレンチ部４０の内部において、ゲート絶縁膜４２に囲まれて設けられる。ゲート導電部４４は、深さ方向において、ゲート絶縁膜４２を挟んで、少なくとも隣接するベース領域１７と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１７のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、上面２１側に設けられたダミートレンチ、並びにダミートレンチ内に設けられたダミー絶縁膜３２およびダミー導電部３４を有する。ダミートレンチの上端は、Ｚ軸方向において上面２１と同じ位置であってよい。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチ部３０の内部において、ダミー絶縁膜３２に囲まれて設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。
ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えば、ダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は下方側に凸の曲面状（断面においては曲線状）であってよい。
第１メサ部６０において、ドリフト領域１８の上方には、ゲートトレンチ部４０に接して蓄積領域１６が設けられる。蓄積領域１６が複数設けられる場合、それぞれの蓄積領域１６はＺ軸方向に並んで配置される。蓄積領域１６は、一例としてＮ＋型である。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高く、ドーパントがドリフト領域１８よりも高濃度に蓄積している。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。
蓄積領域１６は、第１メサ部６０において、ダミートレンチ部３０に接していてよいが、離れていてもよい。図９Ａは、蓄積領域１６がダミートレンチ部３０と接して設けられる一例を示している。
第１メサ部６０において、蓄積領域１６の上方には、ゲートトレンチ部４０に接して第２導電型のベース領域１７が設けられる。ベース領域１７は、一例としてＮ－型である。第１メサ部６０において、ベース領域１７は、ダミートレンチ部３０に接して設けられてよい。
境界部９０の第２メサ部６２において、ドリフト領域１８の上方には、ダミートレンチ部３０に接して第２導電型のベース領域１７が設けられる。ダイオード部８０の第３メサ部６４において、ドリフト領域１８の上方には、ダミートレンチ部３０に接して第２導電型のアノード領域１４が設けられる。アノード領域１４は上面２１に接して設けられる。
第１メサ部６０には、ｄ－ｄ'断面において、上面２１に接して、且つ、ゲートトレンチ部４０と接してエミッタ領域１２が設けられる。エミッタ領域１２のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。第１メサ部６０には、当該ｄ－ｄ'断面のＸ軸方向正側および負側に、上面２１に接して、且つ、ゲートトレンチ部４０と接してコンタクト領域１５が設けられる。
第２メサ部６２において、上面２１にはダミートレンチ部３０と隣接してコンタクト領域１５が設けられる。コンタクト領域１５は、ダミートレンチ部３０と接していてよいが、離れていてもよい。図９Ａは、コンタクト領域１５がダミートレンチ部３０と接して設けられる一例を示している。
トランジスタ部７０において、ドリフト領域１８の下方には、第２導電型のコレクタ領域２２が設けられる。本例のコレクタ領域２２は、一例としてＰ＋型である。コレクタ領域２２は、下面２３に接して設けられる。ダイオード部８０において、ドリフト領域１８の下方には、ドリフト領域１８よりもドーピング濃度の高い第１導電型のカソード領域８２が設けられる。本例のカソード領域８２は、一例としてＮ＋型である。カソード領域８２は、下面２３に接して設けられる。
本例の半導体装置２００において、半導体基板１０は、ドリフト領域１８と、半導体基板１０の下面２３との間において、ドリフト領域１８よりもドーピング濃度の高い第１導電型のバッファ領域２０を有してよい。バッファ領域２０は、第１位置Ｐｓ'を含んで設けられる。本例のバッファ領域は、一例としてＮ＋型である。本例においては、バッファ領域２０は、ドリフト領域１８に接して設けられる。
本例の半導体装置２００は、半導体基板１０の内部に水素を含む領域が設けられる。本例の半導体装置２００において、半導体基板１０の深さ方向における水素の濃度分布は、半導体基板１０の一方の主面、即ち上面２１から、半導体基板１０の深さ方向に予め定められた距離Ｄｐｓ離間した第１位置Ｐｓに、濃度分布のピークを有する。
図９Ａにおいて、第１位置Ｐｓにおける水素の濃度分布のピークを、「×」の記号（マーカー）にて示している。第１位置Ｐｓは、半導体基板１０の厚さＴの１／２よりも上面２１側に配置されている。半導体基板１０には、第１位置Ｐｓに注入された水素を含む領域として、高濃度領域２６が設けられている。ＸＹ面において、図８Ａに示した結晶欠陥領域１９－１と同一の範囲に設けられている。つまり、高濃度領域２６は、ＸＹ面において、ダイオード部８０の全体と、トランジスタ部７０におけるゲートトレンチ部４０と重ならない領域の少なくとも一部とに設けられている。
本例の半導体装置２００は、バッファ領域２０において、水素の濃度分布が複数の位置にピークを有する。即ち、バッファ領域２０の上面側から下面側にわたり、位置Ｐｂ４、位置Ｐｂ３、位置Ｐｂ２および位置Ｐｂ１の４箇所に、濃度分布のピークを有する。図９Ａにおいて、Ｚ軸方向の複数の位置における水素の濃度分布のピークを、「×」の記号（マーカー）にて示している。
本例のバッファ領域２０は、半導体基板１０に下面２３から位置Ｐｂ４、位置Ｐｂ３、位置Ｐｂ２および位置Ｐｂ１に注入された水素を、アニールすることにより形成される領域であってよい。水素を注入した半導体基板１０をアニールすることにより、水素がドナー化し、ドリフト領域１８よりもドーピング濃度の高いバッファ領域２０が形成される。なお、バッファ領域２０の形成については、後述する。
第１位置Ｐｓは、水素を注入した半導体基板１０をアニールした後における高濃度領域２６のドーピング濃度のピーク位置であってよい。アニール後において、第１位置Ｐｓにおけるドーピング濃度は、１×１０１４（／ｃｍ３）以上１×１０１５（／ｃｍ３）以下であってよい。
本例の半導体装置２００において、バッファ領域２０は、ドリフト領域１８よりもドーピング濃度が高い。このため、バッファ領域２０は、アノード領域１４およびベース領域１７の下面側から広がる空乏層が、カソード領域８２およびコレクタ領域２２へ到達することを防ぐ、フィールドストップ領域として機能することができる。
本例の半導体装置２００には、結晶欠陥領域１９－１および１９－２が設けられる。図８Ａに示したように、結晶欠陥領域１９－１は、ダイオード部８０の全体と、トランジスタ部７０におけるゲートトレンチ部４０と重ならない領域の少なくとも一部とに設けられている。結晶欠陥領域１９－２は、ＸＹ面においてダイオード部８０の全体と、トランジスタ部７０の全体とに設けられてよい。
図９Ｂは、図８Ｂにおけるｄ－ｄ'断面の一例を示す図である。本例の半導体装置２００は、図９Ａに示した半導体装置２００に対して、結晶欠陥領域１９－１および高濃度領域２６が設けられるＸＹ面における範囲が異なる。他の構造は、図９Ａに示した例と同一である。
本例では、結晶欠陥領域１９－１および高濃度領域２６は、ＸＹ面においてダイオード部８０の全体と、トランジスタ部７０の一部に設けられている。トランジスタ部７０においては、ダイオード部８０に接する領域であって、１つ以上のゲートトレンチ部４０と重なる領域に、結晶欠陥領域１９－１および高濃度領域２６が設けられている。
図９Ｃは、図８Ｃにおけるｄ－ｄ'断面の一例を示す図である。本例の半導体装置２００は、図９Ａに示した半導体装置２００に対して、結晶欠陥領域１９－１ｃおよび高濃度領域２６が設けられるＸＹ面における範囲、およびコレクタ領域２２とカソード領域８２の境界位置が異なる。他の構造は、図９Ａに示した例と同一である。
図１０Ａは、本実施形態に係る半導体装置の製造方法の概要の一例を示す図である。本例では、上面２１側の結晶欠陥領域１９－１を水素イオン（本例ではプロトン）の注入により形成し、下面２３側の結晶欠陥領域１９－２をヘリウムイオンの注入により形成する。本例の半導体装置の製造方法は、一例として、図１０Ａに示すように、ステップＳ１００６以降においてプロトンを注入する前に、ステップＳ１００２における下面２３へのイオン注入、および、ステップＳ１００４における下面２３のレーザーアニールを実施する。
ステップＳ１００２において下面２３へ注入するイオンは、一例としてＢ（ボロン）およびＰ（リン）である。ステップＳ１００２においては、ボロンおよびリンを一例として、それぞれを下面２３においてＰ型とする領域およびＮ型とする領域に注入する。
ステップＳ１００４において、ステップＳ１００２で注入したボロンおよびリンをレーザーアニールする。ステップＳ１００４により、ボロンが注入された領域にコレクタ領域２２が、リンが注入された領域にカソード領域８２が、それぞれ形成される。
続いて、ステップＳ１００６において下面２３からプロトンを注入する。ステップＳ１００６におけるプロトン注入は、ステップＳ１００６－１、ステップＳ１００６－２、ステップＳ１００６－３およびステップＳ１００６－４に示すように、複数回実施してよい。本例は、ステップＳ１００６において、プロトン注入を４回実施する例を示している。ステップＳ１００６においては、バッファ領域２０を形成すべき領域にプロトンを注入している。
ステップＳ１００８において、プロトンが注入された半導体基板１０を第２の温度でアニールする。本例において、第２の温度は３３０℃以上４５０℃以下であってよく、一例として３７０℃であってよい。さらに第２の温度は、３５０℃以上４２０℃以下であってよく、３７０℃以上４００℃以下であってよい。ステップＳ１００８におけるアニール時間は、３０分以上１０時間以下であってよく、本例では５時間である。さらに、ステップＳ１００８におけるアニール時間は、１時間以上７時間以下であってよい。
続いて、ステップＳ１０１０において下面２３からヘリウムイオンを注入する。また、上面２１からプロトンを注入する。ヘリウムイオンは、結晶欠陥領域１９－２の欠陥密度ピークを形成すべき深さに注入する。プロトンは、結晶欠陥領域１９－１の欠陥密度ピークを形成すべき領域よりも深い位置に注入する。プロトンは、高濃度領域２６を形成すべき深さに注入してよい。ヘリウムイオンの注入と、プロトンの注入とは、いずれが先であってもよい。
ステップＳ１０１２において、プロトンおよびヘリウムイオンが注入された半導体基板１０を第１の温度でアニールする。第１の温度は、第２の温度より低い。本例において、第１の温度は３６０℃であってよい。
ステップＳ１０１２における第１の温度は、ステップＳ１０１０で注入した水素イオンのピーク位置Ｐｓとその近傍（例えばＦＷ１％の領域）で、水素が空孔・複空孔に含まれるダングリング・ボンドを終端する温度であってよい。第１の温度は、例えば３００℃以上４２０℃以下であってよく、本例では３６０℃である。さらに第１の温度は、３３０℃以上４００℃以下であってよく、３５０℃以上３８０℃以下であってよい。また、第１の温度は、３７０℃未満であってよく、３６０℃以下であってもよい。
ステップＳ１０１２におけるアニール時間は、ステップＳ１００８におけるアニール時間より短くてよい。ステップＳ１０１２におけるアニール時間は、３０分以上８時間以下であってよく、本例では１時間である。さらに、ステップＳ１０１２におけるアニール時間は、１時間以上５時間以下であってもよい。ステップＳ１０１２におけるアニール温度またはアニール時間の少なくとも一方を、ステップＳ１００８におけるアニール温度またはアニール時間より小さくすることで、プロトンおよびヘリウムイオンを注入することで生じた結晶欠陥を残存させることが容易になる。このような工程で、図７Ｂに示したような半導体装置を形成できる。
さらに、ステップＳ１０１２の後に、図示しない下面２３への電極形成ステップを行ってよい。電極形成ステップは、１つ以上の金属膜の成膜ステップを含む。金属膜の成膜ステップの後に、電極アニールステップを行ってよい。電極アニールステップの温度は、第１の温度より低い。一例として、１４０℃以上３３０℃以下であってよい。電極アニールステップの温度は、２２０℃以上であってもよい。
また、半導体装置は、ダイシングにより半導体基板がチップ化された後に、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄ）基板等の回路基板にはんだ付けされる場合がある。このときのはんだ付け温度を第３の温度とする。ステップＳ１０１２におけるアニールの第１の温度は、はんだ付け時における第３の温度より高い。一例として、はんだ付けの温度は、２８０℃以上、４００℃以下であってよい。なお、第３の温度は、第１の温度よりも低ければ、電極アニールステップの温度より低くてよく、同じであってよく、高くてもよい。
また、はんだ付けの時間は、１００秒以上、５００秒以下であってよい。ステップＳ１０１２におけるアニールの時間は、はんだ付けの時間より長くてよい。このような条件により、はんだ付け時に、結晶欠陥が水素で終端されることを抑制できる。ステップＳ１０１２におけるアニールの時間は、１０分以上であってよく、３０分以上であってもよい。当該アニールの時間は、２時間以下であってよく、１時間以下であってもよい。以上より、第２の温度Ｔ２、第１の温度Ｔ１、第３の温度Ｔ３とすると、Ｔ２＞Ｔ１＞Ｔ３であることが好ましい。
図１０Ｂは、半導体装置の製造方法の他の例を示す図である。本例では、上面２１側の結晶欠陥領域１９－１および下面２３側の結晶欠陥領域１９－２をプロトン注入により形成する。本例のステップＳ１００２およびＳ１００４は、図１０Ａに示したステップＳ１００２およびＳ１００４と同様である。
ステップＳ１００６において、下面２３からプロトンを注入する。ステップＳ１００６におけるプロトン注入は、ステップＳ１００６－１、ステップＳ１００６－２およびステップＳ１００６－３に示すように、複数回実施してよい。ステップＳ１００６においては、バッファ領域２０に形成すべき複数の水素ピークのうち、１つの水素ピークを除いた水素ピークの位置にプロトンを注入する。本例は、ステップＳ１００６において、プロトン注入を３回実施する例を示している。
ステップＳ１００８において、プロトンが注入された半導体基板１０を第２の温度でアニールする。本例において、第２の温度は３７０℃であってよい。アニール時間は５時間であってよい。
続いて、ステップＳ１０１１において上面２１および下面２３からプロトンを注入する。下面２３からは、バッファ領域２０に形成すべき複数の水素ピークのうち、ステップＳ１００６においてプロトンを注入しなかった水素ピークの位置に、プロトンを注入する。上面２１からは、結晶欠陥領域１９－１の欠陥密度ピークを形成すべき領域よりも深い位置にプロトンを注入する。上面２１からのプロトンの注入と、下面２３からのプロトンの注入とは、いずれが先であってもよい。
ステップＳ１０１２において、プロトンおよびヘリウムイオンが注入された半導体基板１０を第１の温度でアニールする。ステップＳ１０１２は、図１０Ａに示したステップＳ１０１２と同一である。このような工程で、図７Ａに示したような半導体装置を形成できる。
図１１は、本実施形態に係る半導体装置の製造方法の一例を示す図である。図１１は、図１０Ａに示すステップＳ１０１０およびステップＳ１０１２を詳細に示す図である。図１１に示すように、ステップＳ１０１０において、半導体基板１０の一方の主面、即ち上面２１から、半導体基板１０の深さ方向にプロトンを注入する。本例においては、半導体基板１０の深さ方向に、上面２１から距離Ｄｐｓ離間した第１位置Ｐｓの深さに、プロトンを注入する。図１１において、第１位置Ｐｓの深さに注入されたプロトンを、「×」にて示している。ステップＳ１０１０において、プロトンの注入量は、１×１０１２（／ｃｍ２）以上１×１０１３（／ｃｍ２）以下であってよい。
上面２１からのプロトンの注入により、半導体基板１０上面２１から第１位置Ｐｓまで結晶欠陥が生じる。また、上面２１からのプロトンの注入により、水素濃度は第１位置Ｐｓをピークとして、半導体基板１０の深さ方向に分布する。またステップＳ１０１０においては、下面２３から半導体基板１０の深さ方向にヘリウムイオンを注入する。本例では、位置Ｋｂに、ヘリウムイオンを注入する。
続いて、ステップＳ１０１２において、プロトンおよびヘリウムイオンを注入した半導体基板１０を第１の温度でアニールする。第１の温度は、３６０℃であってよい。アニール時間は、１時間であってよい。ステップＳ１０１２により、プロトンおよびヘリウムイオンの注入により生じた結晶欠陥を水素により終端させる。これにより、位置Ｋｓおよび位置Ｋｂに結晶欠陥密度のピークを形成する。また、当該アニールにより、第１位置Ｐｓに注入した水素をドナー化させる。
本例の半導体装置は、位置Ｋｓを濃度分布のピークとして、半導体装置の深さ方向に分布する結晶欠陥領域１９－１を、上面側ライフタイム制御領域７４として用いる。また、本例の半導体装置は、水素がドナー化された、第１位置Ｐｓを含む領域を、高濃度領域２６として用いる。
図１２は、図１１におけるｈ－ｈ'線に沿った、水素濃度（Ｂ）、結晶欠陥密度（Ｃ）およびキャリア濃度（Ｆ）の各分布を示す図である。図１２において、図１１のステップＳ１０１０におけるアニール前における分布を破線で示し、ステップＳ１０１２におけるアニール後の分布を実線で示している。
分布図（Ｂ）に示すように、水素濃度は、アニール前において第１位置Ｐｓをピークとして分布する。アニールにより水素が拡散することで、水素の濃度分布はＺ軸方向に広がる。アニール後の水素濃度の分布は、第１位置Ｐｓよりも上面２１側には、濃度分布の裾Ｓを有する。水素の濃度は、第１位置Ｐｓよりも下面２３側よりも上面２１側の方が、緩やかに分布する。
分布図（Ｃ）に示すように、アニール前の結晶欠陥密度の分布は、アニール前の水素濃度分布の形状と同様である。例えば、アニール前の結晶欠陥密度のピーク位置は、アニール前の水素濃度のピーク位置Ｐｓと同一である。半導体基板１０をアニールすることで、水素がＺ軸方向に拡散するとともに、ダングリング・ボンドを終端する。上述したように、水素濃度のピーク近傍においては多量の水素が存在するので、ピーク位置Ｐｓの近傍においては結晶欠陥はほとんど終端される。
分布図（Ｆ）は、アニール後のキャリア濃度の分布を示している。分布図（Ｆ）は、図７Ｂにおける分布図（Ｆ）の一部と同一である。分布図（Ｂ）および（Ｃ）に示したように、水素イオンを上面２１側から注入してアニールすることで、高濃度領域２６と、高濃度領域２６よりも上面２１側に結晶欠陥領域１９－１が形成される。
図１３は、本実施形態に係る半導体装置の製造方法の他の一例を示す図である。図１３は、図１０Ｂに示すステップＳ１００６、ステップＳ１００８、ステップＳ１０１１、並びにステップＳ１０１２を詳細に示す図である。
図１３に示すように、本例の半導体装置の製造方法は、半導体基板１０の深さ方向に、水素の濃度分布のピークの位置が異なるように、プロトンを複数回注入するステップを含む。即ち、ステップＳ１００６において、半導体基板１０の他方の主面、即ち下面２３から、半導体基板１０の深さ方向にプロトンを注入する。ステップＳ１００６においては、バッファ領域２０に形成すべき複数の水素ピークのうち、１つの水素ピークを除いた水素ピークの位置にプロトンを注入する。本例では、ステップＳ１００６において、位置Ｐｂ４、Ｐｂ３、Ｐｂ１に順次プロトンを注入している。ステップＳ１００６においてプロトンを注入した後、ステップＳ１００８において半導体基板１０をアニールする。一例として、アニール温度は３７０℃、アニール時間は５時間である。
続いて、ステップＳ１０１１において、下面２３から、位置Ｐｂ２に、プロトンを注入する。また、上面２１から、位置Ｐｓにプロトンを注入する。
続いて、ステップＳ１０１２において、半導体基板１０をアニールする。一例としてアニール温度は３６０℃、アニール時間は、１時間である。ステップＳ１０１２により、結晶欠陥領域１９－１、結晶欠陥領域１９－２および高濃度領域２６を形成する。
図１４は、本実施形態に係る半導体装置の製造方法の他の一例を示す図である。図１４に示す半導体装置の製造方法は、図１３に示すステップＳ１００６において位置Ｐｂ１に代えて位置Ｐｂ２にプロトンを注入する点、および、ステップＳ１０１１において位置Ｐｂ１にプロトンを注入する点で、図１３に示す半導体装置の製造方法と異なる。本例においては、結晶欠陥領域１９－２の結晶欠陥密度のピーク位置Ｋｂは、位置Ｐｂ１よりも下面２３側に配置される。このように、ステップＳ１００６およびステップＳ１０１１においてプロトンを注入する位置を調整することで、結晶欠陥密度のピーク位置Ｋｂを調整できる。
図１５は、本実施形態に係る半導体装置の製造方法の概要の他の一例を示す図である。本例の半導体装置の製造方法は、図１０Ｂに示したステップＳ１０１１における上面２１からのプロトン注入ステップと、下面２３からのプロトン注入ステップとの間にアニールステップを有する点で図１０Ｂの例と異なる。ステップＳ１００２からＳ１００８は、図１０Ｂに示した例と同一である。
本例ではステップＳ１０１１－１において、下面２３からプロトンを注入する。ステップＳ１０１１－１の後、ステップＳ１０１２－１においてアニールを行う。ステップＳ１０１２－１におけるアニール温度は、ステップＳ１００８におけるアニール温度より低い。ステップＳ１０１２－１におけるアニール時間は、ステップＳ１００８におけるアニール時間より短くてよい。当該アニールは、例えば３６０℃、１時間である。
次にステップＳ１０１１－２において、上面２１からプロトンを注入する。ステップＳ１０１１－２の後、ステップＳ１０１２－２においてアニールを行う。ステップＳ１０１２－２におけるアニール温度は、ステップＳ１０１２－１におけるアニール温度より低い。ただしステップＳ１０１２－２におけるアニール温度は、チップはんだ付け工程におけるはんだ付け温度より高いことが好ましい。なお、ステップＳ１０１１－１およびステップＳ１０１１－２は順番を入れ替えてもよい。
図１６は、半導体基板１０の上面２１側から水素イオン（本例ではプロトン）を注入して、結晶欠陥領域１９および高濃度領域２６を形成するステップを説明する図である。プロトンを注入しない領域は、フォトレジスト等のマスク１１０で覆われている。マスク１１０は、エミッタ電極５２上に設けられてよい。マスク１１０の厚みＴ１１０は、プロトンを半導体基板１０に注入する深さ（飛程）に比べて十分大きい。例えばプロトンの飛程が８μｍの場合、厚みＴ１１０は３３μｍ以上である。
プロトンを注入するステップにおいて、半導体基板１０の上面２１からの飛程が８μｍ以上となる加速エネルギーで、水素イオンを注入してよい。これにより、各トレンチ部の下端よりも下方に、結晶欠陥領域１９を形成できる。プロトンの加速エネルギーは、６００ｋｅＶ以上であってよく、１．０ＭｅＶ以上であってよく、１．５ＭｅＶ以上であってもよい。これにより、プロトンの飛程を８μｍ以上にできる。１．０ＭｅＶの加速エネルギーの場合、プロトンの飛程は例えば１６μｍ程度である。１．５ＭｅＶの加速エネルギーの場合、プロトンの飛程は例えば３０μｍ程度である。
プロトンの加速エネルギーは、５．０ＭｅＶ以上であってもよい。５．０ＭｅＶの加速エネルギーの場合、プロトンの飛程は例えば２１５μｍ程度である。この場合、より深い位置にプロトンを注入できる。また、半導体基板１０の下面２３側からプロトンを注入しても、トレンチ部の下端近傍にプロトンを注入できる。また、半導体基板１０の下面２３を研削して薄化する工程の前であっても、半導体基板１０の下面２３側からプロトンを注入して、トレンチ部の下端近傍にプロトンを注入できる。半導体基板１０の下面２３からプロトンを注入した後に、半導体基板１０の下面２３を研削してもよい。
プロトンの加速エネルギーは、１１．０ＭｅＶ以下であってよく、５．０ＭｅＶ以下であってもよい。これにより、プロトンが深すぎる位置に注入されることを抑制できる。また、プロトンが半導体基板１０を貫通することを抑制できる。プロトンの加速エネルギーは、２．０ＭｅＶ以下であってもよい。２．０ＭｅＶの加速エネルギーの場合、プロトンの飛程は例えば４７μｍ程度である。
また、プロトンのドーズ量は、１．０×１０１２／ｃｍ２以上であってよい。これにより、十分な密度の欠陥を形成できる。また、プロトンのドーズ量は、１．０×１０１５／ｃｍ２以下であってよい。これにより、例えば８μｍの飛程で上面２１からプロトンを注入しても、結晶欠陥密度がアノード領域１４またはベース領域１７に与える影響を抑制できる。
図１７は、半導体基板１０の下面２３側から水素イオン（本例ではプロトン）を注入して、結晶欠陥領域１９および高濃度領域２６を形成するステップを説明する図である。プロトンを注入しない領域は、フォトレジスト等のマスク１１０で覆われている。マスク１１０は、コレクタ電極２４上に設けられてよい。マスク１１０の厚みＴ１１０は、プロトンを半導体基板１０に注入する深さ（飛程）に比べて十分大きい。
マスク１１０がフォトレジスト等の有機膜の場合、マスク１１０の厚みＴ１１０の下限値Ｙ１（μｍ）は、水素イオンの注入深さをＸ１（μｍ）とすると、Ｘ１（μｍ）に対して、以下の関係式（数１）であらわされる下限値Ｙ１（μｍ）であってよい。
（数１）
Ｙ１＝５．５２３１７×（Ｘ１）０．７９５３８
これにより、マスク１１０で覆われた領域は、水素イオンを十分遮蔽することができる。マスク１１０がフォトレジスト等の有機膜の場合、マスク１１０の厚みＴ１１０の下限値をＹ２（μｍ）は、水素イオンをイオン注入するときの加速エネルギーをＥ１（ｅＶ）とすると、Ｅ１（ｅＶ）に対して、以下の関係式（数２）であらわされる下限値Ｙ２（μｍ）であってよい。
（数２）
Ｙ２＝１．０７５１５×１０－１１×（Ｅ１）２＋３．８３６３７×１０－５×（Ｅ１）
以上により、マスク１１０で覆われた領域は、水素イオンを十分遮蔽することができる。
プロトンを注入するステップにおいて、プロトンの注入位置と、半導体基板１０の上面２１との距離が８μｍ以上となる加速エネルギーで、水素イオンを注入してよい。プロトンの加速エネルギーは、２．０ＭｅＶ以上であってよく、３．０ＭｅＶ以上であってよく、４．０ＭｅＶ以上であってもよい。加速エネルギーを調整することで、半導体基板１０の上面２１側に、高濃度領域２６を形成できる。蓄積領域１６の位置に、高濃度領域２６を形成してもよい。
図１８は、図１７に示す半導体装置１００における、ネットドーピング濃度（Ａ）、水素濃度（Ｂ）、結晶欠陥密度（Ｃ）、キャリアライフタイム（Ｄ）キャリア移動度（Ｅ）およびキャリア濃度（Ｆ）の深さ方向の分布図を示す。上述したように、本例においては水素イオンを半導体基板１０の下面２３から注入することで高濃度領域２６を形成している。
分布図（Ａ）に示すように、ネットドーピング濃度は、位置Ｐｂ４よりも上面２１側の位置Ｐｆまで、濃度Ｎ０よりも濃度の高い領域を備えてよい。下面２３側から位置Ｐｓまで水素イオンが半導体基板１０を通過し、空孔および複空孔を主体とする結晶欠陥が形成される。位置Ｐｂ４から位置Ｐｆは水素濃度が十分高いため、結晶欠陥のダングリング・ボンドが水素で終端され、水素ドナーが形成される。
分布図（Ｂ）に示すように、水素濃度は、位置Ｐｓにおいてピークを有している。本例の水素の濃度分布は、ピークの位置Ｐｓから一方の主面（本例では下面２３）に向かう裾Ｓを有する。位置Ｐｓと、位置Ｐｂ４との間における水素濃度は、アノード領域１４における水素濃度よりも高くてよい。
分布図（Ｃ）に示すように、結晶欠陥密度分布は、位置Ｋｓにおいてピークを有している。結晶欠陥密度分布は、位置Ｋｓから下面２３に向かう裾ＳＶ１と、上面２１に向かう裾ＳＶ２を有する。本例の裾ＳＶ１は、裾ＳＶ２よりもなだらかである。結晶欠陥密度が濃度Ｎｒ０より高い領域は、位置Ｐｒから位置Ｐｆまでの領域である。
分布図（Ｄ）に示すように、キャリアライフタイム分布は、位置Ｋｓにおいてピークを有している。キャリアライフタイム分布は、位置Ｋｓから下面２３に向かう裾Ｓτ１と、上面２１に向かう裾Ｓτ２を有する。本例の裾Ｓτ１は、裾Ｓτ２よりもなだらかである。キャリアライフタイムがτ０より低い領域は、位置Ｐｒから位置Ｐｆまでの領域である。
分布図（Ｅ）に示すように、キャリア移動度分布は、位置Ｋｓにおいてピークを有している。キャリア移動度分布は、位置Ｋｓから下面２３に向かう裾Ｓμ１と、上面２１に向かう裾Ｓμ３を有する。本例の裾Ｓμ１は、裾Ｓμ３よりもなだらかである。キャリア移動度がμ０より低い領域は、位置Ｐｒから位置Ｐｆまでの領域である。
分布図（Ｆ）に示すように、キャリア濃度分布は、位置Ｋｓにおいてピークを有している。キャリア濃度分布は、位置Ｋｓから下面２３に向かう裾ＳＮ１と、上面２１に向かう裾ＳＮ３を有する。本例の裾ＳＮ１は、裾ＳＮ３よりもなだらかである。本例の裾ＳＶ１、Ｓτ１、Ｓμ１およびＳＮ１は、バッファ領域２０に到達していてよく、到達していなくてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・アノード領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ベース領域、１８・・・ドリフト領域、１９・・・結晶欠陥領域、１９－１・・・結晶欠陥領域、１９－２・・・結晶欠陥領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２６・・・高濃度領域、２７・・・下面側電極、２９・・・延伸部分、３０・・・ダミートレンチ部、３１・・・接続部分、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・・接続部分、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４８・・・ゲートランナー、４９・・・コンタクトホール、５０・・・ゲート金属層、５２・・・エミッタ電極、５３・・・上面側電極、５４・・・コンタクトホール、５６・・・コンタクトホール、５８・・・バリアメタル、６０・・・第１メサ部、６２・・・第２メサ部、６４・・・第３メサ部、７０・・・トランジスタ部、７４・・・上面側ライフタイム制御領域、７８・・・下面側ライフタイム制御領域、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・境界部、９２・・・エッジ終端構造部、１００・・・半導体装置、１１０・・・マスク、１１６・・・ゲートパッド、１１８・・・エミッタパッド、１２０・・・活性部、１４０・・・外周端、１５０・・・半導体装置、２００・・・半導体装置、２７４・・・上面側ライフタイム制御領域

Claims (39)

  1. 第１導電型のドーパントがドープされたドリフト領域を有する半導体基板と、
    前記半導体基板の一方の主面にエミッタ領域が設けられたトランジスタ部、または、前記一方の主面にアノード領域が設けられたダイオード部を備える活性部と、
    前記ドリフト領域よりも前記半導体基板の他方の主面側に設けられ、前記ドリフト領域よりもドーピング濃度が高いバッファ領域と、
    前記バッファ領域よりも前記一方の主面側に設けられ、前記半導体基板のドーパントの濃度よりも高いドーピング濃度を有し、前記半導体基板の深さ方向における水素濃度分布が第１位置においてピークを有する高濃度領域と、
    前記高濃度領域よりも、前記半導体基板の他方の主面側に設けられ、前記第１位置よりも前記他方の主面側の第２位置において、結晶欠陥密度が最も高いセンターピークを有する第１結晶欠陥領域と
    を備え、
    前記半導体基板の前記深さ方向における前記水素濃度分布は、
    前記第１位置よりも前記他方の主面側に設けられ、前記第１位置から前記他方の主面に向かって水素濃度が減少する第１の裾と、
    前記第１位置よりも前記半導体基板の一方の主面側に設けられ、前記第１位置から前記一方の主面に向かって、前記第１の裾よりも急峻に前記水素濃度が減少する第２の裾と
    を有し、
    前記深さ方向における前記ドーピング濃度の分布は、前記第１位置において、水素濃度よりも低濃度の第１ドナーピークを有し、
    前記第２位置において、キャリア濃度は前記ドリフト領域のドナー濃度よりも低く
    前記第２位置よりも前記他方の主面側において、前記バッファ領域は水素濃度分布の複数のピークを備え、
    前記第１位置における前記水素濃度分布のピークは、前記半導体基板における前記水素濃度分布のピークのうち前記一方の主面に最も近いピークであり、
    前記第２位置と前記第１位置との間の距離は、２０μｍ以下である
    半導体装置。
  2. 第１導電型のドーパントを備えた半導体基板と、
    前記半導体基板の一方の主面にエミッタ領域が設けられたトランジスタ部、または、前記一方の主面にアノード領域が設けられたダイオード部を備える活性部と、
    前記半導体基板のドーパントの濃度よりも高いドーピング濃度を有し、前記半導体基板の深さ方向における水素濃度分布が第１位置においてピークを有する高濃度領域と、
    前記高濃度領域よりも、前記半導体基板の他方の主面側に設けられ、前記第１位置よりも前記他方の主面側の第２位置において、結晶欠陥密度が最も高いセンターピークを有する第１結晶欠陥領域と
    を備え、
    前記半導体基板の前記深さ方向における前記水素濃度分布は、
    前記第１位置よりも前記他方の主面側に設けられ、前記第１位置から前記他方の主面に向かって水素濃度が減少する第１の裾と、
    前記第１位置よりも前記半導体基板の一方の主面側に設けられ、前記第１位置から前記一方の主面に向かって、前記第１の裾よりも急峻に前記水素濃度が減少する第２の裾と
    を有し、
    前記深さ方向における前記ドーピング濃度の分布は、前記第１位置において、水素濃度よりも低濃度の第１ドナーピークを有し、
    前記半導体基板は、
    前記第１ドナーピークを含んで設けられた第１導電型のドリフト領域と、
    前記ドリフト領域と、前記半導体基板の前記他方の主面との間に、前記ドリフト領域よりもドーピング濃度の高い第１導電型のバッファ領域を有し、
    前記バッファ領域の前記深さ方向のドーピング濃度分布は、複数のドーピング濃度ピークを有し、
    前記複数のドーピング濃度ピークの内、最も前記一方の主面の近くに設けられた前記ドーピング濃度ピークのドーピング濃度は、前記複数のドーピング濃度ピークの内、二番目に前記一方の主面の近くに設けられた前記ドーピング濃度ピークのドーピング濃度よりも高く、
    前記第２位置は、前記ドリフト領域に設けられている
    半導体装置。
  3. 第１導電型のドーパントを備えた半導体基板と、
    前記半導体基板の一方の主面にエミッタ領域が設けられたトランジスタ部、または、前記一方の主面にアノード領域が設けられたダイオード部を備える活性部と、
    前記半導体基板のドーパントの濃度よりも高いドーピング濃度を有し、前記半導体基板の深さ方向における水素濃度分布が第１位置においてピークを有する高濃度領域と、
    前記高濃度領域よりも、前記半導体基板の他方の主面側に設けられ、前記第１位置よりも前記他方の主面側の第２位置において、結晶欠陥密度が最も高いセンターピークを有する第１結晶欠陥領域と
    を備え、
    前記半導体基板の前記深さ方向における前記水素濃度分布は、
    前記第１位置よりも前記他方の主面側に設けられ、前記第１位置から前記他方の主面に向かって水素濃度が減少する第１の裾と、
    前記第１位置よりも前記半導体基板の一方の主面側に設けられ、前記第１位置から前記一方の主面に向かって、前記第１の裾よりも急峻に前記水素濃度が減少する第２の裾と
    を有し、
    前記深さ方向における前記ドーピング濃度の分布は、前記第１位置において、水素濃度よりも低濃度の第１ドナーピークを有し、
    前記第２位置は、前記半導体基板の前記深さ方向における中央よりも前記一方の主面側に配置される
    半導体装置。
  4. 第１導電型のドーパントを備えた半導体基板と、
    前記半導体基板の一方の主面にエミッタ領域が設けられたトランジスタ部、または、前記一方の主面にアノード領域が設けられたダイオード部を備える活性部と、
    前記半導体基板のドーパントの濃度よりも高いドーピング濃度を有し、前記半導体基板の深さ方向における水素濃度分布が第１位置においてピークを有する高濃度領域と、
    前記高濃度領域よりも、前記半導体基板の他方の主面側に設けられ、前記第１位置よりも前記他方の主面側の第２位置において、結晶欠陥密度が最も高いセンターピークを有する第１結晶欠陥領域と
    を備え、
    前記半導体基板の前記深さ方向における前記水素濃度分布は、
    前記第１位置よりも前記他方の主面側に設けられ、前記第１位置から前記他方の主面に向かって水素濃度が減少する第１の裾と、
    前記第１位置よりも前記半導体基板の一方の主面側に設けられ、前記第１位置から前記一方の主面に向かって、前記第１の裾よりも急峻に前記水素濃度が減少する第２の裾と
    を有し、
    前記深さ方向における前記ドーピング濃度の分布は、前記第１位置において、水素濃度よりも低濃度の第１ドナーピークを有し、
    前記第１位置は、前記半導体基板の前記深さ方向における中央よりも前記一方の主面側に配置され、
    前記水素濃度分布の前記ピークと、前記第１結晶欠陥領域の前記センターピークとの距離は、２０μｍ以下である
    半導体装置。
  5. 第１導電型のドーパントを備えた半導体基板と、
    前記半導体基板の一方の主面にエミッタ領域が設けられたトランジスタ部、または、前記一方の主面にアノード領域が設けられたダイオード部を備える活性部と、
    前記半導体基板のドーパントの濃度よりも高いドーピング濃度を有し、前記半導体基板の深さ方向における水素濃度分布が第１位置においてピークを有する高濃度領域と、
    前記高濃度領域よりも、前記半導体基板の他方の主面側に設けられ、前記第１位置よりも前記他方の主面側の第２位置において、結晶欠陥密度が最も高いセンターピークを有する第１結晶欠陥領域と
    を備え、
    前記半導体基板の前記深さ方向における前記水素濃度分布は、
    前記第１位置よりも前記他方の主面側に設けられ、前記第１位置から前記他方の主面に向かって水素濃度が減少する第１の裾と、
    前記第１位置よりも前記半導体基板の一方の主面側に設けられ、前記第１位置から前記一方の主面に向かって、前記第１の裾よりも急峻に前記水素濃度が減少する第２の裾と
    を有し、
    前記深さ方向における前記ドーピング濃度の分布は、前記第１位置において、水素濃度よりも低濃度の第１ドナーピークを有し、
    前記第１結晶欠陥領域の結晶欠陥密度分布は、前記センターピークから前記一方の主面に向かって、前記第１の裾の領域において減少する第３の裾を有する
    半導体装置。
  6. 第１導電型のドーパントを備えた半導体基板と、
    前記半導体基板の一方の主面にエミッタ領域が設けられたトランジスタ部、または、前記一方の主面にアノード領域が設けられたダイオード部を備える活性部と、
    前記半導体基板のドーパントの濃度よりも高いドーピング濃度を有し、前記半導体基板の深さ方向における水素濃度分布が第１位置においてピークを有する高濃度領域と、
    前記高濃度領域よりも、前記半導体基板の他方の主面側に設けられ、前記第１位置よりも前記他方の主面側の第２位置において、結晶欠陥密度が最も高いセンターピークを有する第１結晶欠陥領域と
    を備え、
    前記半導体基板の前記深さ方向における前記水素濃度分布は、
    前記第１位置よりも前記他方の主面側に設けられ、前記第１位置から前記他方の主面に向かって水素濃度が減少する第１の裾と、
    前記第１位置よりも前記半導体基板の一方の主面側に設けられ、前記第１位置から前記一方の主面に向かって、前記第１の裾よりも急峻に前記水素濃度が減少する第２の裾と
    を有し、
    前記深さ方向における前記ドーピング濃度の分布は、前記第１位置において、水素濃度よりも低濃度の第１ドナーピークを有し、
    前記半導体基板は、
    前記第１ドナーピークを含んで設けられた第１導電型のドリフト領域を備え、
    前記半導体基板は、前記ドリフト領域と、前記半導体基板の前記他方の主面との間に、前記ドリフト領域よりもドーピング濃度の高い第１導電型のバッファ領域を有し、
    前記バッファ領域の前記深さ方向のドーピング濃度分布は、複数のドーピング濃度ピークを有し、
    前記深さ方向に沿って前記バッファ領域内の隣り合う２つのドーピング濃度ピークの間に、前記結晶欠陥密度のセンターピークを有する第２結晶欠陥領域をさらに備える
    半導体装置。
  7. 第１導電型のドーパントを備えた半導体基板と、
    前記半導体基板の一方の主面にエミッタ領域が設けられたトランジスタ部、または、前記一方の主面にアノード領域が設けられたダイオード部を備える活性部と、
    前記半導体基板のドーパントの濃度よりも高いドーピング濃度を有し、前記半導体基板の深さ方向における水素濃度分布が第１位置においてピークを有する高濃度領域と、
    前記高濃度領域よりも、前記半導体基板の他方の主面側に設けられ、前記第１位置よりも前記他方の主面側の第２位置において、結晶欠陥密度が最も高いセンターピークを有する第１結晶欠陥領域と
    を備え、
    前記半導体基板の前記深さ方向における前記水素濃度分布は、
    前記第１位置よりも前記他方の主面側に設けられ、前記第１位置から前記他方の主面に向かって水素濃度が減少する第１の裾と、
    前記第１位置よりも前記半導体基板の一方の主面側に設けられ、前記第１位置から前記一方の主面に向かって、前記第１の裾よりも急峻に前記水素濃度が減少する第２の裾と
    を有し、
    前記深さ方向における前記ドーピング濃度の分布は、前記第１位置において、水素濃度よりも低濃度の第１ドナーピークを有し、
    前記半導体基板は、
    前記第１ドナーピークを含んで設けられた第１導電型のドリフト領域を備え、
    前記半導体基板は、前記ドリフト領域と、前記半導体基板の前記他方の主面との間に、前記ドリフト領域よりもドーピング濃度の高い第１導電型のバッファ領域を有し、
    前記バッファ領域の前記深さ方向のドーピング濃度分布は、複数のドーピング濃度ピークを有し、
    前記バッファ領域の複数のドーピング濃度ピークのうち最も前記他方の主面側に位置するドーピング濃度ピークよりも、前記半導体基板の他方の主面側に、結晶欠陥密度のセンターピークを有する第２結晶欠陥領域をさらに備える
    半導体装置。
  8. 第１導電型のドーパントがドープされたドリフト領域を有する半導体基板と、
    前記半導体基板の一方の主面にエミッタ領域が設けられたトランジスタ部、または、前記一方の主面にアノード領域が設けられたダイオード部を備える活性部と、
    前記ドリフト領域よりも前記半導体基板の他方の主面側に設けられ、前記ドリフト領域よりもドーピング濃度が高いバッファ領域と、
    前記バッファ領域よりも前記一方の主面側に設けられ、前記半導体基板のドーパントの濃度よりも高いドーピング濃度を有し、前記半導体基板の深さ方向における水素濃度分布が第１位置においてピークを有する高濃度領域と、
    前記高濃度領域よりも、前記半導体基板の他方の主面側に設けられ、前記第１位置よりも前記他方の主面側の第２位置において、結晶欠陥密度が最も高いセンターピークを有する第１結晶欠陥領域と
    を備え、
    前記半導体基板の前記深さ方向における前記水素濃度分布は、
    前記第１位置よりも前記他方の主面側に設けられ、前記第１位置から前記他方の主面に向かって水素濃度が減少する第１の裾と、
    前記第１位置よりも前記半導体基板の一方の主面側に設けられ、前記第１位置から前記一方の主面に向かって、前記第１の裾よりも急峻に前記水素濃度が減少する第２の裾と
    を有し、
    前記深さ方向における前記ドーピング濃度の分布は、前記第１位置において、水素濃度よりも低濃度の第１ドナーピークを有し、
    前記第２位置において、キャリア濃度はドリフト領域のドナー濃度よりも低く、
    前記キャリア濃度の分布は、前記第１の裾の領域において、前記センターピークから前記一方の主面に向かって増加する第４の裾を備える
    半導体装置。
  9. 前記第１位置は、前記半導体基板の前記深さ方向における中央よりも前記一方の主面側に配置される
    請求項１から３または５から８のいずれか一項に記載の半導体装置。
  10. 前記第１位置は、前記半導体基板の前記深さ方向における中央よりも前記他方の主面側に配置される
    請求項１、２または５から８のいずれか一項に記載の半導体装置。
  11. 前記半導体基板は、
    第１導電型のドーパントがドープされたドリフト領域と、
    前記アノード領域が設けられた前記ダイオード部と
    を備え、
    前記アノード領域の前記結晶欠陥密度は、前記ドリフト領域における前記結晶欠陥密度と同一である
    請求項３から５のいずれか一項に記載の半導体装置。
  12. 前記深さ方向におけるキャリア移動度分布は、前記第２位置においてキャリア移動度が最小である
    請求項１から８のいずれか一項に記載の半導体装置。
  13. 前記深さ方向におけるキャリア移動度分布は、前記第２位置においてキャリア移動度が最小であり、
    前記第２位置における前記キャリア移動度は、前記第１ドナーピークにおける前記キャリア移動度よりも小さく、且つ、前記第１ドナーピークよりも前記一方の主面側の前記ドリフト領域の前記キャリア移動度よりも小さい
    請求項１、２、６から８または１１のいずれか一項に記載の半導体装置。
  14. 前記半導体基板は、前記第１ドナーピークを含んで設けられた第１導電型のドリフト領域を有し、
    前記高濃度領域よりも前記他方の主面側の前記ドリフト領域におけるドーピング濃度は、前記高濃度領域よりも前記一方の主面側のドリフト領域におけるドーピング濃度よりも高い
    請求項３から５のいずれか一項に記載の半導体装置。
  15. 前記第１結晶欠陥領域において、拡がり抵抗測定法で測定されるキャリア濃度は前記ドーピング濃度よりも小さい
    請求項１から８のいずれか一項に記載の半導体装置。
  16. 前記半導体基板は、
    第１導電型のドーパントがドープされたドリフト領域と、
    前記半導体基板の前記他方の主面との間に、前記ドリフト領域よりもドーピング濃度の高い第１導電型のバッファ領域と
    を有し、
    前記バッファ領域の前記深さ方向のドーピング濃度分布は、一以上のドーピング濃度ピークを有する、請求項３から５のいずれか一項に記載の半導体装置。
  17. 前記第１位置における前記ドーピング濃度が、１×１０１４（／ｃｍ３）以上１×１０１５（／ｃｍ３）以下である、請求項１から１６のいずれか一項に記載の半導体装置。
  18. 前記半導体基板の前記他方の主面と接する領域に第２導電型のコレクタ領域が設けられたトランジスタ部と、
    前記半導体基板の前記他方の主面と接する領域に、前記半導体基板のドーパントの濃度よりもドーピング濃度の高い第１導電型のカソード領域が設けられたダイオード部と
    を備え、
    前記ダイオード部は、前記第１結晶欠陥領域を含む
    請求項１から１７のいずれか一項に記載の半導体装置。
  19. 前記トランジスタ部は、前記第１結晶欠陥領域を含む
    請求項１８に記載の半導体装置。
  20. 前記トランジスタ部は、前記ダイオード部と接する領域に前記第１結晶欠陥領域を含む
    請求項１９に記載の半導体装置。
  21. 前記半導体基板の外周端との間に配置されたエッジ終端構造部を更に備え、
    前記エッジ終端構造部は、前記第１結晶欠陥領域を含む
    請求項１から２０のいずれか一項に記載の半導体装置。
  22. 前記水素濃度分布の前記ピークと、前記第１結晶欠陥領域の前記センターピークとの距離は、２０μｍ以下である
    請求項２、３、５から８のいずれか一項に記載の半導体装置。
  23. 前記キャリア濃度の分布は、前記第１の裾の領域において、前記センターピークから前記一方の主面に向かって前記キャリア濃度が増加する第４の裾を備える
    請求項１に記載の半導体装置。
  24. 前記第２位置を挟んで、前記一方の主面側における前記キャリア濃度の分布の濃度勾配の絶対値は、前記他方の主面側における前記キャリア濃度の分布の濃度勾配の絶対値よりも大きい
    請求項１または２３に記載の半導体装置。
  25. 第１導電型のドーパントを備えた半導体基板と、前記半導体基板の一方の主面にエミッタ領域が設けられたトランジスタ部、または、前記一方の主面にアノード領域が設けられたダイオード部を備える活性部とを備える半導体装置の製造方法であって、
    前記半導体基板の他方の主面から前記半導体基板の深さ方向に水素イオンを注入する第１ステップと、
    前記半導体基板を第１温度でアニールして、前記水素イオンの注入の最大水素濃度の位置に生成した結晶欠陥を低減させ、前記水素イオンの注入で形成された結晶欠陥の欠陥密度が最大値となる位置を、前記最大水素濃度の位置よりも、前記他方の主面側に形成するステップと、
    を備える、半導体装置の製造方法。
  26. 前記半導体基板の他方の主面から前記半導体基板の深さ方向に水素イオンを注入する前記第１ステップの前に、
    前記半導体基板の他方の主面から前記半導体基板の深さ方向に水素イオンを注入する第２ステップと、
    前記水素イオンが前記他方の主面から注入された前記半導体基板を、前記第１温度よりも高い第２温度でアニールするステップと、
    をさらに備える、請求項２５に記載の半導体装置の製造方法。
  27. 前記半導体基板の他方の主面から前記半導体基板の深さ方向に水素イオンを注入する前記第２ステップは、前記半導体基板の深さ方向に、前記水素イオンの濃度分布のピークの位置が異なるように、前記水素イオンを複数回注入するステップを含む、請求項２６に記載の半導体装置の製造方法。
  28. 前記第１温度でアニールするステップの後に、前記半導体基板をチップ化するステップと、
    チップ化された前記半導体基板を、回路基板に第３温度ではんだ付けするはんだステップと
    をさらに備え、
    前記第３温度は前記第１温度よりも低い
    請求項２５から２７のいずれか一項に記載の半導体装置の製造方法。
  29. 前記水素イオンを注入する前記第１ステップにおいて、前記半導体基板の前記他方の主面からの飛程が８μｍ以上となる加速エネルギーで、前記水素イオンを注入する
    請求項２５から２８のいずれか一項に記載の半導体装置の製造方法。
  30. 前記水素イオンを注入する前記第１ステップにおける加速エネルギーが、１．０ＭｅＶ以上である
    請求項２５から２９のいずれか一項に記載の半導体装置の製造方法。
  31. 前記加速エネルギーが、１．５ＭｅＶ以上である
    請求項３０に記載の半導体装置の製造方法。
  32. 前記水素イオンを注入する前記第１ステップにおける加速エネルギーが、１１．０ＭｅＶ以下である
    請求項２５から２９のいずれか一項に記載の半導体装置の製造方法。
  33. 前記加速エネルギーが、５．０ＭｅＶ以下である
    請求項３２に記載の半導体装置の製造方法。
  34. 前記加速エネルギーが、２．０ＭｅＶ以下である
    請求項３２に記載の半導体装置の製造方法。
  35. 前記水素イオンを注入する前記第１ステップにおける前記水素イオンのドーズ量が、１．０×１０１２／ｃｍ２以上である
    請求項２５から３４のいずれか一項に記載の半導体装置の製造方法。
  36. 前記水素イオンを注入する前記第１ステップにおける前記水素イオンのドーズ量が、１．０×１０１５／ｃｍ２以下である
    請求項２５から３５のいずれか一項に記載の半導体装置の製造方法。
  37. 前記半導体基板は、
    前記第１ドナーピークを含んで設けられた第１導電型のドリフト領域を備える
    請求項３から５のいずれか一項に記載の半導体装置。
  38. 前記半導体基板は、
    前記半導体基板の前記他方の主面と前記ドリフト領域との間に設けられた第１導電型のカソード領域と、
    を備える
    請求項１、２、６から８または３７のいずれか一項に記載の半導体装置。
  39. 前記アノード領域は、前記半導体基板の前記一方の主面と前記ドリフト領域との間に設けられた第２導電型の領域である
    請求項１、２、６から８または３７のいずれか一項に記載の半導体装置。
JP2022019310A 2018-03-19 2022-02-10 半導体装置および半導体装置の製造方法 Active JP7327541B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023126254A JP2023145675A (ja) 2018-03-19 2023-08-02 半導体装置および半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018051655 2018-03-19
JP2018051655 2018-03-19
JP2021016309A JP7024896B2 (ja) 2018-03-19 2021-02-04 半導体装置および半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021016309A Division JP7024896B2 (ja) 2018-03-19 2021-02-04 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023126254A Division JP2023145675A (ja) 2018-03-19 2023-08-02 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022062217A JP2022062217A (ja) 2022-04-19
JP7327541B2 true JP7327541B2 (ja) 2023-08-16

Family

ID=67987212

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2020507786A Active JP6835291B2 (ja) 2018-03-19 2019-03-18 半導体装置および半導体装置の製造方法
JP2021016309A Active JP7024896B2 (ja) 2018-03-19 2021-02-04 半導体装置および半導体装置の製造方法
JP2022019310A Active JP7327541B2 (ja) 2018-03-19 2022-02-10 半導体装置および半導体装置の製造方法
JP2023126254A Pending JP2023145675A (ja) 2018-03-19 2023-08-02 半導体装置および半導体装置の製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2020507786A Active JP6835291B2 (ja) 2018-03-19 2019-03-18 半導体装置および半導体装置の製造方法
JP2021016309A Active JP7024896B2 (ja) 2018-03-19 2021-02-04 半導体装置および半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023126254A Pending JP2023145675A (ja) 2018-03-19 2023-08-02 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (3) US11239324B2 (ja)
JP (4) JP6835291B2 (ja)
CN (1) CN111095569B (ja)
DE (1) DE112019000094T5 (ja)
WO (1) WO2019181852A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6311840B2 (ja) * 2015-06-17 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
CN110504167A (zh) * 2018-05-17 2019-11-26 上海先进半导体制造股份有限公司 绝缘栅双极型晶体管及其制造方法
JP7099541B2 (ja) * 2018-11-16 2022-07-12 富士電機株式会社 半導体装置および製造方法
US11257943B2 (en) 2019-06-17 2022-02-22 Fuji Electric Co., Ltd. Semiconductor device
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
DE102019118803A1 (de) * 2019-07-11 2021-01-14 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
JP7404703B2 (ja) * 2019-08-09 2023-12-26 富士電機株式会社 窒化物半導体装置の製造方法及び窒化物半導体装置
JP6989061B2 (ja) * 2019-09-11 2022-01-05 富士電機株式会社 半導体装置および製造方法
JP7222435B2 (ja) * 2019-10-11 2023-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
CN113875016A (zh) * 2019-12-17 2021-12-31 富士电机株式会社 半导体装置
WO2021125064A1 (ja) * 2019-12-18 2021-06-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7400834B2 (ja) * 2019-12-18 2023-12-19 富士電機株式会社 半導体装置および半導体装置の製造方法
CN114051653A (zh) * 2020-01-17 2022-02-15 富士电机株式会社 半导体装置和半导体装置的制造方法
JP7279846B2 (ja) * 2020-02-18 2023-05-23 富士電機株式会社 半導体装置
WO2021201235A1 (ja) * 2020-04-01 2021-10-07 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102020110072A1 (de) * 2020-04-09 2021-10-14 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
JP7424512B2 (ja) 2020-11-17 2024-01-30 富士電機株式会社 半導体装置
JPWO2022107728A1 (ja) * 2020-11-17 2022-05-27
CN113054041B (zh) * 2021-03-05 2023-01-31 中国科学院苏州纳米技术与纳米仿生研究所 用于光导开关的衬底及其制作方法、光导开关
CN113921395A (zh) * 2021-10-13 2022-01-11 南瑞联研半导体有限责任公司 一种低损耗igbt芯片集电极结构及其制备方法
WO2023210727A1 (ja) * 2022-04-27 2023-11-02 富士電機株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147239A (ja) 2008-12-18 2010-07-01 Toshiba Corp 半導体装置及びその製造方法
WO2013100155A1 (ja) 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013108911A1 (ja) 2012-01-19 2013-07-25 富士電機株式会社 半導体装置およびその製造方法
WO2013141141A1 (ja) 2012-03-19 2013-09-26 富士電機株式会社 半導体装置の製造方法
JP2015153784A (ja) 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
JP2016046480A (ja) 2014-08-26 2016-04-04 トヨタ自動車株式会社 半導体装置の製造方法
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10349582B4 (de) 2003-10-24 2008-09-25 Infineon Technologies Ag Halbleiterdiode sowie dafür geeignetes Herstellungsverfahren
CN101305470B (zh) 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
JP5396689B2 (ja) 2006-09-07 2014-01-22 富士電機株式会社 半導体装置およびその製造方法
JP5326217B2 (ja) 2007-03-15 2013-10-30 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
JP5776485B2 (ja) * 2011-10-12 2015-09-09 三菱電機株式会社 半導体装置
JP5741712B2 (ja) 2011-12-15 2015-07-01 富士電機株式会社 半導体装置の製造方法
EP2793251B1 (en) 2012-03-19 2019-05-08 Fuji Electric Co., Ltd. Production method for semiconductor device
KR102023175B1 (ko) 2012-03-30 2019-09-19 후지 덴키 가부시키가이샤 반도체 장치의 제조 방법
WO2013147274A1 (ja) 2012-03-30 2013-10-03 富士電機株式会社 半導体装置の製造方法
WO2014065080A1 (ja) 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
US9263271B2 (en) 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device
JP6291981B2 (ja) * 2013-04-08 2018-03-14 富士電機株式会社 半導体装置の製造方法
CN109065441B (zh) 2013-06-26 2023-06-30 富士电机株式会社 半导体装置及半导体装置的制造方法
DE102013216195B4 (de) 2013-08-14 2015-10-29 Infineon Technologies Ag Verfahren zur Nachdotierung einer Halbleiterscheibe
JP6225649B2 (ja) * 2013-11-12 2017-11-08 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
US10211325B2 (en) 2014-01-28 2019-02-19 Infineon Technologies Ag Semiconductor device including undulated profile of net doping in a drift zone
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
US9887125B2 (en) 2014-06-06 2018-02-06 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising field stop zone
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
WO2016051970A1 (ja) 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
JP6109432B2 (ja) 2015-04-02 2017-04-05 三菱電機株式会社 電力用半導体装置の製造方法
JP6272799B2 (ja) * 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6311840B2 (ja) * 2015-06-17 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6428945B2 (ja) 2015-09-16 2018-11-28 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108076667A (zh) 2015-09-18 2018-05-25 英特尔公司 非平面晶体管界面的基于氘的钝化
JP6676988B2 (ja) * 2016-01-29 2020-04-08 株式会社デンソー 半導体装置
CN107851584B (zh) 2016-02-23 2021-06-11 富士电机株式会社 半导体装置
DE102016112139B3 (de) 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
WO2018030444A1 (ja) * 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE112017002352B4 (de) 2016-12-08 2023-12-14 Fuji Electric Co., Ltd. Verfahren zum herstellen einer halbleitervorrichtung
DE112019001123B4 (de) 2018-10-18 2024-03-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren davon
WO2020138218A1 (ja) 2018-12-28 2020-07-02 富士電機株式会社 半導体装置および製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147239A (ja) 2008-12-18 2010-07-01 Toshiba Corp 半導体装置及びその製造方法
WO2013100155A1 (ja) 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013108911A1 (ja) 2012-01-19 2013-07-25 富士電機株式会社 半導体装置およびその製造方法
WO2013141141A1 (ja) 2012-03-19 2013-09-26 富士電機株式会社 半導体装置の製造方法
JP2015153784A (ja) 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
JP2016046480A (ja) 2014-08-26 2016-04-04 トヨタ自動車株式会社 半導体装置の製造方法
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US11239324B2 (en) 2022-02-01
JPWO2019181852A1 (ja) 2020-10-01
US20240047535A1 (en) 2024-02-08
US11824095B2 (en) 2023-11-21
JP7024896B2 (ja) 2022-02-24
JP2022062217A (ja) 2022-04-19
CN111095569B (zh) 2023-11-28
DE112019000094T5 (de) 2020-09-24
JP2021073733A (ja) 2021-05-13
US20220140091A1 (en) 2022-05-05
CN111095569A (zh) 2020-05-01
JP2023145675A (ja) 2023-10-11
WO2019181852A1 (ja) 2019-09-26
US20200194562A1 (en) 2020-06-18
JP6835291B2 (ja) 2021-02-24

Similar Documents

Publication Publication Date Title
JP7327541B2 (ja) 半導体装置および半導体装置の製造方法
WO2021029285A1 (ja) 半導体装置
US11894426B2 (en) Semiconductor device and manufacturing method for semiconductor device
WO2021049499A1 (ja) 半導体装置および製造方法
JP7473075B2 (ja) 半導体装置
WO2018154963A1 (ja) 半導体装置
JP7279846B2 (ja) 半導体装置
CN112752871A (zh) 半导体装置及制造方法
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
JP7231065B2 (ja) 半導体装置
JP7439929B2 (ja) 半導体装置
WO2021145397A1 (ja) 半導体装置および半導体装置の製造方法
WO2023176907A1 (ja) 半導体装置
JP2024035557A (ja) 半導体装置
CN115207114A (zh) 半导体装置和制造方法
JP2023170200A (ja) 半導体装置
CN114127930A (zh) 半导体装置
CN118053898A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230717

R150 Certificate of patent or registration of utility model

Ref document number: 7327541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150