WO2013108911A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2013108911A1
WO2013108911A1 PCT/JP2013/051010 JP2013051010W WO2013108911A1 WO 2013108911 A1 WO2013108911 A1 WO 2013108911A1 JP 2013051010 W JP2013051010 W JP 2013051010W WO 2013108911 A1 WO2013108911 A1 WO 2013108911A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor device
proton
field stop
disorder
Prior art date
Application number
PCT/JP2013/051010
Other languages
English (en)
French (fr)
Inventor
正行 宮崎
吉村　尚
博 瀧下
秀直 栗林
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to EP13738600.9A priority Critical patent/EP2806461B1/en
Priority to CN201380004323.1A priority patent/CN103999225B/zh
Priority to JP2013554375A priority patent/JP5741716B2/ja
Publication of WO2013108911A1 publication Critical patent/WO2013108911A1/ja
Priority to US14/301,914 priority patent/US9520475B2/en
Priority to US15/288,132 priority patent/US9842918B2/en
Priority to US15/837,318 priority patent/US10128360B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Definitions

  • the present invention relates to a semiconductor device such as a diode having an FS (field stop) layer and an IGBT (insulated gate bipolar transistor) and a method of manufacturing the same.
  • a semiconductor device such as a diode having an FS (field stop) layer and an IGBT (insulated gate bipolar transistor) and a method of manufacturing the same.
  • power semiconductor devices there are diodes, IGBTs and the like having a withstand voltage of 400 V, 600 V, 1200 V, 1700 V, 3300 V or more. These are used for power converters such as converters and inverters. Power semiconductor devices are required to have good electrical characteristics and low cost, such as low loss, high efficiency, and high breakdown tolerance.
  • the following method has been proposed as a method of manufacturing this power semiconductor device.
  • a diffusion region, a MOS structure, and the like are formed on the front surface side of the semiconductor substrate.
  • the back surface side is ground to thin the semiconductor substrate, and then proton implantation and heat treatment are performed from the ground surface side, thereby causing donors to be formed by compound defects consisting of implanted hydrogen atoms and a plurality of point defects in the periphery thereof. It is a method of forming and forming a high concentration n-type field stop layer.
  • the donor due to the complex defect containing hydrogen is called a hydrogen induced donor.
  • Patent Document 1 describes a technique for causing a decrease in electron / hole mobility at an irradiation position by proton injection.
  • Patent Document 2 describes heat treatment conditions after proton injection.
  • Patent Document 3 describes the use of laser annealing in contact layer formation after proton implantation and annealing in IGBT fabrication. The protons are annealed after irradiation to recover the carrier concentration.
  • Patent Document 4 discloses a method of raising the carrier concentration of protons by recovering a defect layer before performing proton annealing.
  • Patent Document 5 describes a method in which oxygen is introduced into a silicon substrate in advance, protons are irradiated from the front surface, then annealing is performed for back grinding, and phosphorus is ion-implanted on the ground surface and annealing is performed using a YAG laser. ing. Further, Patent Document 5 describes that the decrease in carrier mobility in the proton injection region is suppressed by the introduction of oxygen. Patent Document 6 describes a method of forming a proton field stop layer (proton donor generation layer) by annealing with a YAG laser and a CW laser after proton injection from the back surface.
  • a proton field stop layer proton donor generation layer
  • the defect introduced by proton injection is not only the proton range Rp (the distance from the injection surface to the position where the ion implanted is most concentrated) but also the proton from the injection surface to the range Rp Much remains in the passing area of the This residual defect is called a residual defect, which has a large deviation of atoms (in this case, silicon) from lattice positions, and is in a nearly amorphous state due to strong disorder of the crystal lattice itself. Therefore, the scattering of carriers such as electrons and holes is reduced to lower the carrier mobility to increase the conduction resistance, and the carrier is generated to increase the leakage current, resulting in the defective characteristics of the device.
  • defects caused by the injection of protons remain in the proton passage region from the proton injection surface to the range Rp, causing a decrease in carrier mobility and an increase in leakage current, and a defect strongly disturbed from the crystal state Is particularly called disorder.
  • Patent Document 3 there is also a method of annealing the proton injection surface with laser while cooling the MOS gate formation surface side opposite to the proton injection surface after proton injection, but the remaining disorder and its method There is no discussion about the effect on device characteristics.
  • Patent Document 6 although the defect is recovered to 30 ⁇ m from the proton injection surface by laser irradiation with two types of wavelengths and the carrier lifetime is maintained high, the disorder remaining of the proton passage region is discussed. Absent. In addition, even if lasers of different wavelengths are combined, a temperature distribution always occurs in the depth direction, so it is possible to stably form a hydrogen-induced donor at an arbitrary depth, and to change the disorder near the injection surface and the passage region. It is difficult to reconcile the reduction. Furthermore, in order to irradiate the laser of two different wavelengths, a laser light source and a laser irradiation installation are needed separately, respectively, and cost increase can not be avoided.
  • FIG. 6 is a characteristic diagram comparing the carrier concentration distribution of the semiconductor device manufactured by the conventional method for each range. Specifically, in FIG. 6, with respect to the carrier concentration distribution in which the range Rp of proton injection is around 15 ⁇ m, a sample was formed by the method described in Patent Document 6 and compared for each range Rp. A range Rp is 50 ⁇ m in (a), a range Rp is 20 ⁇ m in (b), and a range Rp is 10 ⁇ m in (c).
  • the carrier concentration in the vicinity of the injection surface (depth 0 to 5 ⁇ m) and in the passage region is higher than the concentration 1 ⁇ 10 14 (/ cm 3 ) of the silicon substrate. And disorder is sufficiently reduced.
  • the object of the present invention is to solve the problems described above, form an n-type field stop layer at a predetermined depth, reduce disorder generated by proton injection, reduce carrier mobility, increase loss, It is an object of the present invention to provide a stable and inexpensive semiconductor device and a method of manufacturing the same which can improve the defect of the electrical characteristics such as the increase of the leakage current due to the generation center.
  • a semiconductor device has the following features.
  • a p conductivity type base layer having a higher concentration than the drift layer is provided on the surface layer of the first main surface of the semiconductor substrate to be the n conductivity type drift layer.
  • an n conductivity type emitter layer having a higher concentration than the base layer is provided inside the base layer.
  • a gate insulating film is provided in contact with the base layer, the emitter layer, and the drift layer.
  • a gate electrode is provided on the surface of the gate insulating film so as to face the base layer, the emitter layer, and the drift layer.
  • An emitter electrode insulated from the gate electrode by an interlayer insulating film is provided on the surface of the emitter layer and the base layer.
  • a p conductivity type collector layer is provided on the surface of the second main surface of the semiconductor substrate.
  • an n-conductive field stop layer having a higher concentration than the drift layer and an n-conductive type having a lower concentration than the drift layer and between the drift layer and the collector layer.
  • the depth from the second main surface of the position where the carrier concentration of the field stop layer closest to the base layer is the maximum concentration is more than 15 ⁇ m. It is characterized by its deepness.
  • q is an elementary charge
  • N d is an average concentration of the drift layer
  • ⁇ S is a dielectric constant of the semiconductor substrate
  • V rate is a rated voltage
  • J F is The distance index L is represented by the following equation (1) as a rated current density, a saturation velocity at which the velocity of the carrier is saturated at a predetermined electric field strength, and the rated current density, v sat .
  • X be the depth from the second main surface of the position where the carrier concentration of the field stop layer closest to the base layer is the maximum concentration be X
  • W0 be the thickness of the semiconductor substrate.
  • - ⁇ L, and ⁇ is 0.2 or more and 1.5 or less.
  • the field stop layer is in contact with the drift layer in the intermediate layer in contact with the drift layer, and the disorder is reduced in the intermediate layer in contact with the collector layer.
  • a region is in contact with the collector layer.
  • the minimum value of the carrier mobility in the disorder reduction region is 20% or more of the carrier mobility in the crystalline state.
  • the method for manufacturing a semiconductor device has the following features.
  • Proton injection is performed from one of the main surfaces of the semiconductor substrate.
  • a hydrogen-induced donor is formed by proton implantation to form an n-conductive field stop layer in the semiconductor substrate.
  • the inside of the range by the said proton injection is heated from said one main surface, the disorder produced
  • the processing for raising the temperature of the entire semiconductor substrate to a high temperature is furnace annealing, and the field stop layer is formed by the furnace annealing.
  • the process of heating the inside of the range by the proton injection from the one main surface is a laser annealing process of irradiating a laser beam from the one main surface, and the disorder reduced region is formed by the laser annealing process. It is characterized by
  • forming the field stop layer and forming the disorder reduction region may be performed later than grinding the back surface of the semiconductor substrate. It is characterized in that it is prior to forming the back electrode.
  • the formation of the field stop layer is later than the step of performing the proton injection, and by forming the disorder reduction region It is also characterized by being before.
  • forming the disorder reduction region is later than performing the proton injection, and by forming the field stop layer. It is also characterized by being before.
  • the temperature of the furnace annealing is 350 ° C. or more and 550 ° C. or less, and the treatment time of the furnace annealing is 1 hour or more and 10 hours It is characterized by the following.
  • the laser used for the laser annealing process is a YAG laser or a semiconductor laser.
  • the impurity is applied to the surface layer shallower than the range by the proton injection from the one main surface. Are ion-implanted, and the impurity is activated by the laser annealing process.
  • the acceleration energy E of protons when forming the field stop layer of the range Rp by the proton injection satisfies the following formula (2) It is characterized by
  • a semiconductor device according to the present invention is an IGBT having the field stop layer.
  • the semiconductor device according to the present invention is characterized in that it is an FWD having the field stop layer.
  • a hydrogen-induced donor can be formed by furnace annealing to form an n-type field stop layer.
  • disorder generated in the proton passage region by the laser annealing process can be reduced, and a disorder reduction region can be formed.
  • this disorder reduction region it is possible to improve the electrical characteristic failure such as the increase of the conduction resistance of the semiconductor device and the increase of the leakage current. As a result, a stable and inexpensive semiconductor device and a method of manufacturing the same can be provided.
  • FIG. 1 is a process flow diagram showing a method of manufacturing a semiconductor device (IGBT 100) according to a first embodiment of the present invention.
  • FIG. 2 shows carrier concentration profiles 12 and 13 near the n-type field stop layer 3 with and without laser annealing.
  • FIG. 3 is a cross-sectional view (a) of essential parts of the IGBT 100 manufactured according to the process flow of FIG. 1 and a diagram of the carrier concentration profile (b) near the n-type field stop layer 3.
  • FIG. 4 is a process flow diagram showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention.
  • FIG. 1 is a process flow diagram showing a method of manufacturing a semiconductor device (IGBT 100) according to a first embodiment of the present invention.
  • FIG. 2 shows carrier concentration profiles 12 and 13 near the n-type field stop layer 3 with and without laser annealing.
  • FIG. 3 is a cross-sectional view (a) of essential parts of the IGBT 100 manufactured according to the process flow
  • FIG. 5 is a cross-sectional view (a) of relevant parts of a semiconductor device (IGBT 100) according to a third embodiment of the present invention and a diagram of a carrier concentration profile (b) near the n-type field stop layer 3.
  • FIG. 6 is a characteristic diagram comparing the carrier concentration distribution of the semiconductor device manufactured by the conventional method for each range.
  • FIG. 7 is a characteristic diagram showing the threshold voltage at which the voltage waveform starts to vibrate.
  • FIG. 8 shows a turn-off oscillation waveform of a general IGBT.
  • FIG. 9 is a characteristic diagram showing the relationship between the range of protons and the acceleration energy of protons in the semiconductor device according to the present invention.
  • FIG. 10 is a chart showing the position condition of the FS (field stop) layer which the depletion layer first reaches in the semiconductor device according to the present invention.
  • FIG. 11 is a graph in which a sample is formed only by furnace annealing for a carrier concentration distribution in which the range of proton implantation is around 15 ⁇ m, and the results are compared for each range.
  • FIG. 12 is a cross-sectional view of an IGBT according to the present invention.
  • FIG. 13 is a cross-sectional view of a diode according to the present invention.
  • n indicates the n conductivity type
  • p indicates the p conductivity type
  • FIG. 1 is a process flow diagram showing a method of manufacturing a semiconductor device (IGBT 100) according to a first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view (a) of essential parts of the IGBT 100 manufactured according to the process flow of FIG. 1 and a diagram of the carrier concentration profile (b) near the n-type field stop layer 3.
  • a method of manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to the process flow of FIG. 1 and the cross-sectional view of FIG. 3A.
  • the p base layer 22, the n emitter layer 2, and the gate insulating film 23 are formed on one main surface (front surface 11a) of the n semiconductor substrate (wafer) 11.
  • a MOS gate structure including the gate electrode 24 and the interlayer insulating film 28 is formed.
  • the n emitter layer 2 is formed in the p base layer 22. The configuration of the MOS gate structure will be described later.
  • an emitter electrode 25 to be a front surface electrode is formed of a metal film conductively in contact with both surfaces of the p base layer 22 and the n emitter layer 2 in common.
  • the metal constituting the emitter electrode 25 is, for example, an Al alloy such as Al (aluminum), Al-Si (silicon) or Al-Cu (copper), Cu, Au (gold), Ni (nickel) or the like.
  • a surface protective film for protecting the front surface 11a is formed.
  • the surface protective film is formed of a protective tape, a photoresist, or polyimide.
  • the back surface 11b is ground (back grind) Do.
  • proton injection 16 is performed from the back surface 11b side.
  • the n-type field stop layer 3 can be formed to a predetermined depth.
  • the range Rp from the back surface 11b (grind surface) of the proton to be injected may be deeper than 15 ⁇ m, or even deeper (20 to 400 ⁇ m) depending on the rated voltage of the device.
  • the range Rp from the back surface 11b (grind surface) of the proton to be injected is, for example, 20 to 60 ⁇ m.
  • the depth according to the rated voltage of the FS layer formed deepest from the back surface 11b will be described later.
  • the furnace annealing process is performed to form the n-type field stop layer 3 by donating protons.
  • a wafer is placed in a constant temperature furnace such as an electric furnace at a constant temperature and heat treated, and the entire wafer is heated.
  • the processing temperature of furnace annealing is in the range of 350 ° C. to 550 ° C., and the time is in the range of 1 hour to 10 hours. In this temperature range, crystal defects remain in the proton range Rp and the proton passage region 14 to promote the formation of hydrogen-induced donors by the proton injection 16.
  • the entire wafer may be heated using lamp annealing or the like.
  • disorder introduced by proton injection 16 also remains in proton passage region 14 (region between the injection surface of proton and range Rp), and disorder region 15 is formed. .
  • the remaining disorder is the center of generation of carriers which is a cause of a decrease in carrier mobility or a leakage current.
  • boron ion implantation is performed on the back surface 11b side. This boron ion implantation is performed on the surface layer of the back surface 11b so as to be shallower than the proton range (Rp).
  • laser light is irradiated from the side of the back surface 11 b on which protons are implanted 16 to reduce disorder remaining in the furnace annealing to form the n-type disorder reduction region 18.
  • the boron implanted into the shallow portion of the back surface 11b is activated to form the p collector layer 4.
  • This laser annealing process is performed, for example, by heating within the range Rp of protons irradiated from the back surface 11 b using a YAG laser.
  • the pulse width (half width) of the laser beam is, for example, in the range of 300 ns to 800 ns, and the same portion is subjected to, for example, several times of laser irradiation.
  • the temperature of silicon at this irradiation point is about 3000 ° C., but the temperature rise time and temperature drop time are extremely short (on the order of 10 ns to 1 ⁇ s).
  • the penetration depth of the laser light is within the penetration depth of proton (range Rp). Specifically, from the position of the bottom on the back surface 11b side (the end 3a on the back surface 11b side of the n-type field stop layer 3) of the peak (convex portion) having a peak of donor generation concentration (carrier concentration) by proton
  • the wavelength of the laser light is selected so as to be between (the back surface 11b) (part of the proton passing region 14).
  • the wavelength of the laser light is preferably in the range of 10 ⁇ m to 1000 ⁇ m. In this way, the formation of the n-type disorder reduction region 18 and the activation of boron can be simultaneously and efficiently performed.
  • the n-type disorder reduction area 18 can be efficiently formed by setting the temperature of the irradiation point of the laser light to 1000 ° C. or higher. Preferably, this temperature is 2000 ° C. or more and the boiling point of Si (3266 ° C.) or less. In particular, by making the melting point of silicon not exceed, ablation (surface roughness) of the irradiation surface after laser irradiation can be suppressed. Further, lamp annealing may be performed instead of laser annealing. By the above steps, the n-type disorder reduction region 18 can be formed between the proton injection surface and the range (Rp).
  • a collector electrode (not shown) in conductive contact with the surface of the p collector layer 4 is formed by vacuum sputtering or the like.
  • the IGBT 100 according to the present invention is completed.
  • metal annealing may be performed as needed.
  • the point of the manufacturing method of the present embodiment is to perform both the furnace annealing process and the laser annealing process. The effects of this method are described below.
  • FIG. 11 is a graph showing a carrier concentration distribution in which the range Rp of proton implantation is around 15 ⁇ m, which is formed by only furnace annealing to form a sample and compared for each range Rp.
  • a range Rp is 50 ⁇ m in (a)
  • a range Rp is 20 ⁇ m in (b)
  • a range Rp is 10 ⁇ m in (c).
  • the furnace annealing temperature is 400.degree.
  • the carrier concentration of about 5 ⁇ m from the injection surface is greatly reduced. That is, in the case of only furnace annealing, a disorder of about 5 ⁇ m from the implantation surface remains, and it has been found that recovery of carrier mobility in the region near the implantation surface is difficult even in the case of only furnace annealing.
  • the laser annealing process is performed after the furnace annealing process for proton donating, along with the efficient formation of the hydrogen-induced donor, the disorder remaining in the furnace annealing is reduced, and the n-type A disorder reduction region 18 can be formed.
  • the above-described furnace annealing alone results in insufficient reduction of disorder
  • the laser annealing alone results in insufficient formation of hydrogen-induced donors.
  • FIG. 2 shows carrier concentration profiles 12 and 13 near the n-type field stop layer 3 with and without laser annealing.
  • furnace annealing here, 400 ° C.
  • disorder remaining by furnace annealing is reduced by laser annealing, and an n-type disorder reduced region 18 is formed.
  • the carrier concentration profile 12 of FIG. 2 is a profile after the n-type disorder reduction region 18 is formed.
  • the carrier concentration profile 13 in the case where disorder remains without the laser annealing process is also shown by a dotted line.
  • the proton range Rp is 25 ⁇ m and the corresponding proton acceleration energy is 1.35 MeV.
  • the energy density of the laser annealing process is 2.8 J / cm 2 .
  • the bottom on the back surface 11 b side of the peak (peak) that becomes the range 17 (Rp) of protons that is, the end 3 a on the back surface 11 b side of the n-type field stop layer 3
  • the disordered region 15 is spread in a region corresponding to a portion (a part of the proton passing region 14) from the surface to the proton injection surface (the back surface 11b).
  • the end 3a of the bottom of the peak (peak) on the back surface 11b side is about 5 ⁇ m deep from the injection surface.
  • disordered region 15 When the disordered region 15 is present, the mobility of electrons and holes decreases in that region, so that the carrier concentration of the disordered region 15 apparently appears to be lowered (high resistance layer formation). In addition, disorder is the generation center of carriers, and the leakage current at the time of voltage application increases.
  • the carrier concentration in the proton passage region 14 from the injection surface (back surface 11b) to the end 3a on the back surface 11b side of the n-type field stop layer 3 is And approximately equal to the concentration of the silicon substrate deeper than the range 17. That is, it is shown that the disorder remaining in the proton passing region 14 only by the furnace annealing process is reduced by performing both the laser annealing process and the furnace annealing process.
  • the region in which the disorder is reduced in this way is called an n-type disorder reduced region 18.
  • a pair of one n-type field stop layer 3 and one n-type disorder reduction region 18 adjacent to the injection surface side is referred to as an n-type intermediate layer 27.
  • the disordered region 15 is represented as apparently reduced carrier concentration. That is, in the carrier concentration profile 13 without the laser annealing process shown by the dotted line in FIG. 2, the disorder of the front side (shallow from the back surface side than the n-type field stop layer 3) in the n-type field stop layer 3 is formed. In region 15, the carrier concentration appears to be low. The apparent decrease in carrier concentration is attributable to the conversion method when the resistivity is calculated from the spreading resistance measured by the well-known spreading resistance measurement method (SR method) and further converted to the carrier concentration. That is, in the disordered region 15 in which the crystal lattice is disordered, electrons and holes are scattered by strong disorder, and the mobility of these carriers is lowered.
  • SR method spreading resistance measurement method
  • ⁇ is the mobility of electrons or holes (cm 2 / V ⁇ s), and q is the elementary charge (1.6 ⁇ 10 ⁇ 19 C).
  • the specific resistance ⁇ ⁇ ⁇ is a fixed value 0 0
  • the specific resistance 0 0 I when the value of the ideal mobility of the crystalline state having a larger value is substituted into the place where the originally lowered mobility should be substituted, the specific resistance 0 0 Is a constant value
  • the carrier concentration N is calculated to be small. This appears in the carrier concentration profile 13 without laser annealing shown in FIG. 2 as a decrease in the apparent carrier concentration. Therefore, as in the present invention, the disorder of the disordered area 15 present in the proton passing area 14 on the back surface 11 b side is reduced by the laser annealing process to form the n-type disordered reduced area 18.
  • furnace annealing it is necessary to conduct furnace annealing to increase the donor generation rate of hydrogen-induced donors, while reducing the disorder remaining in the proton passage region 14 to form the n-type disorder reduction region 18
  • a laser annealing process is required. It should be noted that if the temperature of the furnace annealing process is too high, the disorder reduction generated by proton implantation will be accelerated, but the amount of crystal defects required for the formation of hydrogen induced donors by protons will be insufficient, resulting in donor formation. The rate will drop. Therefore, it is preferable to perform furnace annealing in the above-described temperature range and processing time range.
  • the total energy density of the laser-irradiated surface in laser annealing is preferably 1 J / cm 2 or more and 4 J / cm 2 or less.
  • the carrier concentration of the n semiconductor substrate 11 is about 6 ⁇ 10 13 (/ cm 3 ).
  • the carrier concentration is about 5 x 10 (/ cm 3 ) between 5 ⁇ m (part of the proton passage region) from the injection surface, and recovers to 83% of the substrate concentration. doing. This indicates that the carrier mobility has recovered to about 83% of the theoretical value of the crystal.
  • the implantation surface with the lowest carrier concentration is about 1.2 ⁇ 10 13 (/ cm 3 ), which is reduced to about 20%.
  • the minimum value of carrier mobility in the n-type disorder reduction region 18 is at least 20%, preferably 50%, relative to the theoretical value of the crystal state If it is above, compared with the conduction loss in case carrier mobility does not fall, the influence will become a grade which can be disregarded sufficiently. Needless to say, the upper limit of the minimum value of the carrier mobility in the n-type disorder reduction region 18 is preferably 100% with respect to the theoretical value of the crystalline state.
  • the temperature of the furnace annealing treatment is preferably 350 ° C. or more and 550 ° C. or less.
  • disorder remains in the entire proton injection region from the injection surface to the range Rp, and the minimum value of carrier mobility will be less than 10%.
  • the hydrogen-induced donor itself disappears. More preferably, if it is 380 ° C. or more and 450 ° C. or less, more preferably 400 ° C. or more and 420 ° C. or less, both formation of hydrogen-induced donor and suppression of carrier mobility decrease can be achieved.
  • the carrier concentration of the n-type disorder reduction region 18 may be higher than the concentration of the n semiconductor substrate 11 in a range lower than the concentration of the n-type field stop layer 3. This is because hydrogen ions remaining in the proton passage region 14 form peripheral point defects and complex defects. Also in this case, if the concentration of the proton passing region 14 is the same as or higher than the concentration of the n semiconductor substrate 11, it can be said that the n type disorder reduced region 18 has disorder reduced.
  • the p base layer 22 is formed on the front surface 11 a of the n semiconductor substrate 11, and the n emitter layer 2 is formed on the surface layer of the p base layer 22.
  • a gate electrode 24 is formed on the p base layer 22 sandwiched between the n emitter layer 2 and the n semiconductor substrate 11 via a gate insulating film 23.
  • the gate electrode 24, the gate insulating film 23, the n semiconductor substrate 11, and the n emitter layer 2 form a MOS gate structure.
  • An interlayer insulating film 28 is formed on the gate electrode 24, and an emitter electrode 25 in conductive contact with the n emitter layer 2 and the p base layer 22 is formed on the interlayer insulating film 28.
  • An n-type field stop layer 3 having a carrier concentration higher than that of the n semiconductor substrate 11 is formed on the back surface 11 b of the n semiconductor substrate 11 by proton implantation and furnace annealing.
  • the p collector layer 4 and the n-type disorder reduction region 18 are formed at a position shallower than the n-type field stop layer 3 by ion implantation of boron and laser annealing for disorder reduction.
  • a collector electrode (not shown) is formed on the p collector layer 4 to complete the IGBT 100.
  • the n semiconductor substrate 11 between the n type field stop layer 3 and the p base layer 22 is the n drift layer 1 through which the main current flows to maintain the main breakdown voltage.
  • FIG. 12 is a cross-sectional view of an IGBT according to the present invention. Even if leak stop layer 32 having a higher concentration than n-type field stop layer 3 and a lower concentration than p collector layer 4 is formed between p collector layer 4 and n-type disorder reduction region 18. Good.
  • the leak stop layer 32 is formed, for example, by ion implantation of phosphorus.
  • the n-type field stop layer 3 of the IGBT 100 is formed by performing proton injection 16 from the back surface 11 b and leaving a crystal defect appropriately by furnace annealing to perform proton donor conversion. Further, the formation of the n-type disorder reduced region 18 by disorder reduction formed in the proton passage region 14 is efficiently performed by the laser annealing process in which the laser light is irradiated from the back surface 11 b.
  • the configuration of the MOS gate structure is different between the IGBT 100 shown in FIG. 3 and the IGBT 100 shown in FIG. 12 (planar gate structure in FIG. 3, trench gate structure in FIG.
  • n-type field stop on the back surface 11b side If the n-type intermediate layer 27 which is a pair with the layer 3 and the n-type disorder reduction region 18 is formed, the same effect is obtained.
  • reference numeral 22 denotes a p base layer
  • reference numeral 23 denotes a gate insulating film
  • reference numeral 24 denotes a gate electrode
  • reference numeral 25 denotes an emitter electrode
  • reference numeral 28 denotes an interlayer insulating film.
  • Reference numeral 33 denotes a collector electrode.
  • FIG. 4 is a process flow diagram showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention.
  • Example 1 The difference from Example 1 is that the proton injection is followed by the boron injection (step of FIG. 4 (e)), and then the laser annealing treatment (step of FIG. 4 (f)) and the subsequent furnace annealing treatment (FIG. g) is carried out.
  • the p collector layer 4 is formed by activating the boron at the same time as forming the n-type disorder reduction region 18 in the proton passage region 14 generated by the proton implantation 16.
  • the donor is converted to protons to form the n-type field stop layer 3.
  • the n-type disorder reduction region 18 is formed, and the donor generation rate is increased to form the n-type field stop layer 3. it can.
  • electrical characteristics such as leakage current of the semiconductor device can be improved.
  • the front surface 11a opposite to the proton injection surface (rear surface 11b) shown in FIG. 3 is covered with a protective film, and after the proton injection 16 this protective film is removed to Anneal. Subsequently, a second protective film is again coated as a protective film for boron ion implantation, and laser annealing is performed. That is, the coating of the protective film is required twice.
  • the manufacturing cost can be reduced as compared with the process flow of FIG. 1 because only one protective film removal may be performed after the laser annealing process.
  • the semiconductor device (IGBT 100) manufactured according to the process flow of FIG. 4 also has the same configuration as that of FIG.
  • Example 3 A semiconductor device according to the third embodiment will be described.
  • the third embodiment is an IGBT in the case where one or more n-type intermediate layers 27 which are a pair of n-type field stop layer 3 and n-type disorder reduction region 18 are formed, for example, three as in the present embodiment.
  • FIG. 5 is a cross-sectional view (a) of relevant parts of a semiconductor device (IGBT 100) according to a third embodiment of the present invention and a diagram of a carrier concentration profile (b) near the n-type field stop layer 3.
  • Example 4 Next, as Example 4, the preferable position of the proton peak position of the first stage in a plurality of times of proton irradiation in the method of manufacturing a semiconductor device of the present invention will be described.
  • FIG. 8 shows a turn-off oscillation waveform of a general IGBT. If the collector current is 1/10 or less of the rated current, oscillation may occur before the turn-off ends because the accumulated carriers are small. With the collector current fixed at a certain value, the IGBT is turned off at different power supply voltages V CC . At this time, when the power supply voltage V CC exceeds a predetermined value, an additional overshoot occurs in the collector-emitter voltage waveform after exceeding the peak value of the normal overshoot voltage. Then, this additional overshoot (voltage) triggers the subsequent waveform to vibrate.
  • the threshold voltage at which the voltage waveform starts to oscillate is called the oscillation start threshold V RRO .
  • V RRO the threshold voltage at which the voltage waveform starts to oscillate. The higher this V RRO, the better since it indicates that the IGBT does not oscillate at turn-off.
  • the oscillation start threshold V RRO is a depletion layer (strictly speaking, a space charge region due to the presence of holes) extending from the pn junction between the p base layer of the IGBT and the n drift layer to the n drift layer. It depends on the position of the proton peak of the first stage (most p base layer side) to reach first among the peaks. The reason is as follows. When the depletion layer extends the n drift layer from the pn junction between the p base layer and the n drift layer at turn-off, the depletion layer is the first (most p base layer side) FS layer (field stop layer) When it reaches it, its spread is suppressed and the sweeping of accumulated carriers weakens. As a result, carrier exhaustion is suppressed and oscillation is suppressed.
  • the depletion layer extends in the depth direction from the pn junction (hereinafter referred to simply as the pn junction) between the p base layer and the n drift layer toward the collector electrode. Therefore, the peak position of the FS layer at which the depletion layer edge first reaches is the FS layer closest to the pn junction. Therefore, the thickness of the n semiconductor substrate 11 (the thickness of the portion sandwiched between the emitter electrode and the collector electrode) is W0, and the peak position of the FS layer at which the end of the depletion layer first reaches the collector electrode and the n semiconductor substrate 11
  • X be the depth from the interface with the back surface (hereinafter referred to as the distance from the back surface).
  • the distance index L is introduced.
  • the distance index L is expressed by the following equation (1).
  • distance index L in the expression at the time of turn-off, when increasing the collector-emitter voltage V CE coincides to the power source voltage V CC, a depletion layer (correctly space extending from the pn junction into the n drift layer 1 It is an index indicating the distance from the pn junction of the end (depletion layer end) of the charge region).
  • the denominator indicates the space charge density of the space charge region (depletion layer) at turn-off.
  • q is elementary charge
  • p hole concentration
  • n electron concentration
  • N d donor concentration
  • N a acceptor concentration
  • ⁇ S is the dielectric constant of the semiconductor.
  • the donor concentration N d is an average concentration obtained by integrating the n drift layer in the depth direction and dividing by the distance of the integrated section.
  • the net doping concentration in FIG. 13 (b) is the net doping concentration of N d -N a , and the axis is indicated by the absolute value of N d -N a .
  • the space charge density ⁇ is described by the concentration p of holes which runs through the space charge region (depletion layer) at turn-off and the average donor concentration N d of the n drift layer, and the electron concentration is negligible. Since there is no acceptor, it can be expressed as ⁇ q q (p + N d ).
  • the rated current density of V sat is the saturation velocity at which the velocity of the carrier is saturated at a predetermined electric field strength.
  • FIG. 10 is a chart showing the position condition of the FS (field stop) layer which the depletion layer first reaches in the semiconductor device according to the present invention.
  • the element IGBT
  • the total thickness of the n semiconductor substrate 11 as shown in FIG. 10 is made as shown in FIG. 10 so that the on voltage and the turn off loss become sufficiently low.
  • the average is the average concentration and resistivity of the entire n drift layer 1 including the FS layer.
  • the rated current density also becomes a typical value as shown in FIG.
  • the rated current density is set such that the energy density determined by the product of the rated voltage and the rated current density is approximately a constant value, and is approximately the value shown in FIG.
  • FIG. 7 is a characteristic diagram showing the threshold voltage at which the voltage waveform starts to vibrate. Specifically, it is a graph showing the dependency of V RRO on ⁇ for several typical rated voltages V rate (600 V, 1200 V, 3300 V). Here, the vertical axis normalizes V RRO with the rated voltage V rate . It can be seen that for all three rated voltages, V RRO can be rapidly increased when ⁇ is less than or equal to 1.6.
  • the operating voltage (power supply voltage V CC ) to be the voltage V is about half of the rated voltage V rate . Therefore, when V CC is half the value of V rate Oscillation should not occur. That is, the value of V RRO / V rate needs to be 0.5 or more. From FIG. 7, it is preferable that at least ⁇ be 0.2 to 1.5 because ⁇ is 0.2 to 1.5 when the value of V RRO / V rate is 0.5 or more.
  • any rated voltage is a region where V RRO can be sufficiently high when ⁇ is in the range of 0.7 to 1.4.
  • ⁇ is smaller than 0.7, although the V RRO is about 80% or more of the rated voltage, the FS layer is close to the p base layer, and the avalanche breakdown voltage of the device may be smaller than the rated voltage. Therefore, ⁇ is preferably 0.7 or more. Also, when ⁇ becomes larger than 1.4, V RRO decreases rapidly from about 70%, and turn-off oscillation is likely to occur. Therefore, ⁇ is preferably 1.4 or less. More preferably, when ⁇ is in the range of 0.8 to 1.3, and more preferably, in the range of 0.9 to 1.2, V RRO is set to the maximum while the avalanche breakdown voltage of the device is sufficiently higher than the rated voltage. It can be raised.
  • the distance (depth) of the space charge region end becomes about the distance index L shown in the above equation (1). If there is a peak position of the FS layer that is deepest from the back side (ie, ⁇ is about 1.0), the oscillation at the time of switching can be suppressed. And, since the power density is substantially constant, the distance index L becomes proportional to the rated voltage V rate . As a result, at any rated voltage V rate , V RRO can be sufficiently increased if ⁇ is in a range substantially centered on 1.0, and the oscillation suppression effect at the time of switching can be maximized .
  • the IGBT can sufficiently retain accumulated carriers at turn-off, thereby suppressing the oscillation phenomenon at turn-off. be able to. Therefore, at any rated voltage, the distance X from the back surface of the peak position of the FS layer to which the depletion layer edge first reaches is preferably such that the coefficient ⁇ of the distance index L is in the above-mentioned range. Thereby, the oscillation phenomenon at turn-off can be effectively suppressed.
  • the distance index L is any rated voltage It can also be seen that it is deeper than 20 ⁇ m. That is, the reason for setting the proton range Rp1 for forming the first-stage proton peak to be 20 ⁇ m or more deeper than 15 ⁇ m from the back surface of the substrate is to make this oscillation suppression effect the highest.
  • Example 5 The acceleration energy of protons in the method of manufacturing a semiconductor device according to the present invention will be described as a fifth embodiment.
  • the acceleration energy of proton is It may be determined from the characteristic graph of FIG. 9 shown.
  • FIG. 9 is a characteristic diagram showing the relationship between the range of protons and the acceleration energy of protons in the semiconductor device according to the present invention.
  • the inventors of the present invention conducted intensive studies to find that the proton range Rp (the peak position of the FS layer) and the proton acceleration energy E, the logarithm log (Rp) of the proton range Rp, x, the proton acceleration energy Assuming that the log log (E) of E is y, it has been found that there is a relationship of the following equation (2).
  • FIG. 9 shows the acceleration energy of protons to obtain the desired range of protons.
  • the horizontal axis of FIG. 9 is the logarithm log (Rp) of the proton range Rp, and the range Rp ( ⁇ m) corresponding to the parenthesis below the axis value of log (Rp) is shown.
  • the vertical axis is the logarithm log (E) of the acceleration energy E of proton, and the acceleration energy E of the corresponding proton is shown in the parentheses on the left side of the axis value of log (E).
  • the acceleration energy E of proton irradiation is calculated (hereinafter referred to as a calculated value E) from the average range Rp of desired protons using the above-mentioned fitting equation, and the proton is used as the silicon substrate at the calculated value E of the acceleration energy.
  • the relationship between the actual acceleration energy E ′ and the average range Rp ′ (proton peak position) actually obtained by the spread resistance (SR) measurement method or the like in the case of injection into may be considered as follows.
  • the actual average range Rp ′ is also about ⁇ 10% of the desired average range Rp It falls within the range and falls within the range of measurement error. Therefore, the variation of the actual average range Rp 'from the desired average range Rp has a negligible effect on the electrical characteristics of the IGBT. Therefore, if the actual acceleration energy E 'is in the range of the calculated value E ⁇ 10%, it can be judged that the actual average range Rp' is substantially the average range Rp as set. Alternatively, there is no problem if the actual average range Rp 'falls within ⁇ 10% of the average range Rp calculated by applying the actual acceleration energy E' to the above equation (2).
  • the acceleration energy E and the average range Rp can fall within the above range ( ⁇ 10%)
  • the actual acceleration energy E ′ and the actual average range Rp ′ are desired average ranges
  • the range of the variation or error may be ⁇ 10% or less with respect to the average range Rp, and preferably within ⁇ 5%, it can be considered that the above equation (2) is satisfactorily followed.
  • the acceleration energy E of protons necessary to obtain the desired proton range Rp can be determined.
  • the acceleration energy E of each of the protons for forming the FS layer described above also uses the above equation (2), and the spread resistance measurement method (SR) in which the proton is actually irradiated with the above acceleration energy E ′ is known. It agrees well with the actual value measured by the method). Therefore, by using the above equation (2), it is possible to predict the acceleration energy E of the necessary proton based on the proton range Rp with extremely high accuracy.
  • Example 6 A semiconductor device according to the sixth embodiment will be described.
  • the process flow of FIG. 1 gives an example of the IGBT 100, it can also be applied to a diode.
  • the process of FIG. 1A is a process of forming an anode layer.
  • boron in the step of FIG. 1 (e) is replaced with phosphorus or arsenic, and a cathode layer is formed in the step of FIG. 1 (f).
  • FIG. 13 is a cross-sectional view of a diode according to the present invention.
  • the p anode layer 52 is formed on the front surface of the semiconductor substrate to be the n drift layer 1, and the n cathode layer 53 is formed on the back surface.
  • Reference numeral 51 is an anode electrode
  • reference numeral 54 is a cathode electrode.
  • the field stop layer 3, the n-type disorder reduction region 18, and the n-type intermediate layer 27 which is a pair thereof are the same as in the case of the IGBT, and the position, the concentration, and the like are appropriately adjusted.
  • the turn-off oscillation is read as reverse recovery oscillation also in the case of a diode for the preferable position of the first-stage proton peak position in multiple proton irradiations described in Example 6, and the oscillation start threshold V RRO of the diode is The same holds true if the voltage waveform is set to the threshold voltage of the power supply voltage V cc at which the oscillation starts.
  • hydrogen ions implanted into a semiconductor substrate are described as protons, double hydrogen ions or tritium ions may be used. Since double hydrogen ions and tritium ions have a shorter range than protons due to the increase in mass due to neutrons, protons are preferred to form the n-type intermediate layer 27 deep from the surface of the semiconductor substrate.
  • the semiconductor device and the method for manufacturing the semiconductor device according to the present invention are useful for a power semiconductor device used for a power conversion device such as a converter or an inverter.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　プロトン注入（１６）した後、炉アニール処理により水素誘起ドナーを形成してｎ型フィールドストップ層（３）を形成し、さらにレーザーアニール処理によりプロトン通過領域（１４）に生成したディスオーダーを低減してｎ型ディスオーダー低減領域（１８）を形成する。このように、プロトン注入（１６）によるｎ型フィールドストップ層（３）とｎ型ディスオーダー低減領域（１８）を形成して、導通抵抗が低く漏れ電流などの電気的特性を改善できる安定で安価な半導体装置およびその製造方法を提供することができる。

Description

半導体装置およびその製造方法
　この発明は、ＦＳ（フィールドストップ）層を有するダイオードおよびＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの半導体装置およびその製造方法に関する。
　電力用半導体装置として、４００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、３３００Ｖあるいはそれ以上の耐圧を有するダイオードやＩＧＢＴ等がある。これらはコンバーターやインバーター等の電力変換装置に用いられている。電力用半導体装置は、低損失、高効率および高破壊耐量という良好な電気的特性および低コストが求められている。
　この電力用半導体装置の製造方法としては、次のような方法が提案されている。まず、半導体基板のおもて面側に拡散領域やＭＯＳ構造などを形成する。続いて、裏面側を研削して半導体基板を薄くした後に、その研削面側からプロトン注入及び熱処理することで、注入された水素原子とその周辺の複数の点欠陥などからなる複合欠陥によってドナーを形成し、高濃度のｎ型フィールドストップ層を形成するという方法である。この水素を含む複合欠陥によるドナーは、水素誘起ドナーと呼ばれる。
　特許文献１には、プロトン注入によって照射位置に電子/正孔移動度の低下が発生することについての技術が記載されている。特許文献２は、プロトン注入後の熱処理条件を記載したものである。特許文献３には、ＩＧＢＴ作製において、プロトン注入およびアニール後、コンタクト層形成時にレーザーアニールを使うことについて記載されている。プロトンは照射後にアニールすることでキャリア濃度が回復する。特許文献４には、プロトンアニールを行う前に欠陥層を回復させることでプロトンのキャリア濃度を上げる方法が示されている。特許文献５には、あらかじめ酸素をシリコン基板に導入し、プロトンをおもて面から照射後にアニールをして裏面研削し、研削面にリンをイオン注入しＹＡＧレーザーにてアニールする方法が記載されている。また、特許文献５には、酸素の導入によりプロトン注入領域のキャリア移動度の低下を抑えるということが記載されている。特許文献６には、裏面からプロトン注入後にＹＡＧレーザーとＣＷレーザーにてアニールして、プロトンフィールドストップ層（プロトンのドナー生成層）を形成する方法が記載されている。
米国特許出願公開第２００５／０１１６２４９号明細書 米国特許出願公開第２００６／０２８６７５３号明細書 特開２００１－１６０５５９号公報 特開２００９－０９９７０５号公報 特再公表２００７－０５５３５２号公報 特開２００９－１７６８９２号公報
　プロトン注入により導入される欠陥は、プロトンの飛程Ｒｐ（イオン注入によって注入されたイオンが最も高濃度に存在する位置の注入面からの距離）だけでなく、注入面から飛程Ｒｐまでのプロトンの通過領域や、注入面近傍に多く残留する。この残留した欠陥は残留欠陥と呼ばれ、格子位置からの原子（この場合シリコン）のずれが大きく、また結晶格子自体の強い乱れにより、アモルファスに近い状態である。そのため、電子および正孔といったキャリアの散乱中心となってキャリア移動度を低下させて導通抵抗を増加させるほか、キャリアの発生中心となって漏れ電流を増加させる等、素子の特性不良をもたらす。
　このように、プロトンの注入により、プロトンの注入面から飛程Ｒｐまでのプロトン通過領域に残留し、キャリア移動度の低下や漏れ電流の増加の原因となるような、結晶状態から強く乱れた欠陥を、特にディスオーダーと呼ぶ。プロトン注入時に生成した結晶欠陥を電気炉による熱処理で回復させて水素誘起ドナーを形成する方法もあるが、プロトン注入時に生成した結晶欠陥がディスオーダーを形成している場合、電気炉による熱処理だけでは、水素誘起ドナーを形成するだけでなく、プロトン通過領域のディスオーダーも残留する。そのため、キャリア移動度が低下し、漏れ電流や導通損失の増加等の特性不良をもたらす。
　特許文献３に記載されているように、プロトン注入後に、プロトン注入面とは反対のＭＯＳゲート形成面側を冷却しながらプロトン注入面をレーザーでアニールする方法もあるが、残留するディスオーダーとその素子特性への影響についての議論はされていない。
　特許文献４に記載されているように、プロトン注入後、アニールをおこなう前にプロトンの外方拡散を抑制する為に、注入面に対して電子線加熱あるいはレーザー加熱をもちいて結晶欠陥を回復させる方法もあるが、残留したディスオーダーとその素子特性への影響については議論されていない。
　特許文献５のように、あらかじめシリコン基板に高濃度の酸素を導入する場合、高温（１０００℃以上）による酸素の拡散工程が必要になる。そのため、工程数が増加するほか、酸素誘起欠陥（ＯＳＦ）の発生などの課題も生じ得る。
　特許文献６では、２種類の波長によるレーザー照射により、プロトン注入面から３０μｍまで欠陥を回復させてキャリアライフタイムを高く維持させているが、プロトン通過領域のディスオーダーの残留については議論がなされていない。また、異なる波長のレーザーを組み合わせても、深さ方向には必ず温度分布が生じるので、任意の深さで安定的に水素誘起ドナーを形成することと、注入面近傍および通過領域のディスオーダーを低減することを両立させるのは難しい。さらに、異なる２つの波長のレーザーを照射するには、それぞれ別個にレーザー光源とレーザー照射設備が必要となり、コスト増が避けられない。
　特に、注入するプロトンの注入面からの飛程Ｒｐが１５μｍを超える場合において、特許文献６の方法では、注入面近傍および通過領域のディスオーダー低減が十分ではないことが分かった。図６は、従来の方法で製作した半導体装置のキャリア濃度分布を飛程ごとに比較した特性図である。具体的には、図６において、プロトン注入の飛程Ｒｐが１５μｍ前後のキャリア濃度分布について、特許文献６に記載の方法で試料を形成し、飛程Ｒｐごとに比較した。（ａ）は飛程Ｒｐが５０μｍ、（ｂ）は飛程Ｒｐが２０μｍ、（ｃ）は飛程Ｒｐが１０μｍである。（ｃ）の飛程Ｒｐ＝１０μｍの場合は、注入面近傍（深さが０～５μｍ）および通過領域のキャリア濃度が、シリコン基板の濃度１×１０14（／ｃｍ3）よりも高くなっており、ディスオーダーは十分低減されている。一方、（ｂ）の飛程Ｒｐ＝２０μｍと（ａ）の飛程Ｒｐ＝５０μｍでは、注入面近傍および通過領域のキャリア濃度が大きく低下しており、ディスオーダーが低減されていないことがわかる。このようにディスオーダーが残留すると、素子の漏れ電流や導通損失が高くなってしまう。このため、プロトン注入の飛程Ｒｐが１５μｍを超える場合、ディスオーダーを低減する新たな方法の検討が必要である。
　この発明の目的は、前記の課題を解決して、所定の深さにｎ型フィールドストップ層を形成し、プロトン注入により生成されるディスオーダーを低減し、キャリア移動度の低下、損失の増加や発生中心による漏れ電流の増加といった電気的特性の不良を改善できる、安定で安価な半導体装置およびその製造方法を提供することである。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。ｎ導電型のドリフト層となる半導体基板の第１の主面の表面層に、当該ドリフト層よりも高濃度のｐ導電型のベース層が設けられている。また、前記ベース層の内部に、当該ベース層よりも高濃度のｎ導電型のエミッタ層が設けられている。前記ベース層、前記エミッタ層および前記ドリフト層に接するようにゲート絶縁膜が設けられている。前記ゲート絶縁膜の表面に、前記ベース層、前記エミッタ層および前記ドリフト層に対向するようにゲート電極が設けられている。前記エミッタ層および前記ベース層の表面に、層間絶縁膜によって前記ゲート電極と絶縁されたエミッタ電極が設けられている。前記半導体基板の第２の主面の表面に、ｐ導電型のコレクタ層が設けられている。また、前記ドリフト層と前記コレクタ層との間に、前記ドリフト層よりも高濃度のｎ導電型のフィールドストップ層と、当該フィールドストップ層よりも低濃度で前記ドリフト層の濃度以上のｎ導電型のディスオーダー低減領域と、の２層を対とするｎ導電型の中間層を、少なくとも１つ有している。
　また、この発明にかかる半導体装置は、上述した発明において、前記ベース層に最も近い前記フィールドストップ層のキャリア濃度が最大濃度となる位置の前記第２の主面からの深さが、１５μｍよりも深いことを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、ｑを電荷素量、Ｎdを前記ドリフト層の平均濃度、εSを前記半導体基板の誘電率、Ｖrateを定格電圧、ＪFを定格電流密度、ｖsatをキャリアの速度が所定の電界強度で飽和した飽和速度として、距離指標Ｌが下記式（１）で表わされる。ここで、前記ベース層に最も近い前記フィールドストップ層のキャリア濃度が最大濃度となる位置の前記第２の主面からの深さをＸとし、前記半導体基板の厚さをＷ０として、Ｘ＝Ｗ０－γＬであり、γは０．２以上１．５以下であることを特徴とする。
Figure JPOXMLDOC01-appb-M000002
　また、この発明にかかる半導体装置は、上述した発明において、前記ドリフト層に接する前記中間層において前記フィールドストップ層が前記ドリフト層に接しており、前記コレクタ層に接する前記中間層において前記ディスオーダー低減領域が前記コレクタ層に接していることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記中間層が２つ以上形成されていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記ディスオーダー低減領域におけるキャリア移動度の最小値が、結晶状態の当該キャリア移動度の２０％以上であることを特徴とする。
　また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。半導体基板の一方の主面からプロトン注入を行う。つぎに、前記半導体基板の全体を高温にすることでプロトン注入による水素誘起ドナーを形成し前記半導体基板内にｎ導電型のフィールドストップ層を形成する。そして、前記一方の主面から前記プロトン注入による飛程内を加熱して、プロトン通過領域に生成されたディスオーダーを低減しｎ導電型のディスオーダー低減領域を形成する。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体基板の全体を高温にする処理が炉アニール処理であり、この炉アニール処理によって前記フィールドストップ層を形成する。また、前記一方の主面から前記プロトン注入による飛程内を加熱する処理が、当該一方の主面からレーザー光を照射するレーザーアニール処理であり、このレーザーアニール処理によって前記ディスオーダー低減領域を形成することを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記フィールドストップ層を形成することと前記ディスオーダー低減領域を形成することが、前記半導体基板の裏面を研削するよりも後であり裏面電極を形成するよりも前であることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記フィールドストップ層を形成することが、前記プロトン注入を行うことよりも後であり、前記ディスオーダー低減領域を形成することよりも前であることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記ディスオーダー低減領域を形成することが、前記プロトン注入を行うことよりも後であり、前記フィールドストップ層を形成することよりも前であることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記炉アニール処理の温度が、３５０℃以上で５５０℃以下であり、前記炉アニール処理の処理時間が１時間以上で１０時間以下であることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記レーザーアニール処理に用いるレーザーが、ＹＡＧレーザーまたは半導体レーザーであることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン注入した後で前記レーザーアニール処理の前に、前記一方の主面から前記プロトン注入による飛程より浅い表面層に不純物をイオン注入し、当該不純物を前記レーザーアニール処理で活性化することを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン注入による飛程Ｒｐの前記フィールドストップ層を形成するときのプロトンの加速エネルギーＥは、下記式（２）を満たすことを特徴とする。
　ｙ＝－０．００４７ｘ4＋０．０５２８ｘ3－０．２２１１ｘ2＋０．９９２３ｘ＋５．０４７４　・・・（２）
　また、この発明にかかる半導体装置は、前記フィールドストップ層を有するＩＧＢＴであることを特徴とする。
　また、この発明にかかる半導体装置は、前記フィールドストップ層を有するＦＷＤであることを特徴とする。
　この発明によれば、プロトン注入した後、炉アニール処理により水素誘起ドナーを形成してｎ型フィールドストップ層を形成することができる。また、レーザーアニール処理によりプロトン通過領域に生成したディスオーダーを低減させ、ディスオーダー低減領域を形成することができる。このディスオーダー低減領域を形成することで半導体装置の導通抵抗の増加や漏れ電流の増加などの電気的特性不良を改善できる。その結果、安定で安価な半導体装置およびその製造方法を提供することができる。
図１は、この発明の実施例１にかかる半導体装置（ＩＧＢＴ１００）の製造方法を示すプロセスフロー図である。 図２は、レーザーアニール処理がありとなしの場合のｎ型フィールドストップ層３付近のキャリア濃度プロファイル１２、１３である。 図３は、図１のプロセスフローで製作したＩＧＢＴ１００の要部断面図（ａ）とｎ型フィールドストップ層３付近のキャリア濃度プロファイル（ｂ）の図である。 図４は、この発明の実施例２にかかる半導体装置の製造方法を示すプロセスフロー図である。 図５は、この発明の実施例３にかかる半導体装置（ＩＧＢＴ１００）の要部断面図（ａ）とｎ型フィールドストップ層３付近のキャリア濃度プロファイル（ｂ）の図である。 図６は、従来の方法で製作した半導体装置のキャリア濃度分布を飛程ごとに比較した特性図である。 図７は、電圧波形が振動を始める閾値電圧について示す特性図である。 図８は、一般的なＩＧＢＴのターンオフ発振波形である。 図９は、本発明にかかる半導体装置のプロトンの飛程とプロトンの加速エネルギーとの関係を示す特性図である。 図１０は、本発明にかかる半導体装置において空乏層が最初に達するＦＳ（フィールドストップ）層の位置条件を示す図表である。 図１１は、プロトン注入の飛程が１５μｍ前後のキャリア濃度分布について、炉アニールのみで試料を形成し、飛程ごとに比較したグラフである。 図１２は、本発明にかかるＩＧＢＴの断面図である。 図１３は、本発明にかかるダイオードの断面図である。
　以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施例を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。すなわち、ｎは導電型がｎ型、ｐは導電型がｐ型を示す。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
＜実施例１＞
　図１は、この発明の実施例１にかかる半導体装置（ＩＧＢＴ１００）の製造方法を示すプロセスフロー図である。図３は、図１のプロセスフローで製作したＩＧＢＴ１００の要部断面図（ａ）とｎ型フィールドストップ層３付近のキャリア濃度プロファイル（ｂ）の図である。図１のプロセスフローおよび図３（ａ）の要部断面図を参照して、この発明の実施例１にかかる半導体装置の製造方法について説明する。
　まず、図１（ａ）のおもて面形成工程において、ｎ半導体基板（ウェハ）１１の一方の主面（おもて面１１ａ）にｐベース層２２、ｎエミッタ層２、ゲート絶縁膜２３、ゲート電極２４、層間絶縁膜２８などからなるＭＯＳゲート構造を形成する。但し、ｎエミッタ層２はｐベース層２２内に形成される。ＭＯＳゲート構造の構成については後述する。
　つぎに、図１（ｂ）のおもて面電極工程において、ｐベース層２２とｎエミッタ層２の両表面に共通に導電接触する金属膜でおもて面電極となるエミッタ電極２５を形成する。エミッタ電極２５を構成する金属は、例えばＡｌ（アルミニウム），Ａｌ－Ｓｉ（シリコン），Ａｌ－Ｃｕ（銅）などのＡｌ合金やＣｕ，Ａｕ（金），Ｎｉ（ニッケル）などである。
　つぎに、図１（ｃ）の表面保護膜形成工程において、おもて面１１ａを保護する表面保護膜を形成する。表面保護膜は保護テープやフォトレジスト、ポリイミドで形成される。つぎに、図１（ｄ）の裏面研削工程において、ｎ半導体基板１１（ｎドリフト層１）を、耐圧との関係で決まる所要の厚さに減ずるために、裏面１１ｂ側を研削（バックグラインド）する。
　つぎに、図１（ｅ）のプロトン注入工程において、裏面１１ｂ側からプロトン注入１６を行う。このプロトン注入１６の照射エネルギーを選択することで所定の深さにｎ型フィールドストップ層３を形成することができる。注入するプロトンの裏面１１ｂ（研削面）からの飛程Ｒｐは、１５μｍよりも深く、素子の定格電圧に応じてさらに深い場合（２０～４００μｍ）もある。注入するプロトンの裏面１１ｂ（研削面）からの飛程Ｒｐは、具体的には、例えば２０～６０μｍである。裏面１１ｂから最も深く形成するＦＳ層の定格電圧に応じた深さについては、後述する。
　つぎに、図１（ｆ）の炉アニール処理工程において、炉アニール処理を行って、プロトンのドナー化によりｎ型フィールドストップ層３を形成する。この炉アニール処理とは、一定の温度の電気炉などの恒温炉にウェハを入れて熱処理することであり、ウェハ全体が加熱される。炉アニール処理の処理温度は３５０℃～５５０℃の範囲で、時間は１時間～１０時間の範囲で行う。この温度範囲では、プロトンの飛程Ｒｐおよびプロトン通過領域１４には結晶欠陥が残留し、プロトン注入１６による水素誘起ドナーの形成が促進される。この炉アニールのほかに、ランプアニールなどを用いてウェハ全体を加熱しても構わない。一方、この温度範囲では、プロトン通過領域１４（プロトンの注入面から飛程Ｒｐまでの間の領域）には、プロトン注入１６によって導入されたディスオーダーも残留し、ディスオーダー領域１５が形成される。この残留したディスオーダーが、キャリアの移動度の低下、あるいは漏れ電流の原因となるキャリアの発生中心となる。
　つぎに、図１（ｇ）のボロン注入工程において、裏面１１ｂ側にボロンのイオン注入を行う。このボロンのイオン注入はプロトンの飛程（Ｒｐ）より浅くなるように裏面１１ｂの表面層に行う。
　つぎに、図１（ｈ）のレーザーアニール工程において、プロトン注入１６した裏面１１ｂ側からレーザー光を照射して、前記の炉アニールで残留したディスオーダーを低減させてｎ型ディスオーダー低減領域１８を形成するとともに、裏面１１ｂの浅い箇所に注入されたボロンを活性化させてｐコレクタ層４を形成する。このレーザーアニール処理は、例えば、ＹＡＧレーザーを使用して、裏面１１ｂから照射されたプロトンの飛程Ｒｐ以内を加熱して行う。レーザー光のパルス幅（半値幅）は、例えば、３００ｎｓ～８００ｎｓの範囲であり、同一箇所に、例えば、数回程度のレーザー照射を行う。この照射箇所のシリコンの温度は３０００℃程度になるが昇温時間および降温時間は極めて短時間（１０ｎｓ～１μｓのオーダー）である。
　レーザー光の浸透深さはプロトンの浸透深さ（飛程Ｒｐ）以内にする。具体的にはプロトンによるドナー生成濃度（キャリア濃度）のピークを持つ山（凸部）の裏面１１ｂ側の裾（ｎ型フィールドストップ層３の裏面１１ｂ側の端部３ａ）の位置からプロトン注入面（裏面１１ｂ）までの間（プロトン通過領域１４の一部）になるようにレーザー光の波長を選定する。レーザー光の波長は、１０μｍ～１０００μｍの範囲が好ましい。こうすることでｎ型ディスオーダー低減領域１８の形成とボロンの活性化とを同時に効率よく行うことができる。また、レーザー光の照射箇所の温度を１０００℃以上にすることで、ｎ型ディスオーダー低減領域１８を効率的に形成することができる。好ましくは、この温度を２０００℃以上でありかつＳｉの沸点（３２６６℃）以下に抑えるとよい。特に、シリコンの融点を超えないようにすることで、レーザー照射後の照射面のアブレーション（面荒れ）を抑えることができる。また、レーザーアニール処理の代わりにランプアニール処理を行ってもよい。以上の工程により、プロトン注入面と飛程（Ｒｐ）の間に、ｎ型ディスオーダー低減領域１８を形成することが可能となる。
　つぎに、図１（ｉ）の裏面電極形成工程において、ｐコレクタ層４の表面に導電接触するコレクタ電極（不図示）を真空スパッタなどで形成する。これで本発明に係るＩＧＢＴ１００が完成する。このスパッタを行った後、必要に応じてメタルアニール処理を行う場合もある。このように、本実施例の製造方法のポイントは、炉アニール処理と、レーザーアニール処理のいずれも行うことである。この方法の効果について、以下に説明する。
　図１１は、プロトン注入の飛程Ｒｐが１５μｍ前後のキャリア濃度分布について、炉アニールのみで試料を形成し、飛程Ｒｐごとに比較したグラフである。（ａ）は飛程Ｒｐが５０μｍ、（ｂ）は飛程Ｒｐが２０μｍ、（ｃ）は飛程Ｒｐが１０μｍである。炉アニール温度は、４００℃である。図１１のように、いずれの飛程Ｒｐにおいても、炉アニールのみの場合は、注入面から５μｍ程度のキャリア濃度が大きく低下している。すなわち、炉アニールのみの場合は注入面から５μｍ程度のディスオーダーが残留しており、炉アニールだけの場合でも、注入面近傍領域のキャリア移動度の回復は難しいことが分かった。
　前記したように、プロトンのドナー化のための炉アニール処理を行った後、レーザーアニール処理を行うと、水素誘起ドナーの効率的な形成とともに、炉アニールで残留したディスオーダーが低減し、ｎ型ディスオーダー低減領域１８を形成することができる。一方、前記の炉アニール処理のみではディスオーダーの低減は不十分となり、また、レーザーアニール処理のみでは水素誘起ドナーの形成が不十分となる。レーザーアニール処理がありとなしの場合のｎ型フィールドストップ層３付近のキャリア濃度プロファイルについて検証した結果を図２に示す。
　図２は、レーザーアニール処理がありとなしの場合のｎ型フィールドストップ層３付近のキャリア濃度プロファイル１２、１３である。シリコン基板にプロトン注入した後、炉アニール処理（ここでは４００℃）をする。その後、炉アニールで残留したディスオーダーをレーザーアニール処理により低減し、ｎ型ディスオーダー低減領域１８を形成する。図２のキャリア濃度プロファイル１２は、ｎ型ディスオーダー低減領域１８を形成した後のプロファイルである。比較のために、レーザーアニール処理をしないでディスオーダーが残留した場合のキャリア濃度プロファイル１３も点線で示した。プロトンの飛程Ｒｐは２５μｍで、対応するプロトンの加速エネルギーは１．３５ＭｅＶである。レーザーアニール処理のエネルギー密度は２．８Ｊ／ｃｍ2である。
　レーザーアニール処理をしない場合のキャリア濃度プロファイル１３では、プロトンの飛程１７（Ｒｐ）となるピーク（山）の裏面１１ｂ側の裾（すなわちｎ型フィールドストップ層３の裏面１１ｂ側の端部３ａ）からプロトン注入面（裏面１１ｂ）までの間（プロトン通過領域１４の一部）に相当する領域に、ディスオーダー領域１５が広がっている。ピーク（山）の裏面１１ｂ側の裾の端部３ａは、注入面から約５μｍの深さである。このディスオーダー領域１５があると、その領域では電子と正孔との移動度が低下するため、ディスオーダー領域１５のキャリア濃度が、見かけ上低下（高抵抗層化）しているように見える。また、ディスオーダーがキャリアの発生中心となり、電圧印加時の漏れ電流が増加する。
　一方、レーザーアニール処理ありの場合のキャリア濃度プロファイル１２では、プロトン通過領域１４のうち、注入面（裏面１１ｂ）からｎ型フィールドストップ層３の裏面１１ｂ側の端部３ａまでの間のキャリア濃度が、飛程１７より深いシリコン基板の濃度と概ね一致している。すなわち、炉アニール処理だけではプロトン通過領域１４に残留していたディスオーダーが、レーザーアニール処理と炉アニール処理の両方を行うことによって低減されたことを示す。このようにディスオーダーが低減された領域を、ｎ型ディスオーダー低減領域１８と呼ぶ。また、１つのｎ型フィールドストップ層３と注入面側に隣接する１つのｎ型ディスオーダー低減領域１８の対をｎ型中間層２７と呼ぶ。
　次に、レーザーアニール処理ありの場合のキャリア濃度プロファイル１２におけるｎ型ディスオーダー低減領域１８と、レーザーアニール処理無しの場合のキャリア濃度プロファイル１３におけるディスオーダー領域１５との相違について、説明する。図２では、前述のように、ディスオーダー領域１５は見かけ上キャリア濃度が低下した状態として表されている。すなわち、図２の点線で示すレーザーアニール処理なしの場合のキャリア濃度プロファイル１３では、ｎ型フィールドストップ層３が形成されている手前（裏面側からｎ型フィールドストップ層３よりも浅い）のディスオーダー領域１５で、キャリア濃度が見かけ上低く見えている。この見かけ上のキャリア濃度の低下は、周知の広がり抵抗測定法（ＳＲ法）によって測定した広がり抵抗から比抵抗を算出し、さらにキャリア濃度に換算するときの換算方法に起因する。すなわち、結晶格子が乱れたディスオーダー領域１５では、電子や正孔が強い乱れにより散乱されるため、これらキャリアの移動度が低下する。
　一般には、測定装置ではキャリア移動度の値には結晶状態での理論値が設定されているため、キャリア濃度の算出が、次のようにディスオーダー領域１５によるキャリアの移動度の低下に影響される。例えば室温（３００Ｋ程度）におけるシリコンの電子の移動度は１３６０（ｃｍ2／Ｖ・ｓ）であり、正孔の移動度は４９５（ｃｍ2／Ｖ・ｓ）である。広がり抵抗から比抵抗への換算にはキャリアの移動度は寄与しないが、比抵抗からキャリア濃度への換算式は、キャリア濃度をＮ（ｃｍ-3）、比抵抗をρ（Ω・ｃｍ）として、ρ＝１／（μ・ｑ・Ｎ）で表される。但し、μは電子もしくは正孔の移動度（ｃｍ2／Ｖ・ｓ）、ｑは素電荷（１．６×１０-19Ｃ）である。この換算式において、比抵抗ρがある一定値ρ0のとき、本来は低下した移動度を代入するべきところにそれより値の大きな結晶状態の理想移動度の値を代入すると、比抵抗ρ0は一定値であるから、キャリア濃度Ｎは小さく算出される。これが、見かけ上のキャリア濃度の低下として図２のレーザーアニール処理なしの場合のキャリア濃度プロファイル１３に現れているのである。したがって、本発明のように、裏面１１ｂ側のプロトン通過領域１４に存在するディスオーダー領域１５のディスオーダーをレーザーアニール処理で低減し、ｎ型ディスオーダー低減領域１８を形成することで、漏れ電流などの電気的特性が改善される。
　以上より、水素誘起ドナーのドナー生成率を高めるためには炉アニール処理が必要となり、一方プロトン通過領域１４に残留したディスオーダーを低減してｎ型ディスオーダー低減領域１８を形成するためには炉アニール処理に加えレーザーアニール処理が必要となるのである。なお、炉アニール処理の温度が高すぎると、プロトン注入で生成したディスオーダー低減は早まるが、プロトンによる水素誘起ドナーの形成で必要となる結晶欠陥量が不足するようになり、その結果、ドナー生成率が低下してしまう。そのため、炉アニール処理は前記した温度範囲と処理時間範囲で行うのがよい。
　また、レーザーアニール処理におけるエネルギー密度についても、高すぎるとアブレーションが生じて、裏面に荒れが生じる。ｐコレクタ層のｐｎ接合面は平坦が好ましく、荒れが生じると荒れの形状に応じたｐｎ接合面となる。一方、低すぎれば注入面近傍（注入面～深さ５μｍ）のディスオーダーが十分除去できず、残留してキャリア移動度が低い状態となる。発明者らが鋭意研究を重ねた結果、レーザーアニールにおけるレーザー照射面のエネルギー密度の合計は、１Ｊ／ｃｍ2以上４Ｊ／ｃｍ2以下が好ましいことを見出した。
　ｎ型ディスオーダー低減領域１８におけるキャリア移動度が少なくともどの程度まで回復すべきか、については、図２より検討できる。図２の場合、ｎ半導体基板１１のキャリア濃度は約６×１０13（／ｃｍ3）である。これに対して、レーザーアニール処理ありの場合は、注入面から５μｍの間（プロトン通過領域の一部）のキャリア濃度が約５×１０（／ｃｍ3）であり、基板濃度の８３％まで回復している。これは、すなわちキャリア移動度が結晶理論値の約８３％まで回復していることを示す。一方、レーザーアニール処理なし（炉アニール処理のみ）の場合は、最もキャリア濃度が低い注入面で、約１．２×１０13（／ｃｍ3）であり、およそ２０％まで低下している。導通損失（ＩＧＢＴの飽和電圧ＶCE（ｓａｔ））の低下具合によるが、ｎ型ディスオーダー低減領域１８におけるキャリア移動度の最小値が結晶状態の理論値に対して２０％以上、好ましくは５０％以上であれば、キャリア移動度が低下しない場合の導通損失に比べてその影響は十分無視できる程度となる。なお、ｎ型ディスオーダー低減領域１８におけるキャリア移動度の最小値の上限が、結晶状態の理論値に対して１００％となることが好ましいのは、言うまでもない。
　炉アニール処理の温度は、３５０℃以上５５０℃以下が好ましい。３５０℃より低い温度の場合は、注入面から飛程Ｒｐまでのプロトン注入領域全体でディスオーダーが残留し、キャリア移動度の最小値は１０％を下回るようになる。一方、５５０℃以上の温度では、水素誘起ドナーそのものが消失する。より好ましくは、３８０℃以上４５０℃以下、さらに好ましくは４００℃以上４２０℃以下であれば、水素誘起ドナーの形成とキャリア移動度低下の抑制とを両方達成することができる。
　また、ｎ型ディスオーダー低減領域１８のキャリア濃度は、ｎ型フィールドストップ層３の濃度よりも低い範囲でｎ半導体基板１１の濃度よりも高濃度となることがある。これは、プロトン通過領域１４に残留する水素イオンが、周辺の点欠陥と複合欠陥を形成するためである。この場合も、プロトン通過領域１４の濃度がｎ半導体基板１１の濃度と同じかそれよりも高濃度であれば、ディスオーダーが低減されたｎ型ディスオーダー低減領域１８ということができる。
　図１のプロセスフローで製作したＩＧＢＴ１００について、図３を参照して詳細に説明する。前記したように、ｎ半導体基板１１のおもて面１１ａにｐベース層２２を形成し、ｐベース層２２の表面層にｎエミッタ層２を形成する。ｎエミッタ層２とｎ半導体基板１１に挟まれたｐベース層２２上にゲート絶縁膜２３を介してゲート電極２４を形成する。このゲート電極２４、ゲート絶縁膜２３、ｎ半導体基板１１およびｎエミッタ層２でＭＯＳゲート構造が構成される。ゲート電極２４上に層間絶縁膜２８を形成し、この層間絶縁膜２８上にｎエミッタ層２およびｐベース層２２に導電接触するエミッタ電極２５が形成される。
　ｎ半導体基板１１の裏面１１ｂにｎ半導体基板１１より高いキャリア濃度のｎ型フィールドストップ層３をプロトン注入と炉アニールにより形成する。このｎ型フィールドストップ層３より浅い箇所にボロンのイオン注入とディスオーダー低減のためのレーザーアニール処理により、ｐコレクタ層４とｎ型ディスオーダー低減領域１８を形成する。このｐコレクタ層４上にコレクタ電極（不図示）を形成してＩＧＢＴ１００が完成する。尚、ｎ型フィールドストップ層３からｐベース層２２までの間のｎ半導体基板１１が、主電流が流れ主耐圧を維持するｎドリフト層１である。このように形成したＩＧＢＴ１００の断面図は、図１２に示すようになる。図１２は、本発明にかかるＩＧＢＴの断面図である。なお、ｐコレクタ層４とｎ型ディスオーダー低減領域１８との間に、ｎ型フィールドストップ層３よりは高濃度でｐコレクタ層４よりは低濃度のリークストップ層３２を形成しておいてもよい。このリークストップ層３２は、例えばリンのイオン注入で形成する。
　このＩＧＢＴ１００のｎ型フィールドストップ層３は、前記したように、裏面１１ｂからプロトン注入１６し、炉アニール処理によって適度に結晶欠陥を残すことでプロトンのドナー化を行って形成される。また、プロトン通過領域１４に形成されたディスオーダーの低減によるｎ型ディスオーダー低減領域１８の形成は、裏面１１ｂからレーザー光を照射するレーザーアニール処理により効率的に行われる。図３に示すＩＧＢＴ１００と図１２に示すＩＧＢＴ１００とではＭＯＳゲート構造の構成が異なって図示されているが（図３ではプレーナゲート構造、図１２ではトレンチゲート構造）、裏面１１ｂ側にｎ型フィールドストップ層３およびｎ型ディスオーダー低減領域１８との対であるｎ型中間層２７が形成されていれば同様の効果を奏する。図１２に示すように２つ以上のｎ型中間層２７を有することについては後述する。なお、図１２においても、図３と同様に符号２２をｐベース層とし、符号２３をゲート絶縁膜とし、符号２４をゲート電極とし、符号２５をエミッタ電極とし、符号２８を層間絶縁膜としている。また、符号３３はコレクタ電極である。
＜実施例２＞
　実施例２にかかる半導体装置について説明する。図４は、この発明の実施例２にかかる半導体装置の製造方法を示すプロセスフロー図である。
　実施例１との違いは、プロトン注入に続いてボロン注入し（図４（ｅ）の工程）、その後でレーザーアニール処理（図４（ｆ）の工程）とそれに続く炉アニール処理（図４（ｇ）の工程）を行う点である。この場合、先に行うレーザーアニール処理では、プロトン注入１６で生成したプロトン通過領域１４にｎ型ディスオーダー低減領域１８を形成すると同時に、ボロンを活性化してｐコレクタ層４を形成する。また、後工程で行う炉アニール処理では、プロトンのドナー化を行いｎ型フィールドストップ層３を形成する。この場合も実施例１と同様にレーザーアニール処理と炉アニール処理とを組み合わせることで、ｎ型ディスオーダー低減領域１８を形成し、ドナー生成率を高めてｎ型フィールドストップ層３を形成することができる。ｎ型ディスオーダー低減領域を形成することで半導体装置の漏れ電流などの電気的特性を改善できる。
　また、図１のプロセスフローでは、図３に示すプロトン注入面（裏面１１ｂ）に対して反対側のおもて面１１ａを保護膜で被覆し、プロトン注入１６後にこの保護膜を除去して炉アニールを行う。続いて、再度ボロンのイオン注入のための保護膜として２度目の保護膜を被覆してレーザーアニールを行う。すなわち保護膜の被覆が２回必要になる。それに対して、図４のプロセスフローでは、レーザーアニール処理後に１回の保護膜除去でよいため、製造コストを図１のプロセスフローの場合より低減できる。
　尚、図４のプロセスフローで製作した半導体装置（ＩＧＢＴ１００）も図３と同じ構成となる。
＜実施例３＞
　実施例３にかかる半導体装置について説明する。実施例３は、ｎ型フィールドストップ層３とｎ型ディスオーダー低減領域１８との対であるｎ型中間層２７を１つ以上、例えば本実施例のように３つ形成した場合のＩＧＢＴである。図５は、この発明の実施例３にかかる半導体装置（ＩＧＢＴ１００）の要部断面図（ａ）とｎ型フィールドストップ層３付近のキャリア濃度プロファイル（ｂ）の図である。このように複数のｎ型中間層２７を形成することで、ターンオフにおける空乏層の広がりを緩和することができるので、スイッチング時（ターンオフ時）の発振現象を抑制することができる。
＜実施例４＞
　次に、実施例４として、本発明の半導体装置の製造方法において複数回のプロトン照射における１段目のプロトンピーク位置の好ましい位置について説明する。
　図８は、一般的なＩＧＢＴのターンオフ発振波形である。コレクタ電流が定格電流の１／１０以下の場合、蓄積キャリアが少ないために、ターンオフが終わる手前で発振することがある。コレクタ電流をある値に固定して、異なる電源電圧ＶCCにてＩＧＢＴをターンオフさせる。このとき、電源電圧ＶCCがある所定の値を超えると、コレクタ・エミッタ間電圧波形において、通常のオーバーシュート電圧のピーク値を超えた後に、付加的なオーバーシュートが発生するようになる。そして、この付加的なオーバーシュート（電圧）がトリガーとなり、以降の波形が振動する。電源電圧ＶCCがこの所定の値をさらに超えると、付加的なオーバーシュート電圧がさらに増加し、以降の振動の振幅も増加する。このように、電圧波形が振動を始める閾値電圧を発振開始閾値ＶRROと呼ぶ。このＶRROが高ければ高いほど、ＩＧＢＴはターンオフ時に発振しないことを示すので好ましい。
　発振開始閾値ＶRROは、ＩＧＢＴのｐベース層とｎドリフト層との間のｐｎ接合からｎドリフト層を広がる空乏層（厳密には、正孔が存在するので空間電荷領域）が、複数のプロトンピークのうち最初に達する１段目（最もｐベース層側）のプロトンピークの位置に依存する。その理由は、次のとおりである。ターンオフ時に空乏層がｐベース層とｎドリフト層との間のｐｎ接合からｎドリフト層を広がるときに、空乏層端が１つ目（最もｐベース層側）のＦＳ層（フィールドストップ層）に達することでその広がりが抑えられ、蓄積キャリアの掃き出しが弱まる。その結果、キャリアの枯渇が抑制され、発振が抑えられる。
　ターンオフ時の空乏層は、ｐベース層とｎドリフト層との間のｐｎ接合（以下、単にｐｎ接合とする）からコレクタ電極に向かって深さ方向に沿って広がる。このため、空乏層端が最初に達するＦＳ層のピーク位置は、ｐｎ接合に最も近いＦＳ層となる。そこで、ｎ半導体基板１１の厚さ（エミッタ電極とコレクタ電極とに挟まれた部分の厚さ）をＷ０、空乏層端が最初に達するＦＳ層のピーク位置の、コレクタ電極とｎ半導体基板１１の裏面との界面からの深さ（以下、裏面からの距離とする）をＸとする。ここで、距離指標Ｌを導入する。距離指標Ｌは、下記の（１）式であらわされる。
Figure JPOXMLDOC01-appb-M000003
　上記（１）式に示す距離指標Ｌは、ターンオフ時に、増加するコレクタ・エミッタ間電圧ＶCEが電源電圧ＶCCに一致するときに、ｐｎ接合からｎドリフト層１に広がる空乏層（正しくは空間電荷領域）の端部（空乏層端）の、ｐｎ接合からの距離を示す指標である。平方根の内部の分数の中で、分母はターンオフ時の空間電荷領域（空乏層）の空間電荷密度を示している。周知のポアソンの式は、ｄｉｖＥ＝ρ／εで表され、Ｅは電界強度、ρは空間電荷密度でρ＝ｑ（ｐ－ｎ＋Ｎd－Ｎa）である。ｑは電荷素量、ｐは正孔濃度、ｎは電子濃度、Ｎdはドナー濃度、Ｎaはアクセプタ濃度、εSは半導体の誘電率である。特にドナー濃度Ｎdは、ｎドリフト層を深さ方向に積分し、積分した区間の距離で割った平均濃度とする。図１３（ｂ）のネットドーピング濃度とは、Ｎd－Ｎaの正味のドーピング濃度のことであり、軸はＮd－Ｎaの絶対値で示している。
　この空間電荷密度ρは、ターンオフ時に空間電荷領域（空乏層）を駆け抜ける正孔の濃度ｐとｎドリフト層の平均的なドナー濃度Ｎdで記述され、電子濃度はこれらよりも無視できるほど低く、アクセプタが存在しないため、ρ≒ｑ（ｐ＋Ｎd）と表すことができる。このときの正孔濃度ｐは、ＩＧＢＴの遮断電流によって決まり、特に素子の定格電流密度が通電している状況を想定するため、ｐ＝ＪF／（ｑｖsat）で表され、ＪFは素子の定格電流密度、ｖsatはキャリアの速度が所定の電界強度で飽和した飽和速度である。
　上記ポアソンの式を距離ｘで２回積分し、電圧ＶとしてＥ＝－ｇｒａｄＶ（周知の電界Ｅと電圧Ｖとの関係）であるため、境界条件を適当にとれば、Ｖ＝（１／２）（ρ／ε）ｘ2となる。この電圧Ｖが、定格電圧Ｖrateの１／２としたときに得られる空間電荷領域の長さｘを、上記の距離指標Ｌとしているのである。その理由は、インバーター等の実機では、電圧Ｖとなる動作電圧（電源電圧）を、定格電圧の半値程度とするためである。ＦＳ層は、ドーピング濃度をｎドリフト層よりも高濃度とすることで、ターンオフ時に広がる空間電荷領域の伸びを、ＦＳ層において広がり難くする機能を有する。ＩＧＢＴのコレクタ電流がＭＯＳゲートのオフにより遮断電流から減少を始めるときに、空乏層が最初に達するＦＳ層のピーク位置が、ちょうどこの空間電荷領域の長さにあれば、蓄積キャリアがｎドリフト層に残存した状態で、空間電荷領域の伸びを抑えることができるので、残存キャリアの掃出しが抑えられる。
　実際のターンオフ動作は、例えばＩＧＢＴモジュールを周知のＰＷＭインバーターでモーター駆動するときには、電源電圧や遮断電流が固定ではなく可変であることが多い。このため、このような場合では、空乏層が最初に達するＦＳ層のピーク位置の好ましい位置に、ある程度の幅を持たせる必要がある。発明者らの検討の結果、空乏層が最初に達するＦＳ層のピーク位置の裏面からの距離Ｘは、図１０に示す表のようになる。図１０は、本発明にかかる半導体装置において空乏層が最初に達するＦＳ（フィールドストップ）層の位置条件を示す図表である。図１０には、定格電圧が６００Ｖ～６５００Ｖのそれぞれにおいて、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘを示している。ここで、Ｘ＝Ｗ０－γＬとおき、γは係数である。このγを、０．７～１．６まで変化させたときのＸを示している。
　図１０に示すように、各定格電圧では、素子（ＩＧＢＴ）が定格電圧よりも１０％程度高い耐圧を持つように、安全設計をする。そして、オン電圧やターンオフ損失がそれぞれ十分低くなるように、図１０に示すようなｎ半導体基板１１の総厚（研削等によって薄くした後の仕上がり時の厚さ）とし、ｎドリフト層１を平均的な比抵抗とする。平均的とは、ＦＳ層を含めたｎドリフト層１全体の平均濃度および比抵抗である。定格電圧によって、定格電流密度も図１０に示したような典型値となる。定格電流密度は、定格電圧と定格電流密度との積によって決まるエネルギー密度が、およそ一定の値となるように設定され、ほぼ図１０に示す値のようになる。これらの値を用いて上記（１）式に従い距離指標Ｌを計算すると、図１０に記載した値となる。最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘは、この距離指標Ｌに対してγを０．７～１．６とした値をｎ半導体基板１１の厚さＷ０から引いた値となる。
　これら距離指標Ｌおよびｎ半導体基板１１の厚さＷ０の値に対して、ターンオフ発振が十分抑えられるような、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘを定める係数γは、次のようになる。図７は、電圧波形が振動を始める閾値電圧について示す特性図である。具体的には、γに対するＶRROの依存性を、典型的ないくつかの定格電圧Ｖrate（６００Ｖ、１２００Ｖ、３３００Ｖ）について示したグラフである。ここで、縦軸は、ＶRROを定格電圧Ｖrateで規格化している。３つの定格電圧ともに、γが１．６以下でＶRROを急激に高くできることが分かる。
　前述のように、インバーター等の実機では、電圧Ｖとなる動作電圧（電源電圧ＶCC）を定格電圧Ｖrateの半値程度とするため、ＶCCをＶrateの半値とするときには、少なくともＩＧＢＴのターンオフ発振は生じないようにしなければならない。つまり、ＶRRO／Ｖrateの値は０．５以上とする必要がある。図７から、ＶRRO／Ｖrateの値が０．５以上となるのは、γが０．２～１．５であるので、少なくともγを０．２～１．５とすることが好ましい。
　また、図示しない６００Ｖ～１２００Ｖの間（８００Ｖや１０００Ｖなど）、１２００Ｖ～３３００Ｖの間（１４００Ｖ，１７００Ｖ，２５００Ｖなど）、および３３００Ｖ以上（４５００Ｖ、６５００Ｖなど）のいずれにおいても、この３つの曲線からは大きく逸脱せず、同様の依存性（γに対するＶRROの値）を示す。図７から、γが０．７～１．４の範囲で、いずれの定格電圧もＶRROを十分高くできる領域であると分かる。
　γが０．７より小さくなると、ＶRROは定格電圧のおよそ８０％以上であるものの、ＦＳ層がｐベース層に近くなるため、素子のアバランシェ耐圧が定格電圧より小さくなる場合が生じる。そのため、γは０．７以上が好ましい。また、γが１．４より大きくなると、ＶRROは約７０％から急速に減少し、ターンオフ発振が発生し易くなる。したがって、γは１．４以下であるのが好ましい。より好ましくは、γが０．８～１．３の範囲、さらに好ましくはγが０．９～１．２であれば、素子のアバランシェ耐圧を定格電圧よりも十分高くしつつ、ＶRROを最も高くすることができる。
　この図７に示す本願発明の効果で重要な点は、いずれの定格電圧においても、ＶRROを十分高くできるγの範囲は、ほぼ同じ（例えば０．７～１．４）ことである。これは、空乏層が最初に到達するＦＳ層のピーク位置の裏面からの距離Ｘの範囲を、Ｗ０－Ｌ（つまりγ＝１．０）を略中心に含むようにすることが最も効果的なためである。γ＝１．０を含むことが最も効果的なのは、パワー密度（定格電圧と定格電流密度との積）が略一定（例えば１．８×１０5～２．６×１０5　ＶＡ／ｃｍ2）となることに起因する。つまり、ターンオフ等のスイッチング時に、素子の電圧が定格電圧相当になったときに、空間電荷領域端の距離（深さ）は上記（１）式で示す距離指標Ｌ程度となり、このＬの位置に裏面から最も深いＦＳ層のピーク位置があれば（すなわちγが約１．０）、スイッチング時の発振は抑制できる。そして、パワー密度が略一定なので、距離指標Ｌは定格電圧Ｖrateに比例するようになる。これにより、どの定格電圧Ｖrateにおいても、γを１．０を略中心に含む範囲とすればＶRROを十分高くでき、スイッチング時の発振抑制効果を最も大きくできる。
　以上より、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘを上記範囲とすることで、ターンオフ時にＩＧＢＴは蓄積キャリアを十分残存させることができ、ターンオフ時の発振現象を抑えることができる。したがって、いずれの定格電圧においても、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘは、距離指標Ｌの係数γを上述の範囲とすることがよい。これにより、ターンオフ時の発振現象を効果的に抑制することができる。
　また、図１０では、定格電圧が６００Ｖ以上において、上述のように裏面から最も深い１つ目のＦＳ層の裏面からの深さをγ＝１程度とする場合、距離指標Ｌはいずれの定格電圧も２０μｍより深いことがわかる。すなわち１段目のプロトンピークを形成するためのプロトンの飛程Ｒｐ１を基板裏面から１５μｍよりも深く、２０μｍ以上とする理由は、まさにこの発振抑制効果を最も高くするためである。
＜実施例５＞
　実施例５として、本発明にかかる半導体装置の製造方法におけるプロトンの加速エネルギーについて説明する。上記のγの範囲を満たすように、空乏層が最初に達するＦＳ層のピーク位置の裏面からの距離Ｘを有するＦＳ層を実際にプロトン照射で形成するには、プロトンの加速エネルギーを、以下に示す図９の特性グラフから決めればよい。図９は、本発明にかかる半導体装置のプロトンの飛程とプロトンの加速エネルギーとの関係を示す特性図である。
　発明者らは鋭意研究を重ねた結果、プロトンの飛程Ｒｐ（ＦＳ層のピーク位置）と、プロトンの加速エネルギーＥについて、プロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）をｘ、プロトンの加速エネルギーＥの対数ｌｏｇ（Ｅ）をｙとすると、下記（２）式の関係があることを見出した。
　ｙ＝－０．００４７ｘ4＋０．０５２８ｘ3－０．２２１１ｘ2＋０．９９２３ｘ＋５．０４７４　・・・（２）
　上記（２）式を示す特性グラフを図９に示す。図９は、プロトンの所望の飛程を得るためのプロトンの加速エネルギーを示している。図９の横軸はプロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）であり、ｌｏｇ（Ｒｐ）の軸数値の下側の括弧内に対応する飛程Ｒｐ（μｍ）を示す。また、縦軸はプロトンの加速エネルギーＥの対数ｌｏｇ（Ｅ）であり、ｌｏｇ（Ｅ）の軸数値の左側の括弧内に対応するプロトンの加速エネルギーＥを示す。上記（２）式は、実験等によって得られた、プロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）と加速エネルギーの対数ｌｏｇ（Ｅ）との各値を、ｘ（＝ｌｏｇ（Ｒｐ））の４次の多項式でフィッティングさせた式である。
　なお、上記のフィッティング式を用いて所望のプロトンの平均飛程Ｒｐからプロトン照射の加速エネルギーＥを算出（以下、算出値Ｅとする）して、この加速エネルギーの算出値Ｅでプロトンをシリコン基板に注入した場合における、実際の加速エネルギーＥ’と実際に広がり抵抗（ＳＲ）測定法等によって得られた平均飛程Ｒｐ’（プロトンピーク位置）との関係は、以下のように考えればよい。
　加速エネルギーの算出値Ｅに対して、実際の加速エネルギーＥ’がＥ±１０％程度の範囲にあれば、実際の平均飛程Ｒｐ’も所望の平均飛程Ｒｐに対して±１０％程度の範囲に収まり、測定誤差の範囲内となる。そのため、実際の平均飛程Ｒｐ’の所望の平均飛程Ｒｐからのバラつきが、ＩＧＢＴの電気的特性へ与える影響は、無視できる程度に十分小さい。したがって、実際の加速エネルギーＥ’が算出値Ｅ±１０％の範囲にあれば、実際の平均飛程Ｒｐ’は実質的に設定どおりの平均飛程Ｒｐであると判断することができる。あるいは、実際の加速エネルギーＥ’を上記（２）式に当てはめて算出した平均飛程Ｒｐに対して、実際の平均飛程Ｒｐ’が±１０％以内に収まれば、問題ない。
　実際の加速器では、加速エネルギーＥと平均飛程Ｒｐはいずれも上記の範囲（±１０％）に収まり得るので、実際の加速エネルギーＥ’および実際の平均飛程Ｒｐ’は、所望の平均飛程Ｒｐと算出値Ｅで表される上述のフィッティング式に従っていると考えて、全く差支えない。さらに、バラつきや誤差の範囲が、平均飛程Ｒｐに対して±１０％以下であればよく、好適には±５％に収まれば、申し分なく上記（２）式に従っていると考えることができる。
　上記（２）式を用いることにより、所望のプロトンの飛程Ｒｐを得るのに必要なプロトンの加速エネルギーＥを求めることができる。上述したＦＳ層を形成するためのプロトンの各加速エネルギーＥも、上記（２）式を用いており、実際に上記の加速エネルギーＥ’でプロトンを照射した試料を周知の広がり抵抗測定法（ＳＲ法）にて測定した実測値ともよく一致する。したがって、上記（２）式を用いることで、極めて精度よく、プロトンの飛程Ｒｐに基づいて必要なプロトンの加速エネルギーＥを予測することが可能となった。
＜実施例６＞
　実施例６にかかる半導体装置について説明する。図１のプロセスフローはＩＧＢＴ１００の例を挙げたが、ダイオードに適応することもできる。その場合は、図１（ａ）の工程はアノード層を形成する工程になる。また図１（ｅ）の工程のボロンはリンまたは砒素に代わり、図１（ｆ）の工程でカソード層が形成される。このようにして形成したダイオードの断面図を、図１３に示す。図１３は、本発明にかかるダイオードの断面図である。ｎドリフト層１となる半導体基板のおもて面にｐアノード層５２を形成し、裏面にはｎカソード層５３を形成している。符号５１はアノード電極であり、符号５４はカソード電極である。フィールドストップ層３、ｎ型ディスオーダー低減領域１８、これらの対であるｎ型中間層２７は、ＩＧＢＴの場合と同様であり、その位置や濃度等は適宜調整される。また、実施例６で述べた、複数回のプロトン照射における１段目のプロトンピーク位置の好ましい位置についても、ダイオードの場合ではターンオフ発振を逆回復発振に読み替えて、発振開始閾値ＶRROをダイオードの電圧波形が振動を始める電源電圧Ｖccの閾値電圧とすれば、同様に成り立つ。
　なお、以上の各実施例では、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、半導体基板に注入する水素イオンをプロトンとして記載しているが、二重水素イオン、三重水素イオンでも構わない。二重水素イオンおよび三重水素イオンは、中性子による質量の増加でプロトンよりも飛程が短くなるので、半導体基板の表面から深いところにｎ型中間層２７を形成するには、プロトンが好ましい。
　以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、コンバーター、インバーターなどの電力変換装置などに使用されるパワー半導体装置に有用である。
　　　１　　ｎドリフト層
　　　２　　ｎエミッタ層
　　　３　　ｎ型フィールドストップ層
　　　３ａ　端部
　　　４　　ｐコレクタ層
　　１１　　ｎ半導体基板
　　１１ａ　おもて面
　　１１ｂ　裏面
　　１２　　レーザーアニール処理ありの場合のキャリア濃度プロファイル
　　１３　　レーザーアニール処理なしの場合のキャリア濃度プロファイル
　　１４　　プロトン通過領域
　　１５　　ディスオーダー領域
　　１６　　プロトン注入
　　１７　　飛程
　　１８　　ｎ型ディスオーダー低減領域
　　２２　　ｐベース層
　　２３　　ゲート絶縁膜
　　２４　　ゲート電極
　　２５　　エミッタ電極
　　２７　　ｎ型中間層
　　２８　　層間絶縁膜
　　３３　　コレクタ電極
　１００　　ＩＧＢＴ

Claims (17)

  1. 　ｎ導電型のドリフト層となる半導体基板の第１の主面の表面層に設けられた、当該ドリフト層よりも高濃度のｐ導電型のベース層と、
    　前記ベース層の内部に設けられた、当該ベース層よりも高濃度のｎ導電型のエミッタ層と、
    　前記ベース層、前記エミッタ層および前記ドリフト層に接するように設けられたゲート絶縁膜と、
    　前記ゲート絶縁膜の表面に、前記ベース層、前記エミッタ層および前記ドリフト層に対向するように設けられたゲート電極と、
    　前記エミッタ層および前記ベース層の表面に設けられ、層間絶縁膜によって前記ゲート電極と絶縁されたエミッタ電極と、
    　前記半導体基板の第２の主面の表面に設けられたｐ導電型のコレクタ層と、を有する半導体装置において、
    　前記ドリフト層と前記コレクタ層との間に、前記ドリフト層よりも高濃度のｎ導電型のフィールドストップ層と、当該フィールドストップ層よりも低濃度で前記ドリフト層の濃度以上のｎ導電型のディスオーダー低減領域と、の２層を対とするｎ導電型の中間層を、少なくとも１つ有することを特徴とする半導体装置。
  2. 　前記ベース層に最も近い前記フィールドストップ層のキャリア濃度が最大濃度となる位置の前記第２の主面からの深さが、１５μｍよりも深いことを特徴とする請求項１に記載の半導体装置。
  3. 　ｑを電荷素量、Ｎdを前記ドリフト層の平均濃度、εSを前記半導体基板の誘電率、Ｖrateを定格電圧、ＪFを定格電流密度、ｖsatをキャリアの速度が所定の電界強度で飽和した飽和速度として、距離指標Ｌが下記式（１）で表わされ、
    　前記ベース層に最も近い前記フィールドストップ層のキャリア濃度が最大濃度となる位置の前記第２の主面からの深さをＸとし、
    　前記半導体基板の厚さをＷ０として、
    　Ｘ＝Ｗ０－γＬであり、γは０．２以上１．５以下であることを特徴とする請求項１に記載の半導体装置。
    Figure JPOXMLDOC01-appb-M000001
  4. 　前記ドリフト層に接する前記中間層において前記フィールドストップ層が前記ドリフト層に接しており、前記コレクタ層に接する前記中間層において前記ディスオーダー低減領域が前記コレクタ層に接していることを特徴とする請求項１に記載の半導体装置。
  5. 　前記中間層が２つ以上形成されていることを特徴とする請求項１に記載の半導体装置。
  6. 　前記ディスオーダー低減領域におけるキャリア移動度の最小値が、結晶状態の当該キャリア移動度の２０％以上であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
  7. 　半導体基板の一方の主面からプロトン注入を行う工程と、
    　前記半導体基板の全体を高温にすることでプロトン注入による水素誘起ドナーを形成し前記半導体基板内にｎ導電型のフィールドストップ層を形成する工程と、
    　前記一方の主面から前記プロトン注入による飛程内を加熱して、プロトン通過領域に生成されたディスオーダーを低減しｎ導電型のディスオーダー低減領域を形成する工程と、
    　を含むことを特徴とする半導体装置の製造方法。
  8. 　前記フィールドストップ層を形成する工程において、前記半導体基板の全体を高温にする処理が炉アニール処理であり、
    　前記ディスオーダー低減領域を形成する工程において、前記一方の主面から前記プロトン注入による飛程内を加熱する処理が、当該一方の主面からレーザー光を照射するレーザーアニール処理であることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 　前記フィールドストップ層を形成する工程と前記ディスオーダー低減領域を形成する工程が、前記半導体基板の裏面を研削するよりも後であり裏面電極を形成するよりも前であることを特徴とする請求項７に記載の半導体装置の製造方法。
  10. 　前記フィールドストップ層を形成する工程が、前記プロトン注入を行う工程よりも後であり、前記ディスオーダー低減領域を形成する工程よりも前であることを特徴とする請求項７に記載の半導体装置の製造方法。
  11. 　前記ディスオーダー低減領域を形成する工程が、前記プロトン注入を行う工程よりも後であり、前記フィールドストップ層を形成する工程よりも前であることを特徴とする請求項７に記載の半導体装置の製造方法。
  12. 　前記炉アニール処理の温度が、３５０℃以上で５５０℃以下であり、
    　前記炉アニール処理の処理時間が１時間以上で１０時間以下であることを特徴とする請求項８に記載の半導体装置の製造方法。
  13. 　前記レーザーアニール処理に用いるレーザーが、ＹＡＧレーザーまたは半導体レーザーであることを特徴とする請求項８に記載の半導体装置の製造方法。
  14. 　前記プロトン注入した後で前記レーザーアニール処理の前に、前記一方の主面から前記プロトン注入による飛程より浅い表面層に不純物をイオン注入し、当該不純物を前記レーザーアニール処理で活性化する工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  15. 　前記プロトン注入による飛程Ｒｐの前記フィールドストップ層を形成するときのプロトンの加速エネルギーＥは、下記式（２）を満たすことを特徴とする請求項７に記載の半導体装置の製造方法。
    　ｙ＝－０．００４７ｘ4＋０．０５２８ｘ3－０．２２１１ｘ2＋０．９９２３ｘ＋５．０４７４　・・・（２）
  16. 　請求項７乃至１５のいずれか一項に記載の半導体装置の製造方法を用いて作製される半導体装置が、前記フィールドストップ層を有するＩＧＢＴであることを特徴とする半導体装置。
  17. 　前記請求項７乃至１５のいずれか一項に記載の半導体装置の製造方法を用いて作製される半導体装置が、前記フィールドストップ層を有するＦＷＤであることを特徴とする半導体装置。
PCT/JP2013/051010 2012-01-19 2013-01-18 半導体装置およびその製造方法 WO2013108911A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP13738600.9A EP2806461B1 (en) 2012-01-19 2013-01-18 Semiconductor device and method for producing same
CN201380004323.1A CN103999225B (zh) 2012-01-19 2013-01-18 半导体装置及其制造方法
JP2013554375A JP5741716B2 (ja) 2012-01-19 2013-01-18 半導体装置およびその製造方法
US14/301,914 US9520475B2 (en) 2012-01-19 2014-06-11 Semiconductor device and method for producing the same
US15/288,132 US9842918B2 (en) 2012-01-19 2016-10-07 Semiconductor device and method for producing the same
US15/837,318 US10128360B2 (en) 2012-01-19 2017-12-11 Semiconductor device and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012009337 2012-01-19
JP2012-009337 2012-01-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/301,914 Continuation US9520475B2 (en) 2012-01-19 2014-06-11 Semiconductor device and method for producing the same

Publications (1)

Publication Number Publication Date
WO2013108911A1 true WO2013108911A1 (ja) 2013-07-25

Family

ID=48799332

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/051010 WO2013108911A1 (ja) 2012-01-19 2013-01-18 半導体装置およびその製造方法

Country Status (5)

Country Link
US (3) US9520475B2 (ja)
EP (1) EP2806461B1 (ja)
JP (1) JP5741716B2 (ja)
CN (1) CN103999225B (ja)
WO (1) WO2013108911A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150136046A (ko) * 2013-03-25 2015-12-04 후지 덴키 가부시키가이샤 반도체 장치
WO2016042954A1 (ja) * 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017168776A (ja) * 2016-03-18 2017-09-21 三菱電機株式会社 半導体素子
WO2017188166A1 (ja) * 2016-04-27 2017-11-02 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置
US9941362B2 (en) 2014-11-17 2018-04-10 Fuji Electric Co., Ltd. Method of manufacturing silicon carbide semiconductor device
WO2018092788A1 (ja) * 2016-11-16 2018-05-24 富士電機株式会社 半導体装置
JP2019071503A (ja) * 2019-02-25 2019-05-09 三菱電機株式会社 半導体装置及びその製造方法
US10522355B2 (en) 2017-07-12 2019-12-31 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP2020202321A (ja) * 2019-06-12 2020-12-17 サンケン電気株式会社 半導体装置
JP2022062217A (ja) * 2018-03-19 2022-04-19 富士電機株式会社 半導体装置および半導体装置の製造方法
US11901419B2 (en) 2019-10-11 2024-02-13 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104145326B (zh) * 2012-03-30 2017-11-17 富士电机株式会社 半导体装置的制造方法
WO2014065080A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
JP6037012B2 (ja) * 2013-06-26 2016-11-30 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112015000206T5 (de) * 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112015006631T5 (de) * 2015-06-16 2018-03-01 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitervorrichtung
WO2017146148A1 (ja) * 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
US10170559B1 (en) * 2017-06-29 2019-01-01 Alpha And Omega Semiconductor (Cayman) Ltd. Reverse conducting IGBT incorporating epitaxial layer field stop zone and fabrication method
JP7143085B2 (ja) * 2018-01-31 2022-09-28 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
CN109712886A (zh) * 2018-12-17 2019-05-03 成都森未科技有限公司 一种功率半导体器件的背面加工工艺
WO2020149354A1 (ja) 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
EP3772749A1 (en) 2019-08-08 2021-02-10 Infineon Technologies Dresden GmbH & Co . KG Methods and devices related to radio frequency devices
US11527618B2 (en) 2020-07-18 2022-12-13 Semiconductor Components Industries, Llc Up-diffusion suppression in a power MOSFET

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427706B2 (ja) * 1982-06-28 1992-05-12 Handotai Kenkyu Shinkokai
WO2000016408A1 (fr) * 1998-09-10 2000-03-23 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur et son procede de fabrication
JP2001077357A (ja) * 1999-08-31 2001-03-23 Toshiba Corp 半導体装置
JP2001160559A (ja) 1999-12-01 2001-06-12 Fuji Electric Co Ltd 半導体装置の製造方法
US20050116249A1 (en) 2003-10-24 2005-06-02 Infineon Technologies Ag Semiconductor diode and production method suitable therefor
US20060286753A1 (en) 2005-06-08 2006-12-21 Reiner Barthelmess Method for Producing a Stop Zone in a Semiconductor Body and Semiconductor Component Having a Stop Zone
JP2007059550A (ja) * 2005-08-23 2007-03-08 Fuji Electric Holdings Co Ltd 逆阻止型半導体装置の製造方法
JP2007055352A (ja) 2005-08-23 2007-03-08 Calsonic Kansei Corp 車両用表示装置及び組付方法
JP2009099705A (ja) 2007-10-16 2009-05-07 Toyota Motor Corp 半導体装置の製造方法
JP2009176892A (ja) 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61200872A (ja) 1985-03-01 1986-09-05 Toyo Seikan Kaisha Ltd 防錆剤塗布装置
JPH0627706B2 (ja) 1985-04-25 1994-04-13 オリンパス光学工業株式会社 反射率測定装置
DE10055446B4 (de) 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10207522B4 (de) 2001-02-23 2018-08-02 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
JP3951738B2 (ja) 2001-02-23 2007-08-01 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
WO2007055352A1 (ja) 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
US7989888B2 (en) * 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
DE102006046844B4 (de) * 2006-10-02 2013-08-01 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit Feldstoppzone und Verfahren zur Herstellung eines solchen Leistungshalbleiterbauelements
US7932583B2 (en) * 2008-05-13 2011-04-26 Infineon Technologies Austria Ag Reduced free-charge carrier lifetime device
KR101794182B1 (ko) * 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
WO2011111500A1 (ja) * 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
US8466491B2 (en) * 2011-05-12 2013-06-18 Infineon Technologies Austria Ag Semiconductor component with improved softness
US8809902B2 (en) * 2011-10-17 2014-08-19 Infineon Technologies Austria Ag Power semiconductor diode, IGBT, and method for manufacturing thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427706B2 (ja) * 1982-06-28 1992-05-12 Handotai Kenkyu Shinkokai
WO2000016408A1 (fr) * 1998-09-10 2000-03-23 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur et son procede de fabrication
JP2001077357A (ja) * 1999-08-31 2001-03-23 Toshiba Corp 半導体装置
JP2001160559A (ja) 1999-12-01 2001-06-12 Fuji Electric Co Ltd 半導体装置の製造方法
US20050116249A1 (en) 2003-10-24 2005-06-02 Infineon Technologies Ag Semiconductor diode and production method suitable therefor
US20060286753A1 (en) 2005-06-08 2006-12-21 Reiner Barthelmess Method for Producing a Stop Zone in a Semiconductor Body and Semiconductor Component Having a Stop Zone
JP2007059550A (ja) * 2005-08-23 2007-03-08 Fuji Electric Holdings Co Ltd 逆阻止型半導体装置の製造方法
JP2007055352A (ja) 2005-08-23 2007-03-08 Calsonic Kansei Corp 車両用表示装置及び組付方法
JP2009099705A (ja) 2007-10-16 2009-05-07 Toyota Motor Corp 半導体装置の製造方法
JP2009176892A (ja) 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150136046A (ko) * 2013-03-25 2015-12-04 후지 덴키 가부시키가이샤 반도체 장치
KR102197376B1 (ko) 2013-03-25 2021-01-04 후지 덴키 가부시키가이샤 반도체 장치
US10431650B2 (en) 2014-09-17 2019-10-01 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
WO2016042954A1 (ja) * 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JPWO2016042954A1 (ja) * 2014-09-17 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
US9954053B2 (en) 2014-09-17 2018-04-24 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US9941362B2 (en) 2014-11-17 2018-04-10 Fuji Electric Co., Ltd. Method of manufacturing silicon carbide semiconductor device
JP2017168776A (ja) * 2016-03-18 2017-09-21 三菱電機株式会社 半導体素子
WO2017188166A1 (ja) * 2016-04-27 2017-11-02 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置
JPWO2017188166A1 (ja) * 2016-04-27 2019-03-07 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置
US10950717B2 (en) 2016-11-16 2021-03-16 Fuji Electric Co., Ltd. Semiconductor device having semiconductor regions with an impurity concentration distribution which decreases from a respective peak toward different semiconductor layers
JPWO2018092788A1 (ja) * 2016-11-16 2019-03-07 富士電機株式会社 半導体装置
WO2018092788A1 (ja) * 2016-11-16 2018-05-24 富士電機株式会社 半導体装置
US10522355B2 (en) 2017-07-12 2019-12-31 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP2022062217A (ja) * 2018-03-19 2022-04-19 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7327541B2 (ja) 2018-03-19 2023-08-16 富士電機株式会社 半導体装置および半導体装置の製造方法
US11824095B2 (en) 2018-03-19 2023-11-21 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP2019071503A (ja) * 2019-02-25 2019-05-09 三菱電機株式会社 半導体装置及びその製造方法
JP2020202321A (ja) * 2019-06-12 2020-12-17 サンケン電気株式会社 半導体装置
JP7375340B2 (ja) 2019-06-12 2023-11-08 サンケン電気株式会社 半導体装置
US11901419B2 (en) 2019-10-11 2024-02-13 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US9520475B2 (en) 2016-12-13
US20170025520A1 (en) 2017-01-26
US20180108765A1 (en) 2018-04-19
JP5741716B2 (ja) 2015-07-01
US9842918B2 (en) 2017-12-12
JPWO2013108911A1 (ja) 2015-05-11
US20140291723A1 (en) 2014-10-02
CN103999225A (zh) 2014-08-20
EP2806461B1 (en) 2021-11-24
CN103999225B (zh) 2017-02-22
EP2806461A1 (en) 2014-11-26
US10128360B2 (en) 2018-11-13
EP2806461A4 (en) 2015-12-09

Similar Documents

Publication Publication Date Title
WO2013108911A1 (ja) 半導体装置およびその製造方法
US11469297B2 (en) Semiconductor device and method for producing semiconductor device
US10720330B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6460153B2 (ja) 半導体装置の製造方法
US9530672B2 (en) Production method for a semiconductor device
WO2013147274A1 (ja) 半導体装置の製造方法
JPWO2013141181A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13738600

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013554375

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2013738600

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE