WO2013147274A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2013147274A1
WO2013147274A1 PCT/JP2013/059775 JP2013059775W WO2013147274A1 WO 2013147274 A1 WO2013147274 A1 WO 2013147274A1 JP 2013059775 W JP2013059775 W JP 2013059775W WO 2013147274 A1 WO2013147274 A1 WO 2013147274A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor substrate
annealing
semiconductor
irradiation
Prior art date
Application number
PCT/JP2013/059775
Other languages
English (en)
French (fr)
Inventor
正行 宮崎
吉村　尚
博 瀧下
秀直 栗林
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2014508242A priority Critical patent/JP5880690B2/ja
Priority to US14/372,453 priority patent/US9385211B2/en
Priority to EP13767446.1A priority patent/EP2790209B1/en
Priority to CN201380005484.2A priority patent/CN104145326B/zh
Priority to KR1020147019422A priority patent/KR101982737B1/ko
Publication of WO2013147274A1 publication Critical patent/WO2013147274A1/ja
Priority to US15/172,273 priority patent/US10050106B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Definitions

  • the present invention relates to a method of manufacturing a semiconductor device.
  • IGBTs Insulated Gate Bipolar Transistors
  • diodes Diodes
  • breakdown voltage classes for example, breakdown voltages of 400 V, 600 V, 1200 V, 1700 V, 3300 V or more. Is known.
  • power semiconductor devices are used in power converters such as converters and inverters.
  • the following method is known as a method of manufacturing the power semiconductor device.
  • a front surface element structure is formed on the front surface of the semiconductor substrate.
  • the back surface of the semiconductor substrate is removed by grinding or the like to thin the semiconductor substrate.
  • impurity ions are implanted into the ground back surface of the semiconductor substrate.
  • the impurity implanted into the back surface of the semiconductor substrate is activated by heat treatment to form a back surface element structure.
  • various methods have been proposed in which a semiconductor substrate is irradiated with protons and a high concentration n + layer is formed inside the semiconductor substrate by utilizing the phenomenon of proton activation (donation) by heat treatment. ing.
  • n + layers composed of hydrogen donors are formed by plural times of proton irradiation, and a depth of the deepest n + layer from the back surface of the substrate is 15 ⁇ m (for example, See Patent Document 3 below).
  • Patent Document 2 describes that the crystal defects generated at the time of proton irradiation are recovered under a predetermined heat treatment condition, the proton irradiation is two irradiation conditions, which is a difference in dose amount , With different acceleration voltages.
  • FIG. 15 is a characteristic diagram showing the relationship between the average range of conventional proton irradiation and the carrier concentration.
  • FIG. 15 shows carrier concentration distributions when annealing treatment is performed at the same temperature for each average range when the average range Rp of proton irradiation is around 15 ⁇ m and deeper.
  • FIG. 15 (a) shows the case where the average range Rp of proton irradiation is 50 ⁇ m
  • FIG. 15 (b) shows the case where the average range of proton irradiation is 20 ⁇ m
  • FIG. 15 (c) The case where the average range of proton irradiation is 15 micrometers is shown.
  • the average range Rp of proton irradiation in FIG. 15C is 15 ⁇ m
  • the carrier concentration in the vicinity of the irradiation surface (depth: 0 ⁇ m to 5 ⁇ m) and in the proton passage region is 1 ⁇ 10 14 It is higher than cm 3 ) and disorder is sufficiently reduced.
  • the average range Rp of proton irradiation exceeds 15 ⁇ m, the decrease in carrier mobility due to residual disorder becomes remarkable.
  • the proton irradiation for forming the deepest n + layer from the irradiation surface is made the first time by three times of proton irradiation, and the second and third proton irradiations are performed in the order of shallowing toward the irradiation surface.
  • the case of performing will be described as an example.
  • n + layer by proton irradiation is formed in the deepest position from the irradiation surface than the n + layer by 2,3 th proton irradiation. Therefore, the proton acceleration energy of the first proton irradiation is set to the highest of the first to third proton irradiations. Therefore, the crystallinity damage of the semiconductor substrate given to the passage region of protons from the irradiated surface to the average range Rp of protons is the highest among the three proton irradiations.
  • the annealing temperatures required to form the plurality of n + layers are often different. Therefore, in the case where annealing is performed collectively after a plurality of proton irradiations, maintaining a high carrier concentration in the n + layer by proton irradiation and reducing the disorder of the proton passage region can be sufficiently achieved at the same time. It becomes difficult.
  • the present invention recovers each crystal defect formed by each proton irradiation by annealing using annealing conditions adapted to the conditions of a plurality of proton irradiations in order to solve the problems due to the prior art described above.
  • An object of the present invention is to provide a method of manufacturing a semiconductor device in which a plurality of regions with high carrier concentration can be formed.
  • Another object of the present invention is to provide a method of manufacturing a semiconductor device capable of improving the electrical characteristic failure such as the increase of the leakage current.
  • a method of manufacturing a semiconductor device has the following features. First, an irradiation step of irradiating protons from the back surface of the semiconductor substrate of the first conductivity type is performed. Next, an annealing process is performed to activate the protons irradiated to the back surface of the semiconductor substrate to form a first semiconductor layer of the first conductivity type having a higher impurity concentration than the semiconductor substrate. Then, a plurality of the first semiconductor layers are formed in the depth direction of the semiconductor substrate by performing the irradiation process and the annealing process a plurality of times in combination according to the irradiation conditions of the irradiation process.
  • the irradiating step sets the acceleration voltage higher as the depth of the region where the first semiconductor layer is formed from the back surface of the semiconductor substrate is deeper.
  • the annealing temperature is set higher as the depth of the region for forming the first semiconductor layer from the back surface of the semiconductor substrate is deeper.
  • the combination of the irradiation step and the annealing step is characterized in that the combination is performed in order from the combination where the first semiconductor layer is at the deepest position from the back surface of the semiconductor substrate.
  • one annealing is performed after a plurality of irradiation steps in the set of irradiation steps and the annealing step.
  • the first semiconductor layer is a field stop layer which suppresses the spread of a depletion layer.
  • the number of first semiconductor layers formed by the irradiation step and the annealing step may be the thickness of the semiconductor substrate or the rated voltage or both of them.
  • the semiconductor device is an insulated gate bipolar transistor.
  • the semiconductor device is a diode.
  • the method of manufacturing a semiconductor device further has the following features in the above-described invention.
  • a drift layer of the first conductivity type comprising the semiconductor substrate is provided, a second semiconductor layer of the second conductivity type is formed on the front surface of the semiconductor substrate, q is a charge, N d is the drift layer average density, the dielectric constant of the epsilon S the semiconductor substrate, the rated voltage V rate, the rated current density J F, the v sat as saturation velocity the speed of the carrier is saturated at a predetermined field strength, the distance index L is below the It is expressed by equation (1).
  • the depth from the back surface of the semiconductor substrate at a position where the carrier concentration of the first semiconductor layer closest to the second semiconductor layer is a peak concentration is X, and the thickness of the semiconductor substrate is W 0
  • the ⁇ is 0.9 or more and 1.4 or less.
  • the ⁇ is 1.0 or more and 1.3 or less.
  • a method of manufacturing a semiconductor device has the following features. First, an irradiation step of irradiating protons from the back surface of the semiconductor substrate of the first conductivity type is performed. Next, an annealing process is performed to activate the protons irradiated to the back surface of the semiconductor substrate to form a first semiconductor layer of the first conductivity type having a higher impurity concentration than the semiconductor substrate. Then, a plurality of the first semiconductor layers are formed in the depth direction of the semiconductor substrate by performing the irradiation step and the annealing step as a set a plurality of times.
  • the first annealing step among the plurality of annealing steps which is a set of first irradiation steps for irradiating protons to the deepest position from the back surface of the semiconductor substrate among the plurality of irradiation steps.
  • the annealing temperature is set to 380 ° C. or more and 450 ° C. or less.
  • Annealing in the second annealing step among the plurality of annealing steps which is a set of second irradiation steps in which protons are irradiated to the second deepest position from the back surface of the semiconductor substrate among the plurality of irradiation steps.
  • the temperature is set to 350 ° C. or more and 420 ° C. or less.
  • Annealing in the third annealing step among the plurality of annealing steps which is a set of third irradiation steps in which protons are irradiated to the third deepest position from the back surface of the semiconductor substrate among the plurality of irradiation steps.
  • the temperature is set to 340 ° C. or more and 400 ° C. or less.
  • the annealing temperature in the first annealing step is 400 ° C. or more and 420 ° C. or less
  • the annealing temperature in the second annealing step is 370 ° C. or more
  • the annealing temperature of the third annealing step is set higher than 350.degree. C. and lower than 370.degree. C.
  • a method of manufacturing a semiconductor device has the following features. First, an irradiation step of irradiating protons from the back surface of the semiconductor substrate of the first conductivity type is performed. Next, an annealing process is performed to activate the protons irradiated to the back surface of the semiconductor substrate to form a first semiconductor layer of the first conductivity type having a higher impurity concentration than the semiconductor substrate. At this time, depending on the irradiation conditions of the irradiation step, the irradiation step and the annealing step are performed in combination one or more times, thereby performing the process in the depth direction of the semiconductor substrate a plurality of times. A plurality of first semiconductor layers are formed.
  • acceleration energy E of protons when forming the first semiconductor layer of the range Rp by irradiation of protons The following equation (2) is satisfied, where x is the logarithm log (Rp) of Rp and y is the logarithm log (E) of the acceleration energy E.
  • a plurality of first semiconductors are formed by combining proton irradiation and annealing, and defining the conditions of proton irradiation and annealing according to the position of the first semiconductor layer to be formed on the semiconductor substrate. Any impurity concentration in the layer can be increased. Then, by performing annealing using annealing conditions adapted to a plurality of times of proton irradiation, each crystal defect formed by each proton irradiation can be recovered and each carrier concentration can be increased. In addition, it is possible to improve the electrical characteristic failure such as the increase of the leakage current.
  • each crystal defect formed by each proton irradiation is recovered by annealing using annealing conditions adapted to a plurality of times of proton irradiation, and thus a high carrier concentration is obtained. There is an effect that a plurality of regions can be formed. In addition, it is possible to improve the electric characteristic failure such as the increase of the leakage current.
  • FIG. 1 is a cross-sectional view showing an example of a semiconductor device manufactured by the method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 2 is a flowchart showing an outline of a method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 3 is a cross-sectional view showing the semiconductor device in the process of manufacturing according to the first embodiment.
  • FIG. 4 is a cross-sectional view showing the semiconductor device in the process of manufacturing according to the first embodiment.
  • FIG. 5 is a cross-sectional view showing the semiconductor device in the process of manufacturing according to the first embodiment.
  • FIG. 6 is a cross-sectional view showing the semiconductor device in the process of manufacturing according to the first embodiment.
  • FIG. 1 is a cross-sectional view showing an example of a semiconductor device manufactured by the method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 2 is a flowchart showing an outline of a method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 3 is a cross-
  • FIG. 7 is a cross-sectional view showing the semiconductor device in the process of manufacturing according to the first embodiment.
  • FIG. 8 is a cross-sectional view showing the semiconductor device in the process of manufacturing according to the first embodiment.
  • FIG. 9 is a cross-sectional view showing the semiconductor device in the process of manufacturing according to the first embodiment.
  • FIG. 10 is a cross-sectional view showing the semiconductor device in the process of manufacturing according to the first embodiment.
  • FIG. 11 is a cross-sectional view showing the semiconductor device during manufacture according to the first embodiment.
  • FIG. 12 is a cross-sectional view showing the semiconductor device in the process of manufacturing according to the first embodiment.
  • FIG. 13 is a cross-sectional view showing an example of a semiconductor device manufactured by the method of manufacturing a semiconductor device according to the second embodiment.
  • FIG. 14 is a characteristic diagram showing carrier concentration distribution of the semiconductor device according to the example.
  • FIG. 15 is a characteristic diagram showing the relationship between the average range of conventional proton irradiation and the carrier concentration.
  • FIG. 16 is a characteristic diagram showing the threshold voltage at which the voltage waveform starts to vibrate.
  • FIG. 17 is a characteristic diagram showing the turn-off oscillation waveform of a general IGBT.
  • FIG. 18 is a characteristic diagram showing the relationship between the average range of protons and the acceleration energy of protons in the semiconductor device according to the present invention.
  • FIG. 19 is a chart showing the position condition of the field stop layer which the depletion layer first reaches in the semiconductor device according to the present invention.
  • FIG. 20 is an explanatory drawing showing the depth from the interface between the emitter electrode of the field stop layer of the semiconductor device according to the first embodiment and the front surface of the substrate.
  • FIG. 21 is an explanatory drawing showing the depth from the interface between the anode electrode of the field stop layer of the semiconductor device according to the second embodiment and the front surface of the substrate.
  • n and p in the layer or region having n or p, it is meant that electrons or holes are majority carriers, respectively.
  • + and-attached to n and p mean that the impurity concentration is higher and the impurity concentration is lower than that of the layer or region to which it is not attached, respectively.
  • FIG. 1 is a cross-sectional view showing an example of a semiconductor device manufactured by the method of manufacturing a semiconductor device according to the first embodiment.
  • the impurity concentration distribution in the depth direction of the semiconductor substrate from the boundary between the emitter electrode 7 and the n ++ emitter region 3 is shown.
  • the p base region 2 is formed on the surface layer on the front side inside the semiconductor substrate to be the n ⁇ drift layer 1. Is provided.
  • An n ++ emitter region 3 is provided in the p base region 2 so as to be exposed to the front surface of the semiconductor substrate.
  • the impurity concentration of the n ++ emitter region 3 is higher than the impurity concentration of the n ⁇ drift layer 1.
  • a trench 4 which penetrates the n ++ emitter region 3 and the p base region 2 to reach the n ⁇ drift layer 1 is provided.
  • a gate insulating film 5 is provided along the sidewalls and the bottom of trench 4. Inside the trench 4, a gate electrode 6 is provided inside the gate insulating film 5 so as to be embedded in the trench 4.
  • Emitter electrode 7 is in contact with p base region 2 and n ++ emitter region 3. Emitter electrode 7 is electrically insulated from gate electrode 6 by interlayer insulating film 8. Further, p + collector layer 9 is provided in the surface layer on the back surface side inside the semiconductor substrate to be n ⁇ drift layer 1, and as a first semiconductor layer in a region deeper than p + collector layer 9 on the back surface side. An n + field stop (FS) layer 10 is provided. The n + field stop layer 10 is composed of a plurality of n + layers 10 a to 10 c formed at different positions in the depth direction of the semiconductor substrate. Collector electrode 11 is in contact with p + collector layer 9. The impurity concentration of the p + collector layer 9 is high enough to obtain an ohmic contact with the collector electrode 11.
  • each of the n + layers 10a to 10c is provided with a uniform thickness.
  • the n + layer 10 c located on the backmost side of the semiconductor substrate may be separated from the p + collector layer 9 or may be in contact with the p + collector layer 9.
  • the impurity concentration of the n + field stop layer 10 is higher than the impurity concentration of the n ⁇ drift layer 1.
  • the n + field stop layer 10 is a semiconductor layer by a hydrogen induced donor.
  • the hydrogen-induced donor is a donor induced from a complex lattice defect including hydrogen atoms introduced in the depth direction of the semiconductor substrate by proton irradiation and vacancies and double vacancies around the hydrogen atom.
  • FIG. 2 is a flowchart showing an outline of a method of manufacturing a semiconductor device according to the first embodiment.
  • each semiconductor region to be a contact of the front surface electrode is formed on the front surface of the semiconductor substrate (step S1). ).
  • a front surface electrode is formed on the front surface of the semiconductor substrate (step S2).
  • a surface protection film is formed on the front surface of the semiconductor substrate (step S3).
  • the back surface of the semiconductor substrate is removed by grinding or etching to uniformly thin (thin) the thickness of the semiconductor substrate (step S4).
  • step S5 proton irradiation for forming an n + field stop layer is performed on the back surface of the semiconductor substrate (step S5).
  • the proton irradiation in step S5 is performed with irradiation energy capable of irradiating a region deeper than the semiconductor layer to be in contact with the back electrode.
  • the protons irradiated in step S5 are activated (donated) by the first annealing (step S6).
  • activation means, in addition to forming hydrogen-induced donors, also reducing a large amount of crystal defects (crystal disorder, disorder) introduced into the semiconductor substrate by proton irradiation. Remaining disorder causes an increase in leakage current and on voltage (voltage drop when conducting).
  • an n + field stop layer is formed in the deep region on the back surface side inside the semiconductor substrate.
  • the temperature of the first annealing in step S6 is preferably, for example, a temperature that does not reduce or eliminate the hydrogen-induced donor formed by proton irradiation.
  • n + layer 10a to 10c in the case of forming a plurality of n + layers 10a to 10c in the depth direction of the semiconductor substrate, proton irradiation is performed from the back surface side of the semiconductor substrate.
  • the n + layer 10b is formed from the n + layer 10a closer to the p base region 2 to the back surface side of the semiconductor substrate, the n + layer 10c is formed.
  • the proton irradiation in step S5 and the first annealing in step S6 are combined to repeat steps S5 and S6 for the number of n + layers provided.
  • the acceleration voltage for proton irradiation in step S5 is higher as the depth is higher
  • the annealing temperature in step S6 is higher as the depth is higher, corresponding to the depth of the n + layers 10a to 10c.
  • the higher the annealing temperature the lower the donor conversion rate.
  • the n + layer 10a at a deep position as viewed in the depth direction from the back surface of the semiconductor substrate is formed first, and then the back surface of the semiconductor substrate After the n + layer 10 b is formed on the side, the n + layer 10 c on the back surface side is formed. Adjacent n + layers may be in contact with or separated from each other.
  • the donor rate, in one of the n + layer, irradiation (infusion) was in a dose of protons
  • the integration density obtained by integrating the doping concentration of the n + layer in the depth direction in a range of width of the n + layer It is a rate when it was divided.
  • the dose amount of protons is 1 ⁇ 10 14 / cm 2
  • the integrated concentration of one n + layer is 1 ⁇ 10 13 / cm 2
  • the donor conversion rate is 10%.
  • the width of the n + layer refers to, for example, the distance between two intersection points when the doping concentration of the n + layer decreases from the peak concentration toward the surface and the back, respectively, and extrapolated to the same value as the doping concentration of the semiconductor substrate. You can think of it as the distance of
  • step S7 impurity ions for forming a semiconductor layer to be in contact with the back electrode are ion-implanted on the back surface of the thinned semiconductor substrate (step S7).
  • the ion implantation in step S7 is performed at a dose high enough to obtain an ohmic contact with a back electrode to be formed in a later step.
  • the impurity ions implanted in step S7 are activated by the second annealing (step S8).
  • step S8 a semiconductor layer (for example, a collector layer) to be in contact with the back electrode is formed on the back surface side surface layer inside the semiconductor substrate.
  • a back surface electrode is formed on the back surface of the semiconductor substrate by physical vapor deposition such as sputtering (step S9), and the semiconductor device according to the first embodiment is completed.
  • FIG. 3 to 12 are cross-sectional views showing the semiconductor device in the process of manufacturing according to the first embodiment.
  • a semiconductor substrate to be the n ⁇ drift layer 1 is prepared.
  • a gate-type MOS (metal-oxide-semiconductor insulated gate) structure is formed.
  • an aluminum silicon (AlSi) film to be the emitter electrode 7 is deposited on the front surface of the semiconductor substrate by sputtering.
  • AlSi aluminum silicon
  • annealing is performed.
  • the emitter electrode 7 is formed on the front surface of the semiconductor substrate.
  • a polyimide film to be a surface protective film (not shown) is coated on the front surface of the semiconductor substrate so as to cover the emitter electrode 7.
  • the polyimide film is patterned to expose a part of the emitter electrode 7, and then the polyimide film is cured (baked).
  • the back surface of the semiconductor substrate is ground, for example, to thin the semiconductor substrate, and then the semiconductor substrate is washed to remove deposits.
  • n + layers 10 a to 10 c are formed in the depth direction of the n ⁇ drift layer 1 of the semiconductor substrate.
  • the first n + layer 10a is formed.
  • protons 21a are irradiated to the deepest region separated by a predetermined amount from the back surface of the semiconductor substrate.
  • the acceleration voltage for proton irradiation is performed at the highest value according to the depth from the back surface of the semiconductor substrate.
  • the depth from the back surface of the n + layer may be 3 MeV when the depth is about 100 ⁇ m, 2 MeV when the depth is about 50 ⁇ m, and 1 MeV or less when the depth is about 20 ⁇ m or less.
  • the acceleration energy of the corresponding proton is 2.31 MeV.
  • the depth from the back surface of the substrate of the n + layer 10a is, depending on the rated voltage of the device, a typical range of 20 ⁇ m to 100 ⁇ m.
  • the range of acceleration energy of protons corresponding to this depth range is, for example, 1.17 MeV to 3.13 MeV.
  • the dose of proton irradiation may be determined according to the peak concentration of the n + layer to be formed.
  • the dose of proton irradiation may be 1 ⁇ 10 11 / cm 2 or more and 1 ⁇ 10 15 / cm 2 or less.
  • the irradiated protons 21a are activated by the first annealing to form an n + layer 10a in a deep region separated by a predetermined amount from the back surface of the semiconductor substrate.
  • the n + layer 10a is formed at the highest temperature among the plurality of n + layers 10a to 10c to be formed, corresponding to the depth from the back surface of the semiconductor substrate. For example, it is 400 ° C.
  • the first n + layer 10a having a high impurity concentration is formed on the side closest to the p base region 2 on the surface side of the semiconductor substrate.
  • the annealing temperature required for the deepest n + layer 10a from the back surface of the substrate is, for example, 380 ° C. or more and 450 ° C. or less, preferably 400 ° C. or more and 420 ° C. or less.
  • the second n + layer 10 b is formed. Specifically, as shown in FIG. 8, protons 21b are irradiated to a region shallower than the n + layer 10a by a predetermined distance from the back surface of the semiconductor substrate.
  • the acceleration voltage for proton irradiation is a value corresponding to the depth from the back surface of the semiconductor substrate, and is a medium value lower than the acceleration voltage at the time of forming the n + layer 10a. For example, when the depth from the back surface of the substrate of the n + layer 10b is 30 ⁇ m, the acceleration energy of the corresponding proton is 1.5 MeV.
  • the depth from the back surface of the substrate of the n + layer 10b is typically in the range of 10 ⁇ m to 50 ⁇ m, although it depends on the rated voltage of the device.
  • the range of acceleration energy of protons corresponding to this depth range is, for example, 0.74 MeV to 2.07 MeV.
  • the irradiated protons 21b are activated by the first annealing, separated from the back surface of the semiconductor substrate by a predetermined amount, and an n + layer 10b is formed at a position shallower than the n + layer 10a.
  • the n + layer 10 b is formed at a middle temperature among the plurality of n + layers 10 a to 10 c to be formed, corresponding to the depth from the back surface of the semiconductor substrate (n + Temperature below the annealing temperature when forming the layer 10a).
  • the annealing temperature for forming the n + layer 10 b is 380 ° C.
  • the second n + layer 10b having a high impurity concentration is formed in a region further away from the n + layer 10a when viewed from the p base region 2 on the front surface side of the semiconductor substrate. It can be formed.
  • the annealing temperature required for the second deep n + layer 10b from the rear surface of the substrate is, for example, 350 ° C. or more and 420 ° C. or less, preferably 370 ° C. or more and 390 ° C. or less.
  • a third n + layer 10c is formed.
  • protons 21c are irradiated to a region shallower than the n + layer 10b by a predetermined distance from the back surface of the semiconductor substrate.
  • the acceleration voltage for proton irradiation is a value corresponding to the depth from the back surface of the semiconductor substrate, and is lower than the acceleration voltage at the time of the formation of the n + layer 10b, and is the lowest value.
  • the acceleration energy of the corresponding proton is 0.74 MeV.
  • the depth of the n + layer 10c from the back surface of the substrate is typically 5 ⁇ m to 20 ⁇ m.
  • the range of acceleration energy at this time is, for example, 0.45 MeV to 1.17 MeV.
  • the irradiated protons 21c are activated by the first annealing to form an n + layer 10c at a position shallower than the n + layer 10b away from the back surface of the semiconductor substrate by a predetermined amount.
  • the n + layer 10 c is formed at the lowest temperature among the plurality of n + layers 10 a to 10 c to be formed corresponding to the depth from the back surface of the semiconductor substrate (n + Temperature below the annealing temperature when forming the layer 10 b).
  • the annealing temperature for forming the n + layer 10 c is 360 ° C.
  • a third n + layer 10c having a high impurity concentration is formed in a region further away from the n + layer 10b when viewed from the p base region 2 on the surface side of the semiconductor substrate.
  • the annealing temperature required for the n + layer 10c which is third deep from the back surface of the substrate is, for example, 340 ° C. or more and 400 ° C. or less, preferably 350 ° C. or more and 370 ° C. or less, more preferably Is to make the lower limit value greater than 350.degree.
  • the first annealing performed a plurality of times is preferably performed, for example, at a temperature that does not reduce or eliminate the hydrogen-induced donor formed by proton irradiation.
  • the annealing time may be 0.5 hours to 10 hours.
  • p-type impurity ions such as boron ions (B.sup. + ) are ion-implanted on the ground back surface of the semiconductor substrate.
  • p-type impurity ions implanted into the back surface of the semiconductor substrate are activated by the second annealing to form the p + collector layer 9 in the surface layer on the back surface of the semiconductor substrate.
  • a hydrogen fluoride (HF) treatment for reducing the contact resistance between the silicon (Si) semiconductor layer and the aluminum film as a pretreatment for forming the collector electrode 11 made of a metal mainly composed of aluminum I do.
  • proton irradiation and annealing are alternately performed by combining proton irradiation and first annealing.
  • the combination of the proton irradiation step and the annealing step was sequentially performed from the pair where the n + field stop layer 10 is at the deepest position from the back surface of the semiconductor substrate.
  • the annealing temperature required to form the n + layers 10a to 10c is the same among the first annealing performed a plurality of times, one annealing is performed after a plurality of proton irradiations to perform a plurality of n + Layer may be formed.
  • annealing temperatures of the n + layers 10 b and 10 c are the same, proton irradiation is performed twice for the n + layers 10 b and 10 c under different conditions, and then collectively 1 under one condition (annealing temperature). Annealing may be performed, in which case the number of annealings can be reduced and the number of manufacturing steps can be reduced.
  • the part of the first annealing and the second annealing may be performed simultaneously.
  • the temperatures of the first annealing and the second annealing are lower than the previously performed annealing.
  • the second annealing may be performed simultaneously with the metal annealing.
  • a plurality of (multi-stage) n + layers may be formed using, for example, the following three conditions.
  • the first condition is that the dose of protons in n + layer per unit is lower (5 ⁇ 10 12 / cm 2 to 5 ⁇ ) as the n + layer is located deeper from the irradiated surface (substrate back surface) 10 13 / cm 2 ).
  • the dose amount low, the crystalline damage due to the high acceleration energy is reduced by the low dose amount.
  • the second condition is, the n + layer is closer to the irradiation surface, that is, as an n + layer becomes shallow, the dose of the proton of the n + layer per one enhances (3 ⁇ 10 13 / cm 2 ⁇ 3 ⁇ 10 14 / cm 2 ).
  • the damage to the crystallinity is smaller than when the acceleration energy is high, and therefore the dose amount of proton may be increased accordingly.
  • the third condition is that the disorder in the vicinity of (the most shallow) n + layer 10c closest to the irradiated surface is higher in residual amount compared to the n + layers 10a and 10b deep from the back side of other substrates. It is a good point.
  • the residual amount of disorder may be considered to be a rate at which the carrier mobility is lower than the theoretical value of the crystal in a flat state.
  • the depletion layer extending from the pn junction between the p base region 2 and the n ⁇ drift layer 1 may be designed not to spread further deeper by suppressing its extension with the shallowest n + layer 10 c.
  • the plurality of n + layers 10 a to 10 c having high impurity concentrations in the depth direction of the semiconductor substrate are formed as the n + field stop layer 10.
  • the (multistage) n + layers 10a to 10c prevent the depletion layer extending from the pn junction between the p base region 2 and the n ⁇ drift layer 1 from reaching the p + collector layer 9.
  • the impurity concentrations of the plurality of n + layers can be all Will be able to enhance.
  • annealing using annealing conditions adapted to the conditions of multiple proton irradiations it is possible to recover each crystal defect formed by each proton irradiation and to increase each carrier concentration.
  • electrical characteristic failure such as the increase of the leakage current.
  • the number of the plurality of n + layers 10a to 10c formed as the n + field stop layer 10 can be set according to the thickness of the semiconductor substrate, the withstand voltage class (or rated voltage) of the semiconductor element, or the like.
  • FIG. 13 is a cross-sectional view showing an example of a semiconductor device manufactured by the method of manufacturing a semiconductor device according to the second embodiment.
  • the semiconductor device manufacturing method according to the second embodiment is different from the semiconductor device manufacturing method according to the first embodiment in that a diode is manufactured instead of the IGBT.
  • p + anode region 32 is formed in the surface layer on the front surface side inside n ⁇ type semiconductor substrate 31. It is provided selectively.
  • Reference numeral 34 denotes an interlayer insulating film.
  • the anode electrode (input electrode) 33 is in contact with the p + anode region 32.
  • an n + cathode layer (first semiconductor layer) 35 is provided in the surface layer on the back surface side inside the n ⁇ -type semiconductor substrate 31, and n + in a region deeper than the n + cathode layer 35 on the back surface side.
  • a field stop layer 36 is provided.
  • the n + field stop layer 36 is composed of a plurality of n + layers 36 a to 36 c in the depth direction of the semiconductor substrate.
  • the cathode electrode (output electrode) 37 is in contact with the n + cathode layer 35.
  • the impurity concentration of the n + cathode layer 35 is high enough to obtain ohmic contact with the cathode electrode 37.
  • the above-described second embodiment can also be manufactured by the same process as the first embodiment.
  • a plurality of n + layers can be formed by performing proton irradiation and annealing as a set and changing the conditions a plurality of times. Then, by performing annealing using annealing conditions adapted to a plurality of times of proton irradiation, the concentration (doping concentration) of the hydrogen-induced donor layer formed by each proton irradiation can be increased. In addition, by recovering each crystal defect (disorder) introduced by proton irradiation, it is possible to improve the electrical characteristic failure such as the increase of the leakage current. Then, according to the second embodiment, even in forming a diode, an n + field stop layer having a desired doping concentration can be formed.
  • FIG. 14 is a characteristic diagram showing the carrier concentration distribution of the semiconductor device according to the example measured by the well-known spread resistance measurement method.
  • a sample subjected to proton irradiation (step S5) and first annealing (step S6) was prepared (hereinafter referred to as an example).
  • the depth of the n + layer 10a from the back surface of the semiconductor substrate is the deepest, and the accelerating voltage at the time of proton irradiation is the highest.
  • the depth of the n + layer 10c from the back surface of the semiconductor substrate is the smallest, and the accelerating voltage at the time of proton irradiation is the lowest.
  • the values of the acceleration voltage are the n + layer 10 a, the n + layer 10 b, and the n + layer 10 c in descending order according to the depth.
  • the annealing temperature the higher order n + layer 10a, the n + layer 10b, the n + layer 10c.
  • the annealing temperature is, the n + layer 10a is 450 ° C., the n + layer 10b and the n + layer 10c is 380 ° C..
  • the n + layer 10 b and the n + layer 10 c can be performed by one annealing (temperature 380 ° C.) after two proton irradiations.
  • the impurity concentration can be increased as the plurality of n + layers 10a to 10c in the depth direction of the semiconductor substrate.
  • the disorder introduced by proton irradiation can be sufficiently reduced.
  • a hydrogen induced donor layer having a high activation rate can be obtained since each of the regions of the n + layers 10a to 10c shows a high impurity concentration.
  • n + layers 10a to 10c are collectively annealed at one and the same temperature, and when the annealing temperature is low, the disordered layer is formed by proton irradiation, so that electrons and holes are generated. Since the mobility is lowered, there is a region where the impurity concentration is extremely lowered except at the portions of the n + layers 10a to 10c. However, this can be prevented in the embodiment of the present invention.
  • the concentration of the hydrogen-induced donor layer decreases or disappears, and the semiconductor
  • the impurity concentration of the n + layer 10c shallower than the back surface of the substrate is reduced.
  • the reduction of hydrogen induced donors could be suppressed.
  • the first n + field stop layer is the n + field stop layer located at the deepest position in the substrate depth direction from the back surface of the substrate on the cathode layer side in the case of a diode and the collector layer side in the case of an IGBT It is
  • FIG. 17 is a characteristic diagram showing the turn-off oscillation waveform of a general IGBT. If the collector current is 1/10 or less of the rated current, oscillation may occur before the turn-off ends because the accumulated carriers are small. With the collector current fixed at a certain value, the IGBT is turned off at different power supply voltages V CC . At this time, when the power supply voltage V CC exceeds a predetermined value, an additional overshoot occurs in the collector-emitter voltage waveform after exceeding the peak value of the normal overshoot voltage. Then, this additional overshoot (voltage) triggers the subsequent waveform to vibrate.
  • the threshold voltage at which the voltage waveform starts to oscillate is called the oscillation start threshold V RRO . It is preferable that the higher the oscillation start threshold value V RRO is, because it indicates that the IGBT does not oscillate at turn-off.
  • V RRO is p base region of the IGBT and the n - n from the pn junction between the drift layer - depletion layer extending the drift layer (strictly speaking, the space charge region so that holes are present), more It depends on the position of the proton peak of the first stage (most p base region side) which reaches first among the proton peaks of. The reason is as follows.
  • the depletion layer extends along the depth direction from the pn junction between the p base region and the n ⁇ drift layer toward the collector electrode. Therefore, the peak position of the n + field stop layer depletion end first reaches the, p base region and the n - the nearest n + field stop layer pn junction between the drift layer. Therefore, the thickness of the semiconductor substrate (the thickness of the portion sandwiched between the emitter electrode and the collector electrode) is set to W 0, and the collector electrode and the semiconductor substrate at the peak position of the n + field stop layer where the depletion layer edge first reaches
  • X be the depth from the interface (boundary) with the back surface (hereinafter referred to as the distance from the back surface).
  • the distance index L is introduced.
  • the distance index L is expressed by the following equation (3).
  • the distance index L shown in the above equation (3) is derived from the pn junction between the p base region and the n ⁇ drift layer when the increasing collector-emitter voltage V CE matches the power supply voltage V CC at turn-off. It is an index indicating the distance from the pn junction to the end (depletion layer end) of the depletion layer (correctly, space charge region) spreading in the n ⁇ drift layer 1. In the interior fraction of the square root, the denominator indicates the space charge density of the space charge region (depletion layer) at turn-off.
  • q is elementary charge
  • p hole concentration
  • n electron concentration
  • N d donor concentration
  • N a acceptor concentration
  • ⁇ S is the dielectric constant of the semiconductor.
  • the donor concentration N d is an average concentration obtained by integrating the n ⁇ drift layer in the depth direction and dividing by the distance of the integrated section.
  • the space charge density ⁇ is described by the hole concentration p running through the space charge region (depletion layer) at turn-off and the average donor concentration N d of the n ⁇ drift layer, and the electron concentration is negligibly lower than these Since there is no acceptor, it can be expressed as ⁇ q q (p + N d ).
  • the n + field stop layer has a function of making it difficult for the n + field stop layer to extend the expansion of the space charge region spreading at turn-off by making the doping concentration higher than that of the n ⁇ drift layer.
  • FIG. 19 is a chart showing the position condition of the field stop layer which the depletion layer first reaches in the semiconductor device according to the present invention.
  • n - the average drift layer Let it be resistivity. Average is the average concentration and resistivity of the entire n ⁇ drift layer including the n + field stop layer.
  • the rated voltage V rate the typical values shown in the rated current density J F also Figure 19.
  • the rated current density J F is set such that the energy density determined by the product of the rated voltage V rate and the rated current density J F has a substantially constant value, and is approximately the value shown in FIG.
  • the distance index L is calculated according to the equation (3) using these values, the values are as shown in FIG.
  • the distance X from the back surface of the peak position of the n + field stop layer reached by the end of the depletion layer first is the thickness W 0 of the semiconductor substrate with a value of ⁇ of 0.7 to 1.6 with respect to the distance index L It is the value subtracted from.
  • FIG. 16 is a characteristic diagram showing the threshold voltage at which the voltage waveform starts to vibrate. Specifically, FIG. 16 shows the dependence of the oscillation start threshold V RRO on ⁇ , for several typical rated voltages V rate (600 V, 1200 V, 3300 V). Here, the vertical axis normalizes the oscillation start threshold V RRO with the rated voltage V rate . It can be seen that the oscillation start threshold V RRO can be rapidly increased when ⁇ is 1.5 or less for all three rated voltages.
  • the operating voltage (power supply voltage V CC ) to be the voltage V is about half of the rated voltage V rate. Therefore, when the power supply voltage V CC is half the rated voltage V rate At least turn-off oscillation of the IGBT should be prevented. That is, the value of V RRO / V rate needs to be 0.5 or more. From FIG. 16, it is preferable that at least ⁇ be 0.2 to 1.5 because ⁇ is 0.2 or more and 1.5 or less for the value of V RRO / V rate to be 0.5 or more. .
  • any rated voltage V rate is an area where the oscillation start threshold V RRO can be sufficiently high when ⁇ is in the range of 0.7 to 1.4.
  • ⁇ is smaller than 0.7, although the oscillation start threshold V RRO is about 80% or more of the rated voltage V rate , the n + field stop layer becomes close to the p base region. It may be smaller than the rate . Therefore, ⁇ is preferably 0.7 or more. In addition, when ⁇ becomes larger than 1.4, the oscillation start threshold V RRO rapidly decreases from about 70% of the rated voltage V rate , and turn-off oscillation tends to occur. Therefore, ⁇ is preferably 1.4 or less. More preferably, the avalanche breakdown voltage of the element is sufficiently higher than the rated voltage V rate when ⁇ is in the range of 0.8 to 1.3, and more preferably in the range of 0.9 to 1.2. At the same time, the oscillation start threshold V RRO can be maximized .
  • the distance (depth) of the space charge region end becomes about the distance index L shown in the above equation (3). If there is a peak position of the n + field stop layer which is deepest from the back surface at the position of L (ie, ⁇ is about 1.0), it is possible to suppress oscillation at the time of switching. And, since the power density is substantially constant, the distance index L becomes proportional to the rated voltage V rate . As a result, at any rated voltage V rate , the oscillation start threshold value V RRO can be sufficiently increased if ⁇ is set in a range substantially centered on 1.0, and the oscillation suppression effect at the time of switching can be maximized .
  • the IGBT can sufficiently retain accumulated carriers at turn-off, and oscillation at turn-off The phenomenon can be suppressed. Therefore, at any rated voltage V rate , the distance X from the back surface of the peak position of the n + field stop layer to which the depletion layer edge first reaches is preferably such that the coefficient ⁇ of the distance index L is in the above range. Thereby, the oscillation phenomenon at turn-off can be effectively suppressed.
  • the distance index L it can be seen that any rated voltage V rate is deeper than 20 ⁇ m. That is, the reason for setting the average range Rp of protons to form the deepest first-stage proton peak from the back of the substrate to be 20 ⁇ m or more deeper than 15 ⁇ m from the back of the substrate is just to maximize this oscillation suppression effect. is there.
  • n + field stop layer in a region deeper than at least 15 ⁇ m from the back surface of the semiconductor substrate.
  • index L and the preferable range of (gamma)
  • FIG. 20 is an explanatory drawing showing the depth from the interface between the emitter electrode of the field stop layer of the semiconductor device according to the first embodiment and the front surface of the substrate.
  • FIG. 20A shows a cross-sectional view of an IGBT in which a plurality of n + field stop layers are formed.
  • the net doping concentration distribution along the cutting line AA 'in FIG. 20 (a) is the specific distance (depth) from the interface between the emitter electrode 7 and the front surface of the substrate. ) Is shown. Inside the p + collector layer 9 side of the n ⁇ drift layer 1, for example, three stages of n + field stop layers 10 having different depths from the back surface of the substrate are formed.
  • the distance X from the rear surface of the substrate to the peak position of the deepest n + field stop layer 10 (n + layer 10a) from the rear surface of the substrate is 50 ⁇ m. This is the case where the distance index L is 58.2 ⁇ m and ⁇ is 1.2 based on the chart shown in FIG.
  • the arrow L shown in FIG. 20B indicates, for example, the distance (length) from the pn junction 13 between the p base region 2 and the n ⁇ drift layer 1.
  • Reference numeral 12 is an n buffer layer.
  • FIG. 21 is an explanatory drawing showing the depth from the interface between the anode electrode of the field stop layer of the semiconductor device according to the second embodiment and the front surface of the substrate.
  • FIG. 21A shows a cross-sectional view of a diode in which a plurality of n + field stop layers are formed.
  • the net doping concentration distribution along the cutting line BB 'in FIG. 21 (a) is the specific distance (depth) from the interface between the anode electrode 33 and the front surface of the substrate. ) Is shown.
  • n + cathode layer 35 side of the semiconductor substrate 31 to be an n ⁇ drift layer n + field stop layers 36 having different depths from the back surface are formed, for example, in three stages.
  • the distance X from the back surface of the substrate to the peak position of the deepest n + field stop layer 36 (n + layer 36a) from the back surface of the substrate is 50 ⁇ m. This is a case where the distance index L is 58.2 ⁇ m and ⁇ is 1.2 based on the chart shown in FIG. Further, the arrow L illustrated in FIG. 21B indicates, for example, the distance (length) from the pn junction 38 between the p + anode region 32 and the n ⁇ drift layer.
  • Embodiment 4 The acceleration energy of protons in the method of manufacturing a semiconductor device according to the present invention will be described as Embodiment 4.
  • the acceleration energy of protons may be determined from the characteristic diagram of FIG. 18 shown below.
  • FIG. 18 is a characteristic diagram showing the relationship between the average range of protons and the acceleration energy of protons in the semiconductor device according to the present invention.
  • FIG. 18 is a characteristic diagram showing the above equation (4), which shows acceleration energy of protons for obtaining a desired average range Rp of protons.
  • the horizontal axis of FIG. 18 is the logarithm log (Rp) of the average range Rp of protons, and shows the average range Rp ( ⁇ m) corresponding to the parenthesis below the axis value of log (Rp).
  • the vertical axis is the logarithm log (E) of the acceleration energy E of proton, and the acceleration energy E of the corresponding proton is shown in the parentheses on the left side of the axis value of log (E).
  • the acceleration energy E of proton irradiation is calculated (hereinafter referred to as a calculated value E) from the average range Rp of desired protons using the fitting formula shown in the above equation (4), and the calculated value E of this acceleration energy
  • a calculated value E the acceleration energy E of proton irradiation is calculated (hereinafter referred to as a calculated value E) from the average range Rp of desired protons using the fitting formula shown in the above equation (4), and the calculated value E of this acceleration energy
  • the actual average range Rp ′ is also about ⁇ 10% of the desired average range Rp It falls within the range and falls within the range of measurement error. Therefore, the variation of the actual average range Rp 'from the desired average range Rp has a negligible effect on the electrical characteristics of the diode or IGBT. Therefore, if the actual acceleration energy E 'is in the range of the calculated value E ⁇ 10%, it can be judged that the actual average range Rp' is substantially the average range Rp as set. Alternatively, there is no problem if the actual average range Rp 'falls within ⁇ 10% of the average range Rp calculated by applying the actual acceleration energy E' to the equation (4).
  • the acceleration energy E and the average range Rp can fall within the above range ( ⁇ 10%)
  • the actual acceleration energy E ′ and the actual average range Rp ′ are desired average ranges
  • the range of the variation or error may be ⁇ 10% or less with respect to the average range Rp, and preferably within ⁇ 5%, it can be considered that the above equation (4) is satisfactorily followed.
  • the acceleration energy E of protons necessary to obtain the average proton range Rp of the desired protons can be determined.
  • Each acceleration energy E of the proton for forming the n + field stop layer described above also uses the above equation (4), and the spread resistance measurement of the sample actually irradiated with the proton with the above acceleration energy E ′ is known It agrees well with the measured value measured by the method. Therefore, by using the above equation (4), it is possible to predict the acceleration energy E of the necessary proton based on the average range Rp of the proton with extremely high accuracy.
  • the present invention is not limited to the above embodiments, and can be applied to various semiconductor devices in which a field stop layer can be provided.
  • the trench gate type IGBT has been described as an example in the first embodiment, it may be applied to a planar gate type IGBT.
  • the impurity introduction method for forming the semiconductor layer (collector layer, cathode layer) to be in contact with the output electrode is not limited to ion implantation, and various changes can be made.
  • the first conductivity type is n-type
  • the second conductivity type is p-type.
  • the present invention similarly applies the first conductivity type to p-type and the second conductivity type to n-type. It holds.
  • the manufacturing method of the semiconductor device concerning the present invention is useful to the semiconductor device used for power conversion devices, such as a converter and an inverter.

Abstract

　ｎ-ドリフト層となる半導体基板の内部には、裏面側の表面層にｐ+コレクタ層が設けられ、裏面側のｐ+コレクタ層よりも深い領域に複数のｎ+層からなるｎ+フィールドストップ層が設けられる。半導体基板のおもて面におもて面素子構造を形成した後、半導体基板の裏面に、ｎ+フィールドストップ層を形成する深さに対応した加速電圧でプロトン照射を行う（ステップＳ５）。次に、第１アニールによってプロトン照射に対応したアニール温度でプロトンをドナー化し、フィールドストップ層を形成する（ステップＳ６）。複数回のプロトン照射の条件に適合したアニール条件を用いてアニールすることにより、各プロトン照射により形成された各結晶欠陥を回復させて高いキャリア濃度の領域を複数形成することができる。また、漏れ電流増加等の電気特性不良を改善することができる。

Description

半導体装置の製造方法
　この発明は、半導体装置の製造方法に関する。
　電力用半導体装置として、各種の耐圧クラス、例えば、４００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、３３００Ｖの耐圧またはそれ以上の耐圧を有するＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）やダイオード（Ｄｉｏｄｅ）等が公知である。これらの電力用半導体装置はコンバータやインバータなどの電力変換装置に用いられている。
　この電力用半導体装置の製造方法として、次の方法が公知である。まず、半導体基板のおもて面におもて面素子構造を形成する。次に、半導体基板の裏面を研削等により除去し、半導体基板を薄板化する。次に、半導体基板の研削された裏面に不純物イオンをイオン注入する。そして、熱処理によって、半導体基板の裏面に注入された不純物を活性化して裏面素子構造を形成する。また、このような方法において、半導体基板にプロトンを照射し、熱処理によるプロトンの活性化（ドナー化）現象を利用して半導体基板の内部に高濃度のｎ+層を形成する方法が種々提案されている。
　このような半導体装置の製造方法として、半導体基板にプロトンを照射することにより、プロトンの照射位置に電子／正孔移動度を低下させる技術が開示されている（例えば、下記特許文献１参照。）。また、半導体基板へのプロトン照射後の熱処理条件について開示されている（例えば、下記特許文献２参照。）。プロトンは、照射後に所定温度でアニールすることにより、結晶欠陥層を回復させ、キャリア濃度が回復する。また、複数回のプロトン照射により、水素ドナーからなる複数のｎ+層を形成し、基板裏面から最も深いｎ+層の基板裏面からの深さを１５μｍとする方法について開示されている（例えば、下記特許文献３参照。）。
米国特許出願公開第２００５／０１１６２４９号明細書 米国特許出願公開第２００６／０２８６７５３号明細書 米国特許出願公開第２００６／００８１９２３号明細書
　しかしながら、上記特許文献１に記載の技術には、プロトン照射により導入される残留欠陥、すなわちディスオーダーにより電子／正孔移動度を低下させることはできるが、半導体基板裏面近傍に結晶欠陥層が存在するため、漏れ電流の増加等の電気特性不良が生じる。
　また、上記特許文献２に記載の技術では、プロトン照射時に生成した結晶欠陥を所定の熱処理条件によって回復させる点について記載されているが、プロトン照射は、二つの照射条件である、ドーズ量の違い、加速電圧の違いを有する。しかし、この特許文献２の技術を用いても、プロトン照射の二つの照射条件をいずれも最適とするアニールを行うことはできない。すなわち、アニール処理の温度が低い場合や時間が短いといった条件では結晶欠陥層（ディスオーダー）が残り、逆にアニール処理を過度な温度や時間により行ってしまうと、プロトンキャリア濃度の低下が生じる。
　また、プロトン照射（注入）の平均飛程（照射されたイオンが最も高濃度に存在する位置の照射面からの距離）が、上記特許文献３に記載の技術にあるように１５μｍを超えた場合、照射面（裏面）近傍およびプロトンの通過領域におけるディスオーダー低減が十分ではないことが分かった。図１５は、従来のプロトン照射の平均飛程とキャリア濃度との関係を示す特性図である。図１５には、プロトン照射の平均飛程Ｒｐが１５μｍ前後およびそれより深い場合について、同一の温度でアニール処理したときのキャリア濃度分布を各平均飛程ごとに示す。図１５（ａ）にはプロトン照射の平均飛程Ｒｐが５０μｍである場合を示し、図１５（ｂ）にはプロトン照射の平均飛程が２０μｍである場合を示し、図１５（ｃ）にはプロトン照射の平均飛程が１５μｍである場合を示す。
　図１５（ｃ）のプロトン照射の平均飛程Ｒｐ＝１５μｍの場合は、照射面近傍（深さが０μｍ～５μｍ）およびプロトンの通過領域のキャリア濃度が、シリコン基板の濃度１×１０14（／ｃｍ3）よりも高くなっており、ディスオーダーは十分低減されている。一方、図１５（ｂ）のプロトン照射の平均飛程Ｒｐ＝２０μｍおよび図１５（ａ）のプロトン照射の平均飛程Ｒｐ＝５０μｍでは、照射面近傍およびプロトンの通過領域のキャリア濃度が大きく低下しており、ディスオーダーが低減されていないことがわかる。このようにディスオーダーが残留する場合、素子の漏れ電流や導通損失が高くなってしまう。また、プロトン照射の平均飛程Ｒｐが１５μｍを超える場合、ディスオーダーの残留によるキャリア移動度の低下が顕著になる。
　特に、半導体基板の深さを変えて複数回プロトン照射を行って半導体基板の内部の異なる深さ位置に複数の高濃度のｎ+層を形成しようとする場合、プロトン照射の条件が異なるが、これらに対し１つの条件のみで一括してアニール処理を行うと、上記問題を生じる。
　また、複数回プロトン照射を行った後に一括してアニール処理をする場合、アニール温度を複数回のうちどの回のｎ+層に最適になる温度とするかによって、以下の問題が生じる。この問題について、例えば、３回のプロトン照射により、照射面から最も深いｎ+層を形成するためのプロトン照射を１回目とし、照射面に向かって浅くなる順に２回目、３回目のプロトン照射を行う場合を例に説明する。
　１回目のプロトン照射によるｎ+層は、２，３回目のプロトン照射によるｎ+層よりも照射面から最も深い位置に形成される。したがって、１回目のプロトン照射のプロトンの加速エネルギーは１～３回目のプロトン照射の中で最も高く設定される。そのため、照射面からプロトンの平均飛程Ｒｐまでのプロトンの通過領域に与えられる半導体基板の結晶性のダメージは、３回のプロトン照射の中で最も高くなる。そこで、１回目のプロトン照射のダメージを低減するために、アニール温度を高く設定するという方法があるが、この場合、ダメージ軽減の代償として、プロトン照射によるｎ+層のキャリア濃度は低下してしまう。
　また、上記問題の他に、例えば照射面に最も近い（浅い）３回目のプロトン照射によるｎ+層のキャリア濃度を高くするために、アニール温度を低くした場合、基板裏面から最も深い１回目のプロトン照射によって基板に与えられたダメージは十分低減されない。そのため、１回目のプロトン照射のプロトンの通過領域にはディスオーダーが多く残留し、素子の電気的特性不良が生じやすくなるという問題がある。
　以上のように、複数個のｎ+層の形成に必要なアニール温度は、多くの場合異なっている。そのため、複数回のプロトン照射後にアニール処理を一括して行う場合、プロトン照射によるｎ+層のキャリア濃度を高く維持することと、プロトンの通過領域のディスオーダーの低減とを十分に両立させることが難しくなる。
　この発明は、上述した従来技術による問題点を解消するため、複数回のプロトン照射の条件に適合したアニール条件を用いてアニールすることにより、各プロトン照射により形成された各結晶欠陥を回復させて高いキャリア濃度の領域を複数形成できる半導体装置の製造方法を提供することを目的とする。また、漏れ電流増加等の電気特性不良を改善することができる半導体装置の製造方法を提供することを目的とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の半導体基板の裏面から、プロトンを照射する照射工程を行う。次に、前記半導体基板の裏面に照射されたプロトンを活性化し、前記半導体基板よりも不純物濃度が高い第１導電型の第１半導体層を形成するアニール工程を行う。そして、前記照射工程の照射条件に応じて、前記照射工程と前記アニール工程とを組にして複数回行うことにより、前記半導体基板の深さ方向に、前記第１半導体層を複数形成する。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記照射工程は、前記半導体基板の裏面から前記第１半導体層を形成する領域の深さが深いほど高い加速電圧とする。また、前記アニール工程は、前記半導体基板の裏面から前記第１半導体層を形成する領域の深さが深いほど高いアニール温度とする。そして、前記照射工程および前記アニール工程の組は、前記第１半導体層が前記半導体基板の裏面から最も深い位置となる組から順に行うことを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記一組の照射工程とアニール工程において、複数回の照射工程の後に１回のアニールを行うことを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１半導体層は、空乏層の広がりを抑制するフィールドストップ層であることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記照射工程および前記アニール工程により形成する前記第１半導体層の数は、前記半導体基板の厚さもしくは定格電圧あるいはこれらの両方に基づくことを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体装置は、絶縁ゲート型バイポーラトランジスタであることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体装置は、ダイオードであることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、さらに、次の特徴を有する。前記半導体基板からなる第１導電型のドリフト層を備え、前記半導体基板のおもて面には第２導電型の第２半導体層が形成され、ｑを電荷素量、Ｎdを前記ドリフト層の平均濃度、εSを前記半導体基板の誘電率、Ｖrateを定格電圧、ＪFを定格電流密度、ｖsatをキャリアの速度が所定の電界強度で飽和した飽和速度として、距離指標Ｌが下記式（１）で表される。そして、前記第２半導体層に最も近い前記第１半導体層のキャリア濃度がピーク濃度となる位置の前記半導体基板の裏面からの深さをＸとし、前記半導体基板の厚さをＷ0としたときに、Ｘ＝Ｗ0－γＬであり、γが０．２以上１．５以下となるように前記第２半導体層に最も近い前記第１半導体層のピーク濃度となる位置とする。
Figure JPOXMLDOC01-appb-M000002
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記γが０．９以上１．４以下であることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記γが１．０以上１．３以下であることを特徴とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の半導体基板の裏面からプロトンを照射する照射工程を行う。次に、前記半導体基板の裏面に照射されたプロトンを活性化し、前記半導体基板よりも不純物濃度が高い第１導電型の第１半導体層を形成するアニール工程を行う。そして、前記照射工程と前記アニール工程とを組にして複数回行うことにより、前記半導体基板の深さ方向に、前記第１半導体層を複数形成する。このとき、複数回の前記照射工程のうち前記半導体基板の裏面から最も深い位置にプロトンを照射する第１の照射工程の組となる、複数回の前記アニール工程のうちの第１のアニール工程のアニール温度を３８０℃以上４５０℃以下とする。複数回の前記照射工程のうち前記半導体基板の裏面から２番目に深い位置にプロトンを照射する第２の照射工程の組となる、複数回の前記アニール工程のうちの第２のアニール工程のアニール温度を３５０℃以上４２０℃以下とする。複数回の前記照射工程のうち前記半導体基板の裏面から３番目に深い位置にプロトンを照射する第３の照射工程の組となる、複数回の前記アニール工程のうちの第３のアニール工程のアニール温度を３４０℃以上４００℃以下とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１のアニール工程のアニール温度を４００℃以上４２０℃以下とし、前記第２のアニール工程のアニール温度を３７０℃以上３９０℃以下とし、前記第３のアニール工程のアニール温度を３５０℃よりも高く３７０℃以下とすることを特徴とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の半導体基板の裏面からプロトンを照射する照射工程を行う。次に、前記半導体基板の裏面に照射されたプロトンを活性化し、前記半導体基板よりも不純物濃度が高い第１導電型の第１半導体層を形成するアニール工程を行う。このとき、前記照射工程の照射条件に応じて、１回または複数回の前記照射工程と１回の前記アニール工程とを組にして複数回行うことにより、前記半導体基板の深さ方向に、前記第１半導体層を複数形成する。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記照射工程において、プロトンの照射により飛程Ｒｐの前記第１半導体層を形成するときのプロトンの加速エネルギーＥは、前記飛程Ｒｐの対数ｌｏｇ（Ｒｐ）をｘ、前記加速エネルギーＥの対数ｌｏｇ（Ｅ）をｙとして、下記式（２）を満たすことを特徴とする。
　ｙ＝－０．００４７ｘ4＋０．０５２８ｘ3－０．２２１１ｘ2＋０．９９２３ｘ＋５．０４７４　・・・（２）
　上述した発明によれば、プロトン照射とアニールとを組とし、プロトン照射とアニールの条件を半導体基板上で形成しようとする第１半導体層の位置に応じて規定することにより、複数の第１半導体層の不純物濃度をいずれも高めることができるようになる。そして、複数回のプロトン照射の条件に適合したアニール条件を用いてアニールすることにより、各プロトン照射により形成された各結晶欠陥を回復させ、かつ各キャリア濃度を高くできる。また、漏れ電流増加等の電気特性不良を改善することができるようになる。
　本発明にかかる半導体装置の製造方法によれば、複数回のプロトン照射の条件に適合したアニール条件を用いてアニールすることにより、各プロトン照射により形成された各結晶欠陥を回復させて高いキャリア濃度の領域を複数形成できるという効果を奏する。また、漏れ電流増加等の電気特性不良を改善することができるという効果を奏する。
図１は、実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の一例を示す断面図である。 図２は、実施の形態１にかかる半導体装置の製造方法の概要を示すフローチャートである。 図３は、実施の形態１にかかる製造途中の半導体装置を示す断面図である。 図４は、実施の形態１にかかる製造途中の半導体装置を示す断面図である。 図５は、実施の形態１にかかる製造途中の半導体装置を示す断面図である。 図６は、実施の形態１にかかる製造途中の半導体装置を示す断面図である。 図７は、実施の形態１にかかる製造途中の半導体装置を示す断面図である。 図８は、実施の形態１にかかる製造途中の半導体装置を示す断面図である。 図９は、実施の形態１にかかる製造途中の半導体装置を示す断面図である。 図１０は、実施の形態１にかかる製造途中の半導体装置を示す断面図である。 図１１は、実施の形態１にかかる製造途中の半導体装置を示す断面図である。 図１２は、実施の形態１にかかる製造途中の半導体装置を示す断面図である。 図１３は、実施の形態２にかかる半導体装置の製造方法により製造される半導体装置の一例を示す断面図である。 図１４は、実施例にかかる半導体装置のキャリア濃度分布を示す特性図である。 図１５は、従来のプロトン照射の平均飛程とキャリア濃度との関係を示す特性図である。 図１６は、電圧波形が振動を始める閾値電圧について示す特性図である。 図１７は、一般的なＩＧＢＴのターンオフ発振波形を示す特性図である。 図１８は、本発明にかかる半導体装置のプロトンの平均飛程とプロトンの加速エネルギーとの関係を示す特性図である。 図１９は、本発明にかかる半導体装置において空乏層が最初に達するフィールドストップ層の位置条件を示す図表である。 図２０は、実施の形態１にかかる半導体装置のフィールドストップ層のエミッタ電極と基板おもて面との界面からの深さを示す説明図である。 図２１は、実施の形態２にかかる半導体装置のフィールドストップ層のアノード電極と基板おもて面との界面からの深さを示す説明図である。
　以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
　まず、実施の形態１にかかる半導体装置の製造方法により作製（製造）される半導体装置の一例としてトレンチゲート型ＩＧＢＴの構造について説明する。図１は、実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の一例を示す断面図である。図１の紙面左側には、エミッタ電極７とｎ++エミッタ領域３との境界から半導体基板の深さ方向における不純物濃度分布を示す。図１に示す実施の形態１にかかる半導体装置の製造方法により製造される半導体装置において、ｎ-ドリフト層１となる半導体基板の内部には、おもて面側の表面層にｐベース領域２が設けられている。
　ｐベース領域２の内部には、半導体基板のおもて面に露出するようにｎ++エミッタ領域３が設けられている。ｎ++エミッタ領域３の不純物濃度は、ｎ-ドリフト層１の不純物濃度よりも高い。ｎ++エミッタ領域３およびｐベース領域２を貫通しｎ-ドリフト層１に達するトレンチ４が設けられている。トレンチ４の側壁および底面に沿って、ゲート絶縁膜５が設けられている。トレンチ４の内部には、ゲート絶縁膜５の内側に、トレンチ４に埋め込まれるようにゲート電極６が設けられている。
　エミッタ電極７は、ｐベース領域２およびｎ++エミッタ領域３に接する。また、エミッタ電極７は、層間絶縁膜８によってゲート電極６と電気的に絶縁されている。また、ｎ-ドリフト層１となる半導体基板の内部には、裏面側の表面層にｐ+コレクタ層９が設けられ、裏面側のｐ+コレクタ層９よりも深い領域に第１の半導体層としてのｎ+フィールドストップ（ＦＳ）層１０が設けられている。このｎ+フィールドストップ層１０は、半導体基板の深さ方向の異なる位置に形成される複数のｎ+層１０ａ～１０ｃからなる。コレクタ電極１１は、ｐ+コレクタ層９に接する。ｐ+コレクタ層９の不純物濃度は、コレクタ電極１１とのオーミックコンタクトが得られる程度に高い。
　ｎ+フィールドストップ層１０の各ｎ+層１０ａ～１０ｃは、それぞれｐ+コレクタ層９とほぼ平行となるように、半導体基板の深さ方向に直交する方向に延在する。また、各ｎ+層１０ａ～１０ｃは、それぞれ一様な厚さで設けられている。半導体基板の最も裏面側に位置するｎ+層１０ｃは、ｐ+コレクタ層９から離れていてもよいし、ｐ+コレクタ層９に接していてもよい。ｎ+フィールドストップ層１０の不純物濃度は、ｎ-ドリフト層１の不純物濃度よりも高い。ｎ+フィールドストップ層１０は、水素誘起ドナーによる半導体層である。この水素誘起ドナーとは、プロトン照射により半導体基板の深さ方向に導入された水素原子とその周囲の空孔・複空孔を含む複合的な格子欠陥から誘起されたドナーのことである。
　次に、実施の形態１にかかる半導体装置の製造方法の概論について説明する。図２は、実施の形態１にかかる半導体装置の製造方法の概要を示すフローチャートである。図２に示すように、実施の形態１にかかる半導体装置の製造方法においては、まず、半導体基板のおもて面に、おもて面電極のコンタクトとなる各半導体領域を形成する（ステップＳ１）。次に、半導体基板のおもて面におもて面電極を形成する（ステップＳ２）。次に、半導体基板のおもて面に表面保護膜を形成する（ステップＳ３）。次に、半導体基板の裏面を研削またはエッチングなどにより除去し、半導体基板の厚さを一様に薄く（薄板化）する（ステップＳ４）。
　次に、半導体基板の裏面に、ｎ+フィールドストップ層を形成するためのプロトン照射を行う（ステップＳ５）。ステップＳ５のプロトン照射は、裏面電極とのコンタクトとなる半導体層よりも深い領域に照射可能な程度の照射エネルギーで行う。次に、第１アニールによって、ステップＳ５で照射されたプロトンを活性化（ドナー化）させる（ステップＳ６）。ここで活性化とは、水素誘起ドナーを形成する他に、プロトン照射によって半導体基板内に導入された多量の結晶欠陥（結晶の乱れ、ディスオーダー）を低減することも意味している。このディスオーダーの残留は、漏れ電流やオン電圧（導通時の電圧降下）の増加をもたらす。このステップＳ５およびＳ６により、半導体基板の内部の裏面側の深い領域に、ｎ+フィールドストップ層が形成される。ステップＳ６の第１アニールの温度は、例えばプロトン照射により形成された水素誘起ドナーを減少あるいは消失させない程度の温度であることが好ましい。
　そして、図１に示すように、半導体基板の深さ方向に複数のｎ+層１０ａ～１０ｃを形成する場合、半導体基板の裏面側からプロトン照射を行うため、半導体基板の裏面から最も離れた深いｐベース領域２に近い側のｎ+層１０ａから順に半導体基板の裏面側へかけてｎ+層１０ｂを形成した後、ｎ+層１０ｃを形成する。
　この際、ステップＳ５のプロトン照射とステップＳ６の第１アニールを一組として、設けるｎ+層の数の分だけこれらステップＳ５，ステップＳ６を繰り返す。詳細は後述するが、ｎ+層１０ａ～１０ｃの深さに対応して、ステップＳ５におけるプロトン照射の加速電圧は深いほど高く、ステップＳ６におけるアニール温度は深いほど高くする。ここで、アニール温度が高いほど、ドナー化率は下がる傾向にあるため、半導体基板の裏面からの深さ方向で見て深い位置のｎ+層１０ａを先に形成し、その後、半導体基板の裏面側へかけてｎ+層１０ｂを形成してから最も裏面側のｎ+層１０ｃを形成する。隣り合うｎ+層同士は、接していてもよいし、離れていてもよい。
　ここで、ドナー化率とは、１つのｎ+層において、照射（注入）したプロトンのドーズ量で、ｎ+層のドーピング濃度をｎ+層の幅の範囲で深さ方向に積分した積分濃度を割ったときの割合である。例えば、プロトンのドーズ量が１×１０14／ｃｍ2の場合、１つのｎ+層の積分濃度が１×１０13／ｃｍ2であれば、ドナー化率は１０％である。また、ｎ+層の幅とは、例えばｎ+層のドーピング濃度がピーク濃度から表面および裏面に向かってそれぞれ減少し、半導体基板のドーピング濃度と同じ値まで外挿したときの２つの交点の間の距離と考えればよい。
　次に、薄板化された半導体基板の裏面に、裏面電極とのコンタクトとなる半導体層を形成するための不純物イオンをイオン注入する（ステップＳ７）。ステップＳ７のイオン注入は、後の工程で形成される裏面電極とのオーミックコンタクトが得られる程度に高いドーズ量で行う。次に、第２アニールによって、ステップＳ７で注入された不純物イオンを活性化させる（ステップＳ８）。ステップＳ８により、半導体基板の内部の裏面側の表面層に、裏面電極とのコンタクトとなる半導体層（例えば、コレクタ層）が形成される。
　その後、例えばスパッタリングなどの物理気相成長法により半導体基板の裏面に裏面電極を形成し（ステップＳ９）、実施の形態１にかかる半導体装置が完成する。
　次に、この実施の形態１にかかる半導体装置の製造方法について、図１に示すトレンチゲート型ＩＧＢＴを作製する場合を例に具体的に説明する。図３～図１２は、実施の形態１にかかる製造途中の半導体装置を示す断面図である。まず、図３に示すように、ｎ-ドリフト層１となる半導体基板を用意する。次に、図４に示すように、半導体基板のおもて面に、一般的な方法によりｐベース領域２、ｎ++エミッタ領域３、トレンチ４、ゲート絶縁膜５およびゲート電極６からなるトレンチゲート型のＭＯＳ（金属－酸化膜－半導体からなる絶縁ゲート）構造を形成する。
　次に、図５に示すように、スパッタリングによって、半導体基板のおもて面にエミッタ電極７となるアルミニウムシリコン（ＡｌＳｉ）膜を堆積する。次に、アルミニウムシリコン膜をパターニングして配線パターンを形成した後、アニールを行う。これにより、半導体基板のおもて面にエミッタ電極７が形成される。次に、エミッタ電極７を覆うように、半導体基板のおもて面に表面保護膜（不図示）となる例えばポリイミド膜を塗布する。次に、ポリイミド膜をパターニングしエミッタ電極７の一部を露出させた後、ポリイミド膜をキュア（焼成）する。次に、半導体基板の裏面を例えば研削して、半導体基板を薄板化した後、半導体基板を洗浄して付着物を除去する。
　次に、半導体基板のｎ-ドリフト層１の深さ方向に複数のｎ+層１０ａ～１０ｃを形成する。はじめに、一つめのｎ+層１０ａを形成する。図６に示すように、半導体基板の裏面から所定量離れた最も深い領域にプロトン２１ａを照射する。この際、プロトン照射の加速電圧は、半導体基板の裏面からの深さに応じて最も高い値で行う。例えば、ｎ+層の裏面からの深さを約１００μｍとする場合は３ＭｅＶ、同じく約５０μｍとする場合は２ＭｅＶ、同じく約２０μｍあるいはそれ以下とする場合は１ＭｅＶ以下、というように決めればよい。
　例えば、ｎ+層１０ａの基板裏面からの深さを６０μｍとする場合、対応するプロトンの加速エネルギーは２．３１ＭｅＶである。ｎ+層１０ａの基板裏面からの深さは、素子の定格電圧にもよるが、２０μｍ～１００μｍが典型的な範囲となる。この深さ範囲に対応するプロトンの加速エネルギーの範囲は、例えば１．１７ＭｅＶ～３．１３ＭｅＶである。なお、プロトン照射のドーズ量は、形成するｎ+層のピーク濃度などに応じて決めればよい。例えば、プロトン照射のドーズ量は、１×１０11／ｃｍ2以上１×１０15／ｃｍ2以下であってもよい。
　次に、図７に示すように、第１アニールによって、照射されたプロトン２１ａを活性化し、半導体基板の裏面から所定量離れた深い領域にｎ+層１０ａを形成する。この第１アニールのうち、ｎ+層１０ａの形成は、半導体基板の裏面からの深さに対応して、形成しようとする複数のｎ+層１０ａ～１０ｃのうち最も高い温度で行う。例えば、４００℃とする。これにより、図７の左側に示すように、半導体基板の表面側のｐベース領域２に最も近い側に不純物濃度が高い一つめのｎ+層１０ａが形成される。このように基板裏面から最も深いｎ+層１０ａに必要なアニール温度は、例えば３８０℃以上４５０℃以下、好ましくは４００℃以上４２０℃以下である。
　次に、二つめのｎ+層１０ｂを形成する。具体的には、図８に示すように、半導体基板の裏面から所定量離れ、ｎ+層１０ａより浅い領域にプロトン２１ｂを照射する。この際、プロトン照射の加速電圧は、半導体基板の裏面からの深さに応じた値で行い、ｎ+層１０ａ形成時の加速電圧よりも低い中程度の値で行う。例えば、ｎ+層１０ｂの基板裏面からの深さを３０μｍとする場合、対応するプロトンの加速エネルギーは１．５ＭｅＶである。ｎ+層１０ｂの基板裏面からの深さは、素子の定格電圧にもよるが、１０μｍ～５０μｍが典型的な範囲となる。この深さ範囲に対応するプロトンの加速エネルギーの範囲は、例えば０．７４ＭｅＶ～２．０７ＭｅＶである。
　次に、図９に示すように、第１アニールによって、照射されたプロトン２１ｂを活性化し、半導体基板の裏面から所定量離れ、ｎ+層１０ａより浅い位置にｎ+層１０ｂを形成する。この第１アニールのうち、ｎ+層１０ｂの形成は、半導体基板の裏面からの深さに対応して、形成しようとする複数のｎ+層１０ａ～１０ｃのうち中程度の温度で行う（ｎ+層１０ａ形成時のアニール温度以下の温度）。例えば、ｎ+層１０ｂを形成するためのアニール温度は３８０℃である。これにより、図９の左側に示すように、半導体基板のおもて面側のｐベース領域２から見てｎ+層１０ａよりさらに離れた領域に不純物濃度が高い二つめのｎ+層１０ｂを形成することができる。このように基板裏面から２番目に深いｎ+層１０ｂに必要なアニール温度は、例えば３５０℃以上４２０℃以下、好ましくは３７０℃以上３９０℃以下である。
　次に、三つめのｎ+層１０ｃを形成する。具体的には、図１０に示すように、半導体基板の裏面から所定量離れ、ｎ+層１０ｂより浅い領域にプロトン２１ｃを照射する。この際、プロトン照射の加速電圧は、半導体基板の裏面からの深さに応じた値で行い、ｎ+層１０ｂ形成時の加速電圧よりも低く、最も低い値で行う。例えば、ｎ+層１０ｃの基板裏面からの深さを１０μｍとする場合、対応するプロトンの加速エネルギーは０．７４ＭｅＶである。ｎ+層１０ｃの基板裏面からの深さは５μｍ～２０μｍが典型的な範囲となる。このときの加速エネルギーの範囲は、例えば０．４５ＭｅＶ～１．１７ＭｅＶである。
　次に、図１１に示すように、第１アニールによって、照射されたプロトン２１ｃを活性化し、半導体基板の裏面から所定量離れ、ｎ+層１０ｂより浅い位置にｎ+層１０ｃを形成する。この第１アニールのうち、ｎ+層１０ｃの形成は、半導体基板の裏面からの深さに対応して、形成しようとする複数のｎ+層１０ａ～１０ｃのうち最も低い温度で行う（ｎ+層１０ｂ形成時のアニール温度以下の温度）。例えば、ｎ+層１０ｃを形成するためのアニール温度は３６０℃である。これにより、図１１の左側に示すように、半導体基板の表面側のｐベース領域２から見てｎ+層１０ｂよりさらに離れた領域に不純物濃度が高い三つめのｎ+層１０ｃを形成することができる。このように基板裏面から３番目に深い（図１１では基板裏面から最も浅い）ｎ+層１０ｃに必要なアニール温度は、例えば３４０℃以上４００℃以下、好ましくは３５０℃以上３７０℃以下、さらに好ましくは下限値を３５０℃よりも大きくするものである。
　上記のように、複数回行う第１アニールは、例えばプロトン照射により形成された水素誘起ドナーを減少もしくは消失させない程度の温度で行うことが好ましい。なお、アニール処理時間は０．５時間～１０時間としてもよい。
　この後、半導体基板の研削された裏面に、例えばボロンイオン（Ｂ+）などのｐ型不純物イオンをイオン注入する。そして、図１２に示すように、第２アニールによって、半導体基板の裏面に注入されたｐ型不純物イオンを活性化し、半導体基板の裏面の表面層にｐ+コレクタ層９を形成する。そして、例えばアルミニウムを主成分とする金属でできたコレクタ電極１１を形成するための前処理として、シリコン（Ｓｉ）半導体層とアルミニウム膜とのコンタクト抵抗を小さくするためのフッ化水素（ＨＦ）処理を行う。次に、例えばスパッタリングにより、半導体基板の裏面にアルミニウム、チタン（Ｔｉ）、ニッケル（Ｎｉ）および金（Ａｕ）を順に堆積して、これら４層の金属膜が積層されてなるコレクタ電極１１を形成する。次に、コレクタ電極１１の表面成形性を改善させるための金属アニールを行う。これにより、図１に示したトレンチゲート型ＩＧＢＴが完成する。
　上記の説明では、プロトン照射と、第１アニールとを組にして、プロトン照射とアニールとを交互に行うこととした。このプロトン照射工程およびアニール工程の組は、ｎ+フィールドストップ層１０が半導体基板の裏面から最も深い位置となる組から順に行った。これに限らず、複数回行われる第１アニールのうち、ｎ+層１０ａ～１０ｃの形成に必要なアニール温度が同じ場合には、複数回のプロトン照射後に１回のアニールを行って複数のｎ+層を形成するようにしてもよい。例えば、ｎ+層１０ｂ，１０ｃのアニール温度が同じ場合には、ｎ+層１０ｂ，１０ｃについてそれぞれ異なる条件で２回のプロトン照射を行った後、一つの条件（アニール温度）により、まとめて１回のアニールを行ってもよく、この場合、アニール回数を減らすことができ、製造の工程数を減らすことができるようになる。
　また、第１アニールの一部について、第２アニールと同じ条件（アニール温度）でよい場合には、これら第１アニールの一部と第２アニールとを同時に行うこともできる。ただし、第１アニールおよび第２アニールの温度は、以前に行ったアニール以下の温度で行う。また、複数回行われる第２アニールのうちの最後の第２アニールと金属アニールとが同じアニール温度である場合、第２アニールを金属アニールと同時に行ってもよい。
　他に、以下のような例えば３つの条件を用いて複数（多段）のｎ+層を形成してもよい。一つめの条件は、ｎ+層が照射面（基板裏面）から深い位置に配置されるほど、１つ当たりのｎ+層のプロトンのドーズ量は低め（５×１０12／ｃｍ2～５×１０13／ｃｍ2）とする点である。ドーズ量を低めに設定することで、加速エネルギーが高いことによる結晶性のダメージを、低ドーズ量により減らすようにする。
　二つめの条件は、ｎ+層が照射面に近くなる、すなわちｎ+層が浅くなるほど、１つ当たりのｎ+層のプロトンのドーズ量は高め（３×１０13／ｃｍ2～３×１０14／ｃｍ2）とする点である。加速エネルギーが低くなることにより、加速エネルギーが高い場合よりも結晶性へのダメージは小さくなるため、その分プロトンのドーズ量を高くしてもよい。
　三つめの条件は、照射面に最も近い（最も浅い）ｎ+層１０ｃの近傍のディスオーダーは、他の基板裏面から深い箇所のｎ+層１０ａ，１０ｂに比べて、残留量が高くてもよい点である。ここでディスオーダーの残留量とは、平たく言えばキャリア移動度が結晶の理論値よりも低くなる割合であると考えてよい。ｐベース領域２とｎ-ドリフト層１との間のｐｎ接合から伸びる空乏層は、最も浅いｎ+層１０ｃでその伸長を抑えることにより、それ以上深くは広がらなく設計してもよい。これにより、基板裏面から最も浅いｎ+層１０ｃよりも基板裏面までの間にディスオーダーが残留していても、漏れ電流への影響を小さくすることができる。また、ゲートがオンの導通時には、基板裏面のｐ+コレクタ層９からの正孔の注入効率をディスオーダーにより小さくすることができるため、例えばオン電圧とターンオフ損失とのトレードオフ特性も改善することができる。
　以上、説明したように、実施の形態１によれば、ｎ+フィールドストップ層１０として、半導体基板の深さ方向に複数の不純物濃度が高いｎ+層１０ａ～１０ｃを形成することにより、これら複数（多段）のｎ+層１０ａ～１０ｃによって、ｐベース領域２とｎ-ドリフト層１との間のｐｎ接合から伸びる空乏層がｐ+コレクタ層９に達することを防止する。
　そして、プロトン照射とアニールとを組とし、プロトン照射とアニールの条件を半導体基板上で形成しようとするｎ+層の位置に応じて規定することにより、複数のｎ+層の不純物濃度をいずれも高めることができるようになる。このように、複数回のプロトン照射の条件に適合したアニール条件を用いてアニールすることにより、各プロトン照射により形成された各結晶欠陥を回復させ、かつ各キャリア濃度を高くできる。また、漏れ電流増加等の電気特性不良を改善することができるようになる。
　また、上記のｎ+フィールドストップ層１０として形成する複数のｎ+層１０ａ～１０ｃの数は、半導体基板厚さや半導体素子の耐圧クラス（あるいは定格電圧）等に応じた数を設けることができる。定格電圧が高いほど半導体基板の厚さを厚くする必要がある。そのため、この半導体基板の厚さを厚くするにしたがって、ｎ+フィールドストップ層１０として形成するｎ+層の数を増やすようにしてもよい。例えば、定格電圧が６００Ｖなら１～３個、同じく１２００Ｖなら２～４個、同じく１７００Ｖなら３～５個、同じく３３００Ｖなら４～６個、などであってもよい。
（実施の形態２）
　図１３は、実施の形態２にかかる半導体装置の製造方法により製造される半導体装置の一例を示す断面図である。実施の形態２にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法と異なる点は、ＩＧＢＴに代えてダイオードを作製する点である。
　図１３に示す実施の形態２にかかる半導体装置の製造方法により製造される半導体装置において、ｎ-型の半導体基板３１の内部には、おもて面側の表面層にｐ+アノード領域３２が選択的に設けられている。符号３４は層間絶縁膜である。アノード電極（入力電極）３３は、ｐ+アノード領域３２に接する。また、ｎ-型の半導体基板３１の内部には、裏面側の表面層にｎ+カソード層（第１半導体層）３５が設けられ、裏面側のｎ+カソード層３５よりも深い領域にｎ+フィールドストップ層３６が設けられている。
　ｎ+フィールドストップ層３６の構成は、実施の形態１のｎ+フィールドストップ層と同様に、半導体基板の深さ方向に複数のｎ+層３６ａ～３６ｃからなる。カソード電極（出力電極）３７は、ｎ+カソード層３５に接する。ｎ+カソード層３５の不純物濃度は、カソード電極３７とのオーミックコンタクトが得られる程度に高い。
　以上、説明した実施の形態２においても、実施の形態１と同様の工程により製造することができる。これにより、プロトン照射およびアニールを組として複数回条件を変えて行うことにより、複数のｎ+層を形成することができるようになる。そして、複数回のプロトン照射の条件に適合したアニール条件を用いてアニールすることにより、各プロトン照射により形成された水素誘起ドナー層の濃度（ドーピング濃度）を高くできるようになる。また、プロトン照射によって導入された各結晶欠陥（ディスオーダー）を回復させることで、漏れ電流増加等の電気特性不良を改善することができるようになる。そして、実施の形態２によれば、ダイオードを形成する場合においても、所望のドーピング濃度を有するｎ+フィールドストップ層を形成することができる。
（実施例）
　次に、半導体層のドーピング濃度について検証した。図１４は、周知の広がり抵抗（Ｓｐｒｅａｄ　Ｒｅｓｉｓｔａｎｃｅ）測定法によって測定した、実施例にかかる半導体装置のキャリア濃度分布を示す特性図である。実施の形態１にかかる半導体装置の製造方法に従い、プロトン照射（ステップＳ５）および第１アニール（ステップＳ６）を行った試料を用意した（以下、実施例とする）。
　ｎ+層１０ａ～１０ｃのうち、ｎ+層１０ａが半導体基板の裏面からの深さが最も深く、プロトン照射時の加速電圧が最も高い。ｎ+層１０ｃが半導体基板の裏面からの深さが最も浅く、プロトン照射時の加速電圧が最も低い。加速電圧の値は、深さに応じて高い順にｎ+層１０ａ、ｎ+層１０ｂ、ｎ+層１０ｃとなる。また、アニール温度についても、高い順にｎ+層１０ａ、ｎ+層１０ｂ、ｎ+層１０ｃとなる。例えば、アニール温度は、ｎ+層１０ａが４５０℃、ｎ+層１０ｂおよびｎ+層１０ｃが３８０℃である。このような場合、ｎ+層１０ｂおよびｎ+層１０ｃは、２度のプロトン照射後、１度のアニール（温度３８０℃）で行うことができる。
　図１４に示す結果より、実施例では、半導体基板の深さ方向に複数のｎ+層１０ａ～１０ｃとして不純物濃度を高くすることができることが確認された。特に、ｎ+層１０ａ～１０ｃの箇所以外で不純物濃度が極端に落ち込む領域がないことから、プロトン照射によって導入されたディスオーダーも十分低減できている。また、ｎ+層１０ａ～１０ｃの領域でそれぞれ高い不純物濃度を示すことから、活性化率の高い水素誘起ドナー層を得ることができることが示されている。例えば、従来の方法のように、複数のｎ+層１０ａ～１０ｃをまとめて一括で同じ温度でアニールし、しかもこのアニール温度が低いとき、プロトン照射によってディスオーダー層ができることで電子および正孔の移動度が低下するため、ｎ+層１０ａ～１０ｃの箇所以外で不純物濃度が極端に落ち込む領域ができる。しかしながら、本発明の実施例ではこれを防止できる。また、複数のｎ+層１０ａ～１０ｃをまとめて一括で同じ温度でアニールし、しかもこのアニール温度が高いとき（５００℃よりも高い温度）、水素誘起ドナー層は濃度が減少もしくは消失し、半導体基板の裏面から浅い側のｎ+層１０ｃの不純物濃度が低くなる。しかしながら、本発明の実施例では、水素誘起ドナーの減少を抑制できた。
（実施の形態３）
　次に、本発明にかかる半導体装置の製造方法の複数回のプロトン注入において、１段目のｎ+フィールドストップ層のプロトンピーク位置の好ましい位置について、実施の形態３として説明する。１段目のｎ+フィールドストップ層とは、ダイオードの場合はカソード層側、ＩＧＢＴの場合はコレクタ層側となる基板裏面から、基板の深さ方向で最も深い箇所に位置するｎ+フィールドストップ層のことである。
　図１７は、一般的なＩＧＢＴのターンオフ発振波形を示す特性図である。コレクタ電流が定格電流の１／１０以下の場合、蓄積キャリアが少ないために、ターンオフが終わる手前で発振することがある。コレクタ電流をある値に固定して、異なる電源電圧ＶCCにてＩＧＢＴをターンオフさせる。このとき、電源電圧ＶCCがある所定の値を超えると、コレクタ・エミッタ間電圧波形において、通常のオーバーシュート電圧のピーク値を超えた後に、付加的なオーバーシュートが発生するようになる。そして、この付加的なオーバーシュート（電圧）がトリガーとなり、以降の波形が振動する。電源電圧ＶCCがこの所定の値をさらに超えると、付加的なオーバーシュート電圧がさらに増加し、以降の振動の振幅も増加する。このように、電圧波形が振動を始める閾値電圧を発振開始閾値ＶRROと呼ぶ。この発振開始閾値ＶRROが高ければ高いほど、ＩＧＢＴはターンオフ時に発振しないことを示すので好ましい。
　発振開始閾値ＶRROは、ＩＧＢＴのｐベース領域とｎ-ドリフト層との間のｐｎ接合からｎ-ドリフト層を広がる空乏層（厳密には、正孔が存在するので空間電荷領域）が、複数のプロトンピークのうち最初に達する１段目（最もｐベース領域側）のプロトンピークの位置に依存する。その理由は、次のとおりである。ターンオフ時に空乏層がｐベース領域とｎ-ドリフト層との間のｐｎ接合からｎ-ドリフト層を広がるときに、空乏層端が１つ目（最もｐベース領域側）のｎ+フィールドストップ層に達することでその広がりが抑えられ、蓄積キャリアの掃き出しが弱まる。その結果、キャリアの枯渇が抑制され、ターンオフ発振波形の発振が抑えられる。
　ターンオフ時の空乏層は、ｐベース領域とｎ-ドリフト層との間のｐｎ接合からコレクタ電極に向かって深さ方向に沿って広がる。このため、空乏層端が最初に達するｎ+フィールドストップ層のピーク位置は、ｐベース領域とｎ-ドリフト層との間のｐｎ接合に最も近いｎ+フィールドストップ層となる。そこで、半導体基板の厚さ（エミッタ電極とコレクタ電極とに挟まれた部分の厚さ）をＷ0とし、空乏層端が最初に達するｎ+フィールドストップ層のピーク位置の、コレクタ電極と半導体基板の裏面との界面（境界）からの深さ（以下、裏面からの距離とする）をＸとする。ここで、距離指標Ｌを導入する。距離指標Ｌは、下記の（３）式であらわされる。
Figure JPOXMLDOC01-appb-M000003
　上記（３）式に示す距離指標Ｌは、ターンオフ時に、増加するコレクタ・エミッタ間電圧ＶCEが電源電圧ＶCCに一致するときに、ｐベース領域とｎ-ドリフト層との間のｐｎ接合からｎ-ドリフト層１に広がる空乏層（正しくは空間電荷領域）の端部（空乏層端）の、当該ｐｎ接合からの距離を示す指標である。平方根の内部の分数の中で、分母はターンオフ時の空間電荷領域（空乏層）の空間電荷密度を示している。周知のポアソンの式は、ｄｉｖＥ＝ρ／εで表され、Ｅは電界強度、ρは空間電荷密度でρ＝ｑ（ｐ－ｎ＋Ｎd－Ｎa）である。ｑは電荷素量、ｐは正孔濃度、ｎは電子濃度、Ｎdはドナー濃度、Ｎaはアクセプタ濃度、εSは半導体の誘電率である。特にドナー濃度Ｎdは、ｎ-ドリフト層を深さ方向に積分し、積分した区間の距離で割った平均濃度とする。
　この空間電荷密度ρは、ターンオフ時に空間電荷領域（空乏層）を駆け抜ける正孔濃度ｐとｎ-ドリフト層の平均的なドナー濃度Ｎdとで記述され、電子濃度はこれらよりも無視できるほど低く、アクセプタが存在しないため、ρ≒ｑ（ｐ＋Ｎd）と表すことができる。このときの正孔濃度ｐは、ＩＧＢＴの遮断電流によって決まり、特に素子の定格電流密度が通電している状況を想定するため、ｐ＝ＪF／（ｑｖsat）で表される。ＪFは素子の定格電流密度であり、ｖsatはキャリアの速度が所定の電界強度で飽和した飽和速度である。
　上記ポアソンの式を距離ｘで２回積分し、電圧ＶとしてＥ＝－ｇｒａｄＶ（周知の電界Ｅと電圧Ｖとの関係）であるため、境界条件を適当にとれば、Ｖ＝（１／２）（ρ／ε）ｘ2となる。この電圧Ｖが、定格電圧Ｖrateの１／２としたときに得られる空間電荷領域の長さｘを、上記の距離指標Ｌとしているのである。その理由は、インバータ等の実機では、電圧Ｖとなる動作電圧（電源電圧ＶCC）を、定格電圧Ｖrateの半値程度とするためである。ｎ+フィールドストップ層は、ドーピング濃度をｎ-ドリフト層よりも高濃度とすることで、ターンオフ時に広がる空間電荷領域の伸びを、ｎ+フィールドストップ層において広がり難くする機能を有する。ＩＧＢＴのコレクタ電流がＭＯＳゲートのオフにより遮断電流から減少を始めるときに、空乏層が最初に達するｎ+フィールドストップ層のピーク位置が、ちょうどこの空間電荷領域の長さにあれば、蓄積キャリアがｎ-ドリフト層に残存した状態で、空間電荷領域の伸びを抑えることができるので、残存キャリアの掃出しが抑えられる。
　実際のターンオフ動作は、例えばＩＧＢＴモジュールを周知のＰＷＭインバータでモーター駆動するときには、電源電圧ＶCCや遮断電流が固定ではなく可変であることが多い。このため、このような場合では、空乏層が最初に達するｎ+フィールドストップ層のピーク位置の好ましい位置に、ある程度の幅を持たせる必要がある。発明者らの検討の結果、空乏層が最初に達するｎ+フィールドストップ層のピーク位置の裏面からの距離Ｘは、図１９に示す表のようになる。図１９は、本発明にかかる半導体装置において空乏層が最初に達するフィールドストップ層の位置条件を示す図表である。図１９には、定格電圧Ｖrateが６００Ｖ～６５００Ｖのそれぞれにおいて、最初に空乏層端が達するｎ+フィールドストップ層のピーク位置の裏面からの距離Ｘを示している。ここで、Ｘ＝Ｗ0－γＬとおき、γは係数である。このγを、０．７～１．６まで変化させたときのＸを示している。
　図１９に示すように、各定格電圧Ｖrateでは、素子（ＩＧＢＴ）が定格電圧Ｖrateよりも１０％程度高い耐圧を持つように、安全設計をする。そして、オン電圧やターンオフ損失がそれぞれ十分低くなるように、図１９に示すような半導体基板の総厚（研削等によって薄くした後の仕上がり時の厚さ）とし、ｎ-ドリフト層を平均的な比抵抗とする。平均的とは、ｎ+フィールドストップ層を含めたｎ-ドリフト層全体の平均濃度および比抵抗である。定格電圧Ｖrateによって、定格電流密度ＪFも図１９に示したような典型値となる。定格電流密度ＪFは、定格電圧Ｖrateと定格電流密度ＪFとの積によって決まるエネルギー密度が、およそ一定の値となるように設定され、ほぼ図１９に示す値のようになる。これらの値を用いて上記（３）式に従い距離指標Ｌを計算すると、図１９に記載した値となる。最初に空乏層端が達するｎ+フィールドストップ層のピーク位置の裏面からの距離Ｘは、この距離指標Ｌに対してγを０．７～１．６とした値を半導体基板の厚さＷ0から引いた値となる。
　これら距離指標Ｌおよび半導体基板の厚さＷ0の値に対して、ターンオフ発振が十分抑えられるような、最初に空乏層端が達するｎ+フィールドストップ層のピーク位置の裏面からの距離Ｘを定める係数γは、次のようになる。図１６は、電圧波形が振動を始める閾値電圧について示す特性図である。具体的には、図１６には、γに対する発振開始閾値ＶRROの依存性を、典型的ないくつかの定格電圧Ｖrate（６００Ｖ、１２００Ｖ、３３００Ｖ）について示す。ここで、縦軸は、発振開始閾値ＶRROを定格電圧Ｖrateで規格化している。３つの定格電圧ともに、γが１．５以下で発振開始閾値ＶRROを急激に高くできることが分かる。
　前述のように、インバータ等の実機では、電圧Ｖとなる動作電圧（電源電圧ＶCC）を定格電圧Ｖrateの半値程度とするため、電源電圧ＶCCを定格電圧Ｖrateの半値とするときには、少なくともＩＧＢＴのターンオフ発振は生じないようにしなければならない。すなわち、ＶRRO／Ｖrateの値は０．５以上とする必要がある。図１６から、ＶRRO／Ｖrateの値が０．５以上となるのは、γが０．２以上１．５以下であるので、少なくともγを０．２～１．５とすることが好ましい。
　また、図示しない６００Ｖ～１２００Ｖの間（８００Ｖや１０００Ｖなど）、１２００Ｖ～３３００Ｖの間（１４００Ｖ，１７００Ｖ，２５００Ｖなど）、および３３００Ｖ以上（４５００Ｖ、６５００Ｖなど）のいずれにおいても、図１６に示す３つの曲線からは大きく逸脱せず、これら３つの曲線と同様の依存性（γに対する発振開始閾値ＶRROの値）を示す。図１６から、γが０．７～１．４の範囲で、いずれの定格電圧Ｖrateも発振開始閾値ＶRROを十分高くすることができる領域であると分かる。
　γが０．７より小さくなると、発振開始閾値ＶRROは定格電圧Ｖrateのおよそ８０％以上であるものの、ｎ+フィールドストップ層がｐベース領域に近くなるため、素子のアバランシェ耐圧が定格電圧Ｖrateより小さくなる場合が生じる。そのため、γは０．７以上が好ましい。また、γが１．４より大きくなると、発振開始閾値ＶRROは定格電圧Ｖrateの約７０％から急速に減少し、ターンオフ発振が発生し易くなる。したがって、γは１．４以下であるのが好ましい。より好ましくは、γが０．８～１．３の範囲内、さらに好ましくはγが０．９～１．２の範囲内であれば、素子のアバランシェ耐圧を定格電圧Ｖrateよりも十分高くしつつ、発振開始閾値ＶRROを最も高くすることができる。
　この図１６に示す本願発明の効果で重要な点は、いずれの定格電圧Ｖrateにおいても、発振開始閾値ＶRROを十分高くできるγの範囲は、ほぼ同じ（例えば０．７～１．４）ことである。これは、空乏層が最初に到達するｎ+フィールドストップ層のピーク位置の裏面からの距離Ｘの範囲を、Ｗ0－Ｌ（γ＝１）を中心とすることが最も効果的なためである。γ＝１．０を含むことが最も効果的なのは、パワー密度（定格電圧Ｖrateと定格電流密度ＪFとの積）が略一定（例えば１．８×１０5～２．６×１０5ＶＡ／ｃｍ2）となることに起因する。つまり、ターンオフ等のスイッチング時に、素子の電圧が定格電圧Ｖrate相当になったときに、空間電荷領域端の距離（深さ）は上記（３）式で示す距離指標Ｌ程度となり、この距離指標Ｌの位置に裏面から最も深いｎ+フィールドストップ層のピーク位置があれば（すなわちγが約１．０）、スイッチング時の発振を抑制することができる。そして、パワー密度が略一定なので、距離指標Ｌは定格電圧Ｖrateに比例するようになる。これにより、どの定格電圧Ｖrateにおいても、γ＝１．０を略中心に含む範囲とすれば発振開始閾値ＶRROを十分高くでき、スイッチング時の発振抑制効果を最も大きくすることができる。
　以上より、最初に空乏層端が達するｎ+フィールドストップ層のピーク位置の裏面からの距離Ｘを上記範囲とすることで、ターンオフ時にＩＧＢＴは蓄積キャリアを十分残存させることができ、ターンオフ時の発振現象を抑えることができる。したがって、いずれの定格電圧Ｖrateにおいても、最初に空乏層端が達するｎ+フィールドストップ層のピーク位置の裏面からの距離Ｘは、距離指標Ｌの係数γを上述の範囲とすることがよい。これにより、ターンオフ時の発振現象を効果的に抑制することができる。
　また、図１９では、定格電圧Ｖrateが６００Ｖ以上において、上述のように裏面から最も深い１つ目（１段目）のｎ+フィールドストップ層の裏面からの深さをγ＝１程度とする場合、距離指標Ｌはいずれの定格電圧Ｖrateも２０μｍより深いことがわかる。すなわち基板裏面から最も深い１段目のプロトンピークを形成するためのプロトンの平均飛程Ｒｐを基板裏面から１５μｍよりも深く、２０μｍ以上とする理由は、まさにこの発振抑制効果を最も高くするためである。
　以上のように、良好なスイッチング特性を得るためには、半導体基板の裏面から少なくとも１５μｍよりも深い領域にｎ+フィールドストップ層を形成する必要がある。なお、上記の距離指標Ｌの考え方、およびγの好ましい範囲については、ＩＧＢＴだけでなく、ダイオードにおいても同様の範囲とすることが可能である。すなわち、ダイオードに適用する場合、ターンオフ時の発振現象を逆回復時の発振現象と置き換えて考えればよく、ダイオードにおける逆回復時の発振の起きやすさ、および抑制する作用効果についても、ＩＧＢＴのターンオフ時と類似している。
　図２０は、実施の形態１にかかる半導体装置のフィールドストップ層のエミッタ電極と基板おもて面との界面からの深さを示す説明図である。図２０（ａ）には、複数のｎ+フィールドストップ層を形成したＩＧＢＴの断面図を示す。図２０（ｂ）には、図２０（ａ）の切断線Ａ－Ａ’に沿ったネットドーピング濃度分布を、エミッタ電極７と基板おもて面との界面からの具体的な距離（深さ）を挙げて示す。ｎ-ドリフト層１のｐ+コレクタ層９側の内部には、基板裏面からの深さの異なるｎ+フィールドストップ層１０を例えば３段形成している。基板裏面から最も深いｎ+フィールドストップ層１０（ｎ+層１０ａ）のピーク位置の、基板裏面からの距離Ｘは５０μｍである。これは、図１９に示す図表に基づいて距離指標Ｌを５８．２μｍとし、γを１．２とした場合である。また、図２０（ｂ）に図示したＬの矢印は、例えばｐベース領域２とｎ-ドリフト層１との間のｐｎ接合１３からの距離（長さ）を示している。符号１２はｎバッファ層である。
　図２１は、実施の形態２にかかる半導体装置のフィールドストップ層のアノード電極と基板おもて面との界面からの深さを示す説明図である。図２１（ａ）には、複数のｎ+フィールドストップ層を形成したダイオードの断面図を示す。図２１（ｂ）には、図２１（ａ）の切断線Ｂ－Ｂ’に沿ったネットドーピング濃度分布を、アノード電極３３と基板おもて面との界面からの具体的な距離（深さ）を挙げて示す。ｎ-ドリフト層となる半導体基板３１のｎ+カソード層３５側の内部には、裏面からの深さの異なるｎ+フィールドストップ層３６を例えば３段形成している。また、基板裏面から最も深いｎ+フィールドストップ層３６（ｎ+層３６ａ）のピーク位置の、基板裏面からの距離Ｘは５０μｍである。これは、図１９に示す図表に基づいて距離指標Ｌを５８．２μｍとし、γは１．２とした場合である。また、図２１（ｂ）に図示したＬの矢印は、例えばｐ+アノード領域３２とｎ-ドリフト層との間のｐｎ接合３８からの距離（長さ）を示している。
（実施の形態４）
　本発明にかかる半導体装置の製造方法におけるプロトンの加速エネルギーについて、実施の形態４として説明する。上記のγの範囲を満たすように、空乏層が最初に達するｎ+フィールドストップ層のピーク位置が基板裏面からの距離Ｘを有するように当該ｎ+フィールドストップ層を実際にプロトン照射で形成するには、プロトンの加速エネルギーを、以下に示す図１８の特性図から決めればよい。図１８は、本発明にかかる半導体装置のプロトンの平均飛程とプロトンの加速エネルギーとの関係を示す特性図である。
　発明者らは鋭意研究を重ねた結果、プロトンの平均飛程Ｒｐ（ｎ+フィールドストップ層のピーク位置）と、プロトンの加速エネルギーＥとについて、プロトンの平均飛程Ｒｐの対数ｌｏｇ（Ｒｐ）をｘ、プロトンの加速エネルギーＥの対数ｌｏｇ（Ｅ）をｙとすると、下記（４）式の関係があることを見出した。
　ｙ＝－０．００４７ｘ4＋０．０５２８ｘ3－０．２２１１ｘ2＋０．９９２３ｘ＋５．０４７４　・・・（４）
　図１８は、上記（４）式を示す特性図であり、プロトンの所望の平均飛程Ｒｐを得るためのプロトンの加速エネルギーを示している。図１８の横軸はプロトンの平均飛程Ｒｐの対数ｌｏｇ（Ｒｐ）であり、ｌｏｇ（Ｒｐ）の軸数値の下側の括弧内に対応する平均飛程Ｒｐ（μｍ）を示す。また、縦軸はプロトンの加速エネルギーＥの対数ｌｏｇ（Ｅ）であり、ｌｏｇ（Ｅ）の軸数値の左側の括弧内に対応するプロトンの加速エネルギーＥを示す。上記（４）式は、実験等によって得られた、プロトンの平均飛程Ｒｐの対数ｌｏｇ（Ｒｐ）と加速エネルギーの対数ｌｏｇ（Ｅ）との各値を、ｘ（＝ｌｏｇ（Ｒｐ））の４次の多項式でフィッティングさせた式である。
　なお、上記（４）式に示すフィッティング式を用いて所望のプロトンの平均飛程Ｒｐからプロトン照射の加速エネルギーＥを算出（以下、算出値Ｅとする）して、この加速エネルギーの算出値Ｅでプロトンをシリコン基板に注入した場合における、実際の加速エネルギーＥ’と実際に広がり抵抗（ＳＲ）測定法等によって得られた平均飛程Ｒｐ’（プロトンピーク位置）との関係は、以下のように考えればよい。
　加速エネルギーの算出値Ｅに対して、実際の加速エネルギーＥ’がＥ±１０％程度の範囲にあれば、実際の平均飛程Ｒｐ’も所望の平均飛程Ｒｐに対して±１０％程度の範囲に収まり、測定誤差の範囲内となる。そのため、実際の平均飛程Ｒｐ’の所望の平均飛程Ｒｐからのバラつきが、ダイオードやＩＧＢＴの電気的特性へ与える影響は、無視できる程度に十分小さい。したがって、実際の加速エネルギーＥ’が算出値Ｅ±１０％の範囲にあれば、実際の平均飛程Ｒｐ’は実質的に設定どおりの平均飛程Ｒｐであると判断することができる。あるいは、実際の加速エネルギーＥ’を上記（４）式に当てはめて算出した平均飛程Ｒｐに対して、実際の平均飛程Ｒｐ’が±１０％以内に収まれば、問題ない。
　実際の加速器では、加速エネルギーＥおよび平均飛程Ｒｐはいずれも上記の範囲（±１０％）に収まり得るため、実際の加速エネルギーＥ’および実際の平均飛程Ｒｐ’は、所望の平均飛程Ｒｐと算出値Ｅとで表される上記（４）式に示すフィッティング式にしたがっていると考えて、全く差支えない。さらに、バラつきや誤差の範囲が、平均飛程Ｒｐに対して±１０％以下であればよく、好適には±５％に収まれば、申し分なく上記（４）式に従っていると考えることができる。
　上記（４）式を用いることにより、所望のプロトンの平均飛程Ｒｐを得るのに必要なプロトンの加速エネルギーＥを求めることができる。上述したｎ+フィールドストップ層を形成するためのプロトンの各加速エネルギーＥも、上記（４）式を用いており、実際に上記の加速エネルギーＥ’でプロトンを照射した試料を周知の広がり抵抗測定法にて測定した実測値ともよく一致する。したがって、上記（４）式を用いることで、極めて精度よく、プロトンの平均飛程Ｒｐに基づいて必要なプロトンの加速エネルギーＥを予測することが可能となった。
　以上において本発明は、上述した実施の形態に限らず、フィールドストップ層を設けることができるさまざまな半導体装置に適用することが可能である。例えば、実施の形態１ではトレンチゲート型ＩＧＢＴを例に説明したが、プレーナゲート型ＩＧＢＴに適用してもよい。また、各実施の形態では、出力電極とのコンタクトとなる半導体層（コレクタ層、カソード層）を形成するための不純物導入方法は、イオン注入に限らず、種々変更可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
　以上のように、本発明にかかる半導体装置の製造方法は、コンバータやインバータなどの電力変換装置に使用される半導体装置に有用である。
　１　ｎ-ドリフト層
　２　ｐベース領域
　３　ｎ++エミッタ領域
　４　トレンチ
　５　ゲート絶縁膜
　６　ゲート電極
　７　エミッタ電極
　８　層間絶縁膜
　９　ｐ+コレクタ層
　１０　ｎ+フィールドストップ層
　１０ａ～１０ｃ　ｎ+層
　１１　コレクタ電極

Claims (14)

  1. 　第１導電型の半導体基板の裏面から、プロトンを照射する照射工程と、
    　前記半導体基板の裏面に照射されたプロトンを活性化し、前記半導体基板よりも不純物濃度が高い第１導電型の第１半導体層を形成するアニール工程と、を含み、
    　前記照射工程の照射条件に応じて、前記照射工程と前記アニール工程とを組にして複数回行うことにより、前記半導体基板の深さ方向に、前記第１半導体層を複数形成することを特徴とする半導体装置の製造方法。
  2. 　前記照射工程は、前記半導体基板の裏面から前記第１半導体層を形成する領域の深さが深いほど高い加速電圧とし、
    　前記アニール工程は、前記半導体基板の裏面から前記第１半導体層を形成する領域の深さが深いほど高いアニール温度とし、
    　前記照射工程および前記アニール工程の組は、前記第１半導体層が前記半導体基板の裏面から最も深い位置となる組から順に行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記一組の照射工程とアニール工程において、複数回の照射工程の後に１回のアニールを行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 　前記第１半導体層は、空乏層の広がりを抑制するフィールドストップ層であることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 　前記照射工程および前記アニール工程により形成する前記第１半導体層の数は、前記半導体基板の厚さもしくは定格電圧あるいはこれらの両方に基づくことを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 　前記半導体装置は、絶縁ゲート型バイポーラトランジスタであることを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 　前記半導体装置は、ダイオードであることを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 　前記半導体基板からなる第１導電型のドリフト層を備え、
    　前記半導体基板のおもて面には第２導電型の第２半導体層が形成され、
    　ｑを電荷素量、Ｎdを前記ドリフト層の平均濃度、εSを前記半導体基板の誘電率、Ｖrateを定格電圧、ＪFを定格電流密度、ｖsatをキャリアの速度が所定の電界強度で飽和した飽和速度として、距離指標Ｌが下記式（１）で表され、
    　前記第２半導体層に最も近い前記第１半導体層のキャリア濃度がピーク濃度となる位置の前記半導体基板の裏面からの深さをＸとし、
    　前記半導体基板の厚さをＷ0としたときに、
    　Ｘ＝Ｗ0－γＬであり、γが０．２以上１．５以下となるように前記第２半導体層に最も近い前記第１半導体層のピーク濃度となる位置とすることを特徴とする請求項１に記載の半導体装置の製造方法。
    Figure JPOXMLDOC01-appb-M000001
  9. 　前記γが０．９以上１．４以下であることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 　前記γが１．０以上１．３以下であることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 　第１導電型の半導体基板の裏面からプロトンを照射する照射工程と、
    　前記半導体基板の裏面に照射されたプロトンを活性化し、前記半導体基板よりも不純物濃度が高い第１導電型の第１半導体層を形成するアニール工程と、
    　を含み、
    　前記照射工程と前記アニール工程とを組にして複数回行うことにより、前記半導体基板の深さ方向に、前記第１半導体層を複数形成し、
    　複数回の前記照射工程のうち前記半導体基板の裏面から最も深い位置にプロトンを照射する第１の照射工程の組となる、複数回の前記アニール工程のうちの第１のアニール工程のアニール温度を３８０℃以上４５０℃以下とし、
    　複数回の前記照射工程のうち前記半導体基板の裏面から２番目に深い位置にプロトンを照射する第２の照射工程の組となる、複数回の前記アニール工程のうちの第２のアニール工程のアニール温度を３５０℃以上４２０℃以下とし、
    　複数回の前記照射工程のうち前記半導体基板の裏面から３番目に深い位置にプロトンを照射する第３の照射工程の組となる、複数回の前記アニール工程のうちの第３のアニール工程のアニール温度を３４０℃以上４００℃以下とすることを特徴とする半導体装置の製造方法。
  12. 　前記第１のアニール工程のアニール温度を４００℃以上４２０℃以下とし、
    　前記第２のアニール工程のアニール温度を３７０℃以上３９０℃以下とし、
    　前記第３のアニール工程のアニール温度を３５０℃よりも高く３７０℃以下とすることを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 　第１導電型の半導体基板の裏面からプロトンを照射する照射工程と、
    　前記半導体基板の裏面に照射されたプロトンを活性化し、前記半導体基板よりも不純物濃度が高い第１導電型の第１半導体層を形成するアニール工程と、
    　を含み、
    　前記照射工程の照射条件に応じて、１回または複数回の前記照射工程と１回の前記アニール工程とを組にして複数回行うことにより、前記半導体基板の深さ方向に、前記第１半導体層を複数形成することを特徴とする半導体装置の製造方法。
  14. 　前記照射工程において、プロトンの照射により飛程Ｒｐの前記第１半導体層を形成するときのプロトンの加速エネルギーＥは、前記飛程Ｒｐの対数ｌｏｇ（Ｒｐ）をｘ、前記加速エネルギーＥの対数ｌｏｇ（Ｅ）をｙとして、下記式（２）を満たすことを特徴とする請求項１に記載の半導体装置の製造方法。
    　ｙ＝－０．００４７ｘ4＋０．０５２８ｘ3－０．２２１１ｘ2＋０．９９２３ｘ＋５．０４７４　・・・（２）
PCT/JP2013/059775 2012-03-30 2013-03-29 半導体装置の製造方法 WO2013147274A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014508242A JP5880690B2 (ja) 2012-03-30 2013-03-29 半導体装置の製造方法
US14/372,453 US9385211B2 (en) 2012-03-30 2013-03-29 Manufacturing method for semiconductor device
EP13767446.1A EP2790209B1 (en) 2012-03-30 2013-03-29 Manufacturing method for semiconductor device
CN201380005484.2A CN104145326B (zh) 2012-03-30 2013-03-29 半导体装置的制造方法
KR1020147019422A KR101982737B1 (ko) 2012-03-30 2013-03-29 반도체 장치의 제조방법
US15/172,273 US10050106B2 (en) 2012-03-30 2016-06-03 Manufacturing method for semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-080684 2012-03-30
JP2012080684 2012-03-30

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/372,453 A-371-Of-International US9385211B2 (en) 2012-03-30 2013-03-29 Manufacturing method for semiconductor device
US15/172,273 Division US10050106B2 (en) 2012-03-30 2016-06-03 Manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
WO2013147274A1 true WO2013147274A1 (ja) 2013-10-03

Family

ID=49260512

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/059775 WO2013147274A1 (ja) 2012-03-30 2013-03-29 半導体装置の製造方法

Country Status (6)

Country Link
US (2) US9385211B2 (ja)
EP (1) EP2790209B1 (ja)
JP (2) JP5880690B2 (ja)
KR (1) KR101982737B1 (ja)
CN (1) CN104145326B (ja)
WO (1) WO2013147274A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015087439A1 (ja) * 2013-12-13 2015-06-18 三菱電機株式会社 半導体装置の製造方法
WO2016042954A1 (ja) * 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016147264A1 (ja) * 2015-03-13 2016-09-22 三菱電機株式会社 半導体装置及びその製造方法
US20190115211A1 (en) * 2012-10-23 2019-04-18 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
JP2020027921A (ja) * 2018-08-17 2020-02-20 三菱電機株式会社 半導体装置およびその製造方法
WO2021070539A1 (ja) * 2019-10-11 2021-04-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JPWO2021125140A1 (ja) * 2019-12-17 2021-12-16 富士電機株式会社 半導体装置
US11824095B2 (en) 2018-03-19 2023-11-21 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
DE112014003712T5 (de) * 2013-12-16 2016-04-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6287407B2 (ja) * 2014-03-19 2018-03-07 サンケン電気株式会社 半導体装置
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105814694B (zh) * 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
US10497570B2 (en) * 2015-06-16 2019-12-03 Mitsubishi Electric Corporation Method for manufacturing semiconductor device having buffer layer
DE102015109661A1 (de) 2015-06-17 2016-12-22 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelement
DE112016000168T5 (de) * 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN107851584B (zh) * 2016-02-23 2021-06-11 富士电机株式会社 半导体装置
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
JP7361634B2 (ja) * 2020-03-02 2023-10-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP7257984B2 (ja) * 2020-03-24 2023-04-14 株式会社東芝 半導体装置及びその製造方法
US11527618B2 (en) * 2020-07-18 2022-12-13 Semiconductor Components Industries, Llc Up-diffusion suppression in a power MOSFET
CN111900087B (zh) * 2020-08-31 2022-09-20 华虹半导体(无锡)有限公司 Igbt器件的制造方法
CN113421827A (zh) * 2021-07-09 2021-09-21 弘大芯源(深圳)半导体有限公司 一种采用辐照技术制造的抗辐射双极晶体管的生产方法
US11948799B2 (en) * 2021-09-21 2024-04-02 Applied Materials, Inc. Minority carrier lifetime reduction for SiC IGBT devices
CN115472668A (zh) * 2022-05-05 2022-12-13 安世半导体科技(上海)有限公司 半导体器件及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079878A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 半導体装置及びその製造方法
US20050116249A1 (en) 2003-10-24 2005-06-02 Infineon Technologies Ag Semiconductor diode and production method suitable therefor
US20060081923A1 (en) 2004-09-30 2006-04-20 Infineon Technologies Ag Semiconductor device and fabrication method suitable therefor
JP2006344977A (ja) * 2005-06-08 2006-12-21 Infineon Technologies Ag 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
JP2007266233A (ja) * 2006-03-28 2007-10-11 Toyota Central Res & Dev Lab Inc 電力用半導体装置及びその製造方法
JP2009176892A (ja) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2010541266A (ja) * 2007-10-03 2010-12-24 アーベーベー・テヒノロギー・アーゲー 半導体モジュール
WO2011052787A1 (ja) * 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752818A (en) 1985-09-28 1988-06-21 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device with multiple recombination center layers
JPH01128521A (ja) * 1987-11-13 1989-05-22 Fuji Electric Co Ltd イオン注入方法
DE10055446B4 (de) 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
JP3684962B2 (ja) * 1999-12-01 2005-08-17 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP2002093813A (ja) * 2000-09-13 2002-03-29 Toyota Motor Corp 半導体装置の製造方法
JP4750933B2 (ja) * 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
JP3951738B2 (ja) * 2001-02-23 2007-08-01 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
DE10207522B4 (de) 2001-02-23 2018-08-02 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005009000B4 (de) * 2005-02-28 2009-04-02 Infineon Technologies Austria Ag Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
DE102005049506B4 (de) 2005-10-13 2011-06-09 Infineon Technologies Austria Ag Vertikales Halbleiterbauelement
DE102006046844B4 (de) * 2006-10-02 2013-08-01 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit Feldstoppzone und Verfahren zur Herstellung eines solchen Leistungshalbleiterbauelements
DE102006046845B4 (de) * 2006-10-02 2013-12-05 Infineon Technologies Austria Ag Halbleiterbauelement mit verbesserter Robustheit
JP5326217B2 (ja) 2007-03-15 2013-10-30 富士電機株式会社 半導体装置およびその製造方法
DE102007037858B4 (de) * 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
JP2010056134A (ja) * 2008-08-26 2010-03-11 Mitsubishi Electric Corp 半導体装置
JP5648379B2 (ja) * 2010-06-14 2015-01-07 富士電機株式会社 半導体装置の製造方法
JP5708788B2 (ja) * 2011-03-16 2015-04-30 富士電機株式会社 半導体装置およびその製造方法
JP5741712B2 (ja) * 2011-12-15 2015-07-01 富士電機株式会社 半導体装置の製造方法
JP5741716B2 (ja) * 2012-01-19 2015-07-01 富士電機株式会社 半導体装置およびその製造方法
CN106887385B (zh) * 2012-03-19 2020-06-12 富士电机株式会社 半导体装置的制造方法
KR102023175B1 (ko) * 2012-03-30 2019-09-19 후지 덴키 가부시키가이샤 반도체 장치의 제조 방법
WO2014065080A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
CN109065441B (zh) * 2013-06-26 2023-06-30 富士电机株式会社 半导体装置及半导体装置的制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079878A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 半導体装置及びその製造方法
US20050116249A1 (en) 2003-10-24 2005-06-02 Infineon Technologies Ag Semiconductor diode and production method suitable therefor
US20060081923A1 (en) 2004-09-30 2006-04-20 Infineon Technologies Ag Semiconductor device and fabrication method suitable therefor
JP2006344977A (ja) * 2005-06-08 2006-12-21 Infineon Technologies Ag 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
US20060286753A1 (en) 2005-06-08 2006-12-21 Reiner Barthelmess Method for Producing a Stop Zone in a Semiconductor Body and Semiconductor Component Having a Stop Zone
JP2007266233A (ja) * 2006-03-28 2007-10-11 Toyota Central Res & Dev Lab Inc 電力用半導体装置及びその製造方法
JP2010541266A (ja) * 2007-10-03 2010-12-24 アーベーベー・テヒノロギー・アーゲー 半導体モジュール
JP2009176892A (ja) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2011052787A1 (ja) * 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2790209A4

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190115211A1 (en) * 2012-10-23 2019-04-18 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
US11823898B2 (en) 2012-10-23 2023-11-21 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
US10867790B2 (en) * 2012-10-23 2020-12-15 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
US9673308B2 (en) 2013-12-13 2017-06-06 Mitsubishi Electric Corporation Semiconductor device manufacturing method
KR101838829B1 (ko) * 2013-12-13 2018-03-14 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
JPWO2015087439A1 (ja) * 2013-12-13 2017-03-16 三菱電機株式会社 半導体装置の製造方法
CN105830220A (zh) * 2013-12-13 2016-08-03 三菱电机株式会社 半导体装置的制造方法
WO2015087439A1 (ja) * 2013-12-13 2015-06-18 三菱電機株式会社 半導体装置の製造方法
TWI553714B (zh) * 2013-12-13 2016-10-11 三菱電機股份有限公司 半導體裝置之製造方法
US9954053B2 (en) 2014-09-17 2018-04-24 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2016042954A1 (ja) * 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US10431650B2 (en) 2014-09-17 2019-10-01 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JPWO2016042954A1 (ja) * 2014-09-17 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
US20180019131A1 (en) * 2015-03-13 2018-01-18 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
CN107431087A (zh) * 2015-03-13 2017-12-01 三菱电机株式会社 半导体装置及其制造方法
US10176994B2 (en) 2015-03-13 2019-01-08 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
WO2016147264A1 (ja) * 2015-03-13 2016-09-22 三菱電機株式会社 半導体装置及びその製造方法
JPWO2016147264A1 (ja) * 2015-03-13 2017-09-07 三菱電機株式会社 半導体装置及びその製造方法
CN107431087B (zh) * 2015-03-13 2020-12-11 三菱电机株式会社 半导体装置及其制造方法
US11824095B2 (en) 2018-03-19 2023-11-21 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP2020027921A (ja) * 2018-08-17 2020-02-20 三菱電機株式会社 半導体装置およびその製造方法
CN110838517A (zh) * 2018-08-17 2020-02-25 三菱电机株式会社 半导体装置及其制造方法
CN110838517B (zh) * 2018-08-17 2024-02-06 三菱电机株式会社 半导体装置及其制造方法
JPWO2021070539A1 (ja) * 2019-10-11 2021-04-15
JP7222435B2 (ja) 2019-10-11 2023-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2021070539A1 (ja) * 2019-10-11 2021-04-15 富士電機株式会社 半導体装置および半導体装置の製造方法
US11901419B2 (en) 2019-10-11 2024-02-13 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP7476996B2 (ja) 2019-10-11 2024-05-01 富士電機株式会社 半導体装置
JPWO2021125140A1 (ja) * 2019-12-17 2021-12-16 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
EP2790209A1 (en) 2014-10-15
JP6103011B2 (ja) 2017-03-29
KR101982737B1 (ko) 2019-05-27
JP5880690B2 (ja) 2016-03-09
EP2790209B1 (en) 2019-09-25
US20140374793A1 (en) 2014-12-25
JP2016015513A (ja) 2016-01-28
CN104145326B (zh) 2017-11-17
KR20140138598A (ko) 2014-12-04
CN104145326A (zh) 2014-11-12
EP2790209A4 (en) 2015-07-29
US20160284796A1 (en) 2016-09-29
JPWO2013147274A1 (ja) 2015-12-14
US9385211B2 (en) 2016-07-05
US10050106B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
JP6103011B2 (ja) 半導体装置の製造方法
JP6460153B2 (ja) 半導体装置の製造方法
US10867790B2 (en) Semiconductor device and method for manufacturing the same
JP6512314B2 (ja) 半導体装置
JP6020553B2 (ja) 半導体装置の製造方法
JP6015745B2 (ja) 半導体装置の製造方法
JP5741716B2 (ja) 半導体装置およびその製造方法
JP6269858B2 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13767446

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014508242

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2013767446

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20147019422

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14372453

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE