JP7257984B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7257984B2
JP7257984B2 JP2020052497A JP2020052497A JP7257984B2 JP 7257984 B2 JP7257984 B2 JP 7257984B2 JP 2020052497 A JP2020052497 A JP 2020052497A JP 2020052497 A JP2020052497 A JP 2020052497A JP 7257984 B2 JP7257984 B2 JP 7257984B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
type
semiconductor region
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020052497A
Other languages
English (en)
Other versions
JP2021153090A (ja
Inventor
慎吾 佐藤
佑樹 藤農
浩明 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020052497A priority Critical patent/JP7257984B2/ja
Priority to CN202010877118.8A priority patent/CN113451389A/zh
Priority to US17/016,600 priority patent/US11756791B2/en
Publication of JP2021153090A publication Critical patent/JP2021153090A/ja
Application granted granted Critical
Publication of JP7257984B2 publication Critical patent/JP7257984B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
Metal Oxide Semiconductor Field Effect Transistor（ＭＯＳＦＥＴ）などの半導体装置は、電力変換等の用途に用いられる。半導体装置の消費電力は、小さいことが望ましい。
特開２０１５－１８９１３号公報
本発明が解決しようとする課題は、消費電力を低減可能な半導体装置及びその製造方法を提供することである。
実施形態に係る半導体装置は、第１電極と、第１導電形の第１半導体領域と、接合領域と、第１導電形の第４半導体領域と、第２導電形の第５半導体領域と、第１導電形の第６半導体領域と、ゲート電極と、第２電極と、を備える。前記第１半導体領域は、前記第１電極の上に設けられ、前記第１電極と電気的に接続されている。前記接合領域は、前記第１半導体領域よりも低い第１導電形の不純物濃度を有する第１導電形の第２半導体領域と、第２導電形の第３半導体領域と、を含む。前記接合領域は、前記第１半導体領域の上に設けられている。前記第１電極から前記第１半導体領域へ向かう第１方向に垂直な第２方向において、複数の前記第２半導体領域と複数の前記第３半導体領域とが交互に設けられている。前記第４半導体領域は、前記第１方向に垂直な第１面に沿って前記接合領域の周りに設けられ、前記第１半導体領域よりも低い第１導電形の不純物濃度を有する。前記第５半導体領域は、前記複数の第３半導体領域の１つの上に設けられている。前記第６半導体領域は、前記第５半導体領域の上に設けられている。前記ゲート電極は、前記第５半導体領域とゲート絶縁層を介して対向する。前記第２電極は、前記第５半導体領域及び前記第６半導体領域の上に設けられ、前記第５半導体領域及び前記第６半導体領域と電気的に接続されている。前記接合領域における、重金属元素及びプロトンからなる群より選択された少なくとも１つの第１元素の濃度は、前記第１半導体領域における前記第１元素の濃度よりも高く、前記第４半導体領域における前記第１元素の濃度よりも高い。又は、前記接合領域における結晶欠陥の密度は、前記第１半導体領域における結晶欠陥の密度よりも高く、前記第４半導体領域における結晶欠陥の密度よりも高い。
実施形態に係る半導体装置を表す平面図である。 図１のII－II断面図である。 実施形態に係る半導体装置の製造方法を表す断面図である。 実施形態に係る半導体装置の製造方法を表す断面図である。 実施形態に係る半導体装置の製造方法を表す断面図である。 実施形態に係る半導体装置を含む電気機器を表す回路図である。 図６に表した電気回路の動作を表す模式図である。 図６に表した電気回路の動作を表す模式図である。 実施形態に係る半導体装置における電流および電圧の波形を表すグラフである。 実施形態に係る半導体装置の分析結果を表す模式図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明及び図面において、ｎ＋、ｎ、ｎ－及びｐ＋、ｐ、ｐ－の表記は、各不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」及び「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
図１は、実施形態に係る半導体装置を表す平面図である。
図２は、図１のII－II断面図である。図１は、図２のＩ－Ｉ断面図である。
実施形態に係る半導体装置は、ＭＯＳＦＥＴである。図１及び図２に表した半導体装置１００は、ｎ形（第１導電形）バッファ領域１（第１半導体領域）、接合領域ＪＲ、ｎ－形外周領域４（第４半導体領域）、ｐ形（第２導電形）ベース領域５（第５半導体領域）、ｎ＋形ソース領域６（第６半導体領域）、ｎ＋形ドレイン領域７（第７半導体領域）、ｐ＋形コンタクト領域８、ゲート電極１０、ドレイン電極２１（第１電極）、ソース電極２２（第２電極）、及び絶縁部３０を含む。
実施形態の説明では、ＸＹＺ直交座標系を用いる。ドレイン電極２１からｎ形バッファ領域１に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直であり、相互に直交する２方向をＸ方向（第２方向）及びＹ方向（第３方向）とする。また、説明のために、ドレイン電極２１からｎ形バッファ領域１に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、ドレイン電極２１とｎ形バッファ領域１との相対的な位置関係に基づき、重力の方向とは無関係である。
ドレイン電極２１は、半導体装置１００の下面に設けられている。ｎ＋形ドレイン領域７は、ドレイン電極２１の上に設けられ、ドレイン電極２１と電気的に接続されている。ｎ形バッファ領域１は、ｎ＋形ドレイン領域７の上に設けられている。ｎ形バッファ領域１は、ｎ＋形ドレイン領域７を介してドレイン電極２１と電気的に接続されている。ｎ形バッファ領域１におけるｎ形不純物濃度は、ｎ＋形ドレイン領域７におけるｎ形不純物濃度よりも低い。
接合領域ＪＲは、ｎ形バッファ領域１の上に設けられている。接合領域ＪＲは、Ｘ方向に交互に設けられた複数のｎ－形ピラー領域２（第２半導体領域）及び複数のｐ－形ピラー領域３（第３半導体領域）を含む。それぞれのｎ－形ピラー領域２及びそれぞれのｐ－形ピラー領域３は、Ｙ方向に延びている。ｎ－形ピラー領域２におけるｎ形不純物濃度は、ｎ形バッファ領域１におけるｎ形不純物濃度よりも低い。
ｎ－形外周領域４は、Ｘ－Ｙ面（第１面）に沿って接合領域ＪＲの周りに設けられている。ｎ－形外周領域４におけるｎ形不純物濃度は、ｎ形バッファ領域１におけるｎ形不純物濃度よりも低い。ｎ－形外周領域４におけるｎ形不純物濃度は、ｎ－形ピラー領域２におけるｎ形不純物濃度と同じでも良いし、ｎ－形ピラー領域２におけるｎ形不純物濃度よりも高くても良い。
図２に表したように、ｎ形バッファ領域１と接合領域ＪＲとの間、及びｎ形バッファ領域１とｎ－形外周領域４との間に、ｎ－形半導体領域９が設けられていても良い。ｎ－形半導体領域９におけるｎ形不純物濃度は、ｎ形バッファ領域１におけるｎ形不純物濃度よりも低い。ｎ－形半導体領域９におけるｎ形不純物濃度は、例えば、ｎ－形外周領域４におけるｎ形不純物濃度と同じである。
ｐ形ベース領域５は、Ｘ方向において複数設けられている。複数のｐ形ベース領域５は、複数のｐ－形ピラー領域３の上にそれぞれ設けられている。それぞれのｐ形ベース領域５は、Ｙ方向に沿って延びている。
ｎ＋形ソース領域６及びｐ＋形コンタクト領域８は、ｐ形ベース領域５の上に設けられている。複数のｎ＋形ソース領域６及び複数のｐ＋形コンタクト領域８が、複数のｐ形ベース領域５の上にそれぞれ設けられている。それぞれのｎ＋形ソース領域６及びそれぞれのｐ＋形コンタクト領域８は、Ｙ方向に沿って延びている。
１つのゲート電極１０は、ゲート絶縁層１１を介して、１つ以上のｐ形ベース領域５と対向している。図２に表した例では、複数のゲート電極１０は、接合領域ＪＲの上に設けられ、複数のｎ－形ピラー領域２の上にそれぞれ位置している。１つのゲート電極１０は、１つのｎ－形ピラー領域２と、その１つのｎ－形ピラー領域２に隣接する２つのｐ形ベース領域５、及び２つのｎ＋形ソース領域６と対向している。それぞれのゲート電極１０は、Ｙ方向に沿って延びている。
ソース電極２２は、複数のｐ形ベース領域５、複数のｎ＋形ソース領域６、及び複数のｐ＋形コンタクト領域８の上に設けられ、複数のｎ＋形ソース領域６及び複数のｐ＋形コンタクト領域８と電気的に接続されている。ｐ形ベース領域５は、ｐ＋形コンタクト領域８を介してソース電極２２と電気的に接続されている。図１では、Ｘ－Ｙ面におけるソース電極２２の位置が、破線で示されている。
複数のゲート電極１０は、ソース電極２２とは電気的に分離されている。絶縁部３０は、複数のゲート電極１０の周りにおいて、接合領域ＪＲ及びｎ－形外周領域４の上に設けられている。
半導体装置１００の動作について説明する。
ソース電極２２に対してドレイン電極２１に正電圧が印加された状態で、ゲート電極１０に閾値以上の電圧を印加する。これにより、ｐ形ベース領域５のゲート絶縁層１１近傍の領域にチャネル（反転層）が形成され、半導体装置１００がオン状態となる。電子は、このチャネル及びｎ－形ピラー領域２を通ってソース電極２２からドレイン電極２１へ流れる。その後、ゲート電極１０に印加される電圧が閾値よりも低くなると、ｐ形ベース領域５におけるチャネルが消滅し、半導体装置１００がオフ状態になる。
なお、以降では、「ソース電極２２に対するドレイン電極２１への正電圧の印加」を、簡便に、「ドレイン電極２１への正電圧の印加」という。「ドレイン電極２１に対するソース電極２２への正電圧の印加」を、「ソース電極２２への正電圧の印加」という。
ドレイン電極２１に正電圧が印加された状態で半導体装置１００がオン状態からオフ状態に切り替わると、接合領域ＪＲにおいて、ｎ－形ピラー領域２とｐ－形ピラー領域３との間のｐｎ接合面からＹ方向に向けて空乏層が広がる。接合領域ＪＲにおける空乏層の広がりにより、半導体装置１００の耐圧を向上させることができる。又は、半導体装置１００の耐圧を維持したまま、ｎ－形ピラー領域２におけるｎ形不純物濃度を高め、半導体装置１００のオン抵抗を低減できる。
また、半導体装置１００は、ｐ－形ピラー領域３、ｐ形ベース領域５などのｐ形半導体領域と、ｎ－形ピラー領域２、ｎ形バッファ領域１などのｎ形半導体領域と、により構成されるダイオードを含む。ソース電極２２に正電圧が印加されると、このダイオードの順方向に電流が流れる。その後、ドレイン電極２１に正電圧が印加されると、半導体装置１００内部に蓄積されたキャリアがドレイン電極２１及びソース電極２２から排出される。このとき、ドレイン電極２１からソース電極２２に向けて、半導体装置１００にリカバリー電流が流れる。
各構成要素の材料の一例を説明する。
ｎ形バッファ領域１、ｎ－形ピラー領域２、ｐ－形ピラー領域３、ｎ－形外周領域４、ｐ形ベース領域５、ｎ＋形ソース領域６、ｎ＋形ドレイン領域７、ｐ＋形コンタクト領域８、及びｎ－形半導体領域９は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。半導体材料としてシリコンが用いられる場合、ｎ形不純物として、ヒ素、リン、またはアンチモンを用いることができる。ｐ形不純物として、ボロンを用いることができる。
ゲート電極１０は、ポリシリコンなどの導電材料を含む。導電材料には、不純物が添加されていても良い。ゲート絶縁層１１及び絶縁部３０は、酸化シリコン、窒化シリコンなどの絶縁材料を含む。ドレイン電極２１及びソース電極２２は、アルミニウム、チタンなどの金属を含む。
接合領域ＪＲは、第１元素を含む。第１元素は、重金属元素及びプロトンからなる群より選択された少なくとも１つである。重金属元素は、金及び白金属元素からなる群より選択された少なくとも１つである。白金属元素は、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、及び白金からなる群より選択された少なくとも１つである。
ｎ形バッファ領域１及びｎ－形外周領域４は、第１元素を含んでいても良いし、含んでいなくても良い。いずれの場合においても、接合領域ＪＲにおける第１元素の濃度は、ｎ形バッファ領域１における第１元素の濃度よりも高く、ｎ－形外周領域４における第１元素の濃度よりも高い。より具体的には、ｎ－形ピラー領域２及びｐ－形ピラー領域３のそれぞれにおける第１元素の濃度は、ｎ形バッファ領域１における第１元素の濃度よりも高く、ｎ－形外周領域４における第１元素の濃度よりも高い。
この濃度関係により、接合領域ＪＲにおける、過剰キャリアが発生してから消失するまでのキャリアライフタイムは、ｎ形バッファ領域１及びｎ－形外周領域４におけるそれぞれのキャリアライフタイムよりも短い。
図３～図５は、実施形態に係る半導体装置の製造方法を表す断面図である。
まず、ｎ＋形半導体基板７ａを用意する。ｎ＋形半導体基板７ａの上に、ｎ形半導体層１ａ及びｎ－形半導体層２ａを順次エピタキシャル成長させる。反応性イオンエッチング（ＲＩＥ）により、図３（ａ）に表したように、Ｙ方向に延びる複数の開口ＯＰ１をｎ－形半導体層２ａに形成する。開口ＯＰ１は、ｎ－形半導体層２ａを貫通しても良い、ｎ－形半導体層２ａを貫通していなくても良い。
一例として、ｎ－形半導体層２ａの厚みは、４０μｍ以上７０μｍ以下である。開口ＯＰ１の幅（Ｘ方向における寸法）は、２μｍ以上８μｍ以下である。開口ＯＰ１同士の間隔は、４μｍ以上１６μｍ以下である。開口ＯＰ１の深さ（Ｚ方向における寸法）は、４０μｍ以上７０μｍ以下である。
複数の開口ＯＰ１を埋め込むｐ形半導体層をエピタキシャル成長させる。このｐ形半導体層の上面を研磨して平坦化し、上面の位置を後退させる。これにより、図３（ｂ）に表したように、ｎ－形半導体層２ａ中に、複数のｐ－形半導体層３ａが形成される。ｐ－形半導体層３ａは、ｐ－形ピラー領域３に対応する。ｐ－形半導体層３ａ同士の間に位置するｎ－形半導体層２ａは、ｎ－形ピラー領域２に対応する。複数のｐ－形半導体層３ａの周りのｎ－形半導体層２ａは、ｎ－形外周領域４に対応する。
熱酸化により、ｎ－形半導体層２ａ及びｐ－形半導体層３ａの上面に絶縁層１１ａを形成する。絶縁層１１ａの上に、化学気相堆積（ＣＶＤ）により、導電材料（ポリシリコン）を堆積させ、導電層を形成する。この導電層をパターニングし、複数のゲート電極１０を形成する。図４（ａ）に表したように、ＣＶＤにより複数のゲート電極１０を覆う絶縁層３０ａを形成する。
ＲＩＥにより、ゲート電極１０同士の間に、絶縁層１１ａ及び３０ａを貫通する開口ＯＰ２を形成する。複数のゲート電極１０の周りにおいては、ｎ－形半導体層２ａ及び複数のｐ－形半導体層３ａは、絶縁層３０ａに覆われている。開口ＯＰ２を通して、複数のｐ－形半導体層３ａの上面に、ｐ形不純物をイオン注入し、複数のｐ形半導体領域５ａをそれぞれ形成する。複数のｐ形半導体領域５ａの上面に、ｎ形不純物及びｐ形不純物を順次イオン注入し、図４（ｂ）に表したように、複数のｎ＋形ソース領域６及び複数のｐ＋形コンタクト領域８をそれぞれ形成する。
図５（ａ）に表したように、開口ＯＰ２の内面に沿って、第１元素を含む第１層Ｌ１を形成する。第１元素は、例えば白金である。第１層Ｌ１は、例えば、第１元素からなるターゲットの蒸着又はスパッタリングにより形成される。加熱により、第１層Ｌ１に含まれる第１元素を、ｎ－形半導体層２ａ及び３ａに拡散させる。例えば、８４０度で３０分間加熱することで、第１元素を拡散させる。これにより、主に、ｐ－形半導体層３ａと、ｐ－形半導体層３ａ同士の間に位置するｎ－形半導体層２ａと、に第１元素が拡散する。
又は、絶縁層３０ａをマスクとして用いて、開口ＯＰ２を通して第１元素を複数のｐ－形半導体層３ａにイオン注入しても良い。イオン注入後、加熱により第１元素を拡散させる。
第１元素の拡散後、第１層Ｌ１を除去する。又は、第１層Ｌ１と各半導体領域とを反応させ、第１元素のシリサイド層を形成しても良い。スパッタリングにより、絶縁層３０ａを覆う金属層を形成する。図５（ｂ）に表したように、この金属層をパターニングし、ソース電極２２を形成する。
その後、ｎ＋形半導体基板７ａが所定の厚みになるまで、ｎ＋形半導体基板７ａの裏面を研削する。研削した裏面に、スパッタリングによりドレイン電極２１を形成する。以上の工程により、実施形態に係る半導体装置１００が製造される。
図６は、実施形態に係る半導体装置を含む電気機器を表す回路図である。
図７及び図８は、図６に表した電気回路の動作を表す模式図である。
例えば、実施形態に係る半導体装置は、コンバータに適用できる。図６に表した例では、電気機器２００は、降圧コンバータである。電気機器２００は、実施形態に係る２つの半導体装置と、それぞれの半導体装置を制御する２つの制御部と、を含む。
図６では、高圧側の半導体装置１００を、半導体装置１００ａと表している。低圧側の半導体装置１００を、半導体装置１００ｂと表している。また、制御部１１０ａ及び１１０ｂは、それぞれ半導体装置１００ａ及び１００ｂを制御する。
降圧コンバータでは、制御部１１０ａ及び１１０ｂの動作により、高圧側の半導体装置１００ａと低圧側の半導体装置１００ｂが交互にオン状態となる。これにより、入力電圧ＶＩＮよりも低い出力電圧ＶＯＵＴが出力される。
例えば、高圧側の半導体装置１００ａがオン状態のとき、図７（ａ）に表したように、半導体装置１００ａ及びインダクタＬを通り、出力端子に向けてオン電流ＩＯＮが流れる。半導体装置１００ａがターンオフされると、インダクタＬに電流が流れ続けるように誘導起電力が発生する。この誘導起電力によって、図７（ｂ）に表したように、半導体装置１００ｂのダイオードに回生電流ＩＦが流れる。
次に、半導体装置１００ｂをターンオンさせる。半導体装置１００ｂのゲート電極１０に電圧を印加した直後は、半導体装置１００ｂ内に蓄積された電子及び正孔が、それぞれ、ドレイン電極２１及びソース電極２２から排出される。これにより、図７（ｃ）に表したように、リカバリー電流ＩＲが半導体装置１００ｂを流れる。半導体装置１００ｂに蓄積された電子及び正孔が排出されると、図７（ｄ）に表したように、半導体装置１００ｂにオン電流ＩＯＮが流れる。
図７（ｄ）に表した状態の後に、半導体装置１００ｂがターンオフされると、図８（ａ）に表したように、誘導起電力によって半導体装置１００ｂのダイオードに回生電流ＩＦが流れる。次に、半導体装置１００ａをターンオンさせると、半導体装置１００ｂ内に蓄積された電子及び正孔が排出される。これにより、図８（ｂ）に表したように、リカバリー電流ＩＲが半導体装置１００ｂを流れる。半導体装置１００ｂ内に蓄積された電子及び正孔が排出されると、図８（ｃ）に表したように、半導体装置１００ａにオン電流ＩＯＮが流れる。
図９は、実施形態に係る半導体装置における電流および電圧の波形を表すグラフである。
具体的には、図９は、図６に表した電気機器２００において、図８（ｂ）及び図８（ｃ）に表したようにリカバリー電流ＩＲが流れたときの半導体装置１００ｂの特性を表している。図９において、実線は、ダイオードを流れる電流を表す。電流は、順方向に流れるときを正として表している。破線は、ソース電極２２に対するドレイン電極２１の電圧を表している。横軸は、時間を表している。
図９に表した例では、タイミングｔ０からｔ１までの期間ｐ１は、図８（ａ）に表した状態に対応する。期間ｐ１では、ダイオードに回生電流ＩＦが流れている。タイミングｔ１からｔ２までの期間ｐ２とタイミングｔ２からタイミングｔ３までの期間ｐ３は、図８（ｂ）に表した状態に対応する。期間ｐ２及びｐ３では、ダイオードにリカバリー電流ＩＲが流れている。
タイミングｔ２でリカバリー電流ＩＲのピークが過ぎると、ソース電極２２に対するドレイン電極２１の電圧Ｖが上昇していく。このとき、リカバリー電流ＩＲの減少の傾きｄｉｒ／ｄｔに応じて、電圧Ｖにサージ電圧Ｖｓが発生する。電圧Ｖは、サージ電圧Ｖｓによる振動の後に、定常状態に至る。
実施形態に関する課題及び実施形態による効果を説明する。
半導体装置１００の消費電力を低減するためには、リカバリー電流ＩＲの積分値で表される蓄積電荷Ｑｒｒが小さいことが望ましい。リカバリー電流ＩＲが小さくなると（ゼロに近づくと）、蓄積電荷Ｑｒｒは小さくなる。実施形態に係る半導体装置１００では、接合領域ＪＲにおける第１元素の濃度は、ｎ形バッファ領域１における第１元素の濃度よりも高く、且つｎ－形外周領域４における第１元素の濃度よりも高い。第１元素の濃度が高いほど、その領域におけるキャリアライフタイムは短くなる。接合領域ＪＲのキャリアライフタイムが短いと、蓄積電荷Ｑｒｒがより早く減少し、リカバリー電流ＩＲを低減できる。
ただし、期間ｐ３におけるリカバリー電流ＩＲの低下は、図９に表したｄｉｒ／ｄｔの増大を招く可能性がある。ｄｉｒ／ｄｔが大きいと、サージ電圧Ｖｓも大きくなる。サージ電圧Ｖｓが大きいほど、電気機器２００に発生するノイズも大きくなる。このため、ｄｉｒ／ｄｔは、小さいことが望ましい。
半導体装置１００において、接合領域ＪＲの一部は、図１に表したように、ソース電極２２が設けられた素子領域に位置する。接合領域ＪＲに蓄積された電荷は、主に、リカバリー電流ＩＲが流れ始めた期間ｐ２で排出される。接合領域ＪＲにおけるキャリアライフタイムを短縮することで、期間ｐ２におけるリカバリー電流ＩＲを低減させることができる。
ｎ－形外周領域４は、接合領域ＪＲの周りに位置する。ｎ－形外周領域４に蓄積された電荷は、主に、接合領域ＪＲに蓄積された電荷が排出された後の期間ｐ３で排出される。また、ｎ－形外周領域４における第１元素の濃度は、接合領域ＪＲにおける第１元素の濃度よりも高い。このため、ｎ－形外周領域４に蓄積された電荷は、接合領域ＪＲに蓄積された電荷に比べて消失し難い。接合領域ＪＲに蓄積されたキャリアが排出及び消失された後に、ｎ－形外周領域４に蓄積された電荷が排出されることで、期間ｐ３におけるリカバリー電流ＩＲの低下が抑制される。これにより、ｄｉｒ／ｄｔを低減でき、サージ電圧Ｖｓを低減できる。
さらに、半導体装置１００では、ｎ形バッファ領域１におけるキャリアライフタイムが、接合領域ＪＲにおけるキャリアライフタイムよりも長い。これにより、ｎ形バッファ領域１における電荷の消失を抑制でき、電荷がドレイン電極２１から排出され易くなる。ｎ－形外周領域４からｎ形バッファ領域１へ流れた電荷の消失が抑制されることで、期間ｐ３におけるリカバリー電流ＩＲの低下をさらに抑制できる。これにより、ｄｉｒ／ｄｔをさらに低減できる。
以上の通り、実施形態によれば、期間ｐ２におけるリカバリー電流ＩＲを低減でき、半導体装置１００の消費電力を低減できる。また、実施形態によれば、期間ｐ２におけるリカバリー電流ＩＲが低減された場合でも、期間ｐ３におけるリカバリー電流ＩＲの低下を抑制し、サージ電圧を低減できる。
図１０は、実施形態に係る半導体装置の分析結果を表す模式図である。
図１０は、半導体装置１００の一部を二次イオン質量分析法（ＳＩＭＳ）により分析した結果を表す。図１０（ａ）は、半導体装置１００の一部を表す。図１０（ｂ）は、図１０（ａ）に表した領域において、Ｚ方向における各点の白金の原子数を表す。接合領域ＪＲでは、ｎ－形ピラー領域２及びｐ－形ピラー領域３のそれぞれにおける原子数の和が表されている。図１０（ｂ）において、破線は検出限界を表す。
図１０（ａ）及び図１０（ｂ）に表したように、接合領域ＪＲの上部ＵＰにおける白金の原子数は、接合領域ＪＲの中間部ＭＰにおける白金の原子数と、実質的に同じであった。半導体装置１００の複数の分析結果から、上部ＵＰにおける白金の濃度に対する、中間部ＭＰにおける白金の濃度の比は、０．６以上１．４以下であることが確認された。一方で、接合領域ＪＲの下部ＬＰにおける白金の原子数は、上部ＵＰ及び中間部ＭＰのそれぞれにおける白金の原子数よりも少なかった。上部ＵＰ及び中間部ＭＰのそれぞれにおける白金の濃度に対する、下部ＬＰにおける白金の濃度の比は、０．１以下であった。また、上部ＵＰ及び中間部ＭＰのそれぞれにおける白金の濃度に対する、ｎ形バッファ領域１、ｎ－形外周領域４、及びｎ－形半導体領域９のそれぞれにおける白金の濃度の比は、０．１以下であった。
上部ＵＰ、中間部ＭＰ、及び下部ＬＰの位置は、例えば以下のように決定できる。上部ＵＰのＺ方向における位置は、ｐ形ベース領域５に隣接するｐ－形ピラー領域３上部のＺ方向における位置に対応する。ｐ－形ピラー領域３とｐ形ベース領域５の境界は、ｐ－形ピラー領域３及びｐ形ベース領域５を通る線上におけるｐ形不純物濃度の分析結果に基づいて決定される。ｐ形不純物濃度が略一定な領域をそれぞれｐ－形ピラー領域３及びｐ形ベース領域５と判定し、それらの中間をｐ－形ピラー領域３とｐ形ベース領域５の境界と決定する。下部ＬＰは、ｐ－形ピラー領域３とｎ形バッファ領域１（又はｎ－形半導体領域９）とのｐｎ接合面近傍に位置する。中間部ＭＰは、下部ＬＰと上部ＵＰとの間のＺ方向における中間に位置する。
実施形態においては、少なくとも上部ＵＰ及び中間部ＭＰのそれぞれにおける白金の濃度が、ｎ形バッファ領域１及びｎ－形外周領域４のそれぞれにおける白金の濃度よりも高ければ良い。少なくとも上部ＵＰ及び中間部ＭＰのそれぞれにおける白金の濃度が、ｎ形バッファ領域１及びｎ－形外周領域４のそれぞれにおける白金の濃度よりも高ければ、接合領域ＪＲにおける白金の濃度が、ｎ形バッファ領域１及びｎ－形外周領域４のそれぞれにおける白金の濃度よりも高いとみなせる。
消費電力及びｄｉｒ／ｄｔの低減の観点からは、接合領域ＪＲにおける第１元素の濃度は、ｎ形バッファ領域１及びｎ－形外周領域４のそれぞれにおける第１元素の濃度の４倍以上であることが好ましい。一方で、第１元素の濃度が高すぎると、半導体装置１００がオフ状態のときのリーク電流が増大する。このため、接合領域ＪＲにおける第１元素の濃度は、ｎ形バッファ領域１及びｎ－形外周領域４のそれぞれにおける第１元素の濃度の５０倍以下であることが好ましい。
また、図３～図５を参照して説明した製造方法によれば、図１０（ａ）及び図１０（ｂ）に表したように、ｎ形バッファ領域１及びｎ－形外周領域４への第１元素の拡散を抑制しつつ、接合領域ＪＲに主に第１元素を拡散できることが分かった。
すなわち、実施形態に係る製造方法では、各半導体領域が形成された構造体に対して、ゲート電極１０同士の間の間隙を通して接合領域ＪＲに第１元素を拡散させる。構造体は、図５（ａ）に表したように、ｎ形半導体層１ａ、複数のｎ－形半導体層２ａ、複数のｐ－形半導体層３ａ、ｎ－形外周領域４、複数のｐ形ベース領域５、複数のｎ＋形ソース領域６、複数のｐ＋形コンタクト領域８、複数のゲート電極１０、及び絶縁層３０ａを含む。実施形態に係る製造方法によれば、接合領域ＪＲにおける前記第１元素の濃度を、ｎ形バッファ領域１及びｎ－形外周領域４のそれぞれにおける第１元素の濃度よりも高くできる。
上述した濃度関係は、以下の理由により生じると考えられる。図３（ａ）及び図３（ｂ）に表したように、開口ＯＰ１を形成し、ｐ形の半導体層をエピタキシャル成長させて接合領域ＪＲを形成する場合、ｎ－形半導体層２ａとｐ－形半導体層３ａとの間に界面が形成される。第１元素は、この界面に沿って容易に拡散する。また、界面同士の間のｎ－形半導体層２ａにも第１元素が拡散する。この結果、開口ＯＰ２を通した接合領域ＪＲの一部への第１元素の拡散により、Ｘ方向及びＹ方向において、接合領域ＪＲに略均一に第１元素が拡散すると考えられる。
以上では、第１元素を用いてキャリアライフタイムを制御する例について説明した。第１元素の濃度に代えて、結晶欠陥の密度を調整することで、キャリアライフタイムを制御しても良い。この場合、接合領域ＪＲにおける結晶欠陥の密度は、ｎ形バッファ領域１における結晶欠陥の密度よりも高く、ｎ－形外周領域４における結晶欠陥の密度よりも高い。又は、第１元素の濃度及び結晶欠陥の密度の両方を調整して、キャリアライフタイムを制御しても良い。結晶欠陥は、例えば電子線の照射により生成できる。
以上で説明した各実施形態における、各半導体領域の間の不純物濃度の相対的な高低については、例えば、走査型静電容量顕微鏡（ＳＣＭ）を用いて確認することが可能である。なお、各半導体領域におけるキャリア濃度は、各半導体領域において活性化している不純物濃度と等しいものとみなすことができる。従って、各半導体領域の間のキャリア濃度の相対的な高低についても、ＳＣＭを用いて確認することができる。また、各半導体領域における不純物濃度については、例えば、ＳＩＭＳにより測定することが可能である。
また、以上で説明した各実施形態において、各半導体領域におけるライフタイムキラーの濃度又は密度は、例えば、Deep Level Transient Spectroscopy（ＤＬＴＳ）法又はIsothermal Capacitance Transient Spectroscopy（ＩＣＴＳ）法を用いて比較できる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１ ｎ形バッファ領域、 １ａ ｎ形半導体層、 ２ ｎ－形ピラー領域、 ２ａ ｎ－形半導体層、 ３ ｐ－形ピラー領域、 ３ａ ｐ－形半導体層、 ４ ｎ－形外周領域、 ５ ｐ形ベース領域、 ５ａ ｐ形半導体領域、 ６ ｎ＋形ソース領域、 ７ ｐ＋形コンタクト領域、 ８ ｎ＋形ドレイン領域、 ８ａ ｎ＋形半導体基板、 ９ ｎ－形ドリフト領域、 １０ ゲート電極、 １１ ゲート絶縁層、 １１ａ 絶縁層、 ２１ ドレイン電極、 ２２ ソース電極、 ３０ 絶縁部、 ３０ａ 絶縁層、 １００，１００ａ，１００ｂ 半導体装置、 １１０ａ，１１０ｂ 制御部、 ２００ 電気機器、 ＪＲ 接合領域、 Ｌ インダクタ、 Ｌ１ 第１層、 ＯＰ１，ＯＰ２ 開口、 Ｖｓ サージ電圧、 ｐ１～ｐ３ 期間

Claims (6)

  1. 第１電極と、
    前記第１電極の上に設けられ、前記第１電極と電気的に接続された第１導電形の第１半導体領域と、
    前記第１半導体領域よりも低い第１導電形の不純物濃度を有する第１導電形の第２半導体領域と、
    第２導電形の第３半導体領域と、
    を含み、前記第１半導体領域の上に設けられ、前記第１電極から前記第１半導体領域へ向かう第１方向に垂直な第２方向において複数の前記第２半導体領域と複数の前記第３半導体領域とが交互に設けられた接合領域と、
    前記第１方向に垂直な第１面に沿って前記接合領域の周りに設けられ、前記第１半導体領域よりも低い第１導電形の不純物濃度を有する第１導電形の第４半導体領域と、
    前記複数の第３半導体領域の１つの上に設けられた第２導電形の第５半導体領域と、
    前記第５半導体領域の上に設けられた第１導電形の第６半導体領域と、
    前記第５半導体領域とゲート絶縁層を介して対向するゲート電極と、
    前記第５半導体領域及び前記第６半導体領域の上に設けられ、前記第５半導体領域及び前記第６半導体領域と電気的に接続された第２電極と、
    を備え、
    前記接合領域における、重金属元素及びプロトンからなる群より選択された少なくとも１つの第１元素の濃度は、前記第１半導体領域における前記第１元素の濃度よりも高く、前記第４半導体領域における前記第１元素の濃度よりも高く、前記接合領域の上部における前記第１元素の濃度に対する前記接合領域の中間部における前記第１元素の濃度の比は０．６以上１．４以下であり、前記上部及び前記中間部のそれぞれにおける前記第１元素の濃度に対する前記接合領域の下部における前記第１元素の濃度の比は０．１以下である、半導体装置。
  2. 前記第２半導体領域及び前記第３半導体領域のそれぞれにおける前記第１元素の濃度は、前記第１半導体領域における前記第１元素の濃度よりも高く、前記第４半導体領域における前記第１元素の濃度よりも高い、請求項１記載の半導体装置。
  3. 前記第１元素は、金、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、及び白金からなる群より選択された少なくとも１つである、請求項１又は２に記載の半導体装置。
  4. 前記接合領域における前記第１元素の濃度は、前記第１半導体領域における前記第１元素の濃度及び前記第４半導体領域における前記第１元素の濃度のそれぞれの４倍以上５０倍以下である、請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第１電極と前記第１半導体領域との間に設けられ、前記第１半導体領域よりも高い第１導電形の不純物濃度を有する第１導電形の第７半導体領域をさらに備えた、請求項１～４のいずれか１つに記載の半導体装置。
  6. 第１導電形の第１半導体領域と、
    前記第１半導体領域よりも低い第１導電形の不純物濃度を有する第１導電形の第２半導体領域、及び、第２導電形の第３半導体領域を含む接合領域であって、前記第１半導体領域の上に設けられ、前記第１半導体領域から前記接合領域へ向かう第１方向に垂直な第２方向において複数の前記第２半導体領域と複数の前記第３半導体領域とが交互に設けられた、前記接合領域と、
    前記第１方向に垂直な第１面に沿って前記接合領域の周りに設けられ、前記第１半導体領域よりも低い第１導電形の不純物濃度を有する第１導電形の第４半導体領域と、
    前記複数の第３半導体領域の上にそれぞれ設けられ第２導電形の複数の第５半導体領域と、
    前記複数の第５半導体領域の上にそれぞれ設けられた第１導電形の複数の第６半導体領域と、
    前記複数の第５半導体領域及び前記複数の第６半導体領域の上に設けられ、複数のゲート絶縁層を介して前記複数の第５半導体領域とそれぞれ対向する複数のゲート電極と、
    前記複数のゲート電極の周りにおいて、前記接合領域及び前記第４半導体領域の上に設けられた絶縁層と、
    を含む構造体に対して、前記ゲート電極同士の間の間隙を通して、重金属元素及びプロトンからなる群より選択された少なくとも１つの第１元素を前記接合領域に拡散させることで、前記接合領域における前記第１元素の濃度を、前記第１半導体領域における前記第１元素の濃度よりも高く、且つ前記第４半導体領域における前記第１元素の濃度よりも高くする、半導体装置の製造方法。
JP2020052497A 2020-03-24 2020-03-24 半導体装置及びその製造方法 Active JP7257984B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020052497A JP7257984B2 (ja) 2020-03-24 2020-03-24 半導体装置及びその製造方法
CN202010877118.8A CN113451389A (zh) 2020-03-24 2020-08-27 半导体装置及其制造方法
US17/016,600 US11756791B2 (en) 2020-03-24 2020-09-10 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020052497A JP7257984B2 (ja) 2020-03-24 2020-03-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2021153090A JP2021153090A (ja) 2021-09-30
JP7257984B2 true JP7257984B2 (ja) 2023-04-14

Family

ID=77808514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020052497A Active JP7257984B2 (ja) 2020-03-24 2020-03-24 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US11756791B2 (ja)
JP (1) JP7257984B2 (ja)
CN (1) CN113451389A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115332340A (zh) * 2022-08-08 2022-11-11 上海功成半导体科技有限公司 一种调节动态特性的超结vdmos器件及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224281A (ja) 2001-11-26 2003-08-08 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2015018913A (ja) 2013-07-10 2015-01-29 富士電機株式会社 超接合ｍｏｓｆｅｔとその製造方法およびダイオードを並列接続させた複合半導体装置
WO2019130513A1 (ja) 2017-12-27 2019-07-04 新電元工業株式会社 Ｍｏｓｆｅｔ、ｍｏｓｆｅｔの製造方法及び電力変換回路
WO2019224913A1 (ja) 2018-05-22 2019-11-28 サンケン電気株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004668A (ja) 2007-06-25 2009-01-08 Toshiba Corp 半導体装置
DE102007036147B4 (de) * 2007-08-02 2017-12-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
JP2009099911A (ja) * 2007-10-19 2009-05-07 Toshiba Corp 半導体装置
WO2013100155A1 (ja) * 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104145326B (zh) * 2012-03-30 2017-11-17 富士电机株式会社 半导体装置的制造方法
WO2015040938A1 (ja) * 2013-09-18 2015-03-26 富士電機株式会社 半導体装置およびその製造方法
JP6237902B2 (ja) * 2014-07-17 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
KR20160016520A (ko) * 2014-07-31 2016-02-15 가부시끼가이샤 도시바 반도체 장치
CN107086217B (zh) * 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
JP7067636B2 (ja) * 2018-10-18 2022-05-16 富士電機株式会社 半導体装置および製造方法
US11450734B2 (en) * 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
JP2021034726A (ja) * 2019-08-13 2021-03-01 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224281A (ja) 2001-11-26 2003-08-08 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2015018913A (ja) 2013-07-10 2015-01-29 富士電機株式会社 超接合ｍｏｓｆｅｔとその製造方法およびダイオードを並列接続させた複合半導体装置
WO2019130513A1 (ja) 2017-12-27 2019-07-04 新電元工業株式会社 Ｍｏｓｆｅｔ、ｍｏｓｆｅｔの製造方法及び電力変換回路
WO2019224913A1 (ja) 2018-05-22 2019-11-28 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
CN113451389A (zh) 2021-09-28
US20210305049A1 (en) 2021-09-30
US11756791B2 (en) 2023-09-12
JP2021153090A (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
US6803627B2 (en) Reverse-blocking power semiconductor component having a region short-circuited to a drain-side part of a body zone
US7838926B2 (en) Semiconductor device
US7332788B2 (en) Semiconductor power device with charge compensation structure and monolithic integrated circuit, and method for fabricating it
US20210183995A1 (en) Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device
US7230310B2 (en) Super-junction voltage sustaining layer with alternating semiconductor and High-K dielectric regions
US20140252456A1 (en) Semiconductor device and its manufacturing method
JP2002222949A (ja) 半導体装置
JP2007042892A (ja) トレンチ型ｍｉｓｆｅｔ
JP7394038B2 (ja) 半導体装置
US11264451B2 (en) Semiconductor device exhibiting soft recovery characteristics
JPH04283968A (ja) 絶縁ゲート型バイポーラトランジスタ
JP7257984B2 (ja) 半導体装置及びその製造方法
JP7055725B2 (ja) 半導体装置
JP2014187200A (ja) 半導体装置の製造方法
US11646368B2 (en) Semiconductor device
JPH01282872A (ja) 半導体装置
KR101870808B1 (ko) 전력 반도체 소자 및 그 제조방법
CN112635562A (zh) 包括电流扩散区的半导体器件
JP6450659B2 (ja) 半導体装置
US20180108766A1 (en) Vertical power component
JP3244414U (ja) パワー半導体装置およびパワー半導体装置の製造方法
KR101870824B1 (ko) 전력 반도체 소자 및 그 제조방법
JP2017054934A (ja) 半導体装置
JP2024044959A (ja) 半導体装置及びその製造方法
JP2023136403A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230404

R150 Certificate of patent or registration of utility model

Ref document number: 7257984

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150