JP2024044959A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】特性のばらつきを抑制可能な半導体装置及びその製造方法を提供する。【解決手段】実形態に係る半導体装置は、第１電極と、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、第２導電形の第３半導体領域と、第１導電形の第４半導体領域と、ゲート電極と、第２電極と、を備える。第４半導体領域は、第３半導体領域の上に位置する第１部分と、第１電極から第１半導体領域に向かう第１方向に垂直な第２方向において第１部分と並ぶ第２部分と、を含む。第１部分の第１導電形の不純物濃度は、第２部分の第１導電形の不純物濃度よりも低い。ゲート電極は、第２方向において、ゲート絶縁層を介して第２半導体領域と対面する。第２電極は、第２方向において第２半導体領域の一部及び第３半導体領域と接する接続部を含む。第２電極は、第２半導体領域及び第４半導体領域の上に設けられている。第２電極は、第１部分及び第２部分と接する。【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。

Metal Oxide Semiconductor Field Effect Transistor（ＭＯＳＦＥＴ）などの半導体装置は、電力変換等の用途に用いられる。半導体装置ごとの特性のばらつきは、小さいことが望ましい。

特開２０２１－１５０５３５号公報

本発明が解決しようとする課題は、特性のばらつきを抑制可能な半導体装置及びその製造方法を提供することである。

実施形態に係る半導体装置は、第１電極と、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、第２導電形の第３半導体領域と、第１導電形の第４半導体領域と、ゲート電極と、第２電極と、を備える。前記第１半導体領域は、前記第１電極の上に設けられている。前記第２半導体領域は、前記第１半導体領域の上に設けられている。前記第３半導体領域は、前記第２半導体領域の一部の上に設けられている。前記第３半導体領域の第２導電形の不純物濃度は、前記第２半導体領域の第２導電形の不純物濃度よりも高い。前記第４半導体領域は、前記第３半導体領域の上に位置する第１部分と、前記第１電極から前記第１半導体領域に向かう第１方向に垂直な第２方向において前記第１部分と並ぶ第２部分と、を含む。前記第１部分の第１導電形の不純物濃度は、前記第２部分の第１導電形の不純物濃度よりも低い。前記ゲート電極は、前記第２方向において、ゲート絶縁層を介して前記第２半導体領域と対面する。前記第２電極は、前記第２方向において前記第２半導体領域の前記一部及び前記第３半導体領域と接する接続部を含む。前記第２電極は、前記第２半導体領域及び前記第４半導体領域の上に設けられている。前記第２電極は、前記第１部分及び前記第２部分と接する。

第１実施形態に係る半導体装置の一部を示す斜視断面図である。 図１の一部を拡大した断面図である。 第１実施形態に係る半導体装置の一部を示す平面図である。 第１実施形態に係る半導体装置の製造方法を示す断面図である。 第１実施形態に係る半導体装置の製造方法を示す断面図である。 第１実施形態に係る半導体装置の製造方法を示す断面図である。 第１実施形態に係る半導体装置の製造方法を示す断面図である。 第１実施形態に係る半導体装置の製造方法を示す断面図である。 参考例に係る半導体装置の製造方法を示す断面図である。 参考例に係る半導体装置の製造方法を示す断面図である。 参考例に係る半導体装置の一部を示す断面図である。 第１実施形態の第１変形例に係る半導体装置の一部を示す断面図である。 第１実施形態の第２変形例に係る半導体装置の一部を示す断面図である。 第１実施形態の第３変形例に係る半導体装置の一部を示す断面図である。 第１実施形態の第４変形例に係る半導体装置の一部を示す断面図である。 第２実施形態に係る半導体装置の一部を示す断面図である。 第２実施形態に係る半導体装置の製造方法を示す断面図である。 第２実施形態に係る半導体装置の製造方法を示す断面図である。

以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明及び図面において、ｎ^＋、ｎ^－及びｐ^＋、ｐの表記は、各不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」及び「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。

図１は、第１実施形態に係る半導体装置の一部を示す斜視断面図である。
第１実施形態に係る半導体装置１００は、ＭＯＳＦＥＴである。図１に示すように、半導体装置１００は、ｎ^－形（第１導電形）ドリフト領域１（第１半導体領域）、ｐ形（第２導電形）ベース領域２（第２半導体領域）、ｐ^＋形コンタクト領域３（第３半導体領域）、ｎ^＋形ソース領域４（第４半導体領域）、ｐ^＋形コンタクト領域５（第５半導体領域）、ｎ^＋形ドレイン領域６、ゲート電極１０、ゲート絶縁層１１、絶縁層１２、ドレイン電極２１（第１電極）、及びソース電極２２（第２電極）を含む。なお、図１では、ソース電極２２が破線で示されている。

実施形態の説明では、ＸＹＺ直交座標系を用いる。ドレイン電極２１からｎ^－形ドリフト領域１に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直であり、相互に直交する二方向をＸ方向（第２方向）及びＹ方向（第３方向）とする。また、説明のために、ドレイン電極２１からｎ^－形ドリフト領域１に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、ドレイン電極２１とｎ^－形ドリフト領域１との相対的な位置関係に基づき、重力の方向とは無関係である。

半導体装置１００の下面には、ドレイン電極２１が設けられている。ｎ^＋形ドレイン領域６は、ドレイン電極２１の上に設けられ、ドレイン電極２１と電気的に接続されている。ｎ^－形ドリフト領域１は、ｎ^＋形ドレイン領域６の上に設けられている。ｎ^－形ドリフト領域１は、ｎ^＋形ドレイン領域６を介して、ドレイン電極２１と電気的に接続されている。ｎ^－形ドリフト領域１のｎ形不純物濃度は、ｎ^＋形ドレイン領域６のｎ形不純物濃度よりも低い。

ｐ形ベース領域２は、ｎ^－形ドリフト領域１の上に設けられている。ｐ^＋形コンタクト領域３は、ｐ形ベース領域２の一部（コンタクト部分２ａ）の上に設けられている。ｐ^＋形コンタクト領域３のｐ形不純物濃度は、ｐ形ベース領域２のｐ形不純物濃度よりも高い。

ｎ^＋形ソース領域４は、ｐ形ベース領域２及びｐ^＋形コンタクト領域３の上に設けられている。ｎ^＋形ソース領域４は、第１部分４ａ及び第２部分４ｂを含む。第１部分４ａは、ｐ^＋形コンタクト領域３の上に設けられている。第２部分４ｂは、第１部分４ａとＸ方向において並んでいる。

ゲート電極１０は、Ｘ方向において、ゲート絶縁層１１を介してｐ形ベース領域２と対面している。図示した例では、ゲート電極１０は、ｎ^－形ドリフト領域１の一部、ｐ形ベース領域２、及びｎ^＋形ソース領域４の一部と、ゲート絶縁層１１を介して対面している。

ソース電極２２は、半導体装置１００の上面に設けられ、ｐ形ベース領域２及びｎ^＋形ソース領域４の上に位置する。ソース電極２２は、接続部２２ａを含む。接続部２２ａは、下方に向けて延び、Ｘ方向においてコンタクト部分２ａ、ｐ^＋形コンタクト領域３、及びｎ^＋形ソース領域４と並ぶ。コンタクト部分２ａ及びｐ^＋形コンタクト領域３は、Ｘ方向において、ゲート電極１０と接続部２２ａとの間に位置する。

ｐ^＋形コンタクト領域５は、Ｚ方向においてｐ形ベース領域２と接続部２２ａとの間に設けられている。ｐ^＋形コンタクト領域５の一部が、Ｘ－Ｙ面において接続部２２ａの下端の周りに設けられていても良い。ｐ^＋形コンタクト領域５のｐ形不純物濃度は、ｐ形ベース領域２のｐ形不純物濃度よりも高い。

ｐ^＋形コンタクト領域５は、ｐ^＋形コンタクト領域３よりも下方に位置し、ｐ^＋形コンタクト領域３から離れている。ｐ^＋形コンタクト領域３とｐ^＋形コンタクト領域５との間には、ｐ形ベース領域２のコンタクト部分２ａが位置する。ｐ^＋形コンタクト領域３のｐ形不純物濃度は、ｐ^＋形コンタクト領域５のｐ形不純物濃度と同じでも良い。好ましくは、ｐ^＋形コンタクト領域３のｐ形不純物濃度は、ｐ^＋形コンタクト領域５のｐ形不純物濃度よりも低い。

接続部２２ａは、コンタクト部分２ａ、ｐ^＋形コンタクト領域３、第１部分４ａ、及びｐ^＋形コンタクト領域５と接し、これらの半導体領域とソース電極２２とが電気的に接続されている。また、ソース電極２２は、第１部分４ａの上面及び第２部分４ｂの上面とも接している。ゲート電極１０とソース電極２２との間には、絶縁層１２が設けられている。絶縁層１２により、ソース電極２２は、ゲート電極１０とは電気的に分離されている。

図２は、図１の一部を拡大した断面図である。
ｐ^＋形コンタクト領域３及びｐ^＋形コンタクト領域５のそれぞれは、Ｚ方向において、ｐ形不純物濃度の勾配を有する。図２に示すように、ｐ^＋形コンタクト領域５は、Ｚ方向において、第１位置Ｐ１でｐ形不純物濃度のピークを有する。ｐ^＋形コンタクト領域３は、Ｚ方向において、第２位置Ｐ２でｐ形不純物濃度のピークを有する。

例えば、半導体装置１００の一断面において、ｐ^＋形コンタクト領域３及びｐ^＋形コンタクト領域５のそれぞれの不純物濃度の勾配を、Ｚ方向に沿って測定する。このとき、第１位置Ｐ１及び第２位置Ｐ２で、ｐ形不純物濃度の最大値がそれぞれ現れる。ｐ^＋形コンタクト領域５と接続部２２ａとの間の界面から第１位置Ｐ１までのＺ方向における第１距離Ｄ１は、ｎ^＋形ソース領域４の上面から第２位置Ｐ２までのＺ方向における第２距離Ｄ２よりも短いことが好ましい。

ｎ^＋形ソース領域４について、第１部分４ａ及び第２部分４ｂは、Ｚ方向においてソース電極２２と接する。ｎ^＋形ソース領域４は、絶縁層１２に覆われた第３部分４ｃをさらに含んでも良い。第２部分４ｂは、Ｘ方向において、第１部分４ａと第３部分４ｃとの間に位置する。第１部分４ａのｎ形不純物濃度は、第２部分４ｂのｎ形不純物濃度よりも低く、第３部分４ｃのｎ形不純物濃度よりも低い。

第１部分４ａは、ｐ^＋形コンタクト領域３と接している。第２部分４ｂ及び第３部分４ｃは、ｐ形ベース領域２と接している。図示した例では、ｐ^＋形コンタクト領域３と第１部分４ａとの間の第１接合Ｊ１は、ｐ形ベース領域２と第２部分４ｂとの第２接合Ｊ２と同じ高さに位置する。「高さ」は、Ｚ方向における位置に対応する。

各要素の寸法関係の一例を説明する。ｐ^＋形コンタクト領域３のＺ方向における長さは、ｐ^＋形コンタクト領域５とｐ^＋形コンタクト領域３との間のＺ方向における距離よりも短い。第１部分４ａのＺ方向における長さＬ１は、第２部分４ｂのＺ方向における長さＬ２よりも短い。ｎ^－形ドリフト領域１とｐ形ベース領域２との間のｐｎ接合からｐ^＋形コンタクト領域５の下端までの距離は、ｐ^＋形コンタクト領域５と接続部２２ａとの間の界面からｐ^＋形コンタクト領域５の下端までの距離よりも長い。

ｐ^＋形コンタクト領域３の外縁は、ｐ形ベース領域２のｐ形不純物濃度及びｐ^＋形コンタクト領域３のｐ形不純物濃度に基づいて決定される。ｐ^＋形コンタクト領域３から離れた位置におけるｐ形ベース領域２のｐ形不純物濃度と、ｐ^＋形コンタクト領域３の最大のｐ形不純物濃度と、の中間値を有する点の集合が、ｐ^＋形コンタクト領域３の外縁に相当する。同様に、ｐ^＋形コンタクト領域５から離れた位置におけるｐ形ベース領域２のｐ形不純物濃度と、ｐ^＋形コンタクト領域５の最大のｐ形不純物濃度と、の中間値を有する点の集合が、ｐ^＋形コンタクト領域５の外縁に相当する。

第２部分４ｂの上面は、Ｘ－Ｙ面に沿う第１面Ｓ１を含む。第１部分４ａの上面は、Ｘ方向及びＺ方向に対して傾斜した第２面Ｓ２を含む。第２面Ｓ２は、第１面Ｓ１に連なる。第２面Ｓ２は、一方向に平行であっても良いし、図示したように、下方向に向けて凸状に湾曲していても良い。第１部分４ａは、さらに、第２面Ｓ２に連なる第３面Ｓ３を有する。Ｚ方向に対する第３面Ｓ３の傾きは、Ｚ方向に対する第２面Ｓ２の傾きよりも小さい。第３面Ｓ３は、Ｚ方向に平行であっても良い。

図１に示すように、ｐ形ベース領域２、ｐ^＋形コンタクト領域３、ｎ^＋形ソース領域４、ｐ^＋形コンタクト領域５、ゲート電極１０、絶縁層１２、接続部２２ａのそれぞれは、Ｙ方向に延び、Ｘ方向において複数設けられている。

図３は、第１実施形態に係る半導体装置の一部を示す平面図である。図３は、ｎ^＋形ソース領域４及びゲート電極１０を通るＸ－Ｙ断面における構造を示している。
図３に示すように、１つのｐ形ベース領域２の上には、１つの接続部２２ａが位置している。１つのｐ^＋形コンタクト領域３が、Ｘ－Ｙ面に沿って、１つの接続部２２ａの周りに設けられている。ｐ^＋形コンタクト領域３の幅は、接続部２２ａの周りにおいて略一定である。１つのｐ形ベース領域２及び１つのｐ^＋形コンタクト領域３の上に、Ｘ方向において互いに離れた一対のｎ^＋形ソース領域４が設けられている。

半導体装置１００の動作を説明する。
ソース電極２２に対してドレイン電極２１に正の電圧が印加された状態で、ゲート電極１０に閾値以上の電圧が印加される。ｐ形ベース領域２にチャネル（反転層）が形成され、半導体装置１００がオン状態となる。電子は、チャネルを通ってソース電極２２からドレイン電極２１へ流れる。ゲート電極１０に印加される電圧が閾値よりも低くなると、ｐ形ベース領域２におけるチャネルが消滅し、半導体装置１００がオフ状態になる。

半導体装置１００がオフ状態に切り替わると、ソース電極２２に対するドレイン電極２１の電圧が上昇する。電圧の上昇に伴い、半導体装置１００の内部で降伏が生じた際、多量のキャリアが生成される。電子は、ｎ^＋形ドレイン領域６に向けて移動し、ドレイン電極２１から排出される。正孔は、ｐ形ベース領域２、ｐ^＋形コンタクト領域３、及びｐ^＋形コンタクト領域５を通ってソース電極２２から排出される。

各構成要素の材料の一例を説明する。
ｎ^－形ドリフト領域１、ｐ形ベース領域２、ｐ^＋形コンタクト領域３、ｎ^＋形ソース領域４、ｐ^＋形コンタクト領域５、及びｎ^＋形ドレイン領域６は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。半導体材料としてシリコンが用いられる場合、ｎ形不純物として、ヒ素、リン、またはアンチモンを用いることができる。ｐ形不純物として、ボロンを用いることができる。

ゲート電極１０は、ポリシリコンなどの導電材料を含む。ゲート絶縁層１１及び絶縁層１２は、酸化シリコン、窒化シリコン、又は酸窒化シリコンなどの絶縁材料を含む。ドレイン電極２１及びソース電極２２は、チタン、タングステン、又はアルミニウムなどの金属を含む。

図４（ａ）～図８（ｂ）は、第１実施形態に係る半導体装置の製造方法を示す断面図である。
まず、ｎ^＋形半導体層６ｘとｎ^－形半導体層１ｘ（第１不純物領域）を含む半導体基板を用意する。ｎ^－形半導体層１ｘは、ｎ^＋形半導体層６ｘの上に設けられている。フォトリソグラフィ及び反応性イオンエッチング（ＲＩＥ）により、ｎ^－形半導体層１ｘに開口ＯＰ０を形成する。熱酸化により、開口ＯＰ０の内面及びｎ^－形半導体層１ｘの上面に沿って、絶縁層１１ｘを形成する。図４（ａ）に示すように、化学気相堆積（ＣＶＤ）により、絶縁層１１ｘの上に導電層１０ｘを形成する。

化学機械研磨（ＣＭＰ）及び化学ドライエッチング（ＣＤＥ）により、導電層１０ｘの上面を後退させる。互いに分断された複数の導電層１０ｘが、複数の開口ＯＰ０の中にそれぞれ形成される。ｎ^－形半導体層１ｘの上面にｐ形不純物をイオン注入し、図４（ｂ）に示すように、ｐ形半導体領域２ｘ（第２不純物領域）を形成する。ｎ^－形半導体層１ｘからｐ形半導体領域２ｘに向かう方向は、Ｚ方向に平行である。

ｐ形半導体領域２ｘの上面にｎ形不純物をイオン注入し、ｎ^＋形半導体領域４ｘ（第３不純物領域）を形成する。ＣＶＤにより、絶縁層１１ｘの上に、絶縁層１２ｘを形成する。絶縁層１２ｘは、酸化シリコンを含む。図５（ａ）に示すように、フォトリソグラフィ及びＲＩＥにより、絶縁層１１ｘの一部及び絶縁層１２ｘの一部を除去し、絶縁層１１ｘ及び絶縁層１２ｘに開口ＯＰ１を形成する。ｎ^＋形半導体領域４ｘの一部が、開口ＯＰ１を通して露出する。開口ＯＰ１を形成する際のＲＩＥにより、ｎ^＋形半導体領域４ｘの露出した部分の上面の位置は、ｎ^＋形半導体領域４ｘの他の部分の上面の位置よりも低くなる。

ここまでの工程により、ｎ^－形半導体層１ｘ（第１不純物領域）と、ｐ形半導体領域２ｘ（第２不純物領域）と、ｎ^＋形半導体領域４ｘ（第３不純物領域）と、開口ＯＰ１（第１開口）を有する絶縁層１１ｘ及び１２ｘ（第１絶縁層）と、を含む構造体が作製される。

開口ＯＰ１を通して、ｐ形半導体領域２ｘにｐ形不純物をイオン注入する。これにより、図５（ｂ）に示すように、ｐ^＋形半導体領域３ｘ（第４不純物領域）が形成される。イオン注入を行う際、ｐ^＋形半導体領域３ｘにおけるｐ形不純物濃度のピーク位置がｎ^＋形半導体領域４ｘよりも下方に位置するように、加速電圧が調整される。ｐ^＋形半導体領域３ｘのｐ形不純物濃度は、ｐ形半導体領域２ｘのｐ形不純物濃度よりも高い。また、ｎ^＋形半導体領域４ｘの露出した部分にも、ｐ形不純物が注入される。このため、ｎ^＋形半導体領域４ｘの露出した部分のｎ形不純物濃度が、ｎ^＋形半導体領域４ｘの他の部分のｎ形不純物濃度よりも低くなる。

絶縁層１１ｘ及び絶縁層１２ｘの表面に沿って、ＣＶＤにより、絶縁層１２ｙを形成する。例えば、絶縁層１２ｙは、酸化シリコン又は窒化シリコンを含む。ＲＩＥにより、絶縁層１２ｘの上面及び開口ＯＰ１の底部に設けられた絶縁層１２ｙを除去する。これにより、図６（ａ）に示すように、開口ＯＰ１の側面にのみ、絶縁層１２ｙが残る。

絶縁層１２ｘ及び絶縁層１２ｙをマスクとして用いて、開口ＯＰ１を通して、ｐ形半導体領域２ｘの一部、ｐ^＋形半導体領域３ｘの一部、及びｎ^＋形半導体領域４ｘの一部をＲＩＥにより除去する。これにより、図６（ｂ）に示すように、開口ＯＰ２（第２開口）が形成される。開口ＯＰ２の幅は、ｐ^＋形半導体領域３ｘが形成されたときの開口ＯＰ１の幅よりも狭い。このため、開口ＯＰ２の両側面の一部に、ｐ^＋形半導体領域３ｘが残る。

開口ＯＰ２を通して、ｐ形半導体領域２ｘにｐ形不純物をイオン注入する。これにより、図７（ａ）に示すように、開口ＯＰ２の底部にｐ^＋形半導体領域５ｘ（第５不純物領域）が形成される。イオン注入を行う際、ｐ^＋形半導体領域５ｘのｐ形不純物濃度のピークが開口ＯＰ２の底面近傍に位置するように、加速電圧が調整される。例えば、ｐ^＋形半導体領域５ｘを形成するためのイオン注入における加速電圧は、ｐ^＋形半導体領域３ｘを形成するためのイオン注入における加速電圧よりも低く設定される。

絶縁層１２ｙを除去する。図７（ｂ）に示すように、化学ドライエッチング（ＣＤＥ）などの等方性のエッチングにより、絶縁層１１ｘの幅及び絶縁層１２ｘの幅を狭くする。これにより、絶縁層１１ｘ、絶縁層１２ｘ、及び絶縁層１２ｙに覆われていたｎ^＋形半導体領域４ｘの一部が露出する。

スパッタリングにより、開口ＯＰ１の内面、開口ＯＰ２の内面、及び絶縁層１２ｘの上面に沿って、金属層２２ｘを形成する。金属層２２ｘは、チタンを含む。スパッタリングにより、金属層２２ｘの表面に沿って、金属層２２ｙを形成する。金属層２２ｙは、窒化チタンを含む。図８（ａ）に示すように、金属層２２ｙの上に、開口ＯＰ１及び開口ＯＰ２を埋め込む金属層２２ｚを形成する。金属層２２ｚは、アルミニウムを含む。金属層２２ｘ～２２ｚからなるソース電極２２が形成される。

ｎ^＋形半導体層６ｘが所定の厚さになるまで、ｎ^＋形半導体層６ｘの下面を研削する。図８（ｂ）に示すように、研削されたｎ^＋形半導体層６ｘの下面に、アルミニウムのスパッタリングにより、ドレイン電極２１を形成する。以上により、第１実施形態に係る半導体装置１００が製造される。

図８（ｂ）に示すｎ^－形半導体層１ｘは、図１に示すｎ^－形ドリフト領域１に対応する。ｐ形半導体領域２ｘは、ｐ形ベース領域２に対応する。ｐ^＋形半導体領域３ｘは、ｐ^＋形コンタクト領域３に対応する。ｎ^＋形半導体領域４ｘは、ｎ^＋形ソース領域４に対応する。ｐ^＋形半導体領域５ｘは、ｐ^＋形コンタクト領域５に対応する。ｎ^＋形半導体層６ｘは、ｎ^＋形ドレイン領域６に対応する。導電層１０ｘは、ゲート電極１０に対応する。絶縁層１１ｘの一部は、ゲート絶縁層１１に対応する。絶縁層１１ｘの他の一部及び絶縁層１２ｘは、絶縁層１２に対応する。

第１実施形態の利点を説明する。
半導体装置１００は、ｎ^－形ドリフト領域１、ｐ形ベース領域２、及びｎ^＋形ソース領域４からなる寄生バイポーラトランジスタを含む。正孔がｐ形ベース領域２を通過する際、ｐ形ベース領域２の電位が上昇する。ｐ形ベース領域２とｎ^＋形ソース領域４との電位差が増大すると、寄生バイポーラトランジスタが動作しうる。寄生バイポーラトランジスタが動作すると、半導体装置１００に大電流が流れ、半導体装置１００が破壊される。寄生バイポーラトランジスタの動作を抑制するためには、ｐ形ベース領域２とｎ^＋形ソース領域４との電位差が小さいことが望ましい。

ｐ^＋形コンタクト領域５における正孔の伝導度は、ｐ形ベース領域２における正孔の伝導度よりも大きい。ｐ^＋形コンタクト領域５を設けることで、正孔がソース電極２２へより排出され易くなり、ｐ形ベース領域２の電位の上昇が抑制される。ｐ形ベース領域２とｎ^＋形ソース領域４との電位差を小さくできる。また、第１実施形態に係る半導体装置１００は、ｐ^＋形コンタクト領域３をさらに備える。ｐ^＋形コンタクト領域３が設けられることで、ｐ形ベース領域２とｎ^＋形ソース領域４との電位差をより小さくでき、寄生バイポーラトランジスタの動作をさらに抑制できる。

また、寄生バイポーラトランジスタの動作を抑制するためには、ｎ^＋形ソース領域４とｐ^＋形コンタクト領域５との間の全体に亘ってｐ^＋形コンタクト領域３を設けることも考えられる。しかし、この場合、半導体装置１００の製造工程において、ｐ^＋形コンタクト領域３に含まれるｐ形不純物がゲート絶縁層１１近傍へ拡散し易くなる。ｐ形不純物の拡散は、半導体装置１００のオン状態とオフ状態とを切り替えるための電圧の閾値を変動させる。

第１実施形態に係る半導体装置１００では、ｐ^＋形コンタクト領域３が、ｐ^＋形コンタクト領域５から離れている。ｎ^＋形ソース領域４近傍の領域では、ｎ^＋形ソース領域４から離れた領域に比べて、電子濃度が高い。より電子濃度が高い領域にｐ^＋形コンタクト領域３を設けることで、ｐ形不純物の拡散による電圧の閾値の変動を抑制できる。半導体装置１００ごとの特性のばらつきを抑制し、半導体装置１００の信頼性を向上できる。

さらに、第１実施形態に係る半導体装置１００では、ｎ^＋形ソース領域４の第１部分４ａ及び第２部分４ｂがソース電極２２と接する。ｐ^＋形コンタクト領域３の上に位置する第１部分４ａがソース電極２２に接するだけでなく、第１部分４ａとＸ方向において並ぶ第２部分４ｂがソース電極２２に接する。これにより、ｎ^＋形ソース領域４とソース電極２２との間の電気抵抗を低減し、半導体装置１００のオン抵抗を低減できる。また、換言すると、ｐ^＋形コンタクト領域３は、第１部分４ａの下にのみ位置するように、Ｘ方向においてゲート絶縁層１１から離れている。ｐ^＋形コンタクト領域３の幅がより狭いことで、ｐ^＋形コンタクト領域３からのｐ形不純物の拡散により、ゲート電極１０の電圧の閾値が変動することをさらに抑制できる。

また、第１部分４ａのｎ形不純物濃度は、第２部分４ｂのｎ形不純物濃度よりも低いことが好ましい。半導体装置１００の製造工程において、ｐ^＋形コンタクト領域３及びｎ^＋形ソース領域４の不純物を加熱して活性化させる際、ｐ^＋形コンタクト領域３及びｎ^＋形ソース領域４から、ｐ形不純物及びｎ形不純物がそれぞれ拡散する。ｎ^＋形ソース領域４からｐ^＋形コンタクト領域３へｎ形不純物が拡散すると、ｐ^＋形コンタクト領域３のｐ形不純物濃度が低下し、ｐ^＋形コンタクト領域３の正孔に対する電気抵抗が増大する。この結果、ｐ形ベース領域２とｎ^＋形ソース領域４との電位差が増大しうる。第１部分４ａのｎ形不純物濃度が第２部分４ｂのｎ形不純物濃度よりも低い場合、第１部分４ａからｐ^＋形コンタクト領域３へのｎ形不純物の拡散量を低減できる。この結果、ｐ^＋形コンタクト領域３のｐ形不純物濃度の変動を小さくでき、ｐ^＋形コンタクト領域３のｐ形不純物濃度の低下を抑制できる。半導体装置１００ごとの特性のばらつきをさらに抑制し、半導体装置１００の信頼性をより一層向上できる。

ｐ^＋形コンタクト領域３のｐ形不純物濃度は、ｐ^＋形コンタクト領域５のｐ形不純物濃度よりも低いことが好ましい。ｐ^＋形コンタクト領域３のｐ形不純物濃度がより低いことで、ゲート電極１０の電圧の閾値の変動をさらに抑制できる。

図２に示すように、ｐ^＋形コンタクト領域５と接続部２２ａとの間の界面から第１位置Ｐ１までの第１距離Ｄ１は、ｎ^＋形ソース領域４の上面から第２位置Ｐ２までの第２距離Ｄ２よりも短いことが好ましい。第１距離Ｄ１が短いほど、第２位置Ｐ２をｎ^－形ドリフト領域１とｐ形ベース領域２との間のｐｎ接合から遠ざけることができる。第２位置Ｐ２がｎ^－形ドリフト領域１とｐ形ベース領域２との間のｐｎ接合から離れているほど、半導体装置１００がオフ状態のときに、ｐ形ベース領域２に空乏層が広がり易くなる。半導体装置１００の耐圧を向上させることができる。

第１実施形態に係る製造方法の利点を説明する。
図９（ａ）～図１０（ｂ）は、参考例に係る半導体装置の製造方法を示す断面図である。
参考例に係る製造方法では、まず、ｎ^－形半導体層１ｘ及びｎ^＋形半導体層６ｘを含む半導体基板の上に、ｐ形半導体領域２ｘ、ｎ^＋形半導体領域４ｘ、導電層１０ｘ、絶縁層１１ｘ、及び絶縁層１２ｘを形成する。図９（ａ）に示すように、フォトリソグラフィ及びＲＩＥにより、絶縁層１１ｘの一部及び絶縁層１２ｘの一部を除去し、開口ＯＰ１を形成する。

絶縁層１１ｘ及び絶縁層１２ｘをマスクとして用いて、開口ＯＰ１を通して、ｐ形半導体領域２ｘの一部及びｎ^＋形半導体領域４ｘの一部をＲＩＥにより除去する。これにより、ｐ形半導体領域２ｘ及びｎ^＋形半導体領域４ｘに開口ＯＰ２が形成される。等方性のエッチングにより、図９（ｂ）に示すように、絶縁層１１ｘの幅及び絶縁層１２ｘの幅を狭くする。

図１０（ａ）に示すように、開口ＯＰ１及び開口ＯＰ２を通して、ｐ形半導体領域２ｘ及びｎ^＋形半導体領域４ｘにｐ形不純物をイオン注入する。これにより、図１０（ｂ）に示すように、開口ＯＰ２の両側面の一部にｐ^＋形半導体領域３ｙが形成される。開口ＯＰ２の底部にｐ^＋形半導体領域５ｙが形成される。その後、図１０（ｂ）に示すように、ドレイン電極２１及びソース電極２２を形成することで、参考例に係る半導体装置１００ｒが製造される。

参考例に係る製造方法によれば、ｐ^＋形半導体領域３ｙ及びｐ^＋形半導体領域５ｙを、１つの工程によって形成することができる。半導体装置の製造に必要な工程数を削減でき、半導体装置の生産性を向上できる。

図１１は、参考例に係る半導体装置の一部を示す断面図である。
ｐ^＋形半導体領域３ｙ及びｐ^＋形半導体領域５ｙを同時に形成する場合、ｐ^＋形半導体領域３ｙのｐ形不純物濃度のピークの深さは、ｐ^＋形半導体領域５ｙのｐ形不純物濃度のピークの深さと同じになる。すなわち、図１１に示すように、距離Ｄ３が、距離Ｄ４と同じになる。距離Ｄ３は、ｐ^＋形半導体領域５ｙと接続部２２ａとの間の界面から、Ｚ方向におけるｐ^＋形半導体領域５ｙのｐ形不純物濃度のピークの位置Ｐ３までの距離である。距離Ｄ４は、ｎ^＋形半導体領域４ｘの上面から、Ｚ方向におけるｐ^＋形半導体領域３ｙのｐ形不純物濃度のピークの位置Ｐ３までの距離である。また、ｐ^＋形半導体領域３ｙのｐ形不純物濃度も、ｐ^＋形半導体領域５ｙのｐ形不純物濃度と実質的に同じとなる。

参考例に係る製造方法及び半導体装置１００ｒは、ｎ^＋形半導体領域４ｘとソース電極２２との間の電気抵抗又は耐圧について、未だ改善の余地がある。ｎ^＋形半導体領域４ｘとソース電極２２との間の電気抵抗の増大を抑えるためには、ｐ^＋形半導体領域３ｙは、ｎ^＋形半導体領域４ｘの下方に設けられることが好ましい。すなわち、距離Ｄ４は、ｎ^＋形半導体領域４ｘのＺ方向における厚みよりも大きいことが好ましい。距離Ｄ４が短いと、ｐ^＋形半導体領域３ｙがｎ^＋形半導体領域４ｘに重なって形成され、ｎ^＋形半導体領域４ｘとソース電極２２との間の電気抵抗が増大するためである。一方、距離Ｄ４が長くなると、距離Ｄ３も長くなる。すなわち、ｐ^＋形半導体領域５ｙが、ｎ^－形ドリフト領域１とｐ形ベース領域２との間のｐｎ接合に近づく。その結果、半導体装置１００ｒの耐圧が低下する可能性がある。

第１実施形態に係る製造方法によれば、図５（ｂ）及び図７（ａ）に示すように、ｐ^＋形半導体領域３ｘ及びｐ^＋形半導体領域５ｘが、それぞれ異なる工程で形成される。このため、ｐ^＋形半導体領域３ｘ及びｐ^＋形半導体領域５ｘのそれぞれのｐ形不純物濃度とそのピーク位置を個別に最適化できる。このため、参考例に係る製造方法に比べて、ｎ^＋形半導体領域４ｘとソース電極２２との間の電気抵抗を低減し、且つ半導体装置１００の耐圧を向上できる。

また、図７（ｂ）に示すように、ｐ^＋形半導体領域３ｘ及びｐ^＋形半導体領域５ｘを形成した後に、絶縁層１１ｘの幅及び絶縁層１２ｘの幅を狭めることで、ｎ^＋形半導体領域４ｘの一部を露出させ、ｎ^＋形半導体領域４ｘとソース電極２２との接触面積を大きくできる。図７（ｂ）に示す工程で露出したｎ^＋形半導体領域４ｘの部分は、ｐ^＋形半導体領域３ｘ及びｐ^＋形半導体領域５ｘを形成する際に、ｐ形不純物が注入されていない。ｎ^＋形半導体領域４ｘの当該部分がソース電極２２と接触することで、ｎ^＋形半導体領域４ｘとソース電極２２との間の電気抵抗をさらに低減できる。

（第１変形例）
図１２は、第１実施形態の第１変形例に係る半導体装置の一部を示す断面図である。
図１２に示した第１変形例に係る半導体装置１１０は、ｎ^＋形ソース領域４の形状について、半導体装置１００と差異を有する。具体的には、第１部分４ａの下端が、第２部分４ｂの下端及び第３部分４ｃの下端よりも下方に位置する。例えば、第１部分４ａのＺ方向における長さＬ１が、第２部分４ｂのＺ方向における長さＬ２よりも長い。第１接合Ｊ１が、第２接合Ｊ２よりも下方に位置する。

第１変形例によれば、半導体装置１００に比べて、ｎ^＋形ソース領域４と接続部２２ａとの間の接触面積を大きくできる。これにより、ｎ^＋形ソース領域４と接続部２２ａとの間の電気抵抗を低減でき、半導体装置１１０のオン抵抗を低減できる。

なお、ｎ^＋形ソース領域４の全体の厚さを大きくした場合でも、ｎ^＋形ソース領域４と接続部２２ａとの間の接触面積を大きくできる。しかし、この場合、ｎ^－形ドリフト領域１と第３部分４ｃとの間の距離（チャネル長）が変化する。チャネル長は、半導体装置ごとに、動作電圧などを考慮して最適化される。動作電圧は、半導体装置１１０をターンオンするために必要なゲート電極１０の電圧の閾値である。チャネル長が変化すると、動作電圧も変化する。例えば、半導体装置１１０の動作の安定性が低下する。

第１変形例によれば、ｎ^＋形ソース領域４と接続部２２ａとの間の接触面積を大きくするために、ｎ^－形ドリフト領域１と第３部分４ｃとの間の距離を変更する必要が無い。このため、半導体装置１１０の動作の安定性を保ったまま、半導体装置１１０のオン抵抗を低減できる。

（第２変形例）
図１３は、第１実施形態の第２変形例に係る半導体装置の一部を示す断面図である。
図１３に示した第２変形例に係る半導体装置１２０では、半導体装置１００に比べて、ｐ^＋形コンタクト領域３が、より上方に位置する。第１部分４ａの下端が、第２部分４ｂの下端及び第３部分４ｃの下端よりも上方に位置する。第１接合Ｊ１が、第２接合Ｊ２よりも上方に位置する。

第２変形例によれば、半導体装置１００に比べて、ｎ^＋形ソース領域４と接続部２２ａとの間の接触面積が小さくなるため、ｎ^＋形ソース領域４と接続部２２ａとの間の電気抵抗が増加しうる。その一方で、ｐ^＋形コンタクト領域３が、より電子濃度の高い領域に設けられるため、半導体装置１００に比べて、ｐ形不純物の拡散による電圧の閾値の変動をさらに抑制できる。この結果、半導体装置１００に比べて、半導体装置１２０ごとの特性のばらつきをより抑制でき、半導体装置１２０の信頼性をさらに向上できる。

また、第２変形例においても、ｐ^＋形コンタクト領域５と接続部２２ａとの間の界面から第１位置Ｐ１までの第１距離Ｄ１は、ｎ^＋形ソース領域４の上面から第２位置Ｐ２までの第２距離Ｄ２よりも短い。このため、半導体装置１２０の耐圧を向上させることができる。

（第３変形例）
図１４は、第１実施形態の第３変形例に係る半導体装置の一部を示す断面図である。
図１４に示した第３変形例に係る半導体装置１３０は、半導体装置１００と比べて、導電部１５をさらに備える。導電部１５は、絶縁部１６を介してｎ^－形ドリフト領域１の中に設けられている。

ゲート電極１０は、導電部１５の上に設けられている。ゲート電極１０は、導電部１５から離れている。例えば図１４に示すように、導電部１５は、Ｙ方向に延びている。導電部１５のＹ方向における端部が、上方に引き上げられ、ソース電極２２と電気的に接続されている。

又は、導電部１５は、絶縁部１６の中において、ゲート電極１０と接していても良い。この場合、導電部１５は、ソース電極２２とは電気的に分離される。

半導体装置１３０は、半導体装置１００と同様に、ＭＯＳＦＥＴとして動作する。さらに、半導体装置１３０では、オフ状態に切り替わったとき、ｎ^－形ドリフト領域１と導電部１５との間の電位差の増大に応じて、ｎ^－形ドリフト領域１と絶縁部１６との界面からｎ^－形ドリフト領域１に向けて空乏層が広がる。この空乏層の広がりにより、半導体装置１３０の耐圧を高めることができる。又は、半導体装置１３０の耐圧を維持したまま、ｎ^－形ドリフト領域１におけるｎ形不純物濃度を高め、半導体装置１３０のオン抵抗を低減できる。

（第４変形例）
図１５は、第１実施形態の第４変形例に係る半導体装置の一部を示す断面図である。
図１５に示した第４変形例に係る半導体装置１４０は、ｐ^＋形コンタクト領域５を含んでいない点で半導体装置１００と異なる。

ｐ^＋形コンタクト領域５が省略される場合、ｐ形ベース領域２からソース電極２２への正孔の電導度が低下しうる。一方、高濃度のｐ形半導体領域が省略されることで、ｎ^－形ドリフト領域１とｐ形ベース領域２との間のｐｎ接合近傍における電界強度を低下させることができる。例えば、ｐｎ接合近傍におけるアバランシェ降伏の発生を抑制でき、アバランシェ降伏によるキャリアの生成が抑制される。この結果、半導体装置１４０における寄生バイポーラトランジスタの動作を抑制できる。半導体装置１４０が破壊されることをさらに抑制できる。

上述した各変形例に係る構造は、適宜組み合わせても良い。具体的には、半導体装置１１０又は１２０が、導電部１５及び絶縁部１６をさらに備えても良い。半導体装置１１０～１３０において、ｐ^＋形コンタクト領域５が省略されても良い。

（第２実施形態）
図１６は、第２実施形態に係る半導体装置の一部を示す断面図である。
第２実施形態係る半導体装置２００は、ｐ形ベース領域２及びｐ^＋形コンタクト領域３の形状について、第１実施形態に係る半導体装置１００と差異を有する。

図１６に示すように、ｐ形ベース領域２は、第１サブ領域ｒ１及び第２サブ領域ｒ２を含む。第１サブ領域ｒ１は、ｐ^＋形コンタクト領域５よりも上方に位置する。ｐ^＋形コンタクト領域３は、第１サブ領域ｒ１の一部の上に設けられている。第２サブ領域ｒ２は、ｐ^＋形コンタクト領域３よりも上方に位置する。ｐ^＋形コンタクト領域３は、ｎ^＋形ソース領域４及びｐ^＋形コンタクト領域５から離れている。

接続部２２ａは、Ｘ方向において、第１サブ領域ｒ１、ｐ^＋形コンタクト領域３、第２サブ領域ｒ２、及びｎ^＋形ソース領域４と並んでいる。第２サブ領域ｒ２の幅は、第１サブ領域ｒ１の幅よりも狭い。このため、接続部２２ａの下部の幅は、接続部２２ａの上部の幅よりも狭くなっている。

図１７（ａ）、図１７（ｂ）、及び図１８は、第２実施形態に係る半導体装置の製造方法を示す断面図である。
まず、図４（ａ）～図５（ａ）に示す例と同様に、開口ＯＰ１を形成する。このとき、ｎ^＋形半導体領域４ｘを貫通する開口ＯＰ１が形成される。開口ＯＰ１の底部では、ｐ形半導体領域２ｘが露出する。

絶縁層１２ｘをマスクとして用いて、開口ＯＰ１の底部にｐ形不純物をイオン注入し、ｐ^＋形半導体領域３ｘを形成する。図１７（ｂ）に示すように、絶縁層１２ｘの上面及び開口ＯＰ１の内面に沿って、ＣＶＤにより、絶縁層１２ｙを形成する。

ＲＩＥにより、絶縁層１２ｘの上面及び開口ＯＰ１の底部に設けられた絶縁層１２ｙを除去する。絶縁層１２ｘ及び絶縁層１２ｙをマスクとして用いて、開口ＯＰ１を通して、ｐ形半導体領域２ｘの一部及びｐ^＋形半導体領域３ｘの一部をＲＩＥにより除去する。これにより、開口ＯＰ１の底部に、開口ＯＰ２が形成される。開口ＯＰ２を通して、ｐ形半導体領域２ｘにｐ形不純物をイオン注入し、図１８に示すように、ｐ^＋形半導体領域５ｘを形成する。

その後は、図７（ｂ）～図８（ｂ）に示す例と同様に、絶縁層１２ｙを除去する。絶縁層１１ｘの幅及び絶縁層１２ｘの幅を狭くする。ソース電極２２及びドレイン電極２１を形成する。以上の工程により、第２実施形態に係る半導体装置２００が製造される。

第２実施形態によれば、ｐ^＋形コンタクト領域３を、ゲート絶縁層１１からより離れた位置に形成できる。このため、ｐ^＋形コンタクト領域３に含まれるｐ形不純物の拡散による、電圧の閾値の変動を抑制できる。この結果、半導体装置２００ごとの特性のばらつきを抑制でき、半導体装置２００の信頼性を向上できる。

また、ｐ^＋形コンタクト領域３は、ｎ^＋形ソース領域４から離れている。ｐ^＋形コンタクト領域３を形成する際、ｎ^＋形ソース領域４のｎ形不純物濃度への影響が小さい。このため、参考例に係る半導体装置に比べて、ｎ^＋形ソース領域４とソース電極２２との間の電気抵抗を低減でき、半導体装置２００のオン抵抗を低減できる。

具体的には、図１７（ｂ）に示すように、ｐ^＋形半導体領域３ｘを形成する際、ｎ^＋形半導体領域４ｘにｐ形不純物が注入されない。このため、ｎ^＋形半導体領域４ｘのｎ形不純物濃度の低下を抑制できる。

第２実施形態にも、第１実施形態に係る各変形例の構造を適用可能である。例えば、半導体装置２００が、導電部１５及び絶縁部１６を備えていても良い。半導体装置２００において、ｐ^＋形コンタクト領域５が省略されても良い。

実施形態に係る発明は、以下の構成を含みうる。
（構成１）
第１電極と、
前記第１電極の上に設けられた第１導電形の第１半導体領域と、
前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
前記第２半導体領域の一部の上に設けられ、前記第２半導体領域よりも高い第２導電形の不純物濃度を有する第２導電形の第３半導体領域と、
前記第３半導体領域の上に位置する第１部分と、前記第１電極から前記第１半導体領域に向かう第１方向に垂直な第２方向において前記第１部分と並ぶ第２部分と、を含み、前記第１部分の第１導電形の不純物濃度が前記第２部分の第１導電形の不純物濃度よりも低い、第１導電形の第４半導体領域と、
前記第２方向において、ゲート絶縁層を介して前記第２半導体領域と対面するゲート電極と、
前記第２方向において前記第２半導体領域の前記一部及び前記第３半導体領域と接する接続部を含み、前記第２半導体領域及び前記第４半導体領域の上に設けられ、前記第１部分及び前記第２部分と接する第２電極と、
を備えた半導体装置。
（構成２）
前記第１方向において前記第２半導体領域と前記接続部との間に設けられた第２導電形の第５半導体領域をさらに備え、
前記第５半導体領域の第２導電形の不純物濃度は、前記第２半導体領域の第２導電形の不純物濃度よりも高く、
前記第３半導体領域は、前記第５半導体領域から離れている、構成１に記載の半導体装置。
（構成３）
前記第３半導体領域の第２導電形の不純物濃度は、前記第５半導体領域の第２導電形の不純物濃度よりも低い、構成２に記載の半導体装置。
（構成４）
前記第５半導体領域は、前記第１方向において、第１位置で第２導電形の不純物濃度のピークを有し、
前記第３半導体領域は、前記第１方向において、第２位置で第２導電形の不純物濃度のピークを有し、
前記第５半導体領域と前記接続部との間の界面から前記第１位置までの前記第１方向における第１距離は、前記第４半導体領域の上面から前記第２位置までの前記第１方向における第２距離よりも短い、構成２又は３に記載の半導体装置。
（構成５）
前記第１部分の下端は、前記第２部分の下端よりも下方に位置する、構成１～４のいずれか１つに記載の半導体装置。
（構成６）
前記第１部分の上面は、前記第１方向及び前記第２方向に対して傾斜し、
前記第２部分の上面は、前記第１方向に沿う、構成１～５のいずれか１つに記載の半導体装置。
（構成７）
前記第３半導体領域は、前記第１方向に垂直な第１面に沿って前記接続部の周りに設けられた、構成１～６のいずれか１つに記載の半導体装置。

以上で説明した実施形態によれば、オン抵抗を低減可能な半導体装置及びその製造方法が提供される。

以上で説明した各実施形態における、各半導体領域の間の不純物濃度の相対的な高低については、例えば、ＳＣＭ（走査型静電容量顕微鏡）を用いて確認することが可能である。なお、各半導体領域におけるキャリア濃度は、各半導体領域において活性化している不純物濃度と等しいものとみなすことができる。従って、各半導体領域の間のキャリア濃度の相対的な高低についても、ＳＣＭを用いて確認することができる。また、各半導体領域における不純物濃度については、例えば、ＳＩＭＳ（二次イオン質量分析法）により測定することが可能である。

以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

１：ｎ^－形ドリフト領域、 １ｘ：ｎ^－形半導体層、 ２：ｐ形ベース領域、 ２ａ：コンタクト部分、 ２ｘ：ｐ形半導体領域、 ３：ｐ^＋形コンタクト領域、 ３ｘ，３ｙ：ｐ^＋形半導体領域、 ４：ｎ^＋形ソース領域、 ４ａ：第１部分、 ４ｂ：第２部分、 ４ｃ：第３部分、 ４ｘ：ｎ^＋形半導体領域、 ５：ｐ^＋形コンタクト領域、 ５ｘ，５ｙ：ｐ^＋形半導体領域、 ６：ｎ^＋形ドレイン領域、 ６ｘ：ｎ^＋形半導体層、 １０：ゲート電極、 １０ｘ：導電層、 １１：ゲート絶縁層、 １１ｘ：絶縁層、 １２，１２ｘ，１２ｙ：絶縁層、 １５：導電部、 １６：絶縁部、 ２１：ドレイン電極、 ２２：ソース電極、 ２２ａ：接続部、 ２２ｘ～２２ｚ：金属層、 １００，１００ｒ，１１０～１３０，２００：半導体装置、 Ｄ１：第１距離、 Ｄ２：第２距離、 Ｄ３，Ｄ４：距離、 Ｊ１：第１接合、 Ｊ２：第２接合、 ＯＰ０～ＯＰ２：開口、 Ｐ１：第１位置、 Ｐ２：第２位置、 Ｓ１：第１面、 Ｓ２：第２面、 Ｓ３：第３面、 ｒ１：第１サブ領域、 ｒ２：第２サブ領域

Claims (10)

1. 第１電極と、
   前記第１電極の上に設けられた第１導電形の第１半導体領域と、
   前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
   前記第２半導体領域の一部の上に設けられ、前記第２半導体領域よりも高い第２導電形の不純物濃度を有する第２導電形の第３半導体領域と、
   前記第３半導体領域の上に位置する第１部分と、前記第１電極から前記第１半導体領域に向かう第１方向に垂直な第２方向において前記第１部分と並ぶ第２部分と、を含み、前記第１部分の第１導電形の不純物濃度が前記第２部分の第１導電形の不純物濃度よりも低い、第１導電形の第４半導体領域と、
   前記第２方向において、ゲート絶縁層を介して前記第２半導体領域と対面するゲート電極と、
   前記第２方向において前記第２半導体領域の前記一部及び前記第３半導体領域と接する接続部を含み、前記第２半導体領域及び前記第４半導体領域の上に設けられ、前記第１部分及び前記第２部分と接する第２電極と、
   を備えた半導体装置。
2. 前記第１方向において前記第２半導体領域と前記接続部との間に設けられた第２導電形の第５半導体領域をさらに備え、
   前記第５半導体領域の第２導電形の不純物濃度は、前記第２半導体領域の第２導電形の不純物濃度よりも高く、
   前記第３半導体領域は、前記第５半導体領域から離れている、請求項１に記載の半導体装置。
3. 前記第３半導体領域の第２導電形の不純物濃度は、前記第５半導体領域の第２導電形の不純物濃度よりも低い、請求項２に記載の半導体装置。
4. 前記第５半導体領域は、前記第１方向において、第１位置で第２導電形の不純物濃度のピークを有し、
   前記第３半導体領域は、前記第１方向において、第２位置で第２導電形の不純物濃度のピークを有し、
   前記第５半導体領域と前記接続部との間の界面から前記第１位置までの前記第１方向における第１距離は、前記第４半導体領域の上面から前記第２位置までの前記第１方向における第２距離よりも短い、請求項２に記載の半導体装置。
5. 前記第１部分の下端は、前記第２部分の下端よりも下方に位置する、請求項１～４のいずれか１つに記載の半導体装置。
6. 前記第１部分の上面は、前記第１方向及び前記第２方向に対して傾斜し、
   前記第２部分の上面は、前記第１方向に沿う、請求項１～４のいずれか１つに記載の半導体装置。
7. 前記第３半導体領域は、前記第１方向に垂直な第１面に沿って前記接続部の周りに設けられた、請求項１～４のいずれか１つに記載の半導体装置。
8. 第１電極と、
   前記第１電極の上に設けられた第１導電形の第１半導体領域と、
   前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
   前記第２半導体領域の一部の上に設けられ、前記第２半導体領域よりも高い第２導電形の不純物濃度を有する第２導電形の第３半導体領域と、
   前記第２半導体領域及び前記第３半導体領域の上に設けられた第１導電形の第４半導体領域と、
   前記第１電極から前記第１半導体領域に向かう第１方向に垂直な第２方向において、ゲート絶縁層を介して前記第２半導体領域と対面するゲート電極と、
   前記第２方向において、前記第２半導体領域の前記一部及び前記第３半導体領域と接する接続部を含み、前記第２半導体領域及び前記第４半導体領域の上に設けられた第２電極と、
   前記第１方向において前記第２半導体領域と前記接続部との間に設けられ、前記第３半導体領域から離れ、前記第２半導体領域よりも高い第２導電形の不純物濃度を有する第２導電形の第５半導体領域と、
   を備え、
   前記第５半導体領域と前記接続部との間の界面から、前記第１方向における前記第５半導体領域の第２導電形の不純物濃度のピーク位置までの第１距離は、前記第４半導体領域の上面から、前記第１方向における前記第３半導体領域の第２導電形の不純物濃度のピーク位置までの第２距離よりも短い、半導体装置。
9. 第１導電形の第１不純物領域と、前記第１不純物領域の上に設けられた第２導電形の第２不純物領域と、前記第２不純物領域の上に設けられた第１導電形の第３不純物領域と、前記第３不純物領域の上に設けられ、第１開口を有する第１絶縁層と、を含む構造体に対して、前記第１開口を通して前記第２不純物領域に第２導電形の不純物をイオン注入することで、前記第２不純物領域よりも高い第２導電形の不純物濃度を有する第２導電形の第４不純物領域を、前記第３不純物領域の下方に形成する工程と、
   前記第１開口を通して、前記第２不純物領域の一部、前記第３不純物領域の一部、及び前記第４不純物領域の一部を除去することで、第２開口を形成する工程と、
   前記第２開口を通して前記第２不純物領域に第２導電形の不純物をイオン注入することで、前記第２不純物領域よりも高い第２導電形の不純物濃度を有する第２導電形の第５不純物領域を、前記第４不純物領域から離れた位置に形成する工程と、
   を備えた、半導体装置の製造方法。
10. 第１電極と、
    前記第１電極の上に設けられた第１導電形の第１半導体領域と、
    第１サブ領域と、前記第１サブ領域の上に位置する第２サブ領域と、を含み、前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
    前記第１サブ領域の一部の上に設けられ、前記第２サブ領域よりも下方に位置し、前記第２半導体領域よりも高い第２導電形の不純物濃度を有する第２導電形の第３半導体領域と、
    前記第２サブ領域の上に設けられた第１導電形の第４半導体領域と、
    前記第１電極から前記第１半導体領域に向かう第１方向に垂直な第２方向において、ゲート絶縁層を介して前記第２半導体領域と対面するゲート電極と、
    前記第２方向において前記第１サブ領域、前記第２サブ領域、及び前記第３半導体領域と接する接続部を含み、前記第２半導体領域及び前記第４半導体領域の上に設けられた第２電極と、
    を備えた半導体装置。
    

Images