CN109065441B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN109065441B
CN109065441B CN201811227807.3A CN201811227807A CN109065441B CN 109065441 B CN109065441 B CN 109065441B CN 201811227807 A CN201811227807 A CN 201811227807A CN 109065441 B CN109065441 B CN 109065441B
Authority
CN
China
Prior art keywords
semiconductor substrate
hydrogen
semiconductor device
region
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811227807.3A
Other languages
English (en)
Other versions
CN109065441A (zh
Inventor
小野泽勇一
泷下博
吉村尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to CN201811227807.3A priority Critical patent/CN109065441B/zh
Publication of CN109065441A publication Critical patent/CN109065441A/zh
Application granted granted Critical
Publication of CN109065441B publication Critical patent/CN109065441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/2605—Bombardment with radiation using natural radiation, e.g. alpha, beta or gamma radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

首先，在n‑型半导体基板的正面侧形成正面元件结构。接着，通过电子射线照射及炉退火在n‑型半导体基板整体形成缺陷(12)，来调整载流子寿命。接着，对n‑型半导体基板的背面进行研磨，使n‑型半导体基板的厚度变薄。然后，从n‑型半导体基板的研磨后的背面侧离子注入n型杂质，在n‑型半导体基板的背面的表面层形成n+型阴极层(4)。从n‑型半导体基板的背面侧进行氢离子注入(14)，在n‑型半导体基板的背面的表面层形成具有氢浓度在块状基板的氢浓度以上的氢注入区域。接着，通过激光退火使n+型阴极层(4)活性化，之后形成阴极电极。因而，不会使漏电流增加，且不会使制造线发生污染，能廉价、局部性地进行载流子寿命控制。

Description

半导体装置及半导体装置的制造方法
本申请是发明名称为“半导体装置及半导体装置的制造方法”、国际申请日为2014年6月17日、申请号为201480004196.X(国际申请号为PCT/JP2014/066069)的发明申请的分案申请。
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
作为被用作功率用半导体装置的半导体装置，已知有具有400V、600V、1200V、1700V、3300V或上述以上耐压的二极管、IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)等。这些二极管、IGBT等用于整流器、逆变器等功率转换装置，在要求低损耗、低噪声、高破坏耐量等的同时，也要求低成本。作为被用作功率用半导体装置的半导体装置，例如以pin(p-intrinsic-n)二极管为例进行说明。
图36是表示现有的二极管的主要部分的剖视图。如图36所示，在现有的二极管中，在成为n-型漂移层101的n-型半导体基板的正面侧选择性地设有p型阳极层102，在包围p型阳极层102的周围的外周选择性地设有构成封端耐压结构的p型层(未图示)。在n-型半导体基板的背面侧，在与p型阳极层102相反侧的位置设有n+型阴极层104。标号103是阳极电极，标号105是阴极电极。
此外，在现有的二极管中，通过将重金属、缺陷导入到n-型漂移层101内并缩短n-型漂移层101的载流子寿命，从而加快反向恢复时的载流子的消失，降低反向恢复损耗。此时，通过采用n-型漂移层101的阴极侧的载流子寿命比阳极侧的载流子寿命要长的载流子寿命分布，导致难以产生因反向恢复时的电流、电压波形的起振、电压波形的起振而产生的浪涌(因过度的异常电压而产生的电流)，能获得软恢复(soft recovery)的反向恢复电流、电压波形。
作为上述载流子寿命被控制的半导体装置，提出了如下装置：在从硅基板的背面照射氢离子时，形成于漂移区域内的缺陷在比从基板正面到漂移区域的中间深度要深的位置处具有峰值，通过促进比从基板正面到漂移区域的中间深度要深的位置处的载流子的再结合，来实现载流子的寿命控制功能(例如，参照下述专利文献1(第0037段)。)。
作为其他装置，提出如下装置：分别利用质子的双面照射或质子和电子射线的双重照射来控制n-型漂移层的p型阳极层和n-型漂移层之间的pn结附近的载流子的寿命控制、以及n-型漂移层的n-型漂移层和n+型阴极层之间的n-n+结附近的载流子的寿命控制，将pn结附近的载流子寿命控制得比n-n+结附近的载流子寿命要短(例如，参照下述专利文献2。)。
现有技术文献
专利文献
专利文献1：日本专利特开2011-049300号公报
专利文献2：日本专利特开平08-102545号公报
发明内容
发明所要解决的技术问题
然而，虽然具有获得上述规定的载流子寿命分布的如下方法：通过选择性地对n-型漂移层的阳极侧照射氦(He)、质子这样的轻离子，来缩短照射了轻离子部分的载流子寿命，但在该情况下，轻离子照射装置本身较为昂贵，会导致制造成本的增大，或具有漏电流增加的风险。此外，也能通过白金(Pt)等重金属扩散来局部地缩短载流子寿命，但存在反向恢复电流-电压(I-V)曲线的温度特性成为负值的问题、以及为了防止重金属污染而需要使制造线专用化的问题。
作为不会发生因上述轻离子照射、重金属扩散而产生的问题、且廉价地对载流子的寿命进行控制的方法，具有如下方法：利用电子射线照射在半导体基板内形成缺陷从而缩短载流子的寿命。然而，在电子射线照射下，加速能量较高，因此电子射线穿通半导体基板，成为同样的载流子寿命。在为了局部地降低载流子寿命而降低加速能量的情况下，可能由于电子质量较小而难以形成缺陷。由此，电子射线照射下，难以选择性地在半导体基板内形成缺陷，从而存在难以局部地控制载流子寿命的问题。
为了解决上述现有技术所具有的问题点，本发明的目的在于，提供一种在不增加漏电流、不产生制造线的污染的情况下，能够进行廉价、且局部的载流子寿命控制的半导体装置及半导体装置的制造方法。
解决技术问题所采用的技术手段
为了解决上述技术问题，达到本发明的目的，本发明所涉及的半导体装置的制造方法是局部地控制载流子的寿命的半导体装置的制造方法，具有如下特征。进行电子射线照射工序，在该电子射线照射工序中，通过从半导体基板的正面侧照射电子射线，切断构成所述半导体基板的原子的原子间键从而产生悬空键，由此在所述半导体基板形成缺陷。进行第一注入工序，该第一注入工序中，在所述电子射线照射工序之后，通过从所述半导体基板的背面侧注入氢原子，使所述半导体基板的背面侧的氢浓度比开始制造所述半导体装置之前的所述半导体基板的氢浓度要高，从而使注入了所述氢原子的区域内的所述缺陷恢复，使注入了所述氢原子的区域的载流子的寿命变长。
本发明所涉及的半导体装置的制造方法的特征在于，在上述发明中还包括第二注入工序，该第二注入工序中，在所述电子射线照射工序之后，从所述半导体基板的背面侧注入杂质，所述第一注入工序和所述第二注入工序同时进行。
本发明所涉及的半导体装置的制造方法的特征在于，在上述发明中还包括激光照射工序，该激光照射工序中，在所述第一注入工序之后、且在所述第二注入工序之后，从所述半导体基板的背面侧照射激光，以使所述杂质活性化，所述第一注入工序中，将所述氢原子注入至所述激光的进入深度以下的深度。
本发明所涉及的半导体装置的制造方法的特征在于，在上述发明中还包括在第一导电型的所述半导体基板的正面的表面层形成第二导电型层的工序，在所述第二注入工序中，注入第一导电型的所述杂质，在所述半导体基板的背面的表面层形成第一导电型层。
本发明所涉及的半导体装置的制造方法的特征在于，在上述发明中还进行第二注入工序，该第二注入工序中，在所述电子射线照射值之前、或在所述电子射线照射之后，且所述第一注入工序之前，从所述半导体基板的背面侧注入氦，从而使注入了所述氦的区域的载流子的寿命缩短。在所述第一注入工序中，使注入了所述氦的区域的至少一部分的载流子的寿命变长。
本发明所涉及的半导体装置的制造方法的特征在于，在上述发明中，在所述第一注入工序中，使接通时耗尽的区域的载流子的寿命变长。
为了解决上述技术问题，达到本发明的目的，本发明所涉及的半导体装置是局部地控制载流子的寿命的半导体装置，具有如下特征。通过切断构成半导体基板的原子的原子间键而生成的悬空键，在所述半导体基板内形成该缺陷。形成于所述半导体基板的背面的表面层的高氢浓度区域，该高氢浓度区域通过导入氢原子来形成，其氢浓度比所述半导体基板的正面侧要高，在所述高氢浓度区域中，所述缺陷比所述半导体基板的正面侧要少，载流子的寿命比所述半导体基板的正面侧要长。
本发明所涉及的半导体装置的特征在于，在上述发明中，还包括第二导电型层，该第二导电型层设置于第一导电型的所述半导体基板的正面的表面层；以及第一导电型层，该第一导电型层设置于所述半导体基板的背面的表面层。
本发明所涉及的半导体装置的特征在于，在上述发明中，所述高氢浓度区域的氢浓度比块状单晶的氢浓度要高。
根据上述发明，在利用电子射线照射于半导体基板整体形成缺陷之后，利用来自基板背面的氢离子注入局部地使基板背面侧的缺陷恢复，从而能使基板背面侧的载流子寿命比基板正面侧的载流子寿命要长。因此，即使在进行使用电子射线照射的载流子寿命控制的情况下，也能局部地控制载流子寿命。
发明效果
根据本发明所涉及的半导体装置及半导体装置的制造方法，起到如下效果：不会使漏电流增加，且不会使制造线发生污染，能廉价、局部地进行载流子寿命控制。
附图说明
图1是表示实施方式1所涉及的半导体装置的制造方法的概要的流程图。
图2是表示实施方式1所涉及的半导体装置的制造中途的状态的剖视图。
图3是表示实施方式1所涉及的半导体装置的制造中途的状态的剖视图。
图4是表示实施方式1所涉及的半导体装置的制造中途的状态的剖视图。
图5是表示实施方式1所涉及的半导体装置的制造中途的状态的剖视图。
图6是表示实施方式1所涉及的半导体装置的制造中途的状态的剖视图。
图7是表示实施方式1所涉及的半导体装置的制造中途的状态的剖视图。
图8A是表示实施方式1所涉及的半导体装置的杂质浓度分布的特性图。
图8B是表示实施方式1所涉及的半导体装置的杂质浓度分布的特性图。
图9是表示实施方式1所涉及的半导体装置的导通电压的氢剂量依赖性的特性图。
图10是表示实施方式1所涉及的半导体装置的反向恢复波形的氢剂量依赖性的特性图。
图11是表示实施方式2所涉及的半导体装置的制造方法的概要的流程图。
图12A是表示实施方式2所涉及的半导体装置的杂质浓度分布的特性图。
图12B是表示实施方式2所涉及的半导体装置的杂质浓度分布的特性图。
图13是表示实施方式3所涉及的半导体装置的制造方法的概要的流程图。
图14是表示实施方式4所涉及的半导体装置的制造方法的概要的流程图。
图15是表示实施方式5所涉及的半导体装置的制造方法的概要的流程图。
图16是表示实施方式6所涉及的半导体装置的制造方法的概要的流程图。
图17是表示实施方式7所涉及的半导体装置的制造方法的概要的流程图。
图18是表示实施方式7所涉及的半导体装置的制造中途的状态的剖视图。
图19是表示实施方式7所涉及的半导体装置的制造中途的状态的剖视图。
图20是表示实施方式7所涉及的半导体装置的制造中途的状态的剖视图。
图21是表示实施方式7所涉及的半导体装置的制造中途的状态的剖视图。
图22是表示实施方式7所涉及的半导体装置的制造中途的状态的剖视图。
图23是表示实施方式7所涉及的半导体装置的制造中途的状态的剖视图。
图24是表示实施方式7所涉及的半导体装置的制造中途的状态的剖视图。
图25是表示实施方式8所涉及的半导体装置的制造方法的概要的流程图。
图26是表示实施方式9所涉及的半导体装置的制造方法的概要的流程图。
图27是表示实施方式10所涉及的半导体装置的制造方法的概要的流程图。
图28是表示实施方式11所涉及的半导体装置的制造方法的概要的流程图。
图29A是表示实施方式12所涉及的半导体装置的制造方法的概要的流程图。
图29B是表示实施方式12所涉及的半导体装置的结构的一个示例的俯视图。
图29C是表示图29B中的切断线A-A’的截面结构的剖视图。
图30是表示实施方式13所涉及的半导体装置的制造方法的概要的流程图。
图31是表示实施方式14所涉及的半导体装置的制造方法的概要的流程图。
图32是表示利用实施方式14所涉及的半导体装置的制造方法制造得到的半导体装置的一个示例的剖视图。
图33是表示实施方式15所涉及的半导体装置的制造方法的概要的流程图。
图34是表示实施方式16所涉及的半导体装置的制造方法的概要的流程图。
图35是表示实施方式16所涉及的半导体装置的制造方法的概要的流程图。
图36是表示现有的二极管的主要部分的剖视图。
具体实施方式
下面参照附图，详细说明本发明所涉及的半导体装置及半导体装置的制造方法的优选实施方式。本说明书及附图中冠有n的层或区域表示电子为多数载流子，冠有p的层或区域表示空穴为多数载流子。此外，n、p所附加的+表示杂质浓度与未附加有+的层、区域的杂质浓度相比要高，n、p所附加的-表示杂质浓度与未附加有-的层、区域的杂质浓度相比要低。在以下实施方式的说明及附图中，对同样的结构标注相同的标号，并省略重复说明。
(实施方式1)
对于实施方式1所涉及的半导体装置的制造方法，以制作(制造)pin二极管的情况为例进行说明。图1是表示实施方式1所涉及的半导体装置的制造方法的概要的流程图。图2～图7是表示实施方式1所涉及的半导体装置的制造中途的状态的剖视图。图8A、图8B是表示实施方式1所涉及的半导体装置的杂质浓度分布的特性图。首先，在成为n-型漂移层1的n-型半导体基板的正面侧形成由p型阳极层2、阳极电极3、封端耐压结构(未图示)及钝化膜(未图示)等构成的正面元件结构(步骤S1)。具体而言，在n-型半导体基板的正面的表面层选择性地形成构成p型阳极层2的p型层、成为构成封端耐压结构的保护环的p型层。
接着，例如形成PSG(Phospho Silicate Glass：磷硅玻璃)来作为层间绝缘膜(未图示)，以覆盖n-型半导体基板的正面。接着，选择性地去除层间绝缘膜，形成使p型阳极层2及保护环露出的接触孔。接着，堆积例如Al-Si(铝-硅)膜来填埋接触孔，并在Al-Si膜上形成钝化膜，以作为阳极电极3及封端耐压结构的场板(field plate)。封端耐压结构是包围形成有p型阳极层2的活性区域的周围、对基板正面侧的电场进行缓和并保持耐压的区域。活性区域是在导通状态下流过电流的区域。
接着，如图2所示，从n-型半导体基板的正面侧对例如n-型半导体基板整体照射电子射线(以下，作为电子射线照射)11(步骤S2)。电子射线照射11例如可以将加速能量设为1MeV以上10MeV以下，剂量设为20kGy以上600kGy以下(优选为90kGy以上200kGy以下)。接着，如图3所示，例如在330℃以上380℃以下程度(例如360℃)的温度下进行1小时以上5小时以下程度的炉退火(热处理)(步骤S3)。
通过步骤S2、S3的电子射线照射11及炉退火，在例如n-型半导体基板整体中形成缺陷(晶格缺陷)12，并调整载流子寿命以获得适当的导通电压及反向恢复损耗。，利用电子射线照射11形成的缺陷12主要是利用电子射线照射11来切断n-型半导体基板的硅(Si)原子间键、产生悬空键(dangling bonds)从而形成的空孔。图3中的×标记表示缺陷12(图4～图7中也同样)。
接着，如图4所示，从背面侧对n-型半导体基板进行研磨，研磨至用作为半导体装置的产品厚度的位置1a为止(步骤S4)。接着，如图5所示，通过从n-型半导体基板的研磨后的背面侧离子注入例如磷(P)、砷等n型杂质(以下，作为n型杂质离子注入：第二注入工序)13，从而在n-型半导体基板的背面的表面层形成n+型阴极层4(步骤S5)。
n型杂质离子注入13的剂量为例如1.0×1015/cm2以上且1.0×1016/cm2以下程度。n型杂质离子注入13的加速能量可以是不会在n+型阴极层4内产生缺陷(晶格缺陷)的程度，或者可以是n型杂质离子注入13所产生的缺陷通过后述的氢离子注入、激光退火会恢复的程度。具体而言，n型杂质离子注入13的加速能量可以例如为2keV～100keV左右，优选为70keV～80keV左右。
接着，如图6所示，通过从n-型半导体基板的研磨后的背面侧离子注入氢(H)(以下，作为氢离子注入：第一注入工序)14，从而形成具有制造工序投入前的n-型半导体基板的氢浓度以上的氢浓度的氢注入区域(步骤S6)。制造工序投入前的n-型半导体基板的氢浓度是块状基板的氢浓度，即、通过提拉法(Czochralski Method)、浮区法(Float ZoneMethod)等一般的结晶生长法生长得到的块状单结晶硅的氢浓度。图6的阴影区域表示氢注入区域。氢离子注入14的注入深度例如可以是距离后述的激光退火中的激光的基板背面为进入深度以下的程度。
具体而言，氢离子离子注入14的加速能量例如为5keV以上500keV以下程度，优选为5keV以上250keV以下程度。氢离子注入14的航程Rp(即、氢注入区域距离基板背面的深度)可以例如为0.1μm以上且3μm以下程度(该情况下的加速能量例如为5keV以上且250keV以下程度)这样较浅的航程。其理由在于，易于进行悬空键的氢封端化，易于使因电子射线照射11而产生的缺陷12恢复。氢注入区域内，使因电子射线照射11而产生的缺陷12局部地恢复，并且使因n型杂质离子注入13而产生的缺陷局部地恢复。由此，n-型半导体基板的背面侧(阴极侧)的载流子的寿命比n-型半导体基板的正面侧(阳极侧)的载流子的寿命要长。氢离子注入14的Rp成为0.1μm的加速能量约为5keV，同样Rp成为3μm的加速能量约为500keV。氢离子注入14的氢剂量例如优选为1.0×1013/cm2以上程度。其理由在于，越增加氢剂量，则能越降低导通电压Vf，且能使二极管的软恢复特性得到提高。
n型杂质离子注入13及氢离子注入14可以交换顺序地进行(质量分离注入)，也可以同时进行(非质量分离注入)。在通过非质量分离注入同时进行n型杂质离子注入13及氢离子注入14的情况下，可以以例如10keV～1MeV左右的加速能量进行离子注入，该离子注入以包含例如磷化氢(PHx(x＝1～5))：例如膦(PH3))、砷化氢(AsHx：例如胂(AsH3))等n型杂质及氢(氢原子(H)及氢分子(H2))的混合气体。在该情况下，例如以上述n型杂质离子注入13的加速能量进行离子注入，使得n型杂质的剂量成为上述n型杂质离子注入13的剂量。该离子注入中的氢剂量由成为离子源的混合气体的组成式所包含的氢原子个数来决定，因此在上述优选的范围内。
接着，利用例如激光退火使n+型阴极层4活性化(步骤S7)。步骤S7的激光退火例如可以使用YAG激光、半导体激光，并且也可以将YAG激光、半导体激光与CW激光(Continuouswave laser：连续波激光)进行组合来使用。步骤S7中，可以进行RTA(高速热处理)等炉退火来取代激光退火。在利用炉退火进行步骤S7的情况下，可以例如以300℃以上且500℃以下的温度进行30分钟以上10小时以下程度的炉退火，具体而言，例如以350℃的温度进行1小时左右的炉退火。之后，作为背面电极形成与n+型阴极层4相接的阴极电极5(步骤S8)，从而完成图7所示的pin二极管。
图8A、图8B中示出了完成后的pin二极管的n-型半导体基板的背面侧(阴极侧)的杂质浓度分布。图8A中示出了通过非质量分离注入同时进行n型杂质离子注入13及氢离子注入14的情况下的杂质浓度分布。图8B中示出了通过质量分离注入同时进行n型杂质离子注入13及氢离子注入14的情况下的杂质浓度分布。图8A、图8B中深度为0μm的是n-型半导体基板的研磨后的背面位置(即n+型阴极层4和阴极电极5的界面)，比n+型阴极层4更深的部分为n-型漂移层1(图12A、图12B中也同样)。
在非质量分离注入的情况下，如图8A所示，通过氢离子注入14所形成的氢注入区域6具有氢分子(H2)的第一浓度峰值6-1和氢原子(H)的第二浓度峰值6-2，该第二浓度峰值6-2形成在比第一浓度峰值6-1距离基板背面要深的位置。氢注入区域6的第一浓度峰值6-1、第二浓度峰值6-2形成在比n+型阴极层4的浓度峰值4-1距离基板背面要深的位置。第一浓度峰值6-1与氢分子相对应地形成，第二浓度峰值6-2与氢原子相对应地形成。图8A中，标号d是氢注入区域6的距离基板背面的深度(即、氢离子注入14的注入深度)。氢注入区域6的第一浓度峰值6-1、第二浓度峰值6-2以彼此重叠的方式形成。即、非质量分离注入所产生的氢注入区域6的深度方向的宽度(厚度)是从氢分子(H2)的第一浓度峰值的基板背面侧端部到氢原子的第二浓度峰值的基板正面侧端部为止的宽度。因而，能在形成有氢注入区域6的较宽范围中使因电子射线照射而形成的缺陷恢复。
另一方面，在质量分离注入的情况下，如图8B(a)所示，因氢离子注入14而形成的氢注入区域6具有氢原子的一个浓度峰值6-3。因此，与非质量分离注入的情况相比，氢注入区域6的深度方向的宽度变窄，但在质量分离注入中，不需要专用的离子注入装置，能使用已有的离子注入装置。因此，能降低成本。此外，如图8(b)所示，利用不同的加速能量来进行由质量分离注入所实现的多次氢离子注入14，从而能在距离基板背面不同的深度位置形成氢原子的多个浓度峰值6-3～6-5。具体而言，例如以加速能量20keV进行由质量分离注入所实现的一次氢离子注入14，从而形成氢原子的一个浓度峰值6-3。在该情况下，进一步通过进行加速能量10keV及30keV的两次氢离子注入14，从而能在距离基板背面1μm以下的深度区域形成氢原子的一个浓度峰值6-3、在该浓度峰值6-3的基板背面侧及正面侧分别形成氢原子的浓度峰值6-4、6-5。因此，适当地调整多次氢离子注入14的各加速能量来使多个浓度峰值6-3和浓度峰值6-4、6-5彼此重叠，从而能在与非质量分离注入相同程度的范围中形成氢注入区域6。
接着，对实施方式1所涉及的半导体装置的导通电压及反向恢复时的电流、电压波形进行说明。图9是表示实施方式1所涉及的半导体装置的导通电压的氢剂量依赖性的特性图。图10是表示实施方式1所涉及的半导体装置的反向恢复波形的氢剂量依赖性的特性图。图9中示出了通过质量分离注入分别进行n型杂质离子注入13及氢离子注入14的情况下的反向恢复波形的氢剂量依存性。如图9所示，可知随着由氢离子注入14所注入的氢剂量(H+dose)的增加，导通电压Vf有所降低。图9中示出了氢离子注入14的氢剂量为到1.0×1012/cm2～1.0×1016/cm2为止的测定值，但在氢离子注入14的氢剂量多于1.0×1016/cm2的情况下，同样地，随着氢剂量的增加，导通电压Vf降低。如图10所示，反向恢复峰值电流Irp(反向恢复时的阳极电流的峰值A)由基板正面侧的载流子浓度来决定，因此不依赖于氢离子注入14的氢剂量，几乎为相同的值。与此相对地，可知反向恢复电流波形的尾电流B(反向恢复电荷)随着氢离子注入14的氢剂量增加而增加，成为软恢复。因此，根据图9、图10的结果可知利用氢离子注入14使n-型漂移层1的阴极侧的载流子寿命恢复。如上所述，氢离子注入14的氢剂量的范围为1.0×1012/cm2～1.0×1016/cm2。在导通电压较低的情况下优选为1.0×1013/cm2～1.0×1016/cm2。在导通电压足够低的情况下，更优选为1.0×1014/cm2～1.0×1016/cm2，或者在导通电压更稳定的情况下，进一步优选为1.0×1015/cm2～1.0×1016/cm2
虽然省略了图示，但本发明人确认到如下情况：在使用例如膦并通过非质量分离注入来形成氢注入区域6以使得氢离子注入14的氢剂量在上述范围内的情况下，能将导通电压Vf设为1.40V以下，能利用质量分离注入来使导通电压Vf降低至1.38V。能通过非质量分离注入来使导通电压Vf降低的理由在于，如上所述那样在距离基板背面不同深度的位置形成有具有浓度峰值的第一浓度峰值6-1、第二浓度峰值6-2，因此，与质量分离注入那样的仅形成有氢原子的浓度峰值6-3的情况相比，能使氢注入区域6的深度方向的宽度变宽。
如以上所说明的那样，根据实施方式1，在利用电子射线在n-型半导体基板整体形成缺陷之后，利用来自基板背面的氢离子注入局部地使基板背面侧的缺陷恢复，从而能使基板背面侧的载流子寿命比基板正面侧的载流子寿命要长。因此，即使在进行使用电子射线照射的载流子寿命控制的情况下，也能局部地控制载流子寿命。因而，不会使漏电流增加，且不会使制造线发生污染，能廉价、局部地进行载流子寿命控制。因此，例如能使n-型漂移层的阴极侧(基板背面侧)的载流子寿命比n-型漂移层的阳极侧(基板正面侧)的载流子寿命要长，能提高二极管的软恢复特性。其结果是，能提供使由反向恢复时的电流、电压波形的起振、电压波形的起振所引起的浪涌降低的二极管。
(实施方式2)
接着，以制作在n-型漂移层的内部包括由氢诱导供体构成的n型电场终止(FS)层的pin二极管的情况为例，对实施方式2所涉及的半导体装置的制造方法进行说明。图11是表示实施方式2所涉及的半导体装置的制造方法的概要的流程图。图12A、图12B是表示实施方式2所涉及的半导体装置的杂质浓度分布的特性图。实施方式2所涉及的半导体装置的制造方法与实施方式1所涉及的半导体装置的制造方法的不同点在于，距离基板背面的氢离子注入的注入深度比为了使n+型阴极层4活性化的激光退火中的距离基板背面的激光的进入深度要深。
首先，在成为n-型漂移层的n-型半导体基板的正面侧与实施方式1同样地形成正面元件结构(步骤S11)接着，从背面侧对n-型半导体基板进行研磨，研磨至用作为半导体装置的产品厚度的位置为止(步骤S12)。对n-型半导体基板进行背面研磨的方法与实施方式1相同。接着，从n-型半导体基板的背面侧进行氢离子注入，在n-型漂移层的内部的n型电场终止(FS)层21的形成区域注入氢(步骤S13)。在步骤S13中，由于形成了距离基板背面的深度不同的n型FS层21a～21c，因此可以对加速能量进行各种变更来进行多次氢离子注入。
步骤S13的氢离子注入例如为质子注入，例如以比实施方式1的氢离子注入要高的加速能量来进行。即，在步骤S13中，氢离子注入的注入深度(即、氢离子注入的航程Rp)比后述的用于使n+型阴极层活性化的激光退火工序中从基板背面照射的激光的进入深度要深。氢离子注入的剂量例如可以为1×1013/cm2以上且1×1015/cm2以下，优选为1×1014/cm2以上。氢离子注入的加速能量例如为500keV以上，优选为1MeV以上3MeV以下。也可以以例如500keV以下的低加速能量进行多次氢离子注入。
此外，氢离子注入也可以多次组合高加速能量(1MeV～3MeV)和低加速能量(小于1MeV，特别是500keV以下)。在该情况下，氢离子注入中，以500keV以下的加速能量进行用于形成例如距离基板背面最浅的n型FS层21c的离子注入。具体而言，多次组合高加速能量和低加速能量而进行的各氢离子注入的加速能量例如可以分别为400keV、800keV、1100keV、(1500keV)，也可以是400keV、1500keV及2100keV。此时的各氢离子注入的剂量只要是成为各n型FS层21所需的杂质浓度的剂量即可，并无特别限定，例如可以分别为3×1014/cm2、1×1013/cm2、1×1013/cm2、(1×1013/cm2)。
图12A中示出了通过多次进行氢离子注入而形成的n型FS层21a～21c的杂质浓度分布。用于形成n型FS层21a～21c的各氢离子注入的加速能量分别为2100keV、1500keV及400keV。此时，n型FS层21a～21c的航程分别为52μm、30μm及4.4μm。图12B示出了通过一次氢离子注入而形成的n型FS层21的杂质浓度分布。用于形成n型FS层21的氢离子注入的加速能量为550keV。此时，n型FS层21的航程为6.9μm。
接着，进行用于对导入至n-型半导体基板的氢原子进行离子化并生成氢诱导供体的炉退火(以下，作为第一炉退火)(步骤S14)。第一炉退火的温度比之后进行的电子射线照射后的第二炉退火的温度要高，例如可以是300℃以上且500℃以下程度，具体而言例如为380℃以上且400℃以下程度。或者，也可以为330℃以上且350℃以下。第一炉退火的处理时间例如可以是30分钟以上且10小时以下。更具体而言，第一炉退火例如以350℃左右的温度进行一小时左右。利用第一炉退火促进氢诱导供体的生成，在n-型漂移层的内部形成具有比n-型半导体基板的载流子浓度要高的浓度峰值的供体层。该供体层为n型FS层21。通过由高加速能量所进行的氢离子注入和第一炉退火，在距离基板背面比n型FS层21要浅的区域(n-型半导体基板的阴极层)与实施方式1同样地形成有具有氢浓度在块状基板的氢浓度以上的氢注入区域22。该氢注入区域22可以被形成为供体。
接着，与实施方式1同样地进行电子射线照射及炉退火(以下，作为第二炉退火)(步骤S15、S16)，在n-型半导体基板整体形成缺陷。此时，在n-型半导体基板的阴极侧形成有氢注入区域22，因此阴极侧的n-型半导体基板的缺陷12比阳极侧的n-型半导体基板的缺陷12要少。接着，与实施方式1同样地，利用n型杂质离子注入(步骤S17)及激光退火(步骤S18)来形成n+型阴极层4，通过依次进行背面电极形成(步骤S19)，来完成具备由氢诱导供体构成的n型FS层21的pin二极管。
另外，在多次组合高加速能量和低加速能量来进行步骤S13的氢离子注入的情况下、或在以低加速能量多次进行步骤S13的氢离子注入的情况下，通过低加速能量的氢离子注入，能更可靠地使距离基板背面3μm这样较浅深度位置的氢浓度变为块状基板浓度以上。
如上述所说明的那样，根据实施方式2，即使在以比基板背面侧的希望增长载流子寿命的部分更深的区域为目标来进行氢离子注入的情况下，也能在基板背面侧的希望增长载流子寿命的部分形成氢注入区域，因此能获得与实施方式1同样的效果。
(实施方式3)
接着，对实施方式3所涉及的半导体装置的制造方法进行说明。图13是表示实施方式3所涉及的半导体装置的制造方法的概要的流程图。实施方式3所涉及的半导体装置的制造方法与实施方式1所涉及的半导体的制造方法的不同点在于，在激光退火之后进行电子射线照射及炉退火。实施方式3所涉及的半导体装置的制造方法对利用氢离子注入使在距离基板背面例如3μm以下程度的较浅区域所形成的缺陷恢复的情况(例如制作不具有FS层的pin二极管的情况)有用。
具体而言，首先，与实施方式1同样地进行正面元件结构的形成(步骤S21)。之后，依次进行背面研磨(步骤S22)、氢离子注入(步骤S23)、n型杂质离子注入(步骤S24)、激光退火(步骤S25)、电子射线照射(步骤S26)、炉退火(步骤S27)及背面电极的形成(步骤S28)，从而完成pin二极管。步骤S23中，可以与实施方式1同样地进行多次氢离子注入。背面研磨、氢离子注入、n型杂质离子注入、激光退火、电子射线照射、炉退火及背面电极的形成条件与实施方式1相同。
如上所述，在激光退火后进行电子射线照射及炉退火。因此，基于氢注入区域的杂质浓度分布通过电子射线照射及炉退火而被调整的载流子寿命分布不会受到激光退火的偏差所带来的不良影响。因此，能防止因氢离子注入及电子射线照射而获得的所期望的载流子寿命分布发生变化。
如上述说明的那样，根据实施方式3，能获得与实施方式1同样的效果。
(实施方式4)
接着，对实施方式4所涉及的半导体装置的制造方法进行说明。图14是表示实施方式4所涉及的半导体装置的制造方法的概要的流程图。实施方式3所涉及的半导体装置的制造方法与实施方式3所涉及的半导体的制造方法的不同点在于，在激光退火之后、电子射线照射之前进行氢离子注入。
具体而言，首先，与实施方式3同样地依次进行正面元件结构的形成及背面研磨(步骤S31、S32)。之后，依次进行n型杂质离子注入(步骤S33)、激光退火(步骤S34)、氢离子注入(步骤S35)、电子射线照射(步骤S36)、炉退火(步骤S37)及背面电极的形成(步骤S38)，从而完成pin二极管。n型杂质离子注入、激光退火、氢离子注入、电子射线照射、炉退火及背面电极的形成条件与实施方式3相同。
激光退火中，照射有激光的半导体基板的照射面有时会发生熔融。因此，若在激光退火之前进行氢离子注入，则由于激光照射而产生的基板照射面的熔融，使所注入的氢释放到基板表面的外侧，有时氢封端效果会变小。若如实施方式4这样在激光退火之后进行氢离子注入，则能抑制氢释放到基板表面的外侧，能抑制氢封端效果的减少。
如上述说明的那样，根据实施方式4，能获得与实施方式3同样的效果。
(实施方式5)
接着，对实施方式5所涉及的半导体装置的制造方法进行说明。图15是表示实施方式5所涉及的半导体装置的制造方法的概要的流程图。实施方式5所涉及的半导体装置的制造方法与实施方式3所涉及的半导体的制造方法的不同点在于，在激光退火之后、电子射线照射之前进行用于使杂质活性化的第一炉退火。实施方式5所涉及的半导体装置的制造方法对使注入至距离基板背面较深的区域的例如质子进行活性化的情况(例如制作具有多个FS层的pin二极管的情况)是有用的。
具体而言，首先，与实施方式3同样地依次进行正面元件结构的形成(步骤S41)、背面研磨(步骤S42)、氢离子注入(步骤S43)、n型杂质离子注入(步骤S44)及激光退火(步骤S45)。步骤S43中，与实施方式2同样地通过多次氢离子注入，将氢注入至距离基板背面例如3μm以上、尤其10μm以上程度的较深区域所配置的n型FS层的形成区域，并且在距离基板背面比n型FS层要浅的区域中形成氢注入区域。接着，进行用于使杂质活性化的炉退火(第一炉退火)(步骤S46)。第一炉退火的条件可以与例如实施方式2的第二炉退火相同。通过该第一炉退火，使注入至距离基板背面较深位置的质子活性化，形成例如多个n型FS层。之后，与实施方式3同样地依次进行电子射线照射(步骤S47)、用于形成缺陷的炉退火(第二炉退火)(步骤S48)、以及背面电极的形成(步骤S49)，从而完成pin二极管。
如上述说明的那样，根据实施方式5，能获得与实施方式1～4同样的效果。
(实施方式6)
接着，对实施方式6所涉及的半导体装置的制造方法进行说明。图16是表示实施方式6所涉及的半导体装置的制造方法的概要的流程图。实施方式6所涉及的半导体装置的制造方法与实施方式5所涉及的半导体的制造方法的不同点在于，在激光退火之后、第一炉退火之前进行氢离子注入。
具体而言，首先，与实施方式5同样地依次进行正面元件结构的形成及背面研磨(步骤S51、S52)。之后，依次进行n型杂质离子注入(步骤S53)、激光退火(步骤S54)、氢离子注入(步骤S55)、第一炉退火(步骤S56)、电子射线照射(步骤S57)、第二炉退火(步骤S58)、以及背面电极的形成(步骤S59)，从而完成pin二极管。n型杂质离子注入、激光退火、氢离子注入、第一炉退火、电子射线照射、第二炉退火及背面电极的形成条件与实施方式5相同。
如上述说明的那样，根据实施方式6，能获得与实施方式4、5同样的效果。
(实施方式7)
接着，对实施方式7所涉及的半导体装置的制造方法进行说明。图17是表示实施方式7所涉及的半导体装置的制造方法的概要的流程图。图18～图24是表示实施方式7所涉及的半导体装置的制造中途的状态的剖视图。实施方式7所涉及的半导体装置的制造方法是应用实施方式2来制作在距离基板背面较深的区域具备n型FS层的IGBT(例如，参照图24)的方法。在制作IGBT的情况下，与实施方式2同样地通过向n型FS层40的形成区域注入氢的氢离子注入54，能在距离基板背面比n型FS层40更浅的区域形成氢注入区域，并能进行载流子寿命的调整。实施方式7所涉及的半导体装置的制造方法对如下情况有用：即，在距离不能利用比磷、砷这样的航程比氢要短的元素的离子注入来导入杂质的基板背面较深区域，形成n型FS层。
具体而言，首先，如图18所示，在成为n-型漂移层31的n-型半导体基板的正面侧形成例如一般的MOS栅极(金属-氧化膜-半导体构成的绝缘栅)结构，以及由发射极电极38、封端耐压结构(未图示)以及钝化膜(未图示)等构成的正面元件结构(步骤S61)。MOS栅极结构由p型基极层32、沟槽33、栅极绝缘膜34、栅极电极35及n+型发射极区域36构成。标号37是层间绝缘膜。接着，如图19所示，从背面侧对n-型半导体基板进行研磨，研磨至用作为半导体装置的产品厚度的位置31a为止(步骤S62)。
接着，如图20所示，从n-型半导体基板的研磨后的背面侧进行离子注入例如硼(B)等p型杂质(以下，作为p型杂质离子注入51：第二注入工序)，将p型杂质52导入到p+型集电极层39的形成区域(步骤S63)。图20中×标记表示导入到p+型集电极层39的形成区域的p型杂质52。接着，如图21所示，利用激光退火53使注入到n-型半导体基板的背面侧的p型杂质52活性化(步骤S64)。由此，在n-型半导体基板的背面的表面层形成p+型集电极层39。
接着，如图22所示，从n-型半导体基板的背面侧进行氢离子注入54，在n-型漂移层31的内部的n型FS层40的形成区域注入氢(步骤S65)。作为步骤S65的氢离子注入，例如与实施方式2同样地进行质子注入。在步骤S65中，由于形成了距离基板背面的深度不同的多个n型FS层40，因此可以对加速能量进行各种变更来进行多次氢离子注入。利用该氢离子注入54，在距离基板背面比n型FS层40要浅的区域形成氢注入区域。图22中×标记表示缺陷55。
接着，如图23所示，通过用于对氢原子进行离子化来生成氢诱导供体的炉退火，来促进氢注入区域内部的氢原子的氢诱导供体的生成，形成成为n型FS层40的供体层(步骤S66)。步骤S66的第一炉退火的条件可以与例如实施方式2的第一炉退火相同。之后，如图24所示，在n-型半导体基板的背面形成作为背面电极与p+型集电极层39相接的集电极电极41(步骤S67)，完成具备由氢诱导钩体构成的n型FS层40的IGBT。
若通过硼离子注入形成p+型集电极层39，则在p+型集电极层39及其邻近的半导体基板会残留有空孔、多个空孔这样的晶格缺陷。若在形成p+型集电极层39之后注入氢离子，则氢对残留的晶格缺陷所产生的悬空键进行封端。由此，p+型集电极层39的寿命增加，能提高空穴的注入效率。其结果是，能降低IGBT的导通电压。
如上所述，在用于使p+型集电极层39活性化的激光退火53之后，进行用于形成n型FS层40的氢离子注入54及炉退火。因此，n型FS层40不会受到激光退火53的偏差所带来的不良影响。因此，能防止通过氢离子注入54及炉退火而获得的所期望的n型FS层40的杂质浓度分布、扩散深度发生变化。
如上述说明的那样，根据实施方式7，能获得与实施方式1～6同样的效果。
(实施方式8)
接着，对实施方式8所涉及的半导体装置的制造方法进行说明。图25是表示实施方式8所涉及的半导体装置的制造方法的概要的流程图。实施方式8所涉及的半导体装置的制造方法与实施方式7所涉及的半导体的制造方法的不同点在于，在背面研磨之后、p型杂质离子注入之前进行氢离子注入。即使在交换氢离子注入、p型杂质离子注入及激光退火的顺序的情况下，也能与实施方式7同样地在距离基板背面较深的区域形成n型FS层，并且基于距离基板背面比n型FS层要浅的区域所形成的氢注入区域的氢剂量，来调整载流子寿命。
具体而言，首先，与实施方式7同样地依次进行正面元件结构的形成及背面研磨(步骤S71、S72)。接着，依次进行氢离子注入(步骤S73)、p型杂质离子注入(步骤S74)、激光退火(步骤S75)、炉退火(步骤S76)以及背面电极的形成(步骤S77)，从而完成具备n型FS层的IGBT。氢离子注入、p型杂质离子注入、激光退火、炉退火及背面电极的形成条件与实施方式7相同。
如上述说明的那样，根据实施方式8，能获得与实施方式1～6同样的效果。
(实施方式9)
接着，对实施方式9所涉及的半导体装置的制造方法进行说明。图26是表示实施方式9所涉及的半导体装置的制造方法的概要的流程图。实施方式9所涉及的半导体装置的制造方法与实施方式8所涉及的半导体装置的制造方法的不同点在于，利用n型杂质离子注入及激光退火，在距离基板背面较浅的区域形成n型FS层。实施方式9所涉及的半导体装置的制造方法对如下情况有用：即，在距离能利用比磷、砷这样的航程比氢要短的元素的离子注入来导入杂质的基板背面较浅的区域，形成n型FS层。
具体而言，首先，与实施方式8同样地依次进行正面元件结构的形成及背面研磨(步骤S81、S82)。接着，从n-型半导体基板的研磨后的背面侧进行氢离子注入，在距离基板背面规定的深度位置形成氢注入区域(步骤S83)。在步骤S83的氢离子注入中，与实施方式1同样地仅形成氢注入区域。该氢离子注入的条件例如与实施方式1相同。接着，从n-型半导体基板的背面侧离子注入例如磷等n型杂质(n型杂质离子注入)，向n型FS层的形成区域导入n型杂质(步骤S84)。
接着，通过p型杂质离子注入，向p+型集电极层的形成区域导入p型杂质(步骤S85)。接着，利用激光退火，使注入至n-型半导体基板的背面侧的n型杂质及p型杂质活性化(步骤S86)。由此，在n-型半导体基板的背面的表面层形成p+型集电极层，在距离基板背面比p+型集电极层要深的区域形成n型FS层。之后，通过进行背面电极的形成(步骤S87)，来完成具备n型FS层的IGBT。p型杂质离子注入及背面电极的形成条件可以与实施方式8相同。另外，也可以交换导入n型杂质的步骤S84和导入p型杂质的步骤S85。
如上述说明的那样，根据实施方式9，能获得与实施方式1～6同样的效果。
(实施方式10)
接着，对实施方式10所涉及的半导体装置的制造方法进行说明。图27是表示实施方式10所涉及的半导体装置的制造方法的概要的流程图。实施方式10所涉及的半导体装置的制造方法与实施方式9所涉及的半导体的制造方法的不同点在于，在n型杂质离子注入与p型杂质离子注入之间进行氢离子注入。
具体而言，首先，与实施方式9同样地依次进行正面元件结构的形成及背面研磨(步骤S91、S92)。接着，依次进行n型杂质离子注入(步骤S93)、氢离子注入(步骤S94)、p型杂质离子注入(步骤S95)、激光退火(步骤S96)以及背面电极的形成(步骤S97)，从而完成具备n型FS层的IGBT。n型杂质离子注入、氢离子注入、p型杂质离子注入、激光退火及背面电极的形成条件与实施方式9相同。另外，也可以交换导入n型杂质的步骤S93和导入p型杂质的步骤S95。
如上述说明的那样，根据实施方式10，能获得与实施方式9同样的效果。
(实施方式11)
接着，对实施方式11所涉及的半导体装置的制造方法进行说明。图28是表示实施方式11所涉及的半导体装置的制造方法的概要的流程图。实施方式11所涉及的半导体装置的制造方法与实施方式9所涉及的半导体的制造方法的不同点在于，在p型杂质离子注入与激光退火之间进行氢离子注入。
具体而言，首先，与实施方式9同样地依次进行正面元件结构的形成及背面研磨(步骤S101、S102)。接着，依次进行n型杂质离子注入(步骤S103)、p型杂质离子注入(步骤S104)、氢离子注入(步骤S105)、激光退火(步骤S106)以及背面电极的形成(步骤S107)，从而完成具备n型FS层的IGBT。n型杂质离子注入、p型杂质离子注入、氢离子注入、激光退火及背面电极的形成条件与实施方式9相同。可以交换n型杂质离子注入和p型杂质离子注入的顺序。
如上述说明的那样，根据实施方式11，能获得与实施方式9、10同样的效果。
(实施方式12)
接着，对实施方式12所涉及的半导体装置的制造方法进行说明。图29A是表示实施方式12所涉及的半导体装置的制造方法的概要的流程图。图29B是表示实施方式12所涉及的半导体装置的结构的一个示例的俯视图。图29C是表示图29B中的切断线A-A’的截面结构的剖视图。实施方式12所涉及的半导体装置的制造方法是如下方法：应用实施方式2，制作在相同的n-型半导体基板上设置具备n型FS层40的IGBT和续流二极管(FWD：free wheelingdiode)的反向导通IGBT(RC-IGBT：Reverse Conducting-IGBT)。
在制作RC-IGBT的情况下，与实施方式2同样地通过向n型FS层40的形成区域注入氢的氢离子注入，能在距离基板背面比n型FS层40更浅的区域形成氢注入区域。由此，能降低漏电流。实施方式12所涉及的半导体装置的制造方法对如下情况有用：即，在距离不能利用离子注入导入杂质的基板背面较深的区域形成n型FS层40的情况。
具体而言，首先，在成为n-型漂移层31的n-型半导体基板的正面侧形成有IGBT的一般的MOS栅极结构，和由FWD的p型阳极层2、兼具发射极电极38和阳极电极的正面电极(以下为发射极电极38)、封端耐压结构及钝化膜等构成的正面元件结构(步骤S110)。MOS栅极结构由p型基极层32、沟槽33、栅极绝缘膜34、栅极电极35及n+型发射极区域36构成。标号37是层间绝缘膜。接着，进行背面研磨(步骤S111)。接着，通过来自n-型半导体基板的研磨后的背面侧的p型杂质离子注入，向p+型集电极层39的形成区域导入p型杂质(步骤S112)。接着，通过来自n-型半导体基板的研磨后的背面侧的n型杂质离子注入，向n+型阴极层4的形成区域导入n型杂质(步骤S113)。
接着，利用激光退火，使注入至n-型半导体基板的背面侧的n型杂质及p型杂质活性化(步骤S114)。由此，在n-型半导体基板的背面的表面层选择性地形成p+型集电极层39，并且在与基板主面平行的方向上形成与p+型集电极层39并列且与p+型集电极层39相接的n+型阴极层4。接着，从n-型半导体基板的背面侧进行氢离子注入，在n-型漂移层31的内部的n型FS层40的形成区域注入氢(步骤S115)。作为步骤S115的氢离子注入，例如与实施方式2同样地进行质子注入。利用该氢离子注入，在距离基板背面比n型FS层40要浅的区域形成氢注入区域。
接着，通过用于对导入至n-型半导体基板的氢原子进行离子化来生成氢诱导供体的第一炉退火，来促进氢诱导供体的生成，形成成为n型FS层40的供体层(步骤S116)。接着，在进行了用于向距离基板背面比n型FS层40要浅的区域导入寿命扼杀剂(lifetimekiller)(缺陷、杂质)的电子射线照射或氦(He)的离子注入(以下、作为氦离子注入)之后(步骤S17)，进行第二炉退火(步骤S118)。由此，对载流子寿命进行调整，从而得到基于氢注入区域的氢剂量的适当的导通电压及反向恢复损耗。之后，通过形成兼具集电极电极和阴极电极、且与p+型集电极层39及n+型阴极层4相接的背面电极41(步骤S119)，从而完成RC-IGBT。
背面研磨、n型杂质离子注入、氢离子注入及第一炉退火的条件可以例如与实施方式2相同。p型杂质离子注入及激光退火的条件可以例如与实施方式7相同。在步骤S117中进行电子射线照射的情况下，步骤S117、S118的电子射线照射及第二炉退火的条件可以与实施方式2相同。能够力图实现FWD的软恢复化。在步骤S117中进行氦离子注入的情况下，步骤S117、S118的氦离子注入及第二炉退火的条件可以与后述的实施方式16相同。此外，由于在激光退火之后进行氢离子注入，因此n型FS层40不会受到激光退火的偏差所带来的不良影响。
如上述说明的那样，根据实施方式12，能获得与实施方式1～6同样的效果。
(实施方式13)
接着，对实施方式13所涉及的半导体装置的制造方法进行说明。图30是表示实施方式13所涉及的半导体装置的制造方法的概要的流程图。实施方式13所涉及的半导体装置的制造方法与实施方式12所涉及的半导体装置的制造方法的不同点在于，利用n型杂质离子注入及激光退火来形成n型FS层。实施方式13所涉及的半导体装置的制造方法对如下情况有用：即，在距离能利用离子注入导入杂质的基板背面较浅的区域形成n型FS层的情况。
具体而言，首先，与实施方式12同样地依次进行正面元件结构的形成及背面研磨(步骤S120、S121)。接着，从n-型半导体基板的研磨后的背面侧进行氢离子注入，在距离基板背面规定的深度位置形成氢注入区域(步骤S122)。在步骤S122的氢离子注入中，与实施方式1同样地仅形成氢注入区域。该氢离子注入的条件例如与实施方式1相同。接着，从n-型半导体基板的背面侧离子注入例如磷等n型杂质(以下，作为第一n型杂质离子注入)，向n型FS层的形成区域导入n型杂质(步骤S123)。
接着，通过p型杂质离子注入，向p+型集电极层的形成区域导入p型杂质(步骤S124)。接着，从n-型半导体基板的背面侧离子注入n型杂质(以下，作为第二n型杂质离子注入)，向n+型阴极层的形成区域导入n型杂质(步骤S125)。接着，利用激光退火，使注入至n-型半导体基板的背面侧的n型杂质及p型杂质活性化(步骤S126)。由此，在n-型半导体基板的背面的表面层形成p+型集电极层及n+型阴极层，在距离基板背面比p+型集电极层要深的区域形成n型FS层。
之后，通过依次进行寿命扼杀剂的照射(步骤S127)、炉退火(步骤S128)及背面电极的形成(步骤S129)，完成RC-IGBT。第一n型杂质离子注入的条件可以与实施方式9的n型杂质离子注入的条件相同。p型杂质离子注入、第二n型杂质离子注入、激光退火、寿命扼杀剂(lifetime killer)的照射及背面电极的形成条件与实施方式12相同。炉退火的条件可以与实施方式12的第二炉退火的条件相同。此外，氢离子注入在背面研磨之后、激光退火之前进行即可，可以在背面研磨之后、激光退火之前的任意时刻进行。尤其起到了如下效果：利用氢对因背面的磷或硼的离子注入而残留的空孔、多个空孔等晶格缺陷所产生的悬空键进行封端。其结果是，能分别使IGBT的空穴注入、二极管的电子注入效率得以增加。
如上述说明的那样，根据实施方式13，能获得与实施方式1～6同样的效果。
(实施方式14)
接着，对实施方式14所涉及的半导体装置的制造方法进行说明。图31是表示实施方式14所涉及的半导体装置的制造方法的概要的流程图。图32是表示利用实施方式14所涉及的半导体装置的制造方法而制造得到的半导体装置的一个示例的剖视图。实施方式14所涉及的半导体装置的制造方法是应用实施方式1来制作图32所示的反向阻止型IGBT(RB-IGBT：Reverse Blocking-IGBT)的方法。通过在RB-IGBT的p+型集电极层68的内部形成促进氢诱导供体生成的氢注入层70，从而能降低反向漏电流。
具体而言，在成为n-型漂移层61的n-型半导体基板的正面侧例如形成一般的MOS栅极结构、发射极电极67、以及由p型分离扩散层73、封端耐压结构及钝化膜(未图示)构成的正面元件结构(步骤S131)。MOS栅极结构由p型基极层62、n+型发射极区域63、栅极绝缘膜64及栅极电极65构成。封端耐压结构由p型保护环区域71及场板72构成。p型分离扩散层73的深度例如比p型基极层62、p型保护环区域71的深度要深。标号66是层间绝缘膜。
接着，从背面侧对n-型半导体基板进行研磨，研磨至用作为半导体装置的产品厚度的位置为止(步骤S132)。步骤S132中，使p型分离扩散层73从n-型半导体基板的研磨后的背面露出。由此，p型分离扩散层73以从基板正面贯通至背面的方式进行配置，且在之后的工序中与p+型集电极层68相接。接着，通过p型杂质离子注入，向p+型集电极层68的形成区域导入p型杂质(步骤S133)。接着，利用激光退火53，使注入至n-型半导体基板的背面侧的p型杂质活性化(步骤S134)。由此，在n-型半导体基板的背面的表面层形成与p型分离扩散层73相接的p+型集电极层68。
接着，通过氢离子注入，在p+型集电极层68的内部形成氢注入区域(步骤S135)。接着，通过用于对氢原子进行离子化并生成氢诱导供体的炉退火，来促进氢注入区域内部的氢原子的氢诱导供体的生成，并在p+型集电极层68的内部形成氢注入层70(步骤S136)。之后，通过形成与p+型集电极层68相接的集电极电极69(步骤S137)，来完成RB-IGBT。背面研磨、氢离子注入及炉退火的条件可以与实施方式1相同。p型杂质离子注入、激光退火及背面电极的形成条件可以与实施方式7相同。
RB-IGBT的情况下，所注入的氢起到在背面的p+型集电极层68对因空孔、多个空孔这样的晶格缺陷所产生的悬空键进行封端的效果。其结果是，能降低当向背面的p+型集电极层68和n-型漂移层61之间的pn结施加反向偏置电压时的漏电流(反向漏电流)。
如上述说明的那样，根据实施方式14，能获得与实施方式1～6同样的效果。
(实施方式15)
接着，对实施方式15所涉及的半导体装置的制造方法进行说明。图33是表示实施方式15所涉及的半导体装置的制造方法的概要的流程图。实施方式15所涉及的半导体装置的制造方法与实施方式14所涉及的半导体的制造方法的不同点在于，在背面研磨之后、p型杂质离子注入之前进行氢离子注入。即、可以交换氢离子注入、p型杂质离子注入、以及激光退火的顺序。
具体而言，首先，与实施方式14同样地依次进行正面元件结构的形成及背面研磨(步骤S141、S142)。接着，依次进行氢离子注入(步骤S143)、p型杂质离子注入(步骤S1444)、激光退火(步骤S145)、炉退火(步骤S146)以及背面电极的形成(步骤S147)，从而完成RB-IGBT。步骤S143中，以在p+型集电极层68的形成区域中形成氢注入区域的方式进行氢离子注入即可。氢离子注入、p型杂质离子注入、激光退火、炉退火及背面电极的形成条件与实施方式14相同。此外，可以利用包含例如乙硼烷(B2H6)等p型杂质和氢的混合气体作为离子源来进行离子注入，同时进行氢离子注入及p型杂质离子注入。
如上述说明的那样，根据实施方式15，能获得与实施方式14同样的效果。
(实施方式16)
接着，对实施方式16所涉及的半导体装置的制造方法进行说明。图34、图35是表示实施方式16所涉及的半导体装置的制造方法的概要的说明图。实施方式16所涉及的半导体装置的制造方法与实施方式1所涉及的半导体装置的制造方法的不同点在于，利用氦(He)的离子注入(以下作为氦离子注入)81及氢离子注入82来调整载流子寿命。具体而言，实施方式16所涉及的半导体装置的制造方法在实施方式1所涉及的半导体装置的制造方法中，可以进行氦离子注入81来取代电子射线照射，在电子射线照射之前或者之后进行氦离子注入81。
图34(a)表示通过实施方式16所涉及的半导体装置的制造方法而制作得到的pin二极管的杂质浓度分布的一个示例。图34(b)、图34(c)、图35表示实施方式16所涉及的半导体装置的制造中途的载流子寿命分布。图34中深度为0μm是n-型半导体基板的正面位置(即、p型阳极层2和阳极电极的截面)(图35中也同样)。图34(a)所示的pin二极管中，从p型阳极层2和n-型漂移层1之间的pn结到n型FS层21的阳极侧的部分为止的区域(两根纵向虚线所夹持的区域)是施加额定电流时耗尽的区域(以下作为耗尽区域)80。
在制作这样的pin二极管时，首先，与实施方式1同样地进行正面元件结构的形成工序(步骤S1)。接着，如图34(b)所示，取代电子射线照射(步骤S2)、或者在电子射线照射的前后，从阳极侧向n-型半导体基板注入例如经回旋加速器(加速器)加速后的氦离子(氦离子注入81)。由此，到距离背面基板规定的深度为止的区域(以下作为缺陷区域)83a形成缺陷，n-型半导体基板的正面侧(阳极侧)的载流子寿命比n-型半导体基板的背面侧(阴极侧)的载流子寿命要短。缺陷区域83a的载流子寿命分布成为在载流子寿命变短的方向上具有一个峰值的宽度较宽的分布(宽分布)。因此，缺陷区域83a到达与耗尽区域80重叠(overlap)的深度。
接着，与实施方式1同样地依次进行从炉退火到n型杂质离子注入为止的工序(步骤S3～S5)。接着，如图34(c)所示，通过与实施方式1同样地进行氢离子注入82(步骤S6)来形成氢注入区域22，使缺陷区域83a(虚线)的、与耗尽区域80重叠的部分84的缺陷恢复。例如，在上述那样缺陷区域83a与耗尽区域80重叠的状态下，漏电流(恢复峰值电流Irp)会增加，但通过利用氢离子注入82来形成氢注入区域22，从而使到基板正面侧及基板背面侧比氢注入区域22的宽度分别宽40μm左右的范围内的载流子寿命发生恢复。由此，缺陷区域83a的、与耗尽区域80重叠的部分84的载流子寿命基本回到氦离子注入81之前的状态，氢离子注入82之后的缺陷区域83b(实线)的宽度成为不与耗尽区域80重叠的窄宽度。由此，能降低漏电流。
此外，如图35所示，通过氦离子注入81形成载流子寿命较短的缺陷区域83c(虚线)，通过氢离子注入82使其中的一部分恢复，从而能单独利用氦离子注入81回到与导入了相同量的寿命扼杀剂的区域83a(实线)相同程度的载流子寿命。具有如下可能性：能改善pin二极管的特性，相比利用氦离子注入81单独形成载流子寿命的情况，能降低漏电流。同样地，在形成粒子类的寿命扼杀剂的情况下，通过在照射粒子之后以氢气氛进行热处理，从而有选择地去除大大有助于漏电流的增加的能带的中心附近的能级的缺陷。推测通过该氢气氛下的热处理而获得的效果也是通过氢离子注入82能获得的效果。氢离子注入82之后，与实施方式1同样地依次进行激光退火(步骤S7)之后的工序，从而完成pin二极管。
在如图34(a)所示那样制作具备n型FS层21的pin二极管的情况下，在实施方式2中应用实施方式16即可。此外，也可以在实施方式3～15中应用实施方式16。
如上述说明的那样，根据实施方式16，能获得与实施方式1～15同样的效果。
以上的本发明并不限于上述各实施方式，在不脱离本发明的技术思想的范围内可以进行种种变更。例如，在上述各实施方式中，以二极管为例进行了说明，但能适用于需要局部地控制半导体区域内的载流子寿命的各种装置。可以根据上述实施方式2所示的制造工序，制作实施方式1所涉及的半导体装置。即，实施方式2中，可以以基板背面侧的希望增长载流子寿命的部分为目标进行氢离子注入。
工业上的实用性
如上所述，本发明所涉及的半导体装置及半导体装置的制造方法对整流器、逆变器等功率转换装置、各种工业用机械等的电源装置等所使用的功率半导体装置是有用的。
标号说明
1 n-型漂移层
2 p型阳极层
3 阳极电极
4 n+型阴极层
5 阴极电极
6、22 氢注入区域
11 电子射线照射
12 缺陷
13 n型杂质粒子注入
14 氢粒子注入
21 n型电场终止层

Claims (14)

1.一种半导体装置，该半导体装置局部地控制载流子的寿命，其特征在于，包括：
设有缺陷的区域，该设有缺陷的区域中，缺陷形成于第一导电型的半导体基板，且具有切断构成该半导体基板的原子的原子间键而生成的悬空键；以及
形成于所述半导体基板的背面侧且比所述设有缺陷的区域更靠近所述半导体基板的正面侧的高氢浓度区域，该高氢浓度区域的氢浓度比所述半导体基板的正面侧要高，
在所述半导体基板的正面侧设有第二导电型层，在所述半导体基板的背面侧设有第一导电型或第二导电型的接触层，
在所述高氢浓度区域中，具有氢分子的第一浓度峰值和氢原子的第二浓度峰值，该第二浓度峰值形成在比所述第一浓度峰值距离所述半导体基板的背面要深的位置，
所述第一浓度峰值和所述第二浓度峰值形成在比所述接触层的浓度峰值距离所述半导体基板的背面要深的位置，
所述第一浓度峰值和所述第二浓度峰值以彼此重叠的方式形成，
利用所述氢原子对所述悬空键进行封端，使所述缺陷恢复，从而在所述高氢浓度区域中，所述缺陷比所述半导体基板的所述高氢浓度区域以外的区域要少，载流子的寿命比所述设有缺陷的区域要长，并且，所述半导体基板的所述接触层侧的载流子寿命比所述半导体基板的所述第二导电型层侧的载流子寿命要长，在所述设有缺陷的区域中含有氦。
2.如权利要求1所述的半导体装置，其特征在于，
所述高氢浓度区域的载流子浓度比所述半导体基板的正面侧的载流子浓度要高。
3.如权利要求2所述的半导体装置，其特征在于，
相对于所述半导体基板的正面侧，所述高氢浓度区域的载流子浓度因氢诱导供体而增加。
4.如权利要求1所述的半导体装置，其特征在于，
所述半导体装置为二极管，
所述接触层为第一导电型，
所述高氢浓度区域为所述二极管的电场终止层。
5.如权利要求1所述的半导体装置，其特征在于，
所述半导体装置是在所述第二导电型层的正面具有由金属-氧化膜-半导体构成的绝缘栅的绝缘栅双极型晶体管，
所述接触层为第二导电型，
所述高氢浓度区域为所述绝缘栅双极型晶体管的电场终止层。
6.如权利要求4或5所述的半导体装置，其特征在于，
包括多个所述电场终止层，
所述半导体基板的正面侧的载流子的寿命短于所述半导体基板的背面侧的、比距离所述半导体基板的背面最深的所述电场终止层更浅的部分的载流子的寿命。
7.如权利要求1至5中任一项所述的半导体装置，其特征在于，
所述高氢浓度区域的氢浓度比块状单晶的氢浓度要高。
8.一种半导体装置的制造方法，其特征在于，包括：
元件正面结构形成工序，该元件正面结构形成工序中，在第一导电型的半导体基板的一个主面形成包括第二导电型层在内的元件结构；第一注入工序，该第一注入工序中，从所述半导体基板的另一个主面侧注入氢原子，使所述半导体基板的另一个主面侧的氢浓度比开始制造半导体装置之前的所述半导体基板的氢浓度要高，形成高氢浓度区域；
第二注入工序，该第二注入工序中，从所述半导体基板的另一个主面侧注入杂质，从而在所述半导体基板的另一个主面形成第一导电型或第二导电型的接触层，且所述第一注入工序和所述第二注入工序同时进行；
第一退火工序，该第一退火工序在所述第一注入工序之后进行第一退火；
带电粒子射线照射工序，该带电粒子射线照射工序中，对所述半导体基板照射带电粒子射线，切断构成所述半导体基板的原子的原子间键从而产生悬空键，由此在比所述高氢浓度区域更靠近所述半导体基板的背面侧形成设有缺陷的区域；以及
第二退火工序，该第二退火工序在所述带电粒子射线照射工序之后进行第二退火，从而通过利用所述氢原子使注入了所述氢原子的区域内的所述缺陷的悬空键封端，使所述缺陷恢复，从而使注入了所述氢原子的区域的载流子的寿命比注入了所述氢原子的区域以外的所述半导体基板的载流子的寿命要长，并且，所述半导体基板的所述接触层侧的载流子寿命比所述半导体基板的所述第二导电型层侧的载流子寿命要长，
在所述高氢浓度区域中，具有氢分子的第一浓度峰值和氢原子的第二浓度峰值，该第二浓度峰值形成在比所述第一浓度峰值距离所述半导体基板的另一个主面要深的位置，
所述第一浓度峰值和所述第二浓度峰值形成在比所述接触层的浓度峰值距离所述半导体基板的另一个主面要深的位置，
所述第一浓度峰值和所述第二浓度峰值以彼此重叠的方式形成，
在所述设有缺陷的区域中含有氦。
9.如权利要求8所述的半导体装置的制造方法，其特征在于，
在所述第一注入工序之后进行所述带电粒子射线照射工序。
10.如权利要求8或9所述的半导体装置的制造方法，其特征在于，
具有薄板化工序，该薄板化工序中，在所述元件正面结构形成工序之后、且所述第一注入工序之前，从所述另一个主面磨削所述半导体基板，使所述半导体基板薄板化。
11.如权利要求10所述的半导体装置的制造方法，其特征在于，
所述第一注入工序中，从所述半导体基板的磨削面注入所述氢原子。
12.如权利要求8或9所述的半导体装置的制造方法，其特征在于，
在所述第一退火工序中，在注入了所述氢原子的区域形成因该氢原子而产生的氢诱导供体层。
13.如权利要求8或9所述的半导体装置的制造方法，其特征在于，
所述第一注入工序中，所述氢原子的注入量为1×1013/cm2以上。
14.如权利要求8或9所述的半导体装置的制造方法，其特征在于，
所述第一注入工序中，所述氢原子的加速能量为3MeV以下。
CN201811227807.3A 2013-06-26 2014-06-17 半导体装置及半导体装置的制造方法 Active CN109065441B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811227807.3A CN109065441B (zh) 2013-06-26 2014-06-17 半导体装置及半导体装置的制造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013-134329 2013-06-26
JP2013134329 2013-06-26
CN201480004196.XA CN104903997B (zh) 2013-06-26 2014-06-17 半导体装置及半导体装置的制造方法
CN201811227807.3A CN109065441B (zh) 2013-06-26 2014-06-17 半导体装置及半导体装置的制造方法
PCT/JP2014/066069 WO2014208404A1 (ja) 2013-06-26 2014-06-17 半導体装置および半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480004196.XA Division CN104903997B (zh) 2013-06-26 2014-06-17 半导体装置及半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN109065441A CN109065441A (zh) 2018-12-21
CN109065441B true CN109065441B (zh) 2023-06-30

Family

ID=52141746

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811227807.3A Active CN109065441B (zh) 2013-06-26 2014-06-17 半导体装置及半导体装置的制造方法
CN201480004196.XA Active CN104903997B (zh) 2013-06-26 2014-06-17 半导体装置及半导体装置的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201480004196.XA Active CN104903997B (zh) 2013-06-26 2014-06-17 半导体装置及半导体装置的制造方法

Country Status (6)

Country Link
US (2) US10546919B2 (zh)
EP (1) EP2930741B1 (zh)
JP (1) JP6037012B2 (zh)
KR (1) KR102206507B1 (zh)
CN (2) CN109065441B (zh)
WO (1) WO2014208404A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013147274A1 (ja) * 2012-03-30 2013-10-03 富士電機株式会社 半導体装置の製造方法
WO2014065080A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
CN104969360B (zh) 2013-03-25 2018-04-20 富士电机株式会社 半导体装置
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6222140B2 (ja) * 2015-03-04 2017-11-01 トヨタ自動車株式会社 半導体装置
DE102015208097B4 (de) * 2015-04-30 2022-03-31 Infineon Technologies Ag Herstellen einer Halbleitervorrichtung durch Epitaxie
DE102015106979B4 (de) * 2015-05-05 2023-01-12 Infineon Technologies Austria Ag Halbleiterwafer und Verfahren zum Herstellen von Halbleitervorrichtungen in einem Halbleiterwafer
JP6311840B2 (ja) * 2015-06-17 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6272799B2 (ja) * 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
US10128016B2 (en) * 2016-01-12 2018-11-13 Asml Netherlands B.V. EUV element having barrier to hydrogen transport
CN107851584B (zh) * 2016-02-23 2021-06-11 富士电机株式会社 半导体装置
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
CN109075213B (zh) * 2016-11-16 2021-10-15 富士电机株式会社 半导体装置
JP6903931B2 (ja) * 2017-02-13 2021-07-14 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018168785A1 (ja) * 2017-03-13 2018-09-20 国立大学法人北陸先端科学技術大学院大学 ヘテロ接合型太陽電池の製造方法、ヘテロ接合型太陽電池およびヘテロ接合型結晶シリコン電子デバイス
WO2018179798A1 (ja) * 2017-03-29 2018-10-04 富士電機株式会社 半導体装置の製造方法
CN110892514B (zh) * 2017-07-19 2023-07-28 三菱电机株式会社 半导体装置的制造方法以及半导体装置
US10193000B1 (en) * 2017-07-31 2019-01-29 Ixys, Llc Fast recovery inverse diode
DE112019000094T5 (de) 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
CN110504167A (zh) * 2018-05-17 2019-11-26 上海先进半导体制造股份有限公司 绝缘栅双极型晶体管及其制造方法
CN110660658B (zh) * 2018-06-28 2022-02-18 上海先进半导体制造有限公司 Vdmos及其制造方法
IT201800007263A1 (it) * 2018-07-17 2020-01-17 Sensore ottico a bassa potenza per applicazioni di consumo, industriali e automobilistiche
DE112019001123B4 (de) 2018-10-18 2024-03-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren davon
WO2020138218A1 (ja) * 2018-12-28 2020-07-02 富士電機株式会社 半導体装置および製造方法
WO2020149354A1 (ja) * 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7173312B2 (ja) * 2019-05-16 2022-11-16 富士電機株式会社 半導体装置および半導体装置の製造方法
EP3772749A1 (en) 2019-08-08 2021-02-10 Infineon Technologies Dresden GmbH & Co . KG Methods and devices related to radio frequency devices
JP6989061B2 (ja) * 2019-09-11 2022-01-05 富士電機株式会社 半導体装置および製造方法
JP7222435B2 (ja) 2019-10-11 2023-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7400834B2 (ja) * 2019-12-18 2023-12-19 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2021099411A (ja) 2019-12-20 2021-07-01 ギガフォトン株式会社 極端紫外光集光ミラー、極端紫外光集光ミラーの製造方法、及び電子デバイスの製造方法
CN114051653A (zh) * 2020-01-17 2022-02-15 富士电机株式会社 半导体装置和半导体装置的制造方法
JP7361634B2 (ja) * 2020-03-02 2023-10-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
WO2021181644A1 (ja) * 2020-03-13 2021-09-16 三菱電機株式会社 半導体装置およびその製造方法
CN111900087B (zh) * 2020-08-31 2022-09-20 华虹半导体(无锡)有限公司 Igbt器件的制造方法
WO2022196768A1 (ja) * 2021-03-17 2022-09-22 富士電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399506A (en) * 1992-08-13 1995-03-21 Sony Corporation Semiconductor fabricating process
CN101159285A (zh) * 2006-10-03 2008-04-09 三菱电机株式会社 半导体装置及其制造方法
JP2012089866A (ja) * 2004-08-19 2012-05-10 Fuji Electric Co Ltd 半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102545A (ja) 1994-09-30 1996-04-16 Meidensha Corp 半導体素子のライフタイム制御方法
WO2000016408A1 (fr) * 1998-09-10 2000-03-23 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur et son procede de fabrication
DE102005063462B4 (de) * 2004-09-22 2017-10-12 Infineon Technologies Ag Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
CN101305470B (zh) * 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
JP5320679B2 (ja) * 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP4858527B2 (ja) * 2008-11-10 2012-01-18 トヨタ自動車株式会社 半導体装置の製造方法
US8330769B2 (en) * 2009-01-09 2012-12-11 Disney Enterprises, Inc. System and method for monochromatic tinting using saturation maps
JP5261324B2 (ja) 2009-08-26 2013-08-14 トヨタ自動車株式会社 半導体装置とその製造方法
CN102687277B (zh) * 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP5156059B2 (ja) * 2009-12-16 2013-03-06 株式会社豊田中央研究所 ダイオードとその製造方法
JP5802492B2 (ja) * 2011-09-09 2015-10-28 株式会社東芝 半導体素子及びその製造方法
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
EP2782121B1 (en) * 2011-11-15 2021-01-06 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN103946985B (zh) * 2011-12-28 2017-06-23 富士电机株式会社 半导体装置及半导体装置的制造方法
JP5741716B2 (ja) * 2012-01-19 2015-07-01 富士電機株式会社 半導体装置およびその製造方法
EP2793251B1 (en) * 2012-03-19 2019-05-08 Fuji Electric Co., Ltd. Production method for semiconductor device
CN106887385B (zh) * 2012-03-19 2020-06-12 富士电机株式会社 半导体装置的制造方法
WO2013141181A1 (ja) * 2012-03-23 2013-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
KR102023175B1 (ko) * 2012-03-30 2019-09-19 후지 덴키 가부시키가이샤 반도체 장치의 제조 방법
US8587025B1 (en) * 2012-07-03 2013-11-19 Infineon Technologies Ag Method for forming laterally varying doping concentrations and a semiconductor device
US9263271B2 (en) * 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399506A (en) * 1992-08-13 1995-03-21 Sony Corporation Semiconductor fabricating process
JP2012089866A (ja) * 2004-08-19 2012-05-10 Fuji Electric Co Ltd 半導体装置の製造方法
CN101159285A (zh) * 2006-10-03 2008-04-09 三菱电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
EP2930741A4 (en) 2016-11-23
KR20160023632A (ko) 2016-03-03
CN109065441A (zh) 2018-12-21
US10546919B2 (en) 2020-01-28
EP2930741B1 (en) 2022-06-01
JP6037012B2 (ja) 2016-11-30
US20150311279A1 (en) 2015-10-29
WO2014208404A1 (ja) 2014-12-31
CN104903997A (zh) 2015-09-09
US20200144360A1 (en) 2020-05-07
US10847609B2 (en) 2020-11-24
JPWO2014208404A1 (ja) 2017-02-23
KR102206507B1 (ko) 2021-01-22
CN104903997B (zh) 2020-11-03
EP2930741A1 (en) 2015-10-14

Similar Documents

Publication Publication Date Title
CN109065441B (zh) 半导体装置及半导体装置的制造方法
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN107408576B (zh) 半导体装置及半导体装置的制造方法
JP6508372B2 (ja) 半導体装置および半導体装置の製造方法
US8178411B2 (en) Method for producing a stop zone in a semiconductor body and semiconductor component having a stop zone
CN103943672B (zh) 处理含氧半导体晶片的方法及半导体元件
CN109075213B (zh) 半导体装置
EP2793267B1 (en) Semiconductor device and semiconductor device manufacturing method
US9570541B2 (en) Semiconductor device and method of manufacturing the same
CN109103247B (zh) 半导体装置及其制造方法
CN105280485A (zh) 制造包括场停止区的半导体器件的方法
EP2706576A2 (en) Diode and power conversion system
JP2018082007A (ja) 半導体装置の製造方法
JP5565134B2 (ja) 半導体装置の製造方法
CN113809147A (zh) 半导体装置以及半导体装置的制造方法
TWI553714B (zh) 半導體裝置之製造方法
JP2022000882A (ja) 半導体装置および半導体装置の製造方法
JP2022124784A (ja) 半導体装置およびその製造方法
CN116031150A (zh) 包括离子注入的制造半导体器件的方法和半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant