CN113809147A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN113809147A
CN113809147A CN202110416131.8A CN202110416131A CN113809147A CN 113809147 A CN113809147 A CN 113809147A CN 202110416131 A CN202110416131 A CN 202110416131A CN 113809147 A CN113809147 A CN 113809147A
Authority
CN
China
Prior art keywords
semiconductor
region
semiconductor region
conductivity type
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110416131.8A
Other languages
English (en)
Inventor
上村和贵
洼内源宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020211843A external-priority patent/JP2022000882A/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN113809147A publication Critical patent/CN113809147A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种具备二极管区和IGBT区，并且能够使二极管区的耐压比IGBT区的更高的半导体装置以及半导体装置的制造方法。半导体装置具有晶体管部和二极管部。晶体管部具有第一导电型的半导体基板、第二导电型的第一半导体区、第一导电型的第二半导体区、栅极绝缘膜、栅电极、第一导电型的第一半导体层、第二导电型的第三半导体区、第一电极、第二电极。二极管部具有半导体基板、第一半导体区、第一半导体层、第一导电型的第四半导体区、第一电极、第二电极。晶体管部的第一半导体层距半导体基板的背面的深度大于二极管部的第一半导体层距半导体基板的背面的深度。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置以及半导体装置的制造方法。
背景技术
近年来，在产业机械、铁路车辆、电动汽车、发电领域等各种领域中，使用进行直流与交流的转换、同为直流或同为交流的电压电流转换的电力转换电路。为了进行该控制，使用IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、以及与该IGBT反向并联的FWD(Free Wheeling Diode：续流二极管)的功能。
已知有将该IGBT、以及与该IGBT反向并联的FWD一体化于同一半导体基板上而得的反向导通型IGBT(RC(Reverse Conducting：反向导通)-IGBT)。在RC-IGBT等功率半导体装置中，通常在n-型漂移层的内部形成杂质浓度比n-型漂移层的杂质浓度高的n型截止(FS：Field Stop)层。
对现有的具有n型FS层的RC-IGBT的制造方法进行说明。图26～图28是示出现有的具有n型FS层的RC-IGBT的制造过程中的状态的截面图。首先，利用通常的方法，在通常采用的厚的状态的n-型半导体基板118的正面侧形成MOS栅极(由金属-氧化膜-半导体形成的绝缘栅极)、层间绝缘膜以及正面电极(电极焊盘)等正面元件结构(未图示)。接着，从背面侧磨削n-型半导体基板118，一直磨削到作为半导体装置而使用的产品厚度的位置为止。
接着，从n-型半导体基板118的磨削后的背面将磷(P)和/或硒(Se)进行离子注入200，在n-型半导体基板118的背面侧的内部，从IGBT遍及二极管区而形成n+型FS层120。到此为止的状态被记载于图26。
接着，从n-型半导体基板118的背面将硼(B)进行离子注入200，在n-型半导体基板118的背面的表面层的、比n+型FS层120更浅的位置，从IGBT区遍及二极管区而形成p+型集电区122。到此为止的状态被记载于图27。
接着，利用光刻，在n-型半导体基板118的背面形成将与二极管区对应的部分开口的抗蚀掩模201。接着，将该抗蚀掩模201作为掩模而从n-型半导体基板118的背面将磷进行离子注入，使n-型半导体基板118的背面的表面层的、二极管区中的p+型集电区122反转为n型而形成n+型阴极区182。到此为止的状态被记载于图28。
接着，通过灰化(抛光)处理去除抗蚀掩模201。接着，通过热处理使离子注入到n-型半导体基板118的杂质扩散。接着，在n-型半导体基板118的正面形成聚酰亚胺表面保护膜。接着，在半导体晶片的背面形成与p+型集电区122和n+型阴极区182接触的背面电极。其后，通过切断(切割)n-型半导体基板118而单片化为一个一个的芯片状，从而完成现有的RC-IGBT。
另外，已知有如下半导体装置，所述半导体装置具备设置在第一区域的第一导电型的第一半导体层、设置在第二区域的第二导电型的第二半导体层、设置在第一半导体层上和第二半导体层上的第二导电型的第四半导体层、设置在第四半导体层上的第一导电型的第五半导体层、设置在第五半导体层上的第一区域的一部分的第二导电型的第六半导体层、设置在第一区域的第二电极、以及设置在第二区域的第三电极，第三半导体层与第三电极之间的距离、以及第二区域的第三半导体层与第五半导体层之间的距离中的至少一者比第三半导体层与第二电极之间的距离短(例如，参照下述专利文献1)。
另外，已知有如下半导体装置，所述半导体装置通过从基板背面侧以不同的射程进行多次质子照射，在形成深度不同的第一～第四n型层后，使质子活化，从基板背面向比质子照射的射程更深的位置照射氦，导入晶格缺陷，在调整晶格缺陷量的热处理时形成第5n型层，从而构成n型FS层(例如，参照下述专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2016-139719号公报
专利文献2：国际公开第2017/047285号
发明内容
技术问题
然而，若按n+型FS层120、p+型集电区122的顺序形成，则导致n+型FS层120形成为距n-型半导体基板118的背面的距离均等的层。在该情况下，导致制造出在IGBT区与二极管区具有同一耐压的半导体装置。
若反向恢复浪涌电压因开关速度的高速化而变大，则在二极管区施加有与IGBT区相比较高的电压。因此，若在IGBT区与二极管区为同一耐压，则有二极管区容易被先破坏的课题。
本发明为了消除上述现有技术的问题，其目的在于，提供一种具备二极管区和IGBT区，并且能够将二极管区设为比IGBT区更高耐压的半导体装置以及半导体装置的制造方法。
技术方案
为了解决上述课题，并实现本发明的目的，本发明的半导体装置具有如下特征。半导体装置具备晶体管部和二极管部。晶体管部具有：第一导电型的半导体基板；第二导电型的第一半导体区，其设置在所述半导体基板的正面侧；第一导电型的第二半导体区，其选择性地设置在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层；栅极绝缘膜，其与所述第一半导体区接触；栅电极，其设置在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面；第一导电型的第一半导体层，其设置在所述半导体基板的内部；第二导电型的第三半导体区，其设置在所述半导体基板的背面侧；第一电极，其设置在所述第一半导体区的表面和所述第二半导体区的表面；以及第二电极，其设置在所述第三半导体区的表面。二极管部具有：所述半导体基板；所述第一半导体区；所述第一半导体层；第一导电型的第四半导体区，其设置在所述半导体基板的背面侧；所述第一电极，其设置在所述第一半导体区的表面；以及所述第二电极，其设置在所述第四半导体区的表面。所述晶体管部的所述第一半导体层距所述半导体基板的背面的深度大于所述二极管部的所述第一半导体层距所述半导体基板的背面的深度。
另外，本发明的半导体装置在上述发明的基础上，其特征在于，所述晶体管部的所述第一半导体层的厚度与所述二极管部的所述第一半导体层的厚度相同，在所述晶体管部，在所述第一半导体层与所述第三半导体区之间存在所述半导体基板。
另外，本发明的半导体装置在上述发明的基础上，其特征在于，所述半导体装置具有：有源区，其具备所述晶体管部和所述二极管部，并且流通有电流；以及终端构造部，其配置在所述有源区的外侧，并且形成有包围所述有源区的周围的耐压结构，所述终端构造部具有所述半导体基板、所述第一半导体层、所述第四半导体区、所述第二电极，所述二极管部的所述第一半导体层距所述半导体基板的背面的深度与所述终端构造部的所述第一半导体层距所述半导体基板的背面的深度相同。
另外，本发明的半导体装置在上述发明的基础上，其特征在于，在俯视下，所述晶体管部和所述二极管部并列地设置在所述有源区内。
为了解决上述课题，并实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。是具有晶体管部和二极管部的半导体装置的制造方法。进行第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区。接着，进行第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区。接着，进行第三工序，在所述晶体管部形成与所述第一半导体区接触的栅极绝缘膜，并且在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面形成栅电极。接着，进行第四工序，在所述晶体管部的所述第一半导体区的表面和所述第二半导体区的表面、以及所述二极管部的所述第一半导体区的表面形成第一电极。接着，进行第五工序，使所述半导体基板的与所述二极管部对应的背面层的晶体缺陷的量比所述半导体基板的与所述晶体管部对应的背面层的晶体缺陷的量多。接着，进行第六工序，在所述第五工序之后且在进行退火处理之前，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层。接着，进行第七工序，在所述半导体基板的与所述晶体管部对应的背面上形成第二导电型的第三半导体区。接着，进行第八工序，在所述半导体基板的与所述二极管部对应的背面上形成第一导电型的第四半导体区。接着，进行第九工序，在所述第三半导体区的表面与所述第四半导体区的表面形成第二电极。
另外，本发明的半导体装置的制造方法在上述发明的基础上，其特征在于，为了形成所述第一半导体层而使用磷(P)
另外，本发明的半导体装置的制造方法在上述发明的基础上，其特征在于，为了使与所述二极管部对应的背面层的晶体缺陷的量比与所述晶体管部对应的背面层的晶体缺陷的量多，进行氩(Ar)、氙(Xe)或硅(Si)的离子注入。
为了解决上述课题，并实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。是具有晶体管部和二极管部的半导体装置的制造方法。进行第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区。接着，进行第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区。接着，进行第三工序，在所述晶体管部形成与所述第一半导体区接触的栅极绝缘膜，并且在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面形成栅电极。接着，进行第四工序，在所述晶体管部的所述第一半导体区的表面和所述第二半导体区的表面、以及所述二极管部的所述第一半导体区的表面形成第一电极。接着，进行第五工序，从所述半导体基板的背面侧注入成为第二导电型的杂质而形成第二导电型的第三半导体区。接着，进行第六工序，在与所述二极管部对应的所述第三半导体区注入成为第一导电型的杂质而形成第一导电型的第四半导体区。接着，进行第七工序，在所述第六工序之后且在进行退火处理之前，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层。接着，进行第八工序，在所述第三半导体区的表面与所述第四半导体区的表面形成第二电极。
另外，本发明的半导体装置的制造方法在上述发明的基础上，其特征在于，在所述第五工序中注入的杂质是硼(B)，在所述第六工序中注入的杂质是磷(P)或砷(As)。
为了解决上述课题，并实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。是具有晶体管部和二极管部的半导体装置的制造方法。首先，进行第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区。接着，进行第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区。接着，进行第三工序，在所述晶体管部形成与所述第一半导体区接触的栅极绝缘膜，并且在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面形成栅电极。接着，进行第四工序，在所述晶体管部的所述第一半导体区的表面和所述第二半导体区的表面、以及所述二极管部的所述第一半导体区的表面形成第一电极。接着，进行第五工序，从所述半导体基板的背面侧注入成为第二导电型的杂质而形成第二导电型的第三半导体区。接着，进行第六工序，以使针对与所述二极管部对应的所述第三半导体区的激光退火的强度比针对与所述晶体管部对应的所述第三半导体区的激光退火的强度弱的方式进行用于使所述第三半导体区有源化的激光退火。接着，进行第七工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层。接着，进行第八工序，在与所述二极管部对应的所述第三半导体区注入成为第一导电型的杂质而形成第一导电型的第四半导体区。接着，进行第九工序，在所述第三半导体区与所述第四半导体区的表面形成第二电极。
为了解决上述课题，并实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。是具有晶体管部和二极管部的半导体装置的制造方法。首先，进行第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区。接着，进行第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区。接着，进行第三工序，在所述晶体管部形成与所述第一半导体区接触的栅极绝缘膜，在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面形成栅电极。接着，进行第四工序，在所述晶体管部的所述第一半导体区的表面和所述第二半导体区的表面、以及所述二极管部的所述第一半导体区的表面形成第一电极。接着，进行第五工序，从所述半导体基板的背面侧注入成为第二导电型的杂质而形成第二导电型的第三半导体区。接着，进行第六工序，在与所述二极管部对应的所述第三半导体区注入成为第一导电型的杂质而形成第一导电型的第四半导体区。接着，进行第七工序，以使针对所述第四半导体区的激光退火的强度比针对所述第三半导体区的激光退火的强度弱的方式进行用于使所述第三半导体区和所述第四半导体区有源化的激光退火。接着，进行第八工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层。接着，进行第九工序，在所述第三半导体区的表面与所述第四半导体区的表面形成第二电极。
为了解决上述课题，并实现本发明的目的，本发明的半导体装置具有如下特征。半导体装置具备：第一导电型的半导体基板；第二导电型的第一半导体区，其设置在所述半导体基板的正面侧；第一导电型的第二半导体区，其选择性地设置在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层；栅极绝缘膜，其与所述第一半导体区接触；栅电极，其设置在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面。此外，半导体装置具备：第一导电型的第一半导体层，其设置在所述半导体基板的内部；第二导电型的第三半导体区，其设置在所述半导体基板的背面侧；第一电极，其设置在所述第一半导体区的表面和所述第二半导体区的表面；以及第二电极，其设置在所述第三半导体区的表面。所述第一半导体层的预定的区域距所述半导体基板的背面的深度大于所述第一半导体层的除所述预定的区域以外的区域距所述半导体基板的背面的深度。
为了解决上述课题，并实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。首先，进行第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区。接着，进行第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区。接着，进行第三工序，形成与所述第一半导体区接触的栅极绝缘膜，并且在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面形成栅电极。接着，进行第四工序，在所述第一半导体区的表面和所述第二半导体区的表面形成第一电极。接着，进行第五工序，从所述半导体基板的背面侧注入成为第二导电型的杂质而形成第二导电型的第三半导体区。接着，进行第六工序，以使针对所述第三半导体区的预定的区域的激光退火的强度比针对所述第三半导体区的除所述预定的区域以外的区域的激光退火的强度弱的方式进行用于使所述第三半导体区有源化的激光退火。接着，进行第七工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层。接着，进行第八工序，在所述第三半导体区的表面形成第二电极。
为了解决上述课题，并实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。首先，进行第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区。接着，进行第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区。接着，进行第三工序，形成与所述第一半导体区接触的栅极绝缘膜，并且在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面形成栅电极。接着，进行第四工序，在所述第一半导体区的表面和所述第二半导体区的表面形成第一电极。接着，进行第五工序，从所述半导体基板的背面侧注入成为第二导电型的杂质而形成第二导电型的第三半导体区。接着，进行第六工序，进行用于使所述第三半导体区有源化的激光退火。接着，进行第七工序，在所述第三半导体区的预定的区域进行Ar(氩)或硅(Si)的离子注入。接着，进行第八工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层。接着，进行第九工序，在所述第三半导体区的表面形成第二电极。
另外，本发明的半导体装置的制造方法在上述发明的基础上，其特征在于，所述第六工序在所述第七工序之后且在所述第八工序之前进行。
为了解决上述课题，并实现本发明的目的，本发明的半导体装置具有如下特征。半导体装置具备：第一导电型的半导体基板；第二导电型的第一半导体区，其设置在所述半导体基板的正面侧；第一导电型的第一半导体层，其设置在所述半导体基板的内部。此外，半导体装置具备：第一导电型的第四半导体区，其设置在所述半导体基板的背面侧；第一电极，其设置在所述第一半导体区的表面；以及第二电极，其设置在所述第四半导体区的表面。所述第一半导体层的预定的区域距所述半导体基板的背面的深度大于所述第一半导体层的除所述预定的区域以外的区域距所述半导体基板的背面的深度。
为了解决上述课题，并实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。首先，进行第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区。接着，进行第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区。接着，进行第三工序，在所述第一半导体区的表面形成第一电极。接着，进行第四工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第四半导体区。接着，进行第五工序，以使针对所述第四半导体区的预定的区域的激光退火的强度比针对所述第四半导体区的除所述预定的区域以外的区域的激光退火的强度弱的方式进行用于使所述第四半导体区有源化的激光退火。接着，进行第六工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层。接着，进行第八工序，在所述第四半导体区的表面形成第二电极。
为了解决上述课题，并实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。首先，进行第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区。接着，进行第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区。接着，进行第三工序，在所述第一半导体区的表面形成第一电极。接着，进行第四工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第四半导体区。接着，进行第五工序，进行使用于所述第四半导体区有源化的激光退火。接着，进行第六工序，在所述第四半导体区的预定的区域进行Ar(氩)或硅(Si)的离子注入。接着，进行第七工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层。接着，进行第八工序，在所述第四半导体区的表面形成第二电极。
另外，本发明的半导体装置的制造方法在上述发明的基础上，其特征在于，述第五工序在所述第六工序之后且在所述第七工序之前进行。
根据上述发明，在IGBT区(晶体管部)，n+型FS层(第一导电型的第一半导体层)设置在比二极管区(二极管部)的n+型FS层更深的位置。在此，深以n-型半导体基板(第一导电型的半导体基板)的背面为基准。n-型半导体基板的背面是在n-型半导体基板的背面侧的表面层设置的p+型集电区(第二导电型的第三半导体区)和n+型阴极区(第一导电型的第四半导体区)的背面电极(第二电极)侧的表面。由此，在二极管区，由n-型半导体基板(第一导电型的半导体基板)形成的漂移层的厚度变厚，耗尽层难以到达n+型FS层的正面，能够使二极管区的耐压增加。因此，能够确保充分的耐压，即使在施加了较大的反向恢复浪涌电压的情况下元件也难以被破坏，成为可靠性高的半导体装置。
技术效果
根据本发明的半导体装置以及半导体装置的制造方法，起到如下效果：具备二极管区和IGBT区，并且能够使二极管区的耐压比IGBT区的更高。
附图说明
图1是示出实施方式一的半导体装置的结构的俯视图。
图2是示出实施方式一的半导体装置的结构的截面图。
图3是示出实施方式一的半导体装置的阴极区的载流子浓度分布的特性图。
图4是示出实施方式一的半导体装置的FS层的载流子浓度分布的特性图。
图5是示出实施方式一的半导体装置的制造方法的流程图。
图6是示出实施方式一的半导体装置的制造过程中的有源区的状态的截面图(其一)。
图7是示出实施方式一的半导体装置的制造过程中的有源区的状态的截面图(其二)。
图8是示出实施方式一的半导体装置的制造过程中的有源区的状态的截面图(其三)。
图9是示出实施方式二的半导体装置的制造过程中的有源区的状态的截面图(其一)。
图10是示出实施方式二的半导体装置的制造过程中的有源区的状态的截面图(其二)。
图11是示出实施方式二的半导体装置的制造过程中的有源区的状态的截面图(其三)。
图12是示出实施方式二的半导体装置的制造过程中的有源区的状态的截面图(其四)。
图13是示出实施方式三的半导体装置的制造过程中的有源区的状态的截面图(其一)。
图14是示出实施方式三的半导体装置的制造过程中的有源区的状态的截面图(其二)。
图15是示出实施方式四的半导体装置的制造过程中的有源区的状态的截面图。
图16是示出实施方式五的半导体装置的制造过程中的有源区的状态的截面图(其一)。
图17是示出实施方式五的半导体装置的制造过程中的有源区的状态的截面图(其二)。
图18是示出实施方式五的半导体装置的制造过程中的有源区的状态的截面图(其三)。
图19是示出实施方式六的半导体装置的制造过程中的有源区的状态的截面图(其一)。
图20是示出实施方式六的半导体装置的制造过程中的有源区的状态的截面图(其二)。
图21是示出实施方式六的半导体装置的制造过程中的有源区的状态的截面图(其三)。
图22是示出实施方式六的半导体装置的制造过程中的有源区的状态的截面图(其四)。
图23是示出分开制作激光退火的强度强的区域、激光退火的强度弱的区域的方法的图(其一)。
图24是示出分开制作激光退火的强度强的区域、激光退火的强度弱的区域的方法的图(其二)。
图25是示出分开制作激光退火的强度强的区域、激光退火的强度弱的区域的方法的图(其三)。
图26是示出现有的具有n型FS层的RC-IGBT的制造过程中的状态的截面图(其一)。
图27是示出现有的具有n型FS层的RC-IGBT的制造过程中的状态的截面图(其二)。
图28是示出现有的具有n型FS层的RC-IGBT的制造过程中的状态的截面图(其三)。
符号说明
11 p+型阱区
12 n+型发射区
14 p型基区
16 n型蓄积层
18、118 n-型半导体基板
20、120 n+型FS层
22、122 p+型集电区
24 背面电极
30 虚设沟槽
38 层间绝缘膜
40 栅极沟槽
50 栅极绝缘膜
51 栅电极
52 发射电极
70 IGBT区
72 寿命控制区域
80 二极管区
82、182 n+型阴极区
90 有源区
91 边缘终端区
92 保护环
94 场板电极
100、200 离子注入
101、201 抗蚀掩模
102 激光退火
130 正面电极
150 RC-IGBT
174 n+型沟道截断部
具体实施方式
以下，参照附图，对本发明的半导体装置以及半导体装置的制造方法的优选实施方式一进行详细说明。在本说明书和附图中，前缀有n或p的层或区域分别表示电子或空穴为多数载流子。另外，标注于n或p的+和-分别表示杂质浓度比未标记+和-的层或区域的杂质浓度高和低。应予说明，在以下实施方式一的说明和附图中，对同样的结构标注相同的符号，并省略重复的说明。在本说明书中，在密勒指数的标记中，“-”表示跟随其后的指数的横杠(バー，bar)，且通过在指数前标记“-”来表示负的指数。而且，考虑制造中的偏差，相同或同等的记载可以包含到5％以内。
(实施方式一)
以RC-IGBT为例，对实施方式一的半导体装置的结构进行说明。图1是示出实施方式一的半导体装置的结构的俯视图。图2是示出实施方式一的半导体装置的结构的截面图。图1和图2所示的实施方式一的半导体装置是将沟槽栅结构的IGBT、以及与该IGBT反向并联的二极管一体化于同一半导体基板(半导体芯片)上而得的RC-IGBT150。
如图1所示，RC-IGBT150具备有源区90、以及包围有源区90的周围的边缘终端区91。有源区90是在导通状态时电流流通的区域。边缘终端区91包括缓解漂移区的半导体基体正面侧的电场且保持耐压的耐压保持区域。应予说明，有源区90与边缘终端区91的边界是仅在一侧设置有后述的n+型发射区12的虚设沟槽30的中心、或在两侧都不设置n+型发射区12的虚设沟槽30的中心。在有源区90的同一半导体基板上并列地设置有成为IGBT的动作区域的IGBT区(晶体管部)70、以及成为二极管的动作区域的二极管区(二极管部)80。
在有源区90的成为n-型漂移层的n-型半导体基板(第一导电型的半导体基板)18的正面的表面层可以设置有n型蓄积层16。n型蓄积层16是使载流子的扩散阻力减低的所谓的电流扩散层(Current Spreading Layer：CSL)。在n型蓄积层16上(n-型半导体基板18的正面侧)，从IGBT区70遍及二极管区80而设置有p型基区(第二导电型的第一半导体区)14。p型基区14在二极管区80作为p型阳极区而起作用。设置有贯通p型基区14而到达n-型半导体基板18的栅极沟槽40和虚设沟槽30。栅极沟槽40在两侧设置有n+型发射区12，在IGBT区70隔开预定的间隔而配置为条状的平面布局，并且将p型基区14分离为多个区域(台面部)。在栅极沟槽40的内部，沿栅极沟槽40的内壁而设置有栅极绝缘膜50，并且在栅极绝缘膜50的内侧设置有栅电极51。虚设沟槽30可以设置在IGBT区70与二极管区80的边界、IGBT区70与边缘终端区的边界、以及二极管区80，并且可以具有与栅极沟槽40相同的结构。
在IGBT区70，在p型基区14的内部，在各台面部分别选择性地设置有n+型发射区(第一导电型的第二半导体区)12。n+型发射区12夹持在栅极沟槽40的内壁设置的栅极绝缘膜50而与栅电极51对置。在二极管区80，在p型基区14的内部不设置n+型发射区12。正面电极(第一电极)130经由接触孔与n+型发射区12接触，并且通过层间绝缘膜38与栅电极51电绝缘。在n+型发射区12可以选择性地设置有开口，在该开口，正面电极130与p型基区14可以电连接。正面电极130在IGBT区70作为发射电极52而起作用，在二极管区80作为阳极电极而起作用。
在n-型半导体基板18的内部，在基板背面侧设置有n+型截止(FS)层(第一导电型的第一半导体层)20。n+型FS层20具有在关断时抑制从p型基区14与n-型半导体基板18之间的pn接合向后述的p+型集电区22侧延伸的耗尽层的延伸的功能。在IGBT区70与二极管区80，n+型FS层20设置在不同的深度，并且n+型FS层20成为起伏的形状。通常，虽然在通过离子注入而在不同的深度形成杂质层的情况下，深的杂质层与浅的杂质层相比有杂质层的厚度变厚的倾向，但是实施方式一的半导体装置的n+型FS层20无论在IGBT区70还是在二极管区80，厚度w都在制造中的偏差的范围内。
如图2所示，在IGBT区70，n+型FS层20设置在比二极管区80的n+型FS层20更深的位置。如图2所示，n+型FS层20在向Y轴方向延伸而设置的整个IGBT区70可以是大致相同的深度。另外，如图2所示，n+型FS层20在向Y轴方向延伸而设置的整个二极管区80可以是大致相同的深度。在此，深、浅是以n-型半导体基板18的背面为基准，深的位置是指距n-型半导体基板18的背面的距离长的位置，浅的位置是指距n-型半导体基板18的背面的距离短的位置。n-型半导体基板18的背面是在n-型半导体基板18的背面侧的表面层设置的p+型集电区22和n+型阴极区82的背面电极24侧的表面。即，IGBT区70中的n+型FS层20的深度d1大于二极管区80中的n+型FS层20的深度d2(d1＞d2)。深度是从n-型半导体基板18的背面到n+型FS层20的正面侧(p型基区14侧)的表面为止的长度。深度的差(d1-d2)优选是0.5μm以上且3μm以下。在IGBT区70，在n+型FS层20与p+型集电区22之间存在有与深度的差(d1-d2)对应的厚度的n-型半导体基板18。由于在n+型FS层20与p+型集电区22之间存在有n-型半导体基板18，所以n+型FS层20和p+型集电区22的杂质浓度高的区域分离，从而该部分的耐压提高。另一方面，在二极管区80，n+型FS层20可以设置在n+型阴极区82的正面侧的表面(与背面电极24侧相反一侧的表面)。
由此，在二极管区80，作为漂移层的n-型半导体基板18的厚度变厚，耗尽层难以到达n-型半导体基板18的背面，能够使二极管区80的耐压增加。例如，虽然若使开关速度高速化则反向恢复浪涌电压变大，元件破坏的危险性变高，但是通过在距背面浅的(距n-型半导体基板18的背面的距离短的)位置设置二极管区80的n+型FS层20，从而能够确保充分的耐压，即使在施加了较大的反向恢复浪涌电压的情况下元件也难以被破坏，成为可靠性高的半导体装置。
另外，在n-型半导体基板18的内部设置有寿命控制区域72，该寿命控制区域72在二极管区80，通过氦(He)照射，在比n+型FS层20距n-型半导体基板18的正面更浅的位置导入成为寿命控制剂的空穴(V)等晶格缺陷(利用×标记来表示)。寿命控制区域72可以延伸到IGBT区70与二极管区80的边界附近。另外，寿命控制区域72可以延伸到边缘终端区91的芯片端(与边缘终端区91的有源区90侧相反一侧的端)。设置有寿命控制区域72的部分的n-型半导体基板18的载流子浓度低于n-型半导体基板18的其他部分的载流子浓度。因此，n-型半导体基板18的载流子寿命在二极管区80变短，能够加快二极管的反向恢复时的载流子的消失而使反向恢复损失减低。
在n-型半导体基板18的背面侧的表面层的比n+型FS层20距n-型半导体基板18的背面更浅的位置，在IGBT区70设置有p+型集电区(第二导电型的第三半导体区)22，在二极管区80设置有n+型阴极区(第一导电型的第四半导体区)82。n+型阴极区82与p+型集电区22邻接。背面电极(第二电极)24设置在p+型集电区22和n+型阴极区82的表面(n-型半导体基板的整个背面)。背面电极24在IGBT区70作为集电极而起作用，并在二极管区80作为阴电极而起作用。
在边缘终端区91的有源区90侧设置有p+型阱区11。在边缘终端区91设置有与p+型的保护环92和芯片端部接触的n+型沟道截断部174。另外，沟道截断部可以是p型。保护环92可以从X轴方向负侧向正侧而设置多个。在图2中示出保护环92被设置多个的状态的例子。
保护环92可以被设置为在边缘终端区91包围有源区90。在设置有多个保护环92的情况下，保护环92的杂质浓度可以相同。另外，场板电极94以与n+型沟道截断部174和保护环92的表面接触的方式设置在层间绝缘膜38的上表面。
优选边缘终端区91的背面结构与二极管区80同样地设置有n+型阴极区82，并且在整个边缘终端区91，n+型FS层20设置在浅的位置。即，边缘终端区91中的n+型FS层20的深度d3与二极管区80中的n+型FS层20的深度d2大致相同(d3≈d2)。至少如图2所示，从芯片端部到p+型阱区11，优选n+型FS层20设置在浅的位置。由此，在边缘终端区91，如区域A所示，电场的宽度变宽，在有源区90侧的p+型阱区11，如区域B所示，电场的宽度变窄。因此，容易在有源区90侧的p+型阱区11发生雪崩击穿，能够防止边缘终端区91被破坏。
另外，在边缘终端区91的整个从芯片端部到p+型阱区11为止，也可以不将n+型FS层20设置在浅的位置。通过仅在容易发生雪崩击穿的部位，将n+型FS层20设置在浅的位置，从而能够使雪崩击穿难以发生在该部位。
图3是示出实施方式一的半导体装置的阴极区的载流子浓度分布的特性图。在图3中，纵轴表示载流子浓度，单位为cm-3，横轴表示距n-型半导体基板18的背面的深度，单位为μm。图3是利用SR法(Spreading Resistance Profiler)测定以加速电压110keV、剂量3×1015cm-2形成了n+型阴极区82的情况下的载流子浓度而得的结果。在图3中，得知形成有大致0.35μm的n+型阴极区82。
图4是示出实施方式一的半导体装置的FS层的载流子浓度分布的特性图。在图4中，纵轴表示载流子浓度，单位为cm-3，横轴表示距n-型半导体基板18的背面的深度，单位为μm。图4是利用SR法测定以加速电压620keV、剂量1.7×1012cm-2形成了n+型FS层20的情况下的载流子浓度而得的结果。在图4中，得知形成有大致1.4μm的n+型FS层20。
(实施方式一的半导体装置的制造方法)
接着，对实施方式一的半导体装置的制造方法进行说明。图5是示出实施方式一的半导体装置的制造方法的流程图。图6～图8是示出实施方式一的半导体装置的制造过程中的有源区90的状态的截面图。在此，图6～图8省略了正面元件结构的图示。
首先，在有源区90的成为n型漂移层的n-型半导体基板18的正面侧，利用通常的方法，依次形成栅极沟槽40、栅极绝缘膜50以及栅电极51而形成MOS栅极。另外，在有源区90以及边缘终端区91的有源区90侧的成为n型漂移层的n-型半导体基板18的正面侧，与栅极沟槽40同样地也形成虚设沟槽30。在n-型半导体基板18的正面侧，也可以以比栅极沟槽40的底距n-型半导体基板18的正面更浅的深度，通过例如外延生长而形成n型蓄积层16。
接着，在边缘终端区91，通过硼(B)等p型杂质的离子注入而在基板正面的表面层选择性地形成p+型阱区11和保护环92。接着，通过磷(P)和/或砷(As)等n型杂质的离子注入，在基板正面的表面层选择性地形成n+型沟道截断部174。
接着，在有源区90和边缘终端区91的比p+型阱区11更靠有源区90侧的位置，通过硼(B)等p型杂质的离子注入，以比栅极沟槽40的底距n-型半导体基板18的正面更浅的深度形成p型基区14。或者，在有n型蓄积层16的情况下，以比n型蓄积层16距n-型半导体基板18的正面更浅的深度形成p型基区14。在上述制造方法中，虽然在形成保护环92和n+型沟道截断部174之后形成p型基区14，但是也可以在形成p型基区14之后形成保护环92和n+型沟道截断部174。
接着，通过磷(P)和/或砷(As)等n型杂质的离子注入，在IGBT区70的p型基区14的内部选择性地形成n+型发射区12。接着，以覆盖栅电极51的方式堆积(形成)例如BPSG膜等层间绝缘膜38。
接着，将层间绝缘膜38图案化而形成接触孔，在IGBT区70使n+型发射区12露出，在二极管区80使p型基区14露出，在边缘终端区91使n+型沟道截断部174、p+型阱区11以及保护环92露出。接着，在接触孔的内部，经由势垒金属(未图示)而形成插塞电极(未图示)。接着，通过例如溅射法，以与接触孔的内部的插塞电极接触的方式形成覆盖层间绝缘膜38的整个表面的正面电极130。在边缘终端区91，也通过例如溅射法，以与接触孔的内部的插塞电极接触的方式形成覆盖层间绝缘膜38的表面的一部分的场板电极94。由此，形成实施方式一的半导体装置的正面元件结构(步骤S1：第一工序～第四工序)。
接着，从背面侧磨削n-型半导体基板18，一直磨削到作为半导体装置而使用的产品厚度的位置为止。接着，在n-型半导体基板18的整个背面将例如硼(B)等p型杂质进行离子注入100，在n-型半导体基板18的整个背面的表面层形成p+型集电区22(步骤S2：第五工序)。若因微粒等而存在不被注入p型杂质的部位，则导致耐压不良，因此，以在n-型半导体基板18的背面露出的状态下不推进工艺的方式，从注入面处于清洁的状态开始立即将p型杂质进行离子注入。到此为止的状态被记载于图6。
接着，利用光刻，在n-型半导体基板18背面上形成将与二极管区80和边缘终端区91对应的部分开口的抗蚀掩模101(步骤S3)。接着，将该抗蚀掩模101作为掩模而将例如磷(P)等n型杂质进行离子注入100，使n-型半导体基板18背面的表面层的、二极管区80和边缘终端区91的p+型集电区22反转为n型而形成n+型阴极区82(步骤S4：第六工序)。由此，形成n+型区域与p+型区域并列的RFC(Relaxed Field of Cathode：场扩展阴极)结构。到此为止的状态被记载于图7。
接着，通过灰化(抛光)处理去除抗蚀掩模101。接着，在n-型半导体基板18的整个背面将例如磷等n型杂质进行离子注入100，在n-型半导体基板18的内部形成n+型FS层20(步骤S5：第六工序)。到此为止的状态被记载于图8。
在此，在使注入到n+型阴极区82与p+型集电区22的杂质活化之前，以越过n+型阴极区82和p+型集电区22的方式进行离子注入。由于在n+型阴极区82与p+型集电区22中晶体缺陷的量有差，并且晶体缺陷在n+型阴极区82多，所以n型杂质难以通过n+型阴极区82。因此，在IGBT区70中，n+型FS层20形成在比二极管区80的n+型FS层20距n-型半导体基板18的背面更深的位置，并且n+型FS层20形成为起伏的形状。因此，在实施方式一中，相比以往，能够在不增加工艺工时的情况下，通过一次离子注入，在IGBT区70将n+型FS层20形成在深的位置，在二极管区80将n+型FS层20形成在浅的位置。
由此，形成晶体缺陷的量有差的区域，在不进行退火的情况下，在使杂质活化之前进行用于形成n+型FS层20的离子注入。由此，n+型FS层20形成为起伏的形状。在上述方法中，作为晶体缺陷的量有差的区域的形成方法，形成n+型阴极区82与p+型集电区22，但是不限于该方法。例如，也可以通过在n-型半导体基板18背面选择性地注入氩(Ar)或氙(Xe)等稀有气体元素、或者硅(Si)等不影响基板的电气特性的元素等而形成晶体缺陷的量有差的区域。在该情况下，在二极管区80注入例如氩，在进行退火之前，通过在n-型半导体基板18的整个背面将例如磷等n型杂质进行离子注入，从而在IGBT区70，n+型FS层20形成在比二极管区80的n+型FS层20距n-型半导体基板18的背面更深的位置，n+型FS层20形成为起伏的形状。另外，考虑到沟道效应，通过在离子注入时从容易引起沟道效应的结晶方位进行离子注入，从而能够使因晶体缺陷量的差而形成起伏的形状的效果变得显著，并且能够形成起伏的形状的n+型FS层20。
另外，用于形成n+型FS层20的离子种类列举出磷、氢、砷(As)等。在其中优选的是磷。其理由是因为通过利用磷来进行形成n+型FS层20的离子注入，从而使因晶体缺陷量的差而形成起伏的形状的效果变得显著，更容易地形成起伏的n+型FS层20。由于氢是比磷轻的元素，所以能够注入至更深的位置，相比利用磷的情况容易在更深的位置形成起伏的n+型FS层20。由于砷是比磷重的元素，所以相比利用磷的情况，在更浅的位置形成起伏的n+型FS层20却需要利用大的能量来进行注入。虽然作为其他所使用的离子种类有硒、硫磺等，但是因为容易扩散，所以n+型FS层20难以形成为起伏的形状。
另外，即使在n-型半导体基板18背面，选择性地将n型杂质例如磷(P)或砷(As)等进行离子注入，在n-型半导体基板18的二极管区80中的背面的表面层选择性地形成n+型阴极区82，其后，在n-型半导体基板18背面选择性地将p型杂质例如硼(B)进行离子注入，并且在IGBT区70的背面的表面层选择性地形成了p+型集电区22后，将形成n+型FS层20的n型杂质进行离子注入，从而也能够形成RFC结构，并且也能够形成n+型FS层20。由于作为n型杂质的磷或砷的质量数比作为p型杂质的硼大而容易能够产生晶体缺陷，所以能够形成晶体缺陷的量有差的区域。可以适当改变形成n+型阴极区82和p+型集电区22的顺序。
应予说明，通过在n-型半导体基板18整个背面将n型杂质进行离子注入，在n-型半导体基板18的整个背面的表面层形成n+型阴极区82，其后，在n-型半导体基板18背面选择性地将p型杂质进行离子注入，并在使IGBT区70中的n+型阴极区82反转为p型而形成p+型集电区22后，将形成n+型FS层20的n型杂质进行离子注入，从而能够形成RFC结构，并且能够形成与实施方式一反向起伏的n+型FS层20。即，在该情况的IGBT区70中，n+型FS层20形成在比二极管区80的n+型FS层20距n-型半导体基板18的背面更浅的位置。
应予说明，利用光刻，在n-型半导体基板18背面上形成将与IGBT区70对应的部分开口的抗蚀掩模101，将该抗蚀掩模101作为掩模而将例如p型杂质进行离子注入，在n-型半导体基板18背面的表面层选择性地形成p+型集电区22后，在n-型半导体基板18的整个背面的表面层将n型杂质进行离子注入，以不使p+型集电区22反转为n型的方式形成n+型阴极区82，其后，将形成n+型FS层20的n型杂质进行离子注入。通过该制造方法，也能够形成RFC结构，并且也能够形成与实施方式一反向起伏的n+型FS层20。即，在IGBT区70中，n+型FS层20形成在比二极管区80的n+型FS层20距n-型半导体基板18的背面更浅的位置。
接着，通过热处理(退火)，使n+型阴极区82、p+型集电区22以及n+型FS层20有源化。由于适合于n+型FS层20的有源化的温度与适合于由其他杂质形成的层的有源化的温度不同，所以分开进行n+型FS层20的有源化与n+型阴极区82和p+型集电区22的有源化。例如，n+型阴极区82和p+型集电区22的有源化可以通过基于激光的加热来进行。n+型FS层20的有源化可以通过基于相对于n+型阴极区82和p+型集电区22的有源化而改变了处理条件的激光的加热来进行，也可以通过基于400℃左右以下的比较低温下的炉的退火来进行。接着，在利用例如聚酰亚胺膜等表面保护膜(未图示)覆盖基板整个正面后，将表面保护膜图案化而使正面电极130和/或各电极焊盘露出。
接着，从基板背面进行氦照射，从二极管区80遍及IGBT区70与二极管区80的边界附近而在n-型半导体基板18导入成为寿命控制剂的晶格缺陷，形成寿命控制区域72。
接着，利用热处理(退火)使基于氦照射的晶格缺陷恢复来调整半导体基板中的晶格缺陷量，从而调整载流子寿命。
接着，在半导体基板的整个背面形成与n+型阴极区82和p+型集电区22接触的背面电极24。其后，通过将半导体晶片切断(切割)而单片化为一个一个的芯片状，从而完成图2所示的RC-IGBT150。
如上所述，根据实施方式一，在IGBT区中，n+型FS层设置在比二极管区的n+型FS层距n-型半导体基板的背面更深的位置。由此，在二极管区中，作为漂移层的n-型半导体基板的厚度变厚，耗尽层难以到达n-型半导体基板的背面，能够使二极管区的耐压增加。因此，能够确保充分的耐压，即使在施加了较大的反向恢复浪涌电压的情况下，元件也难以被破坏，成为可靠性高的半导体装置。
(实施方式二)
因为实施方式二的半导体装置的结构与实施方式一的半导体装置的结构相同，所以省略记载。
(实施方式二的半导体装置的制造方法)
接着，对实施方式二的半导体装置的制造方法进行说明。图9～图12是示出实施方式二的半导体装置的制造过程中的有源区90的状态的截面图。在此，图9～图12省略了正面元件结构的图示。在此以后的图13～图22也是同样的。
首先，与实施方式一同样地，在成为n型漂移层的n-型半导体基板18的正面侧形成正面元件结构(第一工序～第四工序)。
接着，从背面侧磨削n-型半导体基板18，一直磨削到作为半导体装置而使用的产品厚度的位置为止。接着，在n-型半导体基板18的整个背面将例如硼(B)等p型杂质进行离子注入100，在n-型半导体基板18的整个背面的表面层形成p+型集电区22(第五工序)。若因微粒等而存在不被注入p型杂质的部位，则导致耐压不良，因此，以在n-型半导体基板18的背面露出的状态下不推进工艺的方式，从注入面处于清洁的状态开始立即将p型杂质进行离子注入。到此为止的状态被记载于图9。
接着，从n-型半导体基板18背面进行激光退火102(第六工序)。通过照射比与带隙相等的能量更高能的激光并进行加热，从而使离子注入的p型杂质活化。此时，通过使激光的扫描速度变化等而分开制作激光退火102的强度强的区域、以及激光退火102的弱的区域。后面会利用图24～图25对激光退火的强度进行说明。在图10中，细的箭头表示激光退火102的强度弱的部分，粗的箭头表示激光退火102的强度强的部分。虽然通过将p型杂质进行离子注入100而在p+型集电区22形成有晶体缺陷，但是若激光退火102强，则能够通过热量来恢复较多的晶体缺陷，从而能够成为晶体缺陷的密度低的区域。另一方面，若激光退火102弱，则不能通过热量来充分地恢复较多的晶体缺陷，而成为晶体缺陷的密度高的区域。由此，通过激光退火102的强度的强弱而在n-型半导体基板18的背面制作晶体缺陷的量的差。
例如，通过在激光退火102时使激光平行地扫描，以纵轴50％以上的重叠率(重合的部分的面积的比例)，将脉冲宽度在半值宽度上设为100ns以上且300ns以下，将能量密度j设为1.6J/cm2以上且2.0J/cm2以下，并且将频率设为1kHz～3kHz，从而能够消除晶体缺陷。因此，利用上述条件，使激光的能量密度j变小，从而能够形成晶体缺陷残留的部分。
在此，在实施方式二中，使针对形成有n+型阴极区82的区域的激光退火的强度变得弱于针对形成有p+型集电区22的区域的激光退火的强度。由此，在形成有p+型集电区22的区域形成晶体缺陷的密度低的区域，在形成有n+型阴极区82的区域形成晶体缺陷的密度高的区域。到此为止的状态被记载于图10。
接着，在n-型半导体基板18的整个背面将例如磷等n型杂质进行离子注入100，在n-型半导体基板18的内部形成n+型FS层20(第七工序)。在n-型半导体基板18背面，晶体缺陷的量有差，在晶体缺陷的密度高的区域，n型杂质难以通过n+型阴极区82。因此，在IGBT区70中，n+型FS层20形成在比二极管区80的n+型FS层20距n-型半导体基板18的背面更深的位置，并且n+型FS层20形成为起伏的形状。因此，在实施方式二中，能够通过一次离子注入，在IGBT区70将n+型FS层20形成在深的位置，在二极管区80将n+型FS层20形成在浅的位置。到此为止的状态被记载于图11。
接着，利用光刻，在n-型半导体基板18背面上形成将与二极管区80和边缘终端区91对应的部分开口的抗蚀掩模101。接着，将该抗蚀掩模101作为掩模而将例如磷(P)等n型杂质进行离子注入100，使n-型半导体基板18背面的表面层的、二极管区80和边缘终端区91中的p+型集电区22反转为n型而形成n+型阴极区82(第八工序)。由此，形成n+型区域与p+型区域并列的RFC(Relaxed Field of Cathode：场扩展阴极)结构。到此为止的状态被记载于图12。
接着，通过灰化(抛光)处理去除抗蚀掩模101。另外，用于形成n+型FS层20的离子种类列举出磷、氢、砷(As)。在其中优选的是磷。其理由是因为通过利用磷来进行形成n+型FS层20的离子注入，从而使因晶体缺陷量的差而形成起伏的形状的效果变得显著，更容易地形成起伏的n+型FS层20。由于氢是比磷轻的元素，所以能够注入至更深的位置，相比利用磷的情况，容易在更深的位置形成起伏的n+型FS层20。由于砷是比磷重的元素，所以相比利用磷的情况，在更浅的位置形成起伏的n+型FS层20却需要利用较大的能量来注入。虽然作为其他所使用的离子种类有硒、硫磺等，但是因为容易扩散，所以n+型FS层20难以形成为起伏的形状。
接着，通过热处理(退火)，使n+型阴极区82和n+型FS层20有源化。由于适合于n+型FS层20的有源化的温度与适合于由其他杂质形成的层的有源化的温度不同，所以分开进行n+型FS层20的有源化与n+型阴极区82的有源化。例如，n+型阴极区82的有源化可以通过基于激光的加热来进行。n+型FS层20的有源化与n+型阴极区82的有源化可以通过基于改变了处理条件的激光的加热来进行，也可以通过基于400℃左右以下的比较低温下的炉的退火来进行。接着，在利用例如聚酰亚胺膜等表面保护膜(未图示)覆盖整个基板正面后，将表面保护膜图案化而使正面电极130和/或各电极焊盘露出。
接着，从基板背面进行氦照射，从二极管区80遍及IGBT区70与二极管区80的边界附近而在n-型半导体基板18导入成为寿命控制剂的晶格缺陷，形成寿命控制区域72。
接着，利用热处理(退火)而使基于氦照射的晶格缺陷恢复来调整半导体基板中的晶格缺陷量，从而调整载流子寿命。
接着，在半导体基板的整个背面形成与n+型阴极区82和p+型集电区22接触的背面电极24(第九工序)。其后，通过将半导体晶片切断(切割)而单片化为一个一个的芯片状，从而完成图1和图2所示的RC-IGBT150。
如上所述，根据实施方式二，与实施方式一同样地在IGBT区，n+型FS层设置在比二极管区的n+型FS层距n-型半导体基板的背面更深的位置。由此，具有与实施方式一同样的效果。
(实施方式三)
因为实施方式三的半导体装置的结构与实施方式一的半导体装置的结构相同，所以省略记载。
(实施方式三的半导体装置的制造方法)
接着，对实施方式三的半导体装置的制造方法进行说明。图13和图14是示出实施方式三的半导体装置的制造过程中的有源区90的状态的截面图。
首先，与实施方式一同样地，在成为n型漂移层的n-型半导体基板18的正面侧形成正面元件结构(第一工序～第四工序)。
接着，从背面侧磨削n-型半导体基板18，一直磨削到作为半导体装置而使用的产品厚度的位置为止。接着，在n-型半导体基板18的整个背面将例如硼(B)等p型杂质进行离子注入100，在n-型半导体基板18的整个背面的表面层形成p+型集电区22(第五工序)。若因微粒等而存在不被注入p型杂质的部位，则导致耐压不良，因此，以在n-型半导体基板18的背面露出的状态下不推进工艺的方式，从注入面处于清洁的状态开始立即将p型杂质进行离子注入。到此为止的状态与实施方式二的图9相同。
接着，利用光刻，在n-型半导体基板18背面上形成将与二极管区80和边缘终端区91对应的部分开口的抗蚀掩模(未图示)。接着，将该抗蚀掩模作为掩模而对例如磷(P)等n型杂质进行离子注入100，使n-型半导体基板18背面的表面层的、二极管区80和边缘终端区91的p+型集电区22反转为n型而形成n+型阴极区82(第六工序)。由此，形成n+型区域与p+型区域并列的RFC结构。
接着，通过灰化(抛光)处理去除抗蚀掩模。接着，通过从n-型半导体基板18背面进行激光退火102而使n+型阴极区82和p+型集电区22有源化(第七工序)。通过照射比与带隙相等的能量更高能的激光并进行加热从而使离子注入的p型杂质和n型杂质活化。此时，通过使激光的扫描速度变化等而分开制作激光退火102的强度强的区域、以及激光退火102的强度弱的区域。在图13中，细的箭头表示激光退火102弱的部分，粗的箭头表示激光退火102强的部分。若激光退火102强，则能够通过热量来恢复较多的晶体缺陷，从而能够成为晶体缺陷的密度低的区域。另一方面，若激光退火102弱，则不能通过热量来充分地恢复较多的晶体缺陷，从而能够成为晶体缺陷的密度高的区域。由此，通过激光退火102的强弱而在n-型半导体基板18的背面制作晶体缺陷的量的差。
在此，在实施方式三中，使针对形成有n+型阴极区82的区域的激光退火的强度变得弱于针对形成有p+型集电区22的区域的激光退火的强度。由此，在形成有p+型集电区22的区域形成晶体缺陷的密度低的区域，在形成有n+型阴极区82的区域形成晶体缺陷的密度高的区域。到此为止的状态被记载于图13。
接着，在n-型半导体基板18的整个背面将例如磷等n型杂质进行离子注入100，在n-型半导体基板18的内部形成n+型FS层20(第八工序)。在n-型半导体基板18背面晶体缺陷的量有差，在晶体缺陷的密度高的区域，n型杂质难以通过n+型阴极区82。因此，在IGBT区70中，n+型FS层20形成在比二极管区80的n+型FS层20距n-型半导体基板18的背面更深的位置，并且n+型FS层20形成为起伏的形状。因此，在实施方式三中，能够通过一次离子注入，在IGBT区70将n+型FS层20形成在深的位置，在二极管区80将n+型FS层20形成在浅的位置。到此为止的状态被记载于图14。
在实施方式三中，在激光退火102之前，进行用于形成n+型阴极区82和p+型集电区22的离子注入。因此，相比于作为仅用于p+型集电区22的形成的离子注入的实施方式二，能够使晶体缺陷的差变大，并且使IGBT区70的n+型FS层20的深度与二极管区80的n+型FS层20的深度的差变得更大。另外，通过使n+型阴极区82的部分的激光退火102的强弱变化，从而能够调节二极管区80中的n+型FS层20的深度。
接着，通过热处理(退火)，使n+型FS层20有源化。n+型FS层20的有源化可以通过相对于n+型阴极区82的有源化而基于改变了处理条件的激光的加热来进行，也可以通过基于400℃左右以下的比较低温下的炉的退火来进行。接着，在利用例如聚酰亚胺膜等表面保护膜(未图示)覆盖整个基板正面后，将表面保护膜图案化而使正面电极130和/或各电极焊盘露出。
接着，从基板背面进行氦照射，从二极管区80遍及IGBT区70与二极管区80的边界附近而在n-型半导体基板18导入成为寿命控制剂的晶格缺陷，形成寿命控制区域72。
接着，利用热处理(退火)而使基于氦照射的晶格缺陷恢复来调整半导体基板中的晶格缺陷量，从而调整载流子寿命。
接着，在半导体基板的整个背面形成与n+型阴极区82和p+型集电区22接触的背面电极24(第九工序)。其后，通过将半导体晶片切断(切割)而单片化为一个一个的芯片状，从而完成图2所示的RC-IGBT150。
如上所述，根据实施方式三，与实施方式一同样地在IGBT区中，n+型FS层设置在比二极管区的n+型FS层距n-型半导体基板的背面更深的位置。由此，具有与实施方式一同样的效果。在实施方式三中，在激光退火之前，进行用于形成n+型阴极区和p+型集电区的离子注入。因此，相比于作为仅用于形成p+型集电区22的离子注入的实施方式二，能够使晶体缺陷的差变大，并且能够使IGBT区的n+型FS层20与二极管区的n+型FS层20的深度的差变得更大。
(实施方式四)
在实施方式一～实施方式三中，是将沟槽栅结构的IGBT、以及与该IGBT反向并联的二极管一体化于同一半导体基板(半导体芯片)上而得的RC-IGBT150。然而，本发明不仅能够适用于RC-IGBT150，也能够适用于IGBT单体、二极管单体。
实施方式四的半导体装置的IGBT的结构由图2中的IGBT区70与边缘终端区91构成。即，是从图2中除去二极管区80后的构成。另一方面，实施方式四的半导体装置的二极管的结构由图2中的二极管区80与边缘终端区91构成。即，是从图2中除去IGBT区70后的构成。
(实施方式四的半导体装置的制造方法)
接着，对实施方式四的半导体装置的制造方法进行说明。图15是示出实施方式四的半导体装置的制造过程中的有源区90的状态的截面图。图15是在形成了IGBT的情况下的制造过程中的有源区90的状态，并且在形成了二极管的情况下的制造过程中的有源区90的状态是p+型集电区22的部分变为n+型阴极区82的状态。
首先，与实施方式一同样地，在成为n型漂移层的n-型半导体基板18的正面侧形成正面元件结构(按照第一工序～第四工序(IGBT的情况)、第一工序～第三工序(二极管的情况)的顺序进行表示。以下也是同样的)。
接着，从背面侧磨削n-型半导体基板18，一直磨削到作为半导体装置而使用的产品厚度的位置。接着，在n-型半导体基板18的整个背面将例如硼(B)或磷(P)等p型杂质或n型杂质进行离子注入100，在n-型半导体基板18的整个背面的表面层形成p+型集电区22或n+型阴极区82(第五工序(IGBT的情况)、第四工序(二极管的情况))。若因微粒等而存在不被注入p型杂质或n型杂质的部位，则导致耐压不良，因此，以在n-型半导体基板18的背面露出的状态下不推进工艺的方式，从注入面处于清洁的状态开始立即将p型杂质或n型杂质进行离子注入。形成了IGBT的情况下的到此为止的状态与实施方式二的图9相同。形成了二极管的情况下的到此为止的状态是在实施方式二的图9中p+型集电区22的部分变为n+型阴极区82的状态。
接着，从n-型半导体基板18背面进行激光退火102(第六工序(IGBT的情况)、第五工序(二极管的情况))。通过照射比与带隙相等的能量更高能的激光并进行加热从而使离子注入的p型杂质或n型杂质活化。此时，通过使激光的扫描速度变化等，从而使针对p+型集电区22的预定的区域或n+型阴极区82的预定的区域的激光退火的强度变得弱于针对除p+型集电区22的预定区域或n+型阴极区82的预定区域以外的区域的激光退火的强度，分开制作激光退火102的强度强的区域、以及激光退火102的强度弱的区域。在此，在实施方式四中，将预定的区域作为较深地形成n+型FS层20的区域而形成晶体缺陷的密度低的区域，将除预定的区域以外的区域作为较浅地形成n+型FS层20的区域而形成晶体缺陷的密度高的区域。
接着，在n-型半导体基板18的整个背面将例如磷等n型杂质进行离子注入100，在n-型半导体基板18的内部形成n+型FS层20(第七工序(IGBT的情况)、第六工序(二极管的情况))。在n-型半导体基板18背面晶体缺陷的量有差，在晶体缺陷的密度高的区域，n型杂质难以通过n+型阴极区82。因此，n+型FS层20形成为起伏的形状。因此，在实施方式四中，能够通过一次离子注入，在IGBT和二极管形成起伏的形状的n+型FS层20。到此为止的状态被记载于图15。
此后，通过进行实施方式一的热处理(退火)以后的工序，从而完成IGBT或二极管。
如上所述，根据实施方式四，能够针对IGBT单体和二极管单体而形成起伏的形状的n+型FS层。例如，在IGBT或二极管，在有源区与边缘终端区改变n+型FS层的深度，从而能够使耐压在有源区与边缘终端区不同。
(实施方式五)
实施方式五的半导体装置的结构与实施方式四的半导体装置的结构相同。即，是IGBT单体、二极管单体的结构。
(实施方式五的半导体装置的制造方法)
接着，对实施方式五的半导体装置的制造方法进行说明。图16～图18是示出实施方式五的半导体装置的制造过程中的有源区90的状态的截面图。图16～图18是在形成了IGBT的情况下的制造过程中的有源区90的状态，并且在形成了二极管的情况下的制造过程中的有源区90的状态是p+型集电区22的部分变为n+型阴极区82的状态。
首先，与实施方式一同样地，在成为n型漂移层的n-型半导体基板18的正面侧形成正面元件结构(第一工序～第四工序(IGBT的情况)、第一工序～第三工序(二极管的情况))。
接着，从背面侧磨削n-型半导体基板18，一直磨削到作为半导体装置而使用的产品厚度的位置为止。接着，在n-型半导体基板18的整个背面将例如硼(B)或磷(P)等p型杂质或n型杂质进行离子注入100，在n-型半导体基板18的整个背面的表面层形成p+型集电区22或n+型阴极区82(第五工序(IGBT的情况)、第四工序(二极管的情况))。若因微粒等而存在不被注入p型杂质或n型杂质的部位，则导致耐压不良，因此，以在n-型半导体基板18的背面露出的状态下不推进工艺的方式，从注入面处于清洁的状态开始立即将p型杂质或n型杂质进行离子注入。形成了IGBT的情况下的到此为止的状态与实施方式二的图9相同。在形成了二极管的情况下的到此为止的状态是在实施方式二的图9中p+型集电区22的部分变为n+型阴极区82的状态。
接着，从n-型半导体基板18背面进行激光退火102。通过照射比与带隙相等的能量更高能的激光并进行加热从而使离子注入的p型杂质或n型杂质活化(第六工序(IGBT的情况)、第五工序(二极管的情况))。此时，激光退火102的强度均等地进行。到此为止的状态被记载于图16。
接着，利用光刻，在n-型半导体基板18背面上形成将与较浅地形成n+型FS层20的区域对应的部分开口的抗蚀掩模101。接着，将该抗蚀掩模101作为掩模而将氩(Ar)或Si进行离子注入100。注入了氩(Ar)或Si的区域晶体缺陷崩溃，成为晶体缺陷的密度低的区域(第七工序(IGBT的情况)、第六工序(二极管的情况))。到此为止的状态被记载于图17。
接着，通过灰化(抛光)处理去除抗蚀掩模101。接着，在n-型半导体基板18的整个背面将例如磷等n型杂质进行离子注入100，在n-型半导体基板18的内部形成n+型FS层20(第八工序(IGBT的情况)、第七工序(二极管的情况))。在n-型半导体基板18背面晶体缺陷的量有差，在晶体缺陷的密度高的区域，n型杂质难以通过n+型阴极区82。因此，n+型FS层20形成为起伏的形状。因此，在实施方式五中，能够通过一次离子注入，在IGBT和二极管形成起伏的形状的n+型FS层20。到此为止的状态被记载于图18。
此后，通过进行实施方式一的热处理(退火)以后的工序，从而完成IGBT或二极管。
如上所述，根据实施方式五，能够与实施方式四同样地在IGBT单体和二极管单体形成起伏的形状的n+型FS层。由此，具有与实施方式四同样的效果。
(实施方式六)
实施方式六的半导体装置的结构与实施方式四的半导体装置的结构相同。即，是IGBT单体、二极管单体的结构。
(实施方式六的半导体装置的制造方法)
接着，对实施方式六的半导体装置的制造方法进行说明。图19～图22是示出实施方式六的半导体装置的制造过程中的有源区90的状态的截面图。图19～图22是在形成了IGBT的情况下的制造过程中的有源区90的状态，并且在形成了二极管的情况下的制造过程中的有源区90的状态是p+型集电区22的部分变为n+型阴极区82的状态。
首先，与实施方式一同样地，在成为n型漂移层的n-型半导体基板18的正面侧形成正面元件结构(第一工序～第四工序(IGBT的情况)、第一工序～第三工序(二极管的情况))。
接着，从背面侧磨削n-型半导体基板18，一直磨削到作为半导体装置而使用的产品厚度的位置为止。接着，在n-型半导体基板18的整个背面将例如硼(B)或磷(P)等p型杂质或n型杂质进行离子注入100，在n-型半导体基板18的整个背面的表面层形成p+型集电区22或n+型阴极区82(第五工序(IGBT的情况)、第四工序(二极管的情况))。若因微粒等而存在不被注入p型杂质或n型杂质的部位，则导致耐压不良，因此，以在n-型半导体基板18的背面露出的状态下不推进工艺的方式，从注入面处于清洁的状态开始立即将p型杂质或n型杂质进行离子注入。到此为止的状态被记载于图19。
接着，利用光刻，在n-型半导体基板18背面上形成将与较浅地形成n+型FS层20的区域对应的部分开口的抗蚀掩模101。接着，将该抗蚀掩模101作为掩模而将Ar或Si进行离子注入100。注入了Ar或Si的区域晶体缺陷崩溃，成为晶体缺陷的密度低的区域(第七工序(IGBT的情况)、第六工序(二极管的情况))。到此为止的状态被记载于图20。
接着，通过灰化(抛光)处理去除抗蚀掩模101。接着，从n-型半导体基板18背面进行激光退火102。通过照射比与带隙相等的能量更高能的激光并进行加热从而使离子注入的p型杂质或n型杂质活化(第六工序(IGBT的情况)、第五工序(二极管的情况))。此时，激光退火102的强度均等地进行。到此为止的状态被记载于图21。
接着，在n-型半导体基板18的整个背面将例如磷等n型杂质进行离子注入100，在n-型半导体基板18的内部形成n+型FS层20(第八工序(IGBT的情况)、第七工序(二极管的情况))。在n-型半导体基板18背面，因离子注入100的影响，在激光退火102之后晶体缺陷的量也有差。在晶体缺陷的密度高的区域中，n型杂质难以通过n+型阴极区82。因此，n+型FS层20形成为起伏的形状。因此，在实施方式五中，能够通过一次离子注入，在IGBT和二极管形成起伏的形状的n+型FS层20。到此为止的状态被记载于图22。在实施方式六中，由于在将p型杂质或n型杂质进行离子注入后进行激光退火102，所以相比实施方式五能够减少晶体缺陷的量，并且能够使n+型FS层20的深度的差变得小于实施方式五。
此后，通过进行实施方式一的热处理(退火)以后的工序，从而完成IGBT或二极管。
如上所述，根据实施方式六，能够与实施方式四同样地在IGBT单体和二极管单体形成起伏的形状的n+型FS层。由此，具有与实施方式四同样的效果。
接着，对分开制作激光退火的强度强的区域、以及激光退火的强度弱的区域进行说明。图23～图25是示出分开制作激光退火的强度强的区域、以及激光退火的强度弱的区域的方法的图。图23中，在激光退火时，使激光的扫描速度变化。例如，通过如图23的A那样地使激光的扫描速度变慢，从而增加对单位面积照射的激光的时间，能够形成激光退火的强度强的区域。另外，通过如图23的B那样地使激光的扫描速度变快，从而减少对单位面积照射的激光的时间，能够形成激光退火的强度弱的区域。另外，通过使激光的扫描速度相同而利用电过滤器等间除激光脉冲，从而减少对单位面积照射的激光的量，也能够形成激光退火的强度弱的区域。
在图24中，在激光退火时，使激光脉冲的重叠的重合部分变化。例如，通过在如图24的A那样地移动扫描线时，使移动的长度变短而使相邻的扫描线之间的重合部分变多，从而增加对单位面积照射的激光照射的次数，形成激光退火的强度强的区域。另外，通过在如图24的B那样地移动扫描线时，使移动的长度变长而使相邻的扫描线之间的重合部分变少，从而减少对单位面积照射的激光照射的次数，形成激光退火的强度弱的区域。例如，以在相同的部分照射四次激光的方式形成激光退火的强度强的区域，并且以在相同的部分照射两次激光的方式形成激光退火的强度弱的区域。该方法不仅适用于脉冲激光，也可以适用于连续波激光。
在图25中，在激光退火时，使激光脉冲的能量变化。例如，通过如图25的A那样地使激光脉冲的能量变高，从而增加对单位面积照射的激光的能量，形成激光退火的强度强的区域。另外，通过如图25的B那样地使激光脉冲的能量变低，从而减少对单位面积照射的激光的能量，形成激光退火的强度弱的区域。例如，通过经由掩模(遮断器/过滤器)进行激光照射，从而能够以任意的图案使激光强度分布产生，由此，能够使基板的任意位置的激光强度变高。该方法不仅适用于脉冲激光，也可以适用于连续波激光。
除此以外，通过改变激光的波长，也能够分开制作激光退火的强度强的区域、以及激光退火的强度弱的区域。在这些区域之中，由于脉冲激光的光点为矩形的形状，所以优选使重叠的重合部分变化、和/或利用过滤器来间除激光脉冲。
以上，在本发明中，虽然以在硅基板的第一主表面上构成MOS栅极结构的情况为例进行了说明，但是不限于此，可以对半导体的种类(例如，碳化硅(SiC)等)、基板主表面的表面方位等进行各种改变。另外，虽然在本发明的实施方式一中，以沟槽型RC-IGBT为例进行了说明，但是不限于此，可以适用于平面型半导体装置等各种构成的半导体装置。另外，在本发明中，虽然在各实施方式中将第一导电型作为n型，将第二导电型作为p型，但是本发明即使将第一导电型作为p型，将第二导电型作为n型也同样成立。
产业上的可利用性
如上所述，本发明的半导体装置以及半导体装置的制造方法对于电力转换装置或各种产业用机械等的电源装置等所使用的高耐压半导体装置来说是有用的。

Claims (19)

1.一种半导体装置，其特征在于，具备晶体管部和二极管部，
所述晶体管部具有：
第一导电型的半导体基板；
第二导电型的第一半导体区，其设置在所述半导体基板的正面侧；
第一导电型的第二半导体区，其选择性地设置在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层；
栅极绝缘膜，其与所述第一半导体区接触；
栅电极，其设置在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面；
第一导电型的第一半导体层，其设置在所述半导体基板的内部；
第二导电型的第三半导体区，其设置在所述半导体基板的背面侧；
第一电极，其设置在所述第一半导体区的表面和所述第二半导体区的表面；以及
第二电极，其设置在所述第三半导体区的表面，
所述二极管部具有：
所述半导体基板；
所述第一半导体区；
所述第一半导体层；
第一导电型的第四半导体区，其设置在所述半导体基板的背面侧；
所述第一电极，其设置在所述第一半导体区的表面；以及
所述第二电极，其设置在所述第四半导体区的表面，
所述晶体管部的所述第一半导体层距所述半导体基板的背面的深度大于所述二极管部的所述第一半导体层距所述半导体基板的背面的深度。
2.根据权利要求1所述的半导体装置，其特征在于，
所述晶体管部的所述第一半导体层的厚度与所述二极管部的所述第一半导体层的厚度相同，
在所述晶体管部，在所述第一半导体层与所述第三半导体区之间存在所述半导体基板。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述半导体装置具有：
有源区，其具备所述晶体管部和所述二极管部，并且流通有电流；以及
终端构造部，其配置在所述有源区的外侧，并且形成有包围所述有源区的周围的耐压结构，
所述终端构造部具有所述半导体基板、所述第一半导体层、所述第四半导体区、所述第二电极，
所述二极管部的所述第一半导体层距所述半导体基板的背面的深度与所述终端构造部的所述第一半导体层距所述半导体基板的背面的深度相同。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
在俯视下，所述晶体管部和所述二极管部并列地设置在所述有源区内。
5.一种半导体装置的制造方法，其特征在于，是具有晶体管部和二极管部的半导体装置的制造方法，其包括：
第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区；
第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区；
第三工序，在所述晶体管部形成与所述第一半导体区接触的栅极绝缘膜，并且在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面形成栅电极；
第四工序，在所述晶体管部的所述第一半导体区的表面和所述第二半导体区的表面、以及所述二极管部的所述第一半导体区的表面形成第一电极；
第五工序，使所述半导体基板的与所述二极管部对应的背面层的晶体缺陷的量比所述半导体基板的与所述晶体管部对应的背面层的晶体缺陷的量多；
第六工序，在所述第五工序之后且在进行退火处理之前，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层；
第七工序，在所述半导体基板的与所述晶体管部对应的背面上形成第二导电型的第三半导体区；
第八工序，在所述半导体基板的与所述二极管部对应的背面上形成第一导电型的第四半导体区；以及
第九工序，在所述第三半导体区的表面与所述第四半导体区的表面形成第二电极。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
为了形成所述第一半导体层而使用磷(P)。
7.根据权利要求5或6所述的半导体装置的制造方法，其特征在于，
为了使与所述二极管部对应的背面层的晶体缺陷的量比与所述晶体管部对应的背面层的晶体缺陷的量多，进行氩(Ar)、氙(Xe)或硅(Si)的离子注入。
8.一种半导体装置的制造方法，其特征在于，是具有晶体管部和二极管部的半导体装置的制造方法，其包括：
第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区；
第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区；
第三工序，在所述晶体管部形成与所述第一半导体区接触的栅极绝缘膜，并且在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面形成栅电极；
第四工序，在所述晶体管部的所述第一半导体区的表面和所述第二半导体区的表面、以及所述二极管部的所述第一半导体区的表面形成第一电极；
第五工序，从所述半导体基板的背面侧注入成为第二导电型的杂质而形成第二导电型的第三半导体区；
第六工序，在与所述二极管部对应的所述第三半导体区注入成为第一导电型的杂质而形成第一导电型的第四半导体区；
第七工序，在所述第六工序之后且在进行退火处理之前，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层；以及
第八工序，在所述第三半导体区的表面与所述第四半导体区的表面形成第二电极。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，
在所述第五工序中注入的杂质是硼(B)，在所述第六工序中注入的杂质是磷(P)或砷(As)。
10.一种半导体装置的制造方法，其特征在于，是具有晶体管部和二极管部的半导体装置的制造方法，其包括：
第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区；
第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区；
第三工序，在所述晶体管部形成与所述第一半导体区接触的栅极绝缘膜，并且在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面形成栅电极；
第四工序，在所述晶体管部的所述第一半导体区的表面和所述第二半导体区的表面、以及所述二极管部的所述第一半导体区的表面形成第一电极；
第五工序，从所述半导体基板的背面侧注入成为第二导电型的杂质而形成第二导电型的第三半导体区；
第六工序，以使针对与所述二极管部对应的所述第三半导体区的激光退火的强度比针对与所述晶体管部对应的所述第三半导体区的激光退火的强度弱的方式进行用于使所述第三半导体区有源化的激光退火；
第七工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层；
第八工序，在与所述二极管部对应的所述第三半导体区注入成为第一导电型的杂质而形成第一导电型的第四半导体区；以及
第九工序，在所述第三半导体区与所述第四半导体区的表面形成第二电极。
11.一种半导体装置的制造方法，其特征在于，是具有晶体管部和二极管部的半导体装置的制造方法，其包括：
第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区；
第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区；
第三工序，在所述晶体管部形成与所述第一半导体区接触的栅极绝缘膜，在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面形成栅电极；
第四工序，在所述晶体管部的所述第一半导体区的表面和所述第二半导体区的表面、以及所述二极管部的所述第一半导体区的表面形成第一电极；
第五工序，从所述半导体基板的背面侧注入成为第二导电型的杂质而形成第二导电型的第三半导体区；
第六工序，在与所述二极管部对应的所述第三半导体区注入成为第一导电型的杂质而形成第一导电型的第四半导体区；
第七工序，以使针对所述第四半导体区的激光退火的强度比针对所述第三半导体区的激光退火的强度弱的方式进行用于使所述第三半导体区和所述第四半导体区有源化的激光退火；
第八工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层；以及
第九工序，在所述第三半导体区的表面与所述第四半导体区的表面形成第二电极。
12.一种半导体装置，其特征在于，具备：
第一导电型的半导体基板；
第二导电型的第一半导体区，其设置在所述半导体基板的正面侧；
第一导电型的第二半导体区，其选择性地设置在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层；
栅极绝缘膜，其与所述第一半导体区接触；
栅电极，其设置在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面；
第一导电型的第一半导体层，其设置在所述半导体基板的内部；
第二导电型的第三半导体区，其设置在所述半导体基板的背面侧；
第一电极，其设置在所述第一半导体区的表面和所述第二半导体区的表面；以及
第二电极，其设置在所述第三半导体区的表面，
所述第一半导体层的预定的区域距所述半导体基板的背面的深度大于所述第一半导体层的除所述预定的区域以外的区域距所述半导体基板的背面的深度。
13.一种半导体装置的制造方法，其特征在于，包括：
第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区；
第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区；
第三工序，形成与所述第一半导体区接触的栅极绝缘膜，并且在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面形成栅电极；
第四工序，在所述第一半导体区的表面和所述第二半导体区的表面形成第一电极；
第五工序，从所述半导体基板的背面侧注入成为第二导电型的杂质而形成第二导电型的第三半导体区；
第六工序，以使针对所述第三半导体区的预定的区域的激光退火的强度比针对所述第三半导体区的除所述预定的区域以外的区域的激光退火的强度弱的方式进行用于使所述第三半导体区有源化的激光退火；
第七工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层；以及
第八工序，在所述第三半导体区的表面形成第二电极。
14.一种半导体装置的制造方法，其特征在于，包括：
第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区；
第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区；
第三工序，形成与所述第一半导体区接触的栅极绝缘膜，并且在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面形成栅电极；
第四工序，在所述第一半导体区的表面和所述第二半导体区的表面形成第一电极；
第五工序，从所述半导体基板的背面侧注入成为第二导电型的杂质而形成第二导电型的第三半导体区；
第六工序，进行用于使所述第三半导体区有源化的激光退火；
第七工序，在所述第三半导体区的预定的区域进行Ar(氩)或硅(Si)的离子注入；
第八工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层；以及
第九工序，在所述第三半导体区的表面形成第二电极。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，
所述第六工序在所述第七工序之后且在所述第八工序之前进行。
16.一种半导体装置，其特征在于，具备：
第一导电型的半导体基板；
第二导电型的第一半导体区，其设置在所述半导体基板的正面侧；
第一导电型的第一半导体层，其设置在所述半导体基板的内部；
第一导电型的第四半导体区，其设置在所述半导体基板的背面侧；
第一电极，其设置在所述第一半导体区的表面；以及
第二电极，其设置在所述第四半导体区的表面，
所述第一半导体层的预定的区域距所述半导体基板的背面的深度大于所述第一半导体层的除所述预定的区域以外的区域距所述半导体基板的背面的深度。
17.一种半导体装置的制造方法，其特征在于，包括：
第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区；
第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区；
第三工序，在所述第一半导体区的表面形成第一电极；
第四工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第四半导体区；
第五工序，以使针对所述第四半导体区的预定的区域的激光退火的强度比针对所述第四半导体区的除所述预定的区域以外的区域的激光退火的强度弱的方式进行用于使所述第四半导体区有源化的激光退火；
第六工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层；以及
第八工序，在所述第四半导体区的表面形成第二电极。
18.一种半导体装置的制造方法，其特征在于，包括：
第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区；
第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区；
第三工序，在所述第一半导体区的表面形成第一电极；
第四工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第四半导体区；
第五工序，进行使用于所述第四半导体区有源化的激光退火；
第六工序，在所述第四半导体区的预定的区域进行Ar(氩)或硅(Si)的离子注入；
第七工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层；以及
第八工序，在所述第四半导体区的表面形成第二电极。
19.根据权利要求18所述的半导体装置的制造方法，其特征在于，所述第五工序在所述第六工序之后且在所述第七工序之前进行。
CN202110416131.8A 2020-06-17 2021-04-19 半导体装置以及半导体装置的制造方法 Pending CN113809147A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020104316 2020-06-17
JP2020-104316 2020-06-17
JP2020211843A JP2022000882A (ja) 2020-06-17 2020-12-21 半導体装置および半導体装置の製造方法
JP2020-211843 2020-12-21

Publications (1)

Publication Number Publication Date
CN113809147A true CN113809147A (zh) 2021-12-17

Family

ID=78892936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110416131.8A Pending CN113809147A (zh) 2020-06-17 2021-04-19 半导体装置以及半导体装置的制造方法

Country Status (2)

Country Link
US (2) US11424126B2 (zh)
CN (1) CN113809147A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7395844B2 (ja) * 2019-05-14 2023-12-12 富士電機株式会社 半導体装置および製造方法
US11694897B2 (en) * 2021-06-16 2023-07-04 Applied Materials, Inc. Backside wafer dopant activation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403366B2 (ja) 2003-06-04 2010-01-27 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP4857948B2 (ja) 2006-06-26 2012-01-18 株式会社デンソー 半導体装置の製造方法
JP6392133B2 (ja) 2015-01-28 2018-09-19 株式会社東芝 半導体装置
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
EP3324443B1 (en) * 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20210398811A1 (en) 2021-12-23
US11424126B2 (en) 2022-08-23
US20220351973A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
US10847609B2 (en) Method of manufacturing a semiconductor device in which a lifetime of carriers is controlled
CN107408576B (zh) 半导体装置及半导体装置的制造方法
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6078961B2 (ja) 半導体装置の製造方法
CN100414713C (zh) 半导体器件
US11552172B2 (en) Silicon carbide device with compensation layer and method of manufacturing
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20210183995A1 (en) Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device
US11393812B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11355595B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN111656497B (zh) 半导体装置及制造方法
CN108074810B (zh) 半导体装置的制造方法
US20220351973A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2016063072A (ja) 半導体装置の製造方法
US10516017B2 (en) Semiconductor device, and manufacturing method for same
KR20160012879A (ko) 반도체 장치
JP2009194197A (ja) 半導体装置及びその製造方法
JP2013247248A (ja) 半導体装置の製造方法
CN111384179A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP4366938B2 (ja) 半導体装置
KR20020077197A (ko) 반도체장치 및 그 제조방법
CN111370481A (zh) 功率器件及功率器件制备方法
JP3977676B2 (ja) 半導体装置及びその製造方法
JP2004186620A (ja) 半導体装置の製造方法
JP2022000882A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination