JP6846119B2 - ダイオード、およびそれを用いた電力変換装置 - Google Patents

ダイオード、およびそれを用いた電力変換装置 Download PDF

Info

Publication number
JP6846119B2
JP6846119B2 JP2016092229A JP2016092229A JP6846119B2 JP 6846119 B2 JP6846119 B2 JP 6846119B2 JP 2016092229 A JP2016092229 A JP 2016092229A JP 2016092229 A JP2016092229 A JP 2016092229A JP 6846119 B2 JP6846119 B2 JP 6846119B2
Authority
JP
Japan
Prior art keywords
layer
diode
semiconductor layer
concentration
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016092229A
Other languages
English (en)
Other versions
JP2017201644A (ja
Inventor
大夏 新井
大夏 新井
政利 若木
政利 若木
哲也 石丸
哲也 石丸
森　睦宏
森　　睦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2016092229A priority Critical patent/JP6846119B2/ja
Priority to US15/495,008 priority patent/US20170317075A1/en
Priority to CN201710284105.8A priority patent/CN107342329B/zh
Priority to EP17168849.2A priority patent/EP3242330B1/en
Publication of JP2017201644A publication Critical patent/JP2017201644A/ja
Application granted granted Critical
Publication of JP6846119B2 publication Critical patent/JP6846119B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、ダイオード、およびそれを用いた電力変換装置に関する。
電力変換装置に絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）またはＭＯＳトランジスタ（Metal Oxide Semiconductor Field Effect Transistor）と逆並列に接続されて、フリーホイールダイオードとして用いられるダイオードは、省エネの観点からの低損失化と、信頼性や制御性のための低ノイズ化が求められてきた。
ダイオードの損失は、導通時の損失に相当する順方向電圧降下（ＶＦ：Forward Voltage）と、逆回復スイッチング時の損失（Ｅｒｒ：Reverse recovery loss）で代表される。主にコンバータなどの低駆動周波数装置では低ＶＦ、インバータなどの高駆動周波数装置では低Ｅｒｒが電力変換システムの低損失化に寄与し、近年一層の低ＶＦ化、低Ｅｒｒ化が要求されている。低ＶＦ化はオフ状態で高電圧を保持する高抵抗ドリフト層へのキャリア注入と蓄積を上げることや、高抵抗ドリフト層厚を薄くすることにより可能であり、低Ｅｒｒ化はドリフト層の蓄積キャリアを絞り逆回復時に短時間でキャリア消滅させることなどで実現できる。
一方で低ノイズ化に関しては、逆回復スイッチング時の電流降下が急速で、特にテイル電流と呼ばれる蓄積キャリアの自然消滅期間が確保されないと、急峻に電流消滅し主回路内の寄生インダクタンスに比例するサージ電圧（Ｌ・ｄＩ／ｄｔ）が発生し、数ＭＨｚ以上の振動数で発振するという現象があり、モータ絶縁や過電圧素子破壊、素子誤動作などの悪影響が懸念される。
これら低損失化と低ノイズ化の課題解決には、例えば以下のような従来技術が開示されている。
特許文献１には、「［課題］耐圧特性及び発振特性にすぐれた低損失のダイオードを提供する。［解決手段］ウェハ厚３４０から３８０μｍのＳｉウェハにおいて、５×１０11から１×１０13ｃｍ-2のドーズ量のｎ型ドーパントを深さ５０から１３０μｍの範囲で拡散しｎバッファ（ｎＢ）層を形成する。［選択図］図１（［要約］を参照）」と記載され、ダイオードに関わる技術が開示されている。なお、特許文献１の要約書の［選択図］図１については、本願の図面において図１３として掲載している。
また、特許文献２には、「［課題］ｎ型+ストッパ層（カソード層）内に正孔を蓄積させることにより、電流変化率を緩和しサージ電圧を抑制して、電磁ノイズの発生及びダイオードの破壊を防止できる高耐圧ダイオードを提供する。［解決手段］ｎ-型半導体基板１１の一方の面上に形成されたｐ+型アノード層１２と、ｎ-型半導体基板１１の他方の面上に形成されたｎ+型ストッパ層（カソード層）１３とを有し、ｎ+型ストッパ層１３の単位面積あたりの不純物総量が２．５×１０１５ｃｍ−２以下で、ｎ+型ストッパ層１３の深さが４０μｍ以上であることを特徴とする。（［要約］を参照）」と記載され、ダイオードに関わる技術が開示されている。なお、特許文献２の要約書の図については、本願の図面において図１４として掲載している。
特開２０１４−１４６７２１号公報 特開２００２−０１６２６５号公報
しかしながら、特許文献１の［要約］の［選択図］の図１（本願では図１３として掲載）の構造で、［００２６］や［００３３］に具体的に記載のある１×１０１５ｃｍ−２のドースのＰ注入、１０００℃熱処理活性化では、キャリア高注入なカソード構造となり、逆回復スイッチング時のテイル電流が大きく長くなる。また、逆回復スイッチング時の損失（Ｅｒｒ）についても改善の余地がある。
また特許文献２の［要約］の図（本願では図１４として掲載）の構造で、［００１５］に記載の５×１０１５ｃｍ−２以下で深さ４０μｍの場合、平均体積濃度が６．１×１０１７ｃｍ−３となり、キャリアライフタイムはｎ−型半導体基板領域の１／１０以下である。つまり、体積濃度依存するキャリアライフタイム分布を考慮しないと、導入する低キャリアライフタイム制御層の位置に関わらず、キャリア消滅によるサージ発生の可能性があるという課題がある。
また、特許文献２にはｎ＋型ストッパ層の体積濃度ピークや深さ分布に関する定量的な記載が無く、その効果への影響の記載も無い。特許文献２のサージ抑制効果の確保には、ｎ＋型ストッパ層の体積濃度のピークを規定することが必須であるという課題がある。
また、特許文献１、特許文献２において、静的な耐圧保持時のリーク電流特性について記載が無いが、動的な印加電圧より高く設定される静耐圧において低ライフタイム制御層に空乏層が到達するとリーク電流が増加することが想定される。このリーク電流は温度上昇による素子破壊や劣化の原因となりやすいという課題がある。
なお、図１５は、特許文献１の構造を基に、特許文献２で示唆された低キャリアライフタイム制御層を導入し、高バイアスかつ小電流の逆回復スイッチング条件として、本発明者らがダイオードを試作し、実験した実測の波形例を示したものである。
図１５の実測波形では大きなテイル電流が確保されているにも関わらずテイル電流（特性線１５１）が急峻に消滅（特性線１５１、特性線１５０）しており、その結果、電圧波形（特性線１５２、特性線１５３）にサージ電圧と発振現象（リンギング：特性線１５２）が認められた。
すなわち、特許文献１、特許文献２に開示された技術を併せても前記の課題を同時に解消するのは難しいという課題がある。
本発明は、前記した課題に鑑みて創案されたものであり、ダイオードの導通損失とスイッチング損失のトレードオフを改善しつつ、逆回復スイッチング時のサージ電圧と高周波発振を抑制し、また素子破壊や劣化要因となる耐圧保持時のリーク電流を低減するダイオード、及びそれを用いた電力変換装置を提供することを課題とする。
前記の課題を解決するために、本発明を以下のように構成した。
すなわち、本発明のダイオードは、アノード電極層と、カソード電極層と、前記アノード電極層と前記カソード電極層とに挟まれた領域で、前記カソード電極層からの距離が３０μｍ以上の位置に形成された第１導電型のバッファ層と、前記アノード電極層と前記カソード電極層とに挟まれた領域に形成され、前記第１導電型のバッファ層に接した第１導電型の第１半導体層と、前記アノード電極層と前記第１導電型の第１半導体層とに挟まれて形成された第２導電型の第２半導体層と、前記カソード電極層に接し、当該カソード電極層とオーミック接続されている第１導電型の第４半導体層と、前記バッファ層と前記第４半導体層とに挟まれた第１導電型の第３半導体層と、を備え、該第３半導体層は、深さが３〜５μｍでキャリア濃度が１×１０１５ｃｍ−３以上であり、前記第３半導体層の内部に低キャリアライフタイム制御層を含んで形成され、前記低キャリアライフタイム制御層は、前記第３半導体層をレーザーアニール処理する際に、前記第３半導体層の領域の全ての不純物を活性化せず欠陥層をその内部領域に残すことで形成され、前記第３半導体層の不純物濃度分布とは独立に高抵抗ピークを示す比抵抗分布を有し、前記第１半導体層のキャリア濃度が前記バッファ層のキャリア濃度より低く、前記バッファ層のキャリア濃度は１×１０１５ｃｍ−３未満であり、前記カソード電極層から前記バッファ層を経由した前記第１半導体層へのキャリア注入が抑制される、ことを特徴とする。
また、その他の手段は、発明を実施するための形態のなかで説明する。
本発明によれば、ダイオードの導通損失とスイッチング損失のトレードオフを改善しつつ、逆回復スイッチング時のサージ電圧と高周波発振を抑制し、また素子破壊や劣化要因となる耐圧保持時のリーク電流を低減するダイオード、及びそれを用いた電力変換装置を提供することができる。
本発明の第１実施形態に係るダイオードの上面と断面の一例を示す図である。 本発明の第１実施形態に係るダイオードの図１のＡ−Ｂ断面における深さ方向断面プロファイルの一例を示す図であり、（ａ）は深さ方向におけるキャリア濃度を示し、（ｂ）は深さ方向におけるキャリアライフタイムを示している。 本発明の第２実施形態に係るダイオードの上面と断面の一例を示す図である。 本発明の第２実施形態に係るダイオードの図３のＣ１−Ｄ１断面とＣ２−Ｄ２断面における深さ方向断面プロファイルの一例を示す図であり、（ａ）は深さ方向におけるキャリア濃度を示し、（ｂ）は深さ方向におけるキャリアライフタイムを示している。 本発明の第３実施形態に係るダイオードの上面と断面の一例を示す図である。 本発明の第３実施形態に係るダイオードの図５のＥ−Ｆ断面における深さ方向断面プロファイルの一例を示す図であり、（ａ）は深さ方向におけるキャリア濃度を示し、（ｂ）は深さ方向におけるキャリアライフタイムを示している。 本発明の第４実施形態に係るダイオードの上面と断面の一例を示す図である。 本発明の第５実施形態に係るダイオードの上面と断面の一例を示す図である。 本発明の第６実施形態に係るダイオードの上面と断面の一例を示す図である。 本発明の第７実施形態に係るダイオードの上面と断面の一例を示す図である。 本発明の第８実施形態に係るダイオードの上面と断面の一例を示す図である。 本発明の第９実施形態に係る電力変換装置の構成例を示す図である。 特許文献１の［要約］の［選択図］に示された図である。 特許文献２の［要約］に示された図である。 特許文献１の構造を基に、特許文献２で示唆された低キャリアライフタイム制御層を導入し、高バイアスかつ小電流の逆回復スイッチング条件として、本発明者らがダイオードを試作し、実験した実測の波形例を示す図である。 本発明の第１実施形態に係るダイオードの逆回復スイッチング時の電圧・電流の時間推移波形の例を示す図である。 キャリアライフタイムのキャリア体積濃度依存性の例を示す図である。 本発明の第１実施形態に係るダイオードを用いたテイル電流の特性の一例を示す図である。 本発明の第１実施形態に係るダイオードを用いた逆方向電圧ブロッキング時のリーク電流の特性の一例を示す図である。
以下、本発明を実施するための形態（以下においては「実施形態」と表記する）を、適宜、図面を参照して説明する。
なお、実施形態を説明するための各図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は適宜省略する。また、以下の実施形態の説明では、特に必要なとき以外は同一又は同様な部分の説明は繰り返さずに適宜省略する。
≪第１実施形態≫
本発明の第１実施形態のダイオード１０を、図を参照して説明する。
《ダイオード１０の構造の概略》
図１は、本発明の第１実施形態に係るダイオード１０の上面と断面の一例を示す図である。
図１において、ダイオード１０は、アノード電極６０１が接続されたアノード電極層６００と、カソード電極５０１が接続されたカソード電極層５００との間に構成されている。
なお、アノード電極層６００とカソード電極層５００は、金属を主体とする層である。
アノード電極層６００は、ｐ型半導体層１２０（第２導電型の第２半導体層）の上面（紙面の上面）に接している。
ｐ型半導体層１２０の下面は、ｎ−ドリフト層１１０（第１導電型の第１半導体層）の上面に接している。
ｎ−ドリフト層１１０の下面は、深いｎ−バッファ層１１１（第１導電型のバッファ層）の上面に接している。
深いｎ−バッファ層１１１の下面は、浅いｎバッファ層１１２（第１導電の第３半導体層）の上面に接している。
浅いｎバッファ層１１２の中に低キャリアライフタイム制御層（低キャリアライフタイム層、低キャリアライフタイム領域）１６０が形成されている。
浅いｎバッファ層１１２の下面は、高濃度ｎ＋層１００（第１導電型の第４半導体層）の上面に接している。
高濃度ｎ＋層（高濃度ｎ＋領域）１００の下面は、前記したカソード電極層５００に接している。
《ダイオード１０のキャリアの濃度分布の概略》
次に、図２を参照して、第１実施形態のダイオード１０のキャリア（不純物）の濃度分布の概略について説明する。
図２は、本発明の第１実施形態に係るダイオード１０の図１のＡ−Ｂ断面における深さ方向断面プロファイルの例を示す図であり、（ａ）は深さ方向におけるキャリア濃度（分布）を示し、（ｂ）は深さ方向におけるキャリアライフタイム（分布）を示している。
なお、キャリアライフタイムとは、熱平衡状態より増加した少数キャリアが再結合するまでの平均時間（ｅ−１倍となる時間）である。
図２（ａ）において、深さ方向（横軸）におけるキャリア濃度（縦軸）は、アノード側から、図１のｐ型半導体層１２０、ｎ−ドリフト層１１０、深いｎ−バッファ層１１１、低キャリアライフタイム制御層１６０を含む浅いｎバッファ層１１２、高濃度ｎ＋層１００に順に対応している。
なお、ｐ型半導体層１２０は、ｎ−ドリフト層１１０、深いｎ−バッファ層１１１、浅いｎバッファ層１１２、高濃度ｎ＋層１００とキャリアの極性（ｐ，ｎ）は異なるが単にキャリア濃度に着目して表記している。
また、低キャリアライフタイム制御層１６０は、線状で表記をしているが、これは、深さ方向の位置を示すために表記したものであって、線状の長さに対応して、キャリア濃度が広く分布をしていることを示しているわけではない。
図２（ｂ）において、深さ方向（横軸）におけるキャリアライフタイム（縦軸）は、図２（ａ）のキャリア濃度の分布に対応して、概ねキャリア濃度の高い方が、キャリアライフタイムが低い。そして、図２（ａ）の低キャリアライフタイム制御層１６０に対応する箇所（深さ）において、キャリアライフタイムが低下している。
本発明の第１実施形態に係るダイオード１０の構造における各構成領域の濃度や厚さは、ダイオードの定格電圧によって制約されて決まる。
ダイオード１０をｋＶオーダーの高耐圧シリコンダイオードとして構成する場合には、ダイオード１０のアノード側のｐ型半導体層１２０は、深さ５〜１０μｍ程度２０μｍ以下である。
また、ｎ−ドリフト層１１０と深いｎ−バッファ層１１１を合わせた厚さは５０〜１０００μｍ程度であり、ｎ−ドリフト層１１０のキャリア濃度は１×１０１３〜１×１０１５ｃｍ−３程度である。ただし、ｎ−ドリフト層１１０のキャリア濃度は、１×１０１５ｃｍ−３には達しない。
また、深いｎ−バッファ層１１１は厚さ３０μｍ以上であり、キャリア濃度（体積濃度）は、１×１０１５ｃｍ−３未満であって、ｎ−ドリフト層１１０より高い濃度である。
なお、深いｎ−バッファ層１１１の総キャリア（図１の上面から見た面積濃度）は、１×１０１１〜１×１０１３ｃｍ−２である。
なお、「ｃｍ−２」は、「個／ｃｍ２」を意味し、「ｃｍ−３」は、「個／ｃｍ３」を意味している。
《低キャリアライフタイム制御層》
本発明の第１実施形態に係るダイオード１０の構造において、カソードキャリア注入の抑制のために、深いｎ−バッファ層１１１に低キャリアライフタイム制御層１６０を形成している。
図１の上面から見た面積濃度として、１×１０１１〜１×１０１３ｃｍ−２のｎ型不純物を、カソード電極層から１．５〜１０μｍの領域にインプラントして、浅いｎバッファ層１１２を形成する。そして、この浅いｎバッファ層１１２をレーザアニール処理する際に、前記の領域の全ての不純物を活性化せず欠陥層をその内部領域に残すことで、低キャリアライフタイム制御層１６０を持ちキャリア注入を低く絞る構造を形成できる。
図２（ａ）、（ｂ）において、低キャリアライフタイム制御層１６０の分布は、浅いｎバッファ層１１２のキャリア濃度の分布とは独立している。
また、キャリアライフタイムが低い箇所は、抵抗として見た場合には高抵抗値となる。したがって、低キャリアライフタイム制御層１６０の抵抗分布（比抵抗分布）は、浅いｎバッファ層１１２のキャリア分布から独立している。
すなわち、低キャリアライフタイム制御層１６０は、浅いｎバッファ層１１２のキャリア分布（不純物濃度分布）とは独立に高抵抗ピークを示す比抵抗分布を持つ。
また、この際の浅いｎバッファ層１１２の不純物濃度は、５×１０１１〜５×１０１２ｃｍ−２が最適で、深さは３〜５μｍが望ましい。
また、カソード電極５０１およびカソード電極層５００とのオーミック接合のため、カソード電極層５００との接合部表面から１．５μｍ以下の領域に総キャリア（面積濃度）が１×１０１５ｃｍ−２程度で、体積濃度が１×１０１８〜１０２１ｃｍ−３の高濃度ｎ＋層１００を形成する。
《キャリア抑制による効果》
本発明の第１実施形態に係るダイオード１０は、アノード電極層６００とカソード電極層５００に対し、カソード電極層５００からの距離が３０μｍ以上の位置からカソード電極層５００までの領域に、深いｎ−バッファ層１１１を有している。なお、前記の深いｎ−バッファ層１１１のキャリア濃度は１×１０１５ｃｍ−３未満である。
また、アノード電極層６００と深いｎ−バッファ層１１１とに挟まれた領域に、深いｎ−バッファ層１１１よりキャリア濃度が低い高抵抗となるｎ−ドリフト層１１０を有している。
また、アノード電極層６００とｎ−ドリフト層１１０とに挟まれた領域にｐ型半導体層１２０を有している。
以上の構成によって、前記の深いｎ−バッファ層１１１のキャリア濃度は１×１０１５ｃｍ−３未満であって、かつ、カソード電極５０１およびカソード電極層５００から、浅いｎバッファ層１１２と深いｎ−バッファ層１１１を経由して高抵抗となるｎ−ドリフト層１１０へ注入されるキャリアが抑制される構造となる。
このような構造を持つダイオードでは、逆回復スイッチング時に内部からキャリアを吐き出しオフ状態とする過程でのキャリア量が少ないため、スイッチングスピードが速くなり逆回復スイッチング損失が低減する。
＜逆回復スイッチング時の電圧・電流特性＞
次に、本発明の第１実施形態に係るダイオード１０の逆回復スイッチング時の電圧・電流の特性について説明する。
図１６は、本発明の第１実施形態に係るダイオード１０の逆回復スイッチング時の電圧・電流の時間推移波形の例を示す図である。
図１６において、縦軸はダイオード１０のコレクタ電流（カソード電流）と印加電圧（印加電源電圧）であり、横軸は時間（時間の推移）を示している。
また、特性線２６１は、本発明の第１実施形態に係るダイオード１０の導通電流特性であり、特性線２６２は、従来技術の一例の導通電流特性である。また、特性線２６３は、逆回復スイッチング時の印加電圧（印加電源電圧）である。
図１６において、本発明の第１実施形態に係るダイオード１０で説明した低注入構造では、カソード側のキャリアが低減するため、特性線２６１の電流波形のように、テイル電流部が小さくなる。
このテイル電流領域では既に電圧も電源電圧付近まで高くなっているため電圧と電流の積である発生損失は非常に大きくなる可能性があるが、前記の特性線２６１の電流波形のように、テイル電流部が小さくなる（０Ａに近づく）ことは逆回復スイッチング損失の低減効果に著しく寄与する。なお、図１６において「０Ａ」とはゼロアンペアを意味している。
＜テイル電流と発振現象＞
本発明の第１実施形態に係るダイオード１０の構造の深いｎ−バッファ層１１１は、注入キャリアのリカバリ時の減少速度が抑制され、テイル電流の現象を緩やかにすることで発振現象を抑制しており、耐圧を確保しながら低損失可能な薄ウェハ化を可能としている。
＜キャリアライフタイムのキャリア体積濃度依存性＞
次に、キャリアライフタイムのキャリア体積濃度依存性について説明する。
図１７は、キャリアライフタイムのキャリア体積濃度依存性の例を示す図である。
図１７において、縦軸はキャリアライフタイム［sec］、横軸はキャリア濃度である。また、電子と正孔について特性を示している。
図１７に示されたように、キャリア濃度が１×１０１５ｃｍ−３以上ではキャリア濃度が高いほどキャリアライフタイムは急激に短くなる。しかし、１×１０１５ｃｍ−３以下ではキャリア濃度に依存せず長いキャリアライフタイムが維持される。
よって、本発明の第１実施形態に係るダイオード１０のように、１×１０１５ｃｍ−３以下のピーク濃度でキャリア分布を持つ深いｎ−バッファ層１１１は、キャリア分布と無関係に高ライフタイム領域となる。
この特性を維持した上で、逆回復スイッチング時の空乏化スピードを、バッファ層の濃度に依存し遅くすることが可能である。そして、キャリアの消滅を防ぎテイル電流領域を確保できることでリンギングノイズ発生を抑止する。
《深いｎ−バッファ層１１１の形成》
図１における深いｎ−バッファ層１１１の形成にあたっては、カソード電極近傍の低ライフタイム層への空乏層到達の十分な防止を考慮し３０μｍ以上の厚さが必要であることを、発明者らの計算と実験試作から確認している。
同様に、深いｎ−バッファ層１１１の総キャリア（図１の上面から見た面積濃度）は、１×１０１１〜１×１０１３ｃｍ−２が必要である。すなわち、キャリア濃度（体積濃度）の濃度ピークが１×１０１５ｃｍ−３を満たすプロファイルで規定される厚さとも言える。
また深いｎ−バッファ層１１１とアノード側のｐ型半導体層１２０との間に、低キャリア濃度のｎ型ドリフト層を確保することで、逆バイアス時のこの部分の電界を低減でき、耐圧を確保するとともに宇宙線耐量特性を良好に保つことが可能となる。
深いｎ−バッファ層１１１の形成には、シリコン半導体層では主にＰ、Ａｓ，Ｓｂなどの拡散をする。これらの元素はｎ型キャリアの活性化率が高く所望の濃度のｎ層を形成することが可能となる。
《高濃度ｎ＋層１００》
また、カソード電極（カソード電極層５００）との接合面の全面、もしくは部分的な面に１×１０１９ｃｍ−３以上の高濃度ｎ＋層１００を持つことが、カソード電極とのオーミック接合のために良い。さらには、１×１０２０ｃｍ−３以上がより望ましい。
この高濃度ｎ＋層１００は、前記のカソード電極近傍の低ライフタイム層に相当する。
高濃度ｎ＋層１００は、オーミック接合を目的とするため１μｍ未満の薄い層であることが望ましい。
これは、この高濃度ｎ＋層１００は抵抗成分として順方向電圧降下ＶＦ増大に寄与し、厚みの分だけ順方向電圧降下ＶＦが増加するためである。また全面ではなく部分的なコンタクトとすることでカソードからのキャリア低注入化も可能となる。
＜本発明の第１実施形態の実測例１＞
本発明の第１実施形態に係るダイオード１０では、カソードからの注入そのものが絞られるためテイル電流そのものが小さく、空乏層が残留キャリアの急峻な消滅を引き起こすことなくソフトに電流が止まることを実験試作で確認した。
図１８にこの実測波形の例を示す。
図１８は、本発明の第１実施形態に係るダイオード１０を用いたコレクタ電流（カソード電流）におけるテイル電流の特性の一例を示す図である。
図１８において、縦軸は本発明の第１実施形態に係るダイオード１０の印加電圧（アノード・カソード間電圧：特性線１８２）とコレクタ電流（カソード電流：特性線１８１）を示し、横軸は時間（時間の推移）を示している。
図１８において、特性線１８１におけるテイル電流が小さく、かつソフトに消滅している（特性線１８０）ことがわかる。また、特性線１８２におけるアノード・カソード間電圧において、リンギング現象はなく、発振をしていないことがわかる。
図１８（本発明の第１実施形態の特性）を図１５（特許文献１と特許文献２の構造を併せることを想定した実験の特性）と比較すると、本発明の第１実施形態に係るダイオード１０は、「テイル電流が小さく、かつソフトに消滅している」こと、および「リンギング現象はなく、発振をしていない」ことにおいて、改善されている。
＜本発明の第１実施形態の実測例２：深いｎ−バッファ層＞
また、本発明者らは、カソードの低注入構造に対し、深いｎ−バッファ層構造の効果として逆方向電圧ブロッキング時のリーク電流の低減効果を実測確認した。
図１９は、本発明の第１実施形態に係るダイオード１０を用いた逆方向電圧ブロッキング時のリーク電流の特性の一例を示す図である。なお、比較として、従来技術による特性例を併せて表記している。
図１９において、横軸はダイオードのアノード・カソード間の電圧（Ｖｋａ）であり、縦軸はアノード電流（Ｉａ）を自然対数で表記したものである。また、特性線１９１（１９１Ａ，１９１Ｂ）は、本発明の第１実施形態に係るダイオード１０の特性であり、特性線１９２（１９２Ａ，１９２Ｂ）は、従来技術による特性例である。
この従来技術とは、例えば浅いｎバッファ層にレーザアニールで調整し形成した低ライフタイム領域を持つ低注入構造である。あるいは、プロトンやヘリウムなどの照射で欠陥層を形成した構造である。
低注入構造では、低キャリアライフタイム領域の影響が考えられ、逆方向電圧ブロッキング時にカソード注入層やその浅いバッファ層に空乏層が到達するとリーク電流の急激な増加が見られた（特性線１９２Ａ）。なお、特性線１９２Ｂは、ダイオードの耐圧を超えて、電流が急峻に増大する領域を示している。
従来技術の構造の低注入ｎ型層で部分的にカソード高注入層を間引いた場合では、低注入部での空乏層の侵入でリーク電流の増大が想定され、このような１μｍ前後の深さで形成されたこのようなパターン構造ではカソード電極のスパイクなどによってもリーク電流が増加する。
また、カソード側にｐ型領域を部分的に形成した場合でも、ｐ型層近傍まで空乏層が進展すると、ｐ型層からの正孔注入によりリーク電流が増加する。
これに対し本発明の第１実施形態に係るダイオード１０構造では、図１９の特性線１９１Ａで示すように、ブレークダウン（１９１Ｂ）を起こす前では、リーク電流の増加は、従来技術の特性例（特性線１９２Ａ）に比較して、緩やかであり、リーク電流の増加は見られなかったといえる。
この理由は、空乏層の伸展そのものが深いｎ−バッファ層１１１（図１）によって抑制され、リーク電流増加の原因となるカソード低注入構造の影響をなくすことができるためである。
この構造により、素子破壊や劣化要因となる耐圧保持時のリーク電流を低減し、高信頼化を実現する。
≪第２実施形態≫
本発明の第２実施形態のダイオード１０を、図を参照して説明する。
図３は、本発明の第２実施形態に係るダイオード１０の上面と断面の一例を示す図である。
図３において、図１と異なるのは、低キャリアライフタイム制御層１６１の構造である。
低キャリアライフタイム制御層１６１は、浅いｎバッファ層１１２の中に部分的に形成されている。例えば、図３における断面の位置を示すＣ２−Ｄ２において、低キャリアライフタイム制御層１６１は、図１における低キャリアライフタイム制御層１６０と同様に存在するが、図３における断面の位置を示すＣ１−Ｄ１においては存在していない。
図４は、本発明の第２実施形態に係るダイオード１０の図３のＣ１−Ｄ１断面とＣ２−Ｄ２断面における深さ方向断面プロファイルの例を示す図であり、（ａ）は深さ方向におけるキャリア濃度（分布）を示し、（ｂ）は深さ方向におけるキャリアライフタイム（分布）を示している。なお、図４（ｂ）において、Ｃ１−Ｄ１断面とＣ２−Ｄ２断面におけるキャリアライフタイムを、比較のため、重ねて表記している。
すなわち、Ｃ１−Ｄ１断面とＣ２−Ｄ２断面とのように、低キャリアライフタイム制御層１６１の位置関係により浅いｎバッファ層１１２内のキャリアライフタイム分布が変わることを示している。
なお、第２実施形態を示す図４が第１実施形態を示す図１と異なるのは、低キャリアライフタイム制御層１６１の形態と、それに伴うキャリアライフタイム分布のみであるので、他の構成要素の重複する説明は省略する。
図４（ａ）、（ｂ）で示す低キャリアライフタイム制御層１６１の構造の形成には、図１で説明した浅いｎバッファ層１１２のレーザアニール照射の平面パターンを変えることで実現できる。
レーザアニール照射における各照射位置のエネルギ、または積算エネルギが低いほど、活性化による低キャリアライフタイム化ができる。
この方法によりカソード（カソード電極層５００）からの注入キャリアを抑制し、かつ注入キャリア量を所望のエリアにより変化させることが可能である。例えば、ダイオード１０が構成されるチップ周辺の絶縁領域の注入を特に絞ることで、逆回復スイッチング時のアノード側導通周辺部のキャリア集中を抑え、破壊耐量が増加し、逆耐圧保持時のリーク電流を抑制することができる。
図４で示した本構造のようにカソードからの総注入キャリア量は、本発明の効果を引き出す構造のために、低注入に抑制しつつ、所望の領域の高注入化や極低注入化などが可能となる効果がある。
≪第３実施形態≫
本発明の第３実施形態のダイオード１０を、図を参照して説明する。
図５は、本発明の第３実施形態に係るダイオード１０の上面と断面の一例を示す図である。
図５において、図１と異なるのは、深いｎ−バッファ層１１１の中に低キャリアライフタイム制御層１６２を有していることである。すなわち、図１における浅いｎバッファ層１１２がなく、深いｎ−バッファ層１１１がｎ型の浅いｎバッファ層１１２を兼ねていることである。
なお、図１における高濃度ｎ＋層１００は、図５において高濃度ｎ＋層１０４と記載している。
また、第３実施形態を示す図５が第１実施形態を示す図１と異なるのは、浅いｎバッファ層１１２がないことと、深いｎ−バッファ層１１１と低キャリアライフタイム制御層１６１の位置関係のみであるので、他の構成要素の重複する説明は省略する。
図６は、本発明の第３実施形態に係るダイオード１０の図５のＥ−Ｆ断面における深さ方向断面プロファイルの例を示す図であり、（ａ）は深さ方向におけるキャリア濃度（分布）を示し、（ｂ）は深さ方向におけるキャリアライフタイム（分布）を示している。
図６（ａ）、（ｂ）において、図５のＥ−Ｆ断面における、アノード側から図５のｐ型半導体層１２０、ｎ−ドリフト層１１０、低キャリアライフタイム制御層１６２を含む深いｎ−バッファ層１１１、高濃度ｎ＋層１０４（第１導電型の第５半導体層）が順に対応している。
本発明の第３実施形態では、低キャリアライフタイム制御層１６２によって、カソードからのキャリア低注入化をしている。
このような低キャリアライフタイム制御層１６２の形成は、プロトンやＨｅなどの照射による欠陥生成とその後のアニール処理による欠陥回復調整で可能である。
なお、図６（ａ）、（ｂ）において、低キャリアライフタイム制御層１６２の分布は、深いｎ−バッファ層１１１のキャリア濃度の分布とは独立している。また、キャリアライフタイムが低い箇所は、抵抗として見た場合には高抵抗値となる。したがって、低キャリアライフタイム制御層１６２の抵抗分布（比抵抗分布）は、深いｎ−バッファ層１１１のキャリア分布から独立している。
すなわち、低キャリアライフタイム制御層１６２は、深いｎ−バッファ層１１１のキャリア分布（不純物濃度分布）とは独立に高抵抗ピークを示す比抵抗分布を持つ。
低キャリアライフタイム制御層１６２は、可能な限り高濃度ｎ＋層１０４に近く、かつ狭い領域に形成することで、ダイオードの逆回復スイッチング時に空乏層の到達を抑制できて、サージ電圧と発振現象の発生を防ぐことが可能である。
この際、本発明の第３実施形態の構成の深いｎ−バッファ層１１１の効果により、より厳しい条件である高バイアス・低電流・低温に対応できる。
また、ｎ−ドリフト層１１０も、深いｎ−バッファ層１１１もキャリアライフタイムに影響しないため、低ＶＦ化による損失低減が見込まれる。さらに深いｎ−バッファ層１１１の効果により、逆耐圧保持時も空乏層が低キャリアライフタイム制御層１６２への到達を抑制できるため、リーク電流の増大を防ぐことが出来る。
≪第４実施形態≫
本発明の第４実施形態のダイオード１０を、図を参照して説明する。
図７は、本発明の第４実施形態に係るダイオード１０の上面と断面の一例を示す図である。
図７において、図５と異なるのは、図５における低キャリアライフタイム制御層１６２がなく、高濃度ｎ＋領域１０１（第１導電型の第６半導体層）を、深いｎ−バッファ層１１１内に、部分的に形成していることである。
図７で示した構造を形成することは、ホトパターンやメタルマスクによるｎ＋領域インプラや、第１実施形態で説明したようなレーザ活性化の照射パターンなどで可能である。
図７において、高濃度ｎ＋領域１０１では、カソード電極層５００とのオーミック確保や高キャリア注入が可能であり、高濃度ｎ＋領域１０１以外の低キャリア注入領域（深いｎ−バッファ層１１１）との面積比や領域分けにより総キャリア注入量を抑制する。
図７における構造のキャリア注入の領域分けは、図７のカソードからの低キャリア注入化のほか、第２実施形態で説明した破壊耐量向上やリーク電流抑制の効果などの相乗効果があり有用な構造である。
≪第５実施形態≫
本発明の第５実施形態のダイオード１０を、図を参照して説明する。
図８は、本発明の第５実施形態に係るダイオード１０の上面と断面の一例を示す図である。
図８において、図７と異なるのは、浅いｎバッファ層１１３を有し、高濃度ｎ＋層１０１は、浅いｎバッファ層１１３内に部分的に形成されていることである。
浅いｎバッファ層１１３は、逆電圧保持時のリーク電流低減に効果がある。
また、図８の構造においても、図７で説明したカソードからの低キャリア注入化のほか、第２実施形態で説明した破壊耐量向上やリーク電流抑制の効果などの相乗効果があり有用な構造である。
≪第６実施形態≫
本発明の第６実施形態のダイオード１０を、図を参照して説明する。
図９は、本発明の第６実施形態に係るダイオード１０の上面と断面の一例を示す図である。
図９において、浅いｎバッファ層１１３内に部分的に形成されたカソード側ｐ領域１０２（第２導電型の第８半導体領域）を有すること、および、カソード電極（カソード電極層５００）に接し、深いｎ−バッファ層１１１内、もしくは浅いｎバッファ層１１３内に部分的に形成された高濃度ｎ＋領域１０３（第１導電型の第７半導体層）を有することが本発明の第６実施形態の特徴である。
なお、アノード電極６０１、アノード電極層６００、カソード電極５０１、カソード電極層５００、ｐ型半導体層１２０、ｎ−ドリフト層１１０、深いｎ−バッファ層１１１については、図１、図８の構成と同様であり、重複する説明は省略する。
図９に示した構造においても、逆回復スイッチング時に順バイアスされたカソード側ｐ層１０２から深いｎ−バッファ層１１１、または浅いｎバッファ層１１３中にキャリア注入が起こることでテイル電流を確保しソフトな波形が得られる。
また、図９に示すように、カソード側ｐ領域（カソード側ｐ層）１０２を持つ構造においても、高濃度ｎ＋層１０３からのキャリア注入を十分確保するように、高濃度ｎ＋層（高濃度ｎ＋領域）１０３付近の領域のライフタイムを高く設定することで、カソード側ｐ層１０２による低電流領域の抵抗増大や負性抵抗特性を抑制できる。
以上のように、十分に低キャリア注入であるカソード構造において、図９で示す構造でのテイル電流の特性を得ることは、複合する効果として可能であり、より安定した特性が得られる。
≪第７実施形態≫
本発明の第７実施形態のダイオード１０を、図を参照して説明する。
図１０は、本発明の第７実施形態に係るダイオード１０の上面と断面の一例を示す図である。
図１０において、図１と異なるのは、図１のｐ型半導体層１２０の代わりに、低濃度ｐ−半導体層１２１とｐ型半導体領域１２２とを有することである。
低濃度ｐ−半導体層１２１は平面を有する形状でアノード電極層６００とｎ−ドリフト層１１０に、それぞれ上面と下面を接している。
また、ｐ型半導体領域１２２は、曲面を有する溝状の形状で複数の領域に位置し、アノード電極層６００とｎ−ドリフト層１１０と低濃度ｐ−半導体層１２１とに接している。
図１０に示したアノード構造（アノード電極層６００、低濃度ｐ−半導体層１２１、ｐ型半導体領域１２２、ｎ−ドリフト層１１０）を持つダイオードでは、導通時は主にｐ型半導体領域１２２からのみキャリア注入が起こる。そのため、アノード付近のキャリア濃度が低減し、逆回復スイッチング時の逆回復電流を抑え損失を低減するとともにソフトなスイッチング波形が得られる。
≪第８実施形態≫
本発明の第８実施形態のダイオード１０を、図を参照して説明する。
図１１は、本発明の第８実施形態に係るダイオード１０の上面と断面の一例を示す図である。
図１１において、図１と異なるのは、ｎ−ドリフト層１１０の中に低キャリアライフタイム制御層１６３を有することである。
なお、他の構成は、図１の構成と同様であり、重複する説明は省略する。
図１１に示した本発明の第８実施形態のダイオード１０では、ｐ型半導体層１２０からｎ−ドリフト層１１０へのキャリアの注入は、低キャリアライフタイム制御層１６３で減少するため、図１０で示した第７実施形態のダイオード１０のアノード側と同様な効果が得られる。
≪第９実施形態≫
本発明の第９実施形態の電力変換装置２０を、図を参照して説明する。
図１２は、本発明の第９実施形態に係る電力変換装置２０の構成例を示す図である。
図１２において、ＩＧＢＴ７０１とＩＧＢＴ７０２を直列に接続することでＵ相のレッグを構成している。同様に、ＩＧＢＴ７０３とＩＧＢＴ７０４でＶ相、ＩＧＢＴ７０５とＩＧＢＴ７０６でＷ相のそれぞれのレッグを構成している。
また、ゲート回路８０１〜８０６は、ＩＧＢＴ７０１〜７０６をそれぞれ制御している。
また、ダイオード７１１〜７１６は、ＩＧＢＴ７０１〜７０６のそれぞれに対して逆並列に接続されている。
電源９００からの直流電圧である電源電圧Ｖｃｃを、負側のＮ端子９０１と正側のＰ端子９０２を介して、前記のＵ相のＩＧＢＴ７０１とＩＧＢＴ７０２、Ｖ相のＩＧＢＴ７０３とＩＧＢＴ７０４、Ｗ相のＩＧＢＴ７０５とＩＧＢＴ７０６に、それぞれ印加して、直流電圧（電力）を供給している。
そして、ゲート回路８０１〜８０６によって、ＩＧＢＴ７０１〜７０６を統合的に制御することによって、Ｕ相、Ｖ相、Ｗ相のそれぞれのレッグの出力端子（Ｕ端子、Ｖ端子、Ｗ端子）９１０〜９１２から可変電圧、可変周波数の三相交流電圧（電力）を生成する。
すなわち、電力変換装置２０は、直流電圧（電力）を、可変電圧、可変周波数の三相交流電圧（電力）に変換するインバータ装置を構成している。
この三相交流電圧（電力）を出力端子９１０〜９１２からモータ（三相交流モータ）９５０に供給することにより、可変電圧、可変周波数でモータ９５０を駆動する。
図１２で示した電力変換装置２０の特徴は、ダイオード７１１〜７１６に本発明の第１〜第８実施形態のいずれかの構造のダイオードを用いていることにある。
図１２の電力変換装置（インバータ装置）２０では、本発明の第１〜第８実施形態のいずれかの構造のダイオードを用いることにより、インバータの低損失化、低ノイズ化と高信頼化を実現する。
≪その他の実施形態≫
なお、本発明は、以上に説明した実施形態に限定されるものでなく、さらに様々な変形例が含まれる。例えば、前記の実施形態は、本発明をわかりやすく説明するために、詳細に説明したものであり、必ずしも説明したすべての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成の一部で置き換えることが可能であり、さらに、ある実施形態の構成に他の実施形態の構成の一部または全部を加えることも可能である。
以下に、その他の実施形態や変形例について、さらに説明する。
《深いｎ型バッファ層の厚さの規定》
第１実施形態において、深いｎ−バッファ層１１１は厚さ３０μｍ以上で、キャリア濃度は１×１０１５ｃｍ−３未満と説明したが、これに限定されない。
すなわち、深いｎ−バッファ層１１１の厚さは、深いｎ型バッファ層のキャリア濃度（体積濃度）が１×１０１５ｃｍ−３未満で、かつ総キャリア濃度（面積濃度）が１×１０１１〜１×１０１３ｃｍ−２未満となる厚さで規定してもよい。
《深いｎ型バッファ層の形成》
第１実施形態においては、深いｎ−バッファ層１１１の形成には、シリコン半導体層では主にＰ、Ａｓ，Ｓｂなどの拡散をする方法を説明した。
しかしこの方法に限定されない。さらにより有効な形成手段として、深いｎ−バッファ層１１１に酸素を含有し、酸素サーマルドナーを生成し形成する方法がある。
この方法において、酸素の拡散係数は、Ｖ族元素であるＰと比較して２桁以上大きい。このため、短時間で深く拡散することが可能である。
また、酸素は通常の拡散の雰囲気でも使用されており、酸素雰囲気中で熱処理することにより特別な装置を用いずに、図１に示した第１実施形態における深いｎ−バッファ層１１１を形成することができる。
酸素サーマルドナーは８００℃以上の熱処理で消去し、４００〜６００℃の熱処理で生成する。
このため、通常のダイオード形成工程で、例えばｎ型層の活性化アニールや層間絶縁膜として形成するＢＰＳＧ（Boron Phosphorus Silicon Glass）膜のデンシファイアニールとして８００℃〜１０００℃の熱処理で酸素サーマルドナーを消去した後、Ａｌなどの電極形成後のシンターとして４００℃〜５００℃でアニールして生成することで、精度良くｎ型バッファ層（深いｎ−バッファ層１１１：図１）のｎ型キャリア密度を調整することが可能となる。
また酸素サーマルドナーのｎ型キャリア密度は酸素濃度の約５乗に比例することが本発明者らの検討でわかっており、酸素濃度を１×１０１７ｃｍ−３以上に設定することで、サーマルドナーによるｎ型キャリア密度をｎ−層（深いｎ−バッファ層１１１：図１）より大きくすることができる。
《カソードからのキャリア低注入構造》
第１実施形態において、低キャリアライフタイム制御層１６０の形成について、ｎ型不純物を、カソード電極層から１．５〜１０μｍの領域にインプラントして、浅いｎバッファ層１１２を形成し、この浅いｎバッファ層１１２をレーザアニール処理する際に、前記の領域の全ての不純物を活性化せず欠陥層をその内部領域に残すことで、低キャリアライフタイム制御層を形成すると説明した。
しかし、低キャリアライフタイム制御層１６０の形成方法は、前記の方法に限定されない。
例えば、プロトンやヘリウムなどの不活性元素を照射、アニール処理し、欠陥層を残すことでも同様の効果が得られる。
また、カソード電極（カソード電極層５００）と接する領域に高注入ｎ型領域を部分的に形成し、かつ低注入ｎ型層で間引くことでも可能となる。
さらには、カソード電極（カソード電極層５００）と接する領域に、高注入ｎ型領域を部分的に形成し、かつｐ型半導体領域を部分的に形成することでも低キャリアライフタイム制御層１６０を形成できる。
《構造の組み合わせ》
第７実施形態では、図１０に示すように、低濃度ｐ−半導体層１２１とｐ型半導体領域１２２とを有した構造をとっている。これはアノード側の構造の改良である。
これに対して、第１〜第６実施形態では、図１、図３、図５、図７〜図９に示すように、カソード側の構造の改良である。
そのため、第７実施形態の図１０で示した低濃度ｐ−半導体層１２１とｐ型半導体領域１２２とを有したアノード側の構造と、第１〜第６実施形態におけるカソード側の構造とを組み合わせることも可能である。
また、それぞれの効果を併せた効果が得られることがある。
また、第８実施形態では、図１１に示すように、ｎ−ドリフト層１１０の中に低キャリアライフタイム制御層１６３を有した構造をとっている。
この構造を第２〜第６実施形態の図３、図５、図７〜図９に示した構造とそれぞれ組み合わせることも可能である。
また、それぞれの効果を併せた効果が得られることがある。
《電力変換装置》
本発明の第９実施形態を示す図１２は、本発明の第１〜第８実施形態のいずれかのダイオードを搭載し、直流電圧（電力）を三相交流電圧（電力）へ変換するインバータを示したが、図１２は一例であって、本発明の電力変換装置は、これに限定されない。
例えば、三相ではなく、単相や４相以上の構造のインバータであってもよい。
また、本発明の第１〜第８実施形態のいずれかのダイオードを搭載するのは、インバータに限定されない。
例えば、交流を直流に変換するコンバータでもよい。また、ダイオードを用いるものであれば、昇圧および降圧のチョッパ等のその他の電力変換装置についても同様の効果を得られる。
１００ 高濃度ｎ＋層、高濃度ｎ＋領域（第４半導体層、第１導電型の第４半導体層）
１０１ 高濃度ｎ＋層、高濃度ｎ＋領域（第６半導体層、第１導電型の第６半導体層）
１０２ カソード側ｐ層、カソード側ｐ領域（第２導電型の第８半導体領域）
１０３ 高濃度ｎ＋層、高濃度ｎ＋領域（第７半導体層、第１導電型の第７半導体層）
１０４ 高濃度ｎ＋層、高濃度ｎ＋領域（第５半導体層、第１導電型の第５半導体層）
１１０ ｎ−ドリフト層（第１半導体層、第１導電型の第１半導体層）
１１１ 深いｎ−バッファ層（バッファ層、第１導電型のバッファ層）
１１２、１１３ 浅いｎバッファ層（第３半導体層、第１導電型の第３半導体層）
１２０、１２２ ｐ型半導体層、ｐ型半導体領域（第２導電型の第２半導体層）
１２１ 低濃度ｐ−半導体層、低濃度ｐ−半導体領域
１６０、１６１、１６２、１６３ 低キャリアライフタイム制御層、低キャリアライフタイム領域
５００ カソード電極層
５０１ カソード電極
６００ アノード電極層
６０１ アノード電極
７０１、７０２、７０３、７０４、７０５、７０６ ＩＧＢＴ
７１１、７１２、７１３、７１４、７１５、７１６ ダイオード
８０１、８０２、８０３、８０４、８０５、８０６ ゲート回路
９００ 電源
９０１ Ｎ端子
９０２ Ｐ端子
９１０ Ｕ端子、出力端子
９１１ Ｖ端子、出力端子
９１２ Ｗ端子、出力端子
９５０ モータ
なお、図１３、図１４における符号は、それぞれ特許文献１、特許文献２の［要約］における図に付されたものであるので、上記の本願の図面の符号とは合致しない。

Claims (5)

  1. アノード電極層と、
    カソード電極層と、
    前記アノード電極層と前記カソード電極層とに挟まれた領域で、前記カソード電極層からの距離が３０μｍ以上の位置に形成された第１導電型のバッファ層と、
    前記アノード電極層と前記カソード電極層とに挟まれた領域に形成され、前記第１導電型のバッファ層に接した第１導電型の第１半導体層と、
    前記アノード電極層と前記第１導電型の第１半導体層とに挟まれて形成された第２導電型の第２半導体層と、
    前記カソード電極層に接し、当該カソード電極層とオーミック接続されている第１導電型の第４半導体層と、
    前記バッファ層と前記第４半導体層とに挟まれた第１導電型の第３半導体層と、
    を備え、
    該第３半導体層は、深さが３〜５μｍでキャリア濃度が１×１０１５ｃｍ−３以上であり、前記第３半導体層の内部に低キャリアライフタイム制御層を含んで形成され、
    前記低キャリアライフタイム制御層は、前記第３半導体層をレーザーアニール処理する際に、前記第３半導体層の領域の全ての不純物を活性化せず欠陥層をその内部領域に残すことで形成され、前記第３半導体層の不純物濃度分布とは独立に高抵抗ピークを示す比抵抗分布を有し、
    前記第１半導体層のキャリア濃度が前記バッファ層のキャリア濃度より低く、
    前記バッファ層のキャリア濃度は１×１０１５ｃｍ−３未満であり、
    前記カソード電極層から前記バッファ層を経由した前記第１半導体層へのキャリア注入が抑制される、
    ことを特徴とするダイオード。
  2. 請求項１において、
    前記バッファ層は、総キャリア濃度が１×１０１１〜１×１０１３ｃｍ−２である、
    ことを特徴とするダイオード。
  3. 請求項１において、
    前記第３半導体層は、前記低キャリアライフタイム制御層を部分的に含んで形成されている、
    ことを特徴とするダイオード。
  4. 請求項１内至請求項３のいずれか一項において、
    前記第４半導体層のキャリア濃度が１×１０１９ｃｍ−３以上である、
    ことを特徴とするダイオード。
  5. 請求項１内至請求項４のいずれか一項に記載のダイオードを用いたことを特徴とする電力変換装置。
JP2016092229A 2016-05-02 2016-05-02 ダイオード、およびそれを用いた電力変換装置 Active JP6846119B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016092229A JP6846119B2 (ja) 2016-05-02 2016-05-02 ダイオード、およびそれを用いた電力変換装置
US15/495,008 US20170317075A1 (en) 2016-05-02 2017-04-24 Diode and power convertor using the same
CN201710284105.8A CN107342329B (zh) 2016-05-02 2017-04-26 二极管以及使用了二极管的电力变换装置
EP17168849.2A EP3242330B1 (en) 2016-05-02 2017-04-28 Diode and power convertor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016092229A JP6846119B2 (ja) 2016-05-02 2016-05-02 ダイオード、およびそれを用いた電力変換装置

Publications (2)

Publication Number Publication Date
JP2017201644A JP2017201644A (ja) 2017-11-09
JP6846119B2 true JP6846119B2 (ja) 2021-03-24

Family

ID=58671413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016092229A Active JP6846119B2 (ja) 2016-05-02 2016-05-02 ダイオード、およびそれを用いた電力変換装置

Country Status (4)

Country Link
US (1) US20170317075A1 (ja)
EP (1) EP3242330B1 (ja)
JP (1) JP6846119B2 (ja)
CN (1) CN107342329B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129107B (zh) * 2016-07-01 2019-07-09 电子科技大学 半导体结构、半导体组件及功率半导体器件
JP6723181B2 (ja) * 2017-03-13 2020-07-15 三菱電機株式会社 半導体装置および電力変換装置
US10193000B1 (en) * 2017-07-31 2019-01-29 Ixys, Llc Fast recovery inverse diode
DE102017118864A1 (de) * 2017-08-18 2019-02-21 Infineon Technologies Austria Ag Leistungsdiode
DE102017131354A1 (de) * 2017-12-27 2019-06-27 Infineon Technologies Ag Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102018132236B4 (de) * 2018-12-14 2023-04-27 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
JP7331363B2 (ja) * 2019-01-07 2023-08-23 富士電機株式会社 評価方法、推定方法、評価装置、および複合評価装置
GB2596296A (en) * 2020-06-22 2021-12-29 Global Energy Interconnection Res Institute Europe Gmbh Edge termination design for a vertical bipolar transistor and corresponding fabrication method
FR3115465A1 (fr) * 2020-10-23 2022-04-29 Eove Système de contrôle de la micro-soufflante motorisée d’un appareil d’assistance respiratoire
CN113437158B (zh) * 2021-06-24 2023-12-12 安徽瑞迪微电子有限公司 一种快恢复二极管
US20230049926A1 (en) 2021-08-13 2023-02-16 Semiconductor Components Industries, Llc Epitaxial field stop region for semiconductor devices
JP2023088463A (ja) * 2021-12-15 2023-06-27 株式会社 日立パワーデバイス 半導体装置および電力変換装置
US20230215869A1 (en) * 2022-01-06 2023-07-06 Globalfoundries U.S. Inc. Ic structure including porous semiconductor layer in bulk substrate adjacent trench isolation
JP2023122664A (ja) 2022-02-24 2023-09-05 三菱電機株式会社 パワー半導体装置およびパワー半導体装置の製造方法
JP2023144454A (ja) * 2022-03-28 2023-10-11 株式会社 日立パワーデバイス 半導体装置、半導体装置および電力変換装置
JP2023144467A (ja) * 2022-03-28 2023-10-11 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4259683A (en) * 1977-02-07 1981-03-31 General Electric Company High switching speed P-N junction devices with recombination means centrally located in high resistivity layer
GB2050694B (en) * 1979-05-07 1983-09-28 Nippon Telegraph & Telephone Electrode structure for a semiconductor device
JPS59189679A (ja) * 1983-04-13 1984-10-27 Hitachi Ltd ダイオ−ド
US4752818A (en) * 1985-09-28 1988-06-21 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device with multiple recombination center layers
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JPH06216400A (ja) * 1993-01-20 1994-08-05 Hitachi Ltd 半導体装置
JP2755135B2 (ja) * 1993-11-25 1998-05-20 日本電気株式会社 可変容量装置および該可変容量装置を有する半導体集積回路装置
JPH08125200A (ja) * 1994-10-25 1996-05-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08250690A (ja) * 1995-03-10 1996-09-27 Sharp Corp 回路内蔵受光素子
JP3994443B2 (ja) * 1995-05-18 2007-10-17 三菱電機株式会社 ダイオード及びその製造方法
US6204717B1 (en) * 1995-05-22 2001-03-20 Hitachi, Ltd. Semiconductor circuit and semiconductor device for use in equipment such as a power converting apparatus
US5883403A (en) * 1995-10-03 1999-03-16 Hitachi, Ltd. Power semiconductor device
JP3435166B2 (ja) * 1997-08-14 2003-08-11 三菱電機株式会社 半導体装置
DE69842207D1 (en) * 1998-06-01 2011-05-12 Mitsubishi Electric Corp Diode
US6448160B1 (en) * 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
JP2001196606A (ja) * 2000-01-11 2001-07-19 Mitsubishi Electric Corp ダイオード
US6482681B1 (en) * 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
US6737731B1 (en) * 2000-06-26 2004-05-18 Fairchild Semiconductor Corporation Soft recovery power diode
JP2002016265A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 高耐圧ダイオード
DE10207522B4 (de) * 2001-02-23 2018-08-02 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
DE10223951B4 (de) * 2002-05-29 2009-09-24 Infineon Technologies Ag Hochvoltdiode mit optimiertem Abschaltverfahren und entsprechendes Optimierverfahren
DE10243758A1 (de) * 2002-09-20 2004-04-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung einer vergrabenen Stoppzone in einem Halbleiterbauelement und Halbleiterbauelement mit einer vergrabenen Stoppzone
JP2004288680A (ja) * 2003-03-19 2004-10-14 Mitsubishi Electric Corp 圧接型半導体装置
JP2005079232A (ja) * 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd 高速スイッチングダイオードおよびその製造法
DE10361136B4 (de) * 2003-12-23 2005-10-27 Infineon Technologies Ag Halbleiterdiode und IGBT
DE102004004045B4 (de) * 2004-01-27 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit temporärem Feldstoppbereich und Verfahren zu dessen Herstellung
DE102004005084B4 (de) * 2004-02-02 2013-03-14 Infineon Technologies Ag Halbleiterbauelement
US7728409B2 (en) * 2005-11-10 2010-06-01 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing the same
US7538412B2 (en) * 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
DE102007028316B3 (de) * 2007-06-20 2008-10-30 Semikron Elektronik Gmbh & Co. Kg Halbleiterbauelement mit Pufferschicht und Verfahren zu dessen Herstellung
CN101110450A (zh) * 2007-07-26 2008-01-23 江苏宏微科技有限公司 外延型软恢复二极管
JP5194273B2 (ja) * 2007-09-20 2013-05-08 三菱電機株式会社 半導体装置
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
US7842590B2 (en) * 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP4743447B2 (ja) * 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置
JP5309360B2 (ja) * 2008-07-31 2013-10-09 三菱電機株式会社 半導体装置およびその製造方法
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
JP2010283132A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体装置
CN102687277B (zh) * 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP5925991B2 (ja) * 2010-05-26 2016-05-25 三菱電機株式会社 半導体装置
JP5361808B2 (ja) * 2010-06-23 2013-12-04 三菱電機株式会社 電力用半導体装置
JP5582102B2 (ja) * 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
JP5865618B2 (ja) * 2010-09-21 2016-02-17 株式会社東芝 半導体装置
JP5321669B2 (ja) * 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
CN107068733B (zh) * 2011-07-27 2020-08-11 丰田自动车株式会社 半导体器件
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
WO2013073623A1 (ja) * 2011-11-15 2013-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5817686B2 (ja) * 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
EP2800143B1 (en) * 2011-12-28 2020-04-08 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
EP2790209B1 (en) * 2012-03-30 2019-09-25 Fuji Electric Co., Ltd. Manufacturing method for semiconductor device
JP2013235890A (ja) * 2012-05-07 2013-11-21 Denso Corp 半導体装置
CN104303285B (zh) * 2012-08-22 2017-03-01 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP2014063980A (ja) * 2012-08-30 2014-04-10 Toshiba Corp 半導体装置
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
JP6090329B2 (ja) * 2012-10-23 2017-03-08 富士電機株式会社 半導体装置およびその製造方法
JP2014086600A (ja) * 2012-10-24 2014-05-12 Fuji Electric Co Ltd 半導体装置、半導体装置の製造方法および半導体装置の制御方法
JP6227255B2 (ja) 2013-01-30 2017-11-08 株式会社 日立パワーデバイス ダイオード及びその製造方法
EP2980856B1 (en) * 2013-03-25 2020-07-22 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US9601639B2 (en) * 2013-06-12 2017-03-21 Mitsubishi Electric Corporation Semiconductor device
KR102206507B1 (ko) * 2013-06-26 2021-01-22 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP6225649B2 (ja) * 2013-11-12 2017-11-08 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
US9123828B2 (en) * 2013-11-14 2015-09-01 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
DE112014006289B4 (de) * 2014-01-29 2020-12-24 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung
JP6271309B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体基板の製造方法、半導体基板および半導体装置
JP6294175B2 (ja) * 2014-07-02 2018-03-14 株式会社日立製作所 半導体装置およびそれを用いた電力変換システム
EP2996152B1 (en) * 2014-09-15 2017-03-15 ABB Schweiz AG High frequency power diode and method for manufacturing the same
JP6405212B2 (ja) * 2014-12-03 2018-10-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2016162807A (ja) * 2015-02-27 2016-09-05 トヨタ自動車株式会社 半導体装置とその製造方法
JP6222140B2 (ja) * 2015-03-04 2017-11-01 トヨタ自動車株式会社 半導体装置
JP6508099B2 (ja) * 2016-03-18 2019-05-08 三菱電機株式会社 半導体素子
JP6820738B2 (ja) * 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN107342329B (zh) 2020-08-21
JP2017201644A (ja) 2017-11-09
EP3242330A1 (en) 2017-11-08
EP3242330B1 (en) 2020-06-17
US20170317075A1 (en) 2017-11-02
CN107342329A (zh) 2017-11-10

Similar Documents

Publication Publication Date Title
JP6846119B2 (ja) ダイオード、およびそれを用いた電力変換装置
JP7147891B2 (ja) 半導体装置
JP5033335B2 (ja) 半導体装置およびそれを用いたインバータ装置
JP4843253B2 (ja) 電力用半導体装置
JP6237915B2 (ja) 半導体装置および半導体装置の製造方法
JP6024751B2 (ja) 半導体装置および半導体装置の製造方法
US7932583B2 (en) Reduced free-charge carrier lifetime device
US11063122B2 (en) Silicon carbide semiconductor device and power conversion device
JP3968912B2 (ja) ダイオード
JP5915756B2 (ja) 半導体装置および半導体装置の製造方法
JP6709062B2 (ja) 半導体装置、その製造方法、及びそれを用いた電力変換装置
JP7143085B2 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
EP2359404A1 (en) Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
JP5135666B2 (ja) 電力変換装置
JP6294175B2 (ja) 半導体装置およびそれを用いた電力変換システム
JP2014090072A (ja) 逆阻止ｍｏｓ型半導体装置及びその製造方法
JP7410478B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6268117B2 (ja) 半導体装置およびその製造方法、並びに電力変換システム
JP2018056220A (ja) 半導体装置およびその製造方法、並びに電力変換システム
JP3695249B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP2005276953A (ja) バイポーラ型ＳｉＣ半導体装置及びその製造方法
US11374091B2 (en) Semiconductor device
US20100301384A1 (en) Diode
JP2007243212A (ja) 半導体装置およびそれを用いた電力変換装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200526

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200526

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200605

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200609

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20200807

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20200818

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201027

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210112

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210216

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210301

R150 Certificate of patent or registration of utility model

Ref document number: 6846119

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150