JP2005276953A - バイポーラ型ＳｉＣ半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 PiNダイオード、サイリスタ、BJT、IGBT等のバイポーラ半導体素子をSiCで実現するために、イオン注入法を用いて制御性良く、信頼性良く、低コストでキャリアライフタイム制御を行う。
【解決手段】 少なくとも、ｎまたはp型導電型を有する炭化珪素（SiC）第１層（１）と、この第１層（１）上に第１層（１）とは導電型が異なる第２層（２）を有する。順方向電流通電時において第１層（１）から第２層（１）、又は第２層（２）から第１層（１）へ注入される少数キャリアを、順方向電流通電状態から逆方向電流阻止状態へスイッチングする際に、リカバリー電流、又はテール電流を減少させる事を目的として、キャリアライフタイム制御を行うために、第１層（１）、又は第２層（２）中にイオン注入法により不純物を照射し、第１層（１）又は第２層（２）中に欠陥を誘起させ、その欠陥をキャリア再結合中心として機能させる。
【選択図】 図３

Description

本発明は、SiC中の少数キャリアライフタイムをイオン注入法により制御するスイッチング特性の優れたバイポーラ型SiC半導体装置及びその製造方法に関する。

SiCはSiと比較してバンドギャップが広く絶縁破壊電界強度が10倍以上大きい事から、特にパワー半導体素子の分野でSiに置き換わるべき新しい半導体材料として注目されている。中でも、PiNダイオード、サイリスタ、BJT、IGBTなどのバイポーラ半導体素子は少数キャリア注入による伝導度変調効果により、電流通電時（オン時）の抵抗が極端に減少し、その結果電力損失を低減できるという特徴を有しており、SiCが本来有している高耐圧性と組み合わせることにより、Siでは実現不可能な超低損失パワー半導体素子を実現できると期待されている。バイポーラ半導体素子は通常、所望の耐電圧を保持するための低濃度にドープされたn型ドリフト層と、PN接合を形成するp型アノード層から形成されている。
p型層に正電位、n型層に負電位が印加された場合、PN接合に順電圧が印加されたことになるので電流が流れる。この際、p型層からn型層へは正孔が、n型層からp型層へは電子が注入される。これらのキャリアはそれぞれ注入された領域において、本来の伝導型とは逆の伝導型を有することから少数キャリアと呼ばれている。例えば、p型層からn型層へ注入される少数キャリア濃度が高くなると、電荷中性の法則によりn型層のキャリア濃度は本来のキャリア濃度よりも高くなり、少数キャリア濃度と同じ濃度になる。従って、少数キャリアが注入されている領域では電気抵抗が極端に減少する。このような現象を伝導度変調効果(Conductivity modulation)と呼ぶ。

伝導度変調効果による電気抵抗の減少は、直接通電時の半導体内部における電力損失の減少につながり、発熱も抑えることが出来るため、この事がバイポーラ半導体素子の最も優れた特徴となっている。しかし、一般的にこのような伝導度変調効果は半導体素子のスイッチング特性には悪影響を及ぼす。電流通電時から電流遮断時へ半導体素子の動作が切り替わる際、注入された少数キャリアはすぐに消滅することが出来ず、電位の極性が切り替わったことにより、通電時とは逆方向に加速される。その過程においてPiNダイオードの場合は逆方向電流（リカバリー電流：図１）が流れ、BJT、IGBT、サイリスタの場合はテール電流（図２）が流れる。これらリカバリー電流やテール電流は、少数キャリアが再結合により消滅するまで流れ続ける。この現象により発生する電力損失をスイッチング損失と呼ぶが、素子を高周波動作、つまり単位時間あたりのオン、オフのスイッチング回数が多くなるように動作させた場合、通電時の電力損失に対するスイッチング損失の割合が大きくなり、トータルでの電力損失も大きくなるという問題が発生する。

バイポーラ半導体素子を高周波で効率的に動作させるためには、この問題点を解決する必要がある。その為には、電流通電時から電流遮断時に動作が切り替わる際、注入された少数キャリアを何らかの方法で出来るだけ短時間で消滅させる、すなわちキャリアライフタイムを短くすることが必要となる。キャリアライフタイムを短くすればリカバリー電流、又はテール電流が減少し、結果的にスイッチング損失は減少する。しかし、キャリアライフタイムを短くしすぎると、通電時の電気抵抗を大きくすることにも繋がるため、バイポーラ半導体素子の通電時損失とスイッチング損失はトレードオフの関係にあり、用途により最適なキャリアライフタイムを制御するための素子製作技術が必要になる。

SiCのキャリアライフタイムを制御する方法として、例えば特許文献１にあるようなドリフト層とアノード層の間に、キャリアライフタイムを短くするための補償中心として、チタンやバナジウムを含むエピタキシャル層を導入する方法が挙げられる。しかし、この手法の場合エピタキシャル法においてチタンやバナジウムなどのドーピングを行うため、その濃度を正確に制御することは困難であり、プロセス間での濃度均一性を確保することは至難の業である。更にエピタキシャル法ではコストが大幅に上昇するため実用化には問題がある。Siの場合は電子線照射が主に用いられているが、SiCの場合は電子線耐性が高いため同手法を用いる事は出来ない。SiCにおいて他の手法でキャリアライフタイム制御を行った事例はなく、現状ではスイッチング特性を含めた優れた特性を持つSiCバイポーラ半導体素子は作製されていない。
特表2001-502474号公報

上記のようにSiCバイポーラ半導体素子において制御性良く、低コストでキャリアライフタイム制御を行う手法が求められている。本発明の目的は、PiNダイオード、サイリスタ、BJT、IGBT等のバイポーラ半導体素子をSiCで実現するために、イオン注入法を用いて制御性良く、低コストでキャリアライフタイム制御を行う手法を提供することである。

本発明に関わる半導体装置製造方法は、ｎまたはp型導電型を有するSiCの第１層（１）と、上記第１層（１）上に上記第１層（１）とは導電型が異なる第２層（２）を有するバイポーラ型SiC半導体素子の作製方法で、順方向電流通電時において上記第１層（１）から上記第２層（１）、又は上記第２層（２）から上記第１層（１）へ注入される少数キャリアを、順方向電流通電状態から逆方向電流阻止状態へスイッチングする際に、短時間でキャリア再結合により消滅させるために、上記第１層（１）、又は上記第２層（２）中にイオン注入法により不純物を照射し、上記第１層（１）又は上記第２層（２）中に欠陥を誘起させ、その欠陥をキャリア再結合中心として機能させる事を特徴とする方法である。イオン注入法の場合、注入する不純物のドーズ量は精密に制御できるため、エピタキシャル法で不純物欠陥層を作成する方法よりも制御性が格段に良い。

イオン注入を行う不純物として、H⁺, He⁺, C⁺,O⁺, F⁺,Ne⁺, Si⁺, Cl⁺, Ar⁺, Ge⁺,Br⁺, Kr⁺の内、いずれか一種類、又は複数種類を組み合わせて用いる。イオン注入を行う際は、対象となるSiC基板を室温に保持するか、又は1000℃までの高温に加熱してもよい。高温に加熱することにより、キャリアライフタイム制御に不必要な欠陥の発生を抑制することが出来る。この事は、素子のオン特性、逆方向特性のみでなく、信頼性にも影響を及ぼすため重要である。

イオン注入のエネルギーは、注入する不純物イオンの種類、及び対象となるSiC基板の構造によって異なる。Siバイポーラ半導体素子の場合は、少数キャリアの注入により伝導度変調が起こっている領域はドリフト層内ほぼ全域にわたっているおり、リカバリー電流を抑制することを目的としたキャリアライフタイム制御を行うためにはドリフト層全域に欠陥を形成する必要があるためかなり困難であるため、電子線照射法が広く使用されている。一方、SiCバイポーラ半導体素子の場合、少数キャリアの注入により伝導度変調が起こっている領域は、PN接合界面（３）からわずかの距離で、更に蓄積キャリア濃度も低いと考えられるため、ドリフト層深部に欠陥を形成する必要はない。従って、イオン注入する不純物の深さ分布中心は、PN接合界面（３）から第１層（１）、又は第２層（２）側に1μmの範囲内（４）に収まるようにイオン注入のエネルギーを選択すれば良い。例えば、PN接合界面（３）が半導体表面から1μmの位置にある場合、不純物イオンをHe⁺とした場合、最適なエネルギーは350kV程度である。この程度のエネルギーは、一般的なイオン注入装置で問題なく発生させることの出来るエネルギーであるため、ライフタイム制御の目的で高エネルギー加速器を新たに導入する必要はない。この事は、作製されたデバイスの低コスト化に繋がるため非常に重要である。

イオン注入する不純物のドーズ量は1x10¹²/cm²〜1x10¹⁵/cm²の範囲で適切な値を選択する。前述のように、バイポーラ半導体素子の通電時損失とスイッチング損失はトレードオフの関係にあり、半導体素子の用途によって最適なドーズ量を設定する必要がある。例えば、バイポーラ半導体素子を高周波動作させたい場合は、全電力損失中のスイッチング損失の占める割合が増加するため、ある程度通電時損失を犠牲にした上で、不純物のドーズ量を増加させる必要がある。一方、大電力を扱う場合のような低周波動作の場合は、通電時損失を重視してスイッチング損失を犠牲にした上で、不純物のドーズ量を減少させる必要がある。この事を言い換えると、イオン注入する不純物のドーズ量を選択することにより、目的に応じたバイポーラ半導体素子を自由に設計できると言うことであり、同手法の最も優れているのがこの点である。

不純物をイオン注入した後は、1000℃から1800℃の温度範囲で加熱処理を行う。不純物をイオン注入した直後は半導体内部の結晶性は乱れており、ライフタイム制御を目的とした欠陥以外にも、数多くの欠陥が存在している。これらの欠陥は、バイポーラ半導体素子の耐電圧等の他の電気特性にも悪影響を及ぼす上に、素子動作時に発熱により素子温度が上昇する事による素子特性劣化が起こる事も懸念される。従って、これらの欠陥をアニールアウトする必要があるが、SiCの場合1000℃以下の低温ではこれらの欠陥を十分にアニールアウトすることが出来ない。また、1800℃以上ではSiC表面からの元素蒸発が起こり表面モフォロジーが劣化してしまうため、不純物イオン注入後は1000℃から1800℃の範囲でSiC基板を加熱する必要がある。加熱の際は、素子表面の酸化等の劣化を防ぐために不活性ガスや窒素ガス雰囲気で加熱炉を満たす必要がある。加熱時間は温度により異なるが、十分に欠陥をアニールアウトするためには1分以上が必要である。加熱処理は高周波加熱炉や赤外線加熱炉等の加熱炉を用いるのが良い。

SiCバイポーラ半導体素子のスイッチング特性を向上させるために不純物イオン注入法を用いることにより、制御性良く、かつ信頼性のあるキャリアライフタイム制御が可能であることを示した。特に、SiCの場合はドリフト層の深い位置に欠陥を形成する必要がないため、Siで従来行われてきたような高エネルギー加速器を必要とすることなく、通常の低エネルギーイオン注入装置によりライフタイム制御が可能であり、この事は、バイポーラ半導体素子の低コスト化に繋がる大きな要素であることは明らかである。また、イオン注入後に1000℃から1800℃の温度範囲で加熱処理を行い不要欠陥のアニールアウトを行うため、素子動作時の加熱による特性劣化は防ぐことが出来る。この技術は、SiCバイポーラ半導体素子すべて（PiNダイオード、サイリスタ、BJT、IGBT）に応用可能であり、その波及効果はかなり大きいと考えられる。

図３にPiNダイオードのデバイス構造を示す。図３はPiNダイオードを簡略化して図示したもので、耐電圧構造やパッシベーション酸化膜等本発明に直接関連のない部分は省略してある。以下、例示に基づき、PiNダイオードへのライフタイム制御を行った結果を示す。PiNダイオードはバイポーラ型の整流器であり、SiCの場合特に2kVを超える高耐圧領域への応用が期待されている。ドーピング濃度の高いn⁺型(N_D-N_A=1.0x10¹⁹/cm³)で、厚さ300μmのSiC基板（５）上に、CVD法により厚さ10μm、ドーピング濃度N_D-N_A=5.0x10¹⁵/cm³のn^-型エピタキシャル層（１）を成長させた。n^-型エピタキシャル層（１）は逆方向電圧印加時の電圧を保持するための層で、ドリフト層と呼ぶ。更に、n^-型エピタキシャル層（１）上に、連続的にCVD法により厚さ1μm、ドーピング濃度N_A-N_D=1.0x10¹⁸/cm³のp⁺型エピタキシャル層（２）を成長させた。p⁺型エピタキシャル層（２）はPN接合を形成するための層で、アノード層と呼ぶ。PN接合界面は（３）の位置に形成される。この際、アノード層はp型不純物をイオン注入して形成したp型層であってもよい。

SiC基板（５）、n^-型エピタキシャル層（１）、p⁺型エピタキシャル層（２）については上記とは逆の導電型で形成されていても良い。つまり、p⁺型SiC基板上（５）にp^-型エピタキシャル層（１）、n⁺型エピタキシャル層（２）と言う形態で形成されていても問題ない。但し、このような形態の場合、電流が流れる方向は逆になり、ドリフト層、及びアノード層の呼称も逆になることを指摘しておく。上記のようにエピタキシャル膜の積層により形成されたPiNダイオードにアノード層（２）側から、エネルギー350kV、ドーズ量1.54x10¹⁵/cm²の条件でHe⁺イオン注入を行った。この条件のイオン注入では、注入されたHe⁺イオンの深さ分布中心は、ちょうどPN接合界面（３）に位置することになる。実施例では不純物イオンとしてHe⁺イオンを用いたが、イオン注入を行う不純物として、H⁺,
He⁺, C⁺,O⁺, F⁺, Ne⁺, Si⁺,Cl⁺, Ar⁺, Ge⁺, Br⁺, Kr⁺の内、いずれか一種類、又は複数種類を組み合わせて用いても良い。

また、注入したイオンの深さ分布中心はPN接合界面（３）からアノード層（２）側、又はドリフト層側（１）へ1μmの範囲に収めれば良い。He⁺イオン注入を行った後、PiNダイオードは高周波加熱炉により、Ar雰囲気中で1600℃、5分間の条件で加熱処理を施された。これにより、キャリアライフタイム制御を目的とした欠陥以外の、バイポーラ半導体素子の耐電圧等の他の電気特性に悪影響を及ぼす欠陥のアニールアウトが可能となる。アノード層をp型不純物のイオン注入で形成した場合は、その不純物を活性化させるための加熱処理と、キャリアライフタイム制御を目的として行ったイオン注入後の加熱処理を同時に行う事が出来る。加熱雰囲気はAr以外にHe等の不活性ガスやN₂ガスを用いても良い。加熱温度や加熱時間はイオン注入した不純物の種類やドーズ量によって1000℃から1800℃、1分以上の条件範囲で最適な条件を選択する必要がある。加熱処理後、アノード層（２）の表面側にはアノード電極（６）が、SiC基板（５）側にはカソード電極（７）が積層され、電流の取り出しが可能となる。

上記の手法によって作製したPiNダイオードの電流導通時から電流遮断時へのスイッチング動作の詳細を調べるための電気回路を図４に示す。同回路ではスイッチング素子（１２）としてSi-MOSFET、負荷（１１）としてインダクタンス負荷を使用している。スイッチング素子（１２）がオン状態の場合、直流電源（８）からインダクタンス負荷（１１）、スイッチング素子（１２）への電流経路（１３）で電流が流れる。スイッチング素子（１２）がオフ状態になった場合、インダクタンス負荷（１１）に蓄積されたエネルギーにより、負荷（１１）からPiNダイオード（１０）への電流経路（１４）で電流が流れる。本実施例ではスイッチング素子（１２）がオフ状態、即ちPiNダイオード（１０）が電流導通時から、スイッチング素子（１２）がオン状態、即ちPiNダイオード（１０）が電流遮断時に動作移行する際にPiNダイオードに流れる電流値を測定した。電流遮断時にPiNダイオード（１０）の両端にかかる電圧VDを100V、電流導通時にPiNダイオード（１０）に流れる電流を480A/cm²、スイッチング時のdi/dt=65A/cm²usecの条件でPiNダイオード（１０）のスイッチング特性の測定を行った。

図５は不純物イオン注入を行っていない、即ちライフタイム制御を行っていないPiNダイオードのスイッチング特性である。測定温度は室温である。横軸は時間、縦軸はPiNダイオード（１０）を流れる電流値を示している。PiNダイオードが電流導通状態から電流遮断状態へ移行する際、逆バイアス方向にピーク値で順方向電流と同程度の逆方向電流（リカバリー電流）が流れることが観察された。これは、同PiNダイオードがライフタイム制御されていないため、ドリフト層（１）内に注入された少数キャリアが逆バイアス印加時に素早く消滅することが出来ずに、逆バイアス方向にリカバリー電流として流れたことが原因であると考えられる。このようなリカバリー電流は、特に高周波動作の際にスイッチング損失として大きな電力損失になるので改善する必要がある。

一方、図６は前述したような条件でイオン注入によりライフタイム制御を行ったPiNダイオードのスイッチング特性である。図５で観察されたような大きなリカバリー電流は観察されず、PN接合のキャパシタンスを原因とする振動波形のみが観察された。この事は、He⁺イオン注入により誘起された欠陥が少数キャリアの再結合中心として働くことにより、リカバリー電流が大きく減少したことが原因であることを示している。イオン注入のドーズを変化させることにより図５と図６の中間のリカバリー電流を持つようなPiNダイオードが作製できることはこの結果から十分推測できる。つまり、イオン注入のドーズを最適化することにより、目的としたスイッチング特性を持つPiNダイオードを自由に設計できることが明らかになった。

また、サイリスタ、BJT、IGBT等の他のバイポーラ半導体素子も、図３に示すPN接合を基本構造としているため、本発明は、このような他のバイポーラ半導体素子についても、同様に適用することができる。以下、このような他のバイポーラ半導体素子の一例として、図７を参照して、IGBTのライフタイム制御について説明する。図７はIGBTを簡略化して図示したもので、耐電圧構造やパッシベーション酸化膜等本発明に直接関連のない部分は省略してある。IGBTは以下のように作製される。n又はp導電型を有するSiC基板（１５）上に、SiC基板（１５）とは導電型が異なるSiC第１層（１６）を形成する。この層は耐電圧を保持するためのドリフト層としての機能を果たす。更に、SiC第１層（１６）とは導電型が異なるSiC第２層（１７）を形成する。この層の表面付近では、ゲート酸化膜（１９）を介して、ゲート電極（２０）に印可される電圧に応じて、電荷反転層が形成される。この際、SiC第２層（１７）表面付近にSiC第２層（１７）とは導電型が異なる層が形成されており、その層が電荷蓄積層として機能するような構造になっていても良い。更に、キャリアの注入源としてSiC第２層（１７）とは導電型が異なるSiC第３層（１８）を形成する。その後、カソード電極（２１又は２２）、アノード電極（２２又は２１）、ゲート電極（２０）が積層されてIGBTが完成する。このIGBTにおいて、少数キャリア注入によりキャリアの蓄積が起こるのは、SiC基板（１５）とSiC第１層（１６）のPN界面（２３）である。従って、このPN界面（２３）からSiC基板（１５）側、又はSiC第１層（１６）側に１μmの範囲内に請求項２で述べた不純物イオンを10¹²〜10¹⁵/cm²の範囲のドーズ量を注入し、その後1000℃〜1800℃の範囲内で加熱処理を行う事により、図２で示すようなテール電流を減少させる事が出来る。その結果、スイッチング損失を減少させる事が出来る。

リカバリー電流の説明 テール電流の説明 PiNダイオードの素子構造（簡易版） ダイオードのスイッチング特性測定回路図 ライフタイム制御を行っていないPiNダイオードのスイッチング特性 ライフタイム制御を行ったPiNダイオードのスイッチング特性 IGBTの素子構造（簡易版）

符号の説明

１・・・SiC第１層
２・・・SiC第２層
３・・・PN接合界面
４・・・イオン注入深さ分布中心の許容範囲
５・・・SiC基板
６・・・アノード電極
７・・・カソード電極
８・・・直流電源
９・・・コンデンサ
１０・・・PiNダイオード
１１・・・負荷インダクタンス
１２・・・スイッチング素子(Si-MOSFET)
１３・・・スイッチング素子がオン状態での電流経路
１４・・・スイッチング素子がオフ状態での電流経路
１５・・・SiC基板
１６・・・SiC第１層
１７・・・SiC第２層
１８・・・SiC第３層
１９・・・ゲート酸化膜
２０・・・ゲート電極
２１・・・カソード、又はアノード電極
２２・・・アノード、又はカソード電極
２３・・・少数キャリア注入が起こるPN接合界面

Claims (9)

1. 少なくとも、ｎまたはp型導電型を有する炭化珪素（SiC）の第１層と、上記第１層上に上記第１層とは導電型が異なる第２層を有する、バイポーラ型SiC半導体装置において、
   上記第１層と第２層の接合面及びその近辺に不純物イオンを注入し、上記第１層又は上記第２層中に欠陥を誘起させ、その欠陥をキャリア再結合中心として機能させ、
   順方向電流通電時において上記第１層から上記第２層、又は上記第２層から上記第１層へ注入される少数キャリアを、順方向電流通電状態から逆方向電流阻止状態へスイッチングする際に、リカバリー電流、又はテール電流を減少させて、キャリアライフタイム制御を行うことを特徴とするバイポーラ型SiC半導体装置。
2. 少なくとも、ｎまたはp型導電型を有する炭化珪素（SiC）の第１層と、上記第１層上に上記第１層とは導電型が異なる第２層を有する、バイポーラ型SiC半導体装置の製造方法において、上記第１層と第２層の接合面及びその近辺に不純物イオンを注入し、上記第１層又は上記第２層中に欠陥を誘起させ、その欠陥をキャリア再結合中心として機能させ、
   順方向電流通電時において上記第１層から上記第２層、又は上記第２層から上記第１層へ注入される少数キャリアを、順方向電流通電状態から逆方向電流阻止状態へスイッチングする際に、リカバリー電流、又はテール電流を減少させて、キャリアライフタイム制御を行うことを特徴とするバイポーラ型SiC半導体装置の製造方法。
3. 前記不純物イオンとしてH⁺, He⁺, C⁺,O⁺, F⁺,Ne⁺, Si⁺, Cl⁺, Ar⁺, Ge⁺,Br⁺, Kr⁺の内、いずれか一種類、又は複数種類を組み合わせて用いる請求項２に記載のバイポーラ型SiC半導体装置の製造方法。
4. 前記第１層、及び第２層がそれぞれエピタキシャル膜で形成されている請求項２に記載のバイポーラ型SiC半導体装置の製造方法。
5. 前記第１層、又は第２層がイオン注入により形成されている請求項２に記載のバイポーラ型SiC半導体装置の製造方法。
6. 前記不純物イオンを注入した後に1000℃から1800℃の温度範囲で不活性ガス雰囲気、又は窒素ガス、又はそれらの混合ガス雰囲気中で1分以上の加熱処理を行う請求項２に記載のバイポーラ型SiC半導体装置の製造方法。
7. 前記第１層、又は前記第２層形成のためにイオン注入した層と、キャリアライフタイム制御を行うためにイオン注入した領域を同時に、1000℃から1800℃の温度範囲で不活性ガス雰囲気、又は窒素ガス、又はそれらの混合ガス雰囲気中で1分以上の加熱処理を行う請求項２又は５に記載のバイポーラ型SiC半導体装置の製造方法。
8. 上記第１層又は上記第２層中に発生した欠陥の深さ分布中心を、上記第１層と上記第２層の界面、若しくは上記界面から上記第１層、又は上記第２層側に1μmの範囲内に収めた請求項２に記載のバイポーラ型SiC半導体装置の製造方法。
9. イオン注入される不純物のドーズ量が1.0x10¹²/cm²〜1.0x10¹⁵/cm²の範囲内である請求項２に記載のバイポーラ型SiC半導体装置の製造方法。
   

Images