JP7263740B2 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP7263740B2
JP7263740B2 JP2018209294A JP2018209294A JP7263740B2 JP 7263740 B2 JP7263740 B2 JP 7263740B2 JP 2018209294 A JP2018209294 A JP 2018209294A JP 2018209294 A JP2018209294 A JP 2018209294A JP 7263740 B2 JP7263740 B2 JP 7263740B2
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor layer
layer
impurity
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018209294A
Other languages
English (en)
Other versions
JP2020077720A (ja
Inventor
武志 俵
民雅 呂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018209294A priority Critical patent/JP7263740B2/ja
Priority to US16/661,482 priority patent/US11296192B2/en
Publication of JP2020077720A publication Critical patent/JP2020077720A/ja
Application granted granted Critical
Publication of JP7263740B2 publication Critical patent/JP7263740B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Description

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
高耐圧、大電流を制御するパワー半導体素子の材料としては、従来シリコン（Ｓｉ）単結晶が用いられている。シリコンパワー半導体素子にはいくつかの種類があり、用途に合わせてそれらが使い分けられているのが現状である。例えば、ＰｉＮダイオード（Ｐ－ｉｎｔｒｉｎｓｉｃ－Ｎ ｄｉｏｄｅ）やバイポーラトランジスタ、さらに、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）は、いわゆるバイポーラ型デバイスである。これら素子は、電流密度は多く取れるものの高速でのスイッチングができず、バイポーラトランジスタは数ｋＨｚが、ＩＧＢＴでは２０ｋＨｚ程度の周波数がその使用限界である。一方、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電解効果トランジスタ）は、大電流は取れないものの、数ＭＨｚまでの高速で使用できる。しかしながら、市場では大電流と高速性を兼ね備えたパワーデバイスへの要求は強く、シリコンＩＧＢＴやパワーＭＯＳＦＥＴなどの改良に力が注がれ、現在ではほぼシリコン材料物性限界に近いところまで開発が進んできた。
また、パワー半導体素子の観点からの材料検討も行われ、炭化珪素（ＳｉＣ）が次世代のパワー半導体素子として、低オン電圧、高速・高温特性に優れた素子であることから、最近特に注目を集めている。というのも、ＳｉＣは化学的に非常に安定な材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用できる。また、最大電界強度もシリコンより１桁以上大きいからである。ＳｉＣはシリコンにおける材料限界を超える可能性が大きいことから、パワー半導体用途で今後の伸長が大きく期待される。特に、耐圧１０ｋＶを超えるような電力ならびにパルスパワーなどの超高耐圧用途では、バイポーラデバイスであるＰｉＮダイオードへの期待も集まっている。
従来の炭化珪素半導体装置の構造について、ＰｉＮダイオードを例に説明する。図７は、従来の炭化珪素半導体装置の構造を示す断面図である。図７に示すＰｉＮダイオードでは、Ｐ層－ｉ層－Ｎ層構造を有し、Ｎ層となるｎ+型炭化珪素基板１のおもて面上にエピタキシャル成長により、ｉ層となるｎ型炭化珪素層２、Ｐ層となるｐ型炭化珪素層３を順に積層してなるエピタキシャル基体を用いて構成される。また、ｐ型炭化珪素層３をイオン注入により形成してもよい。ｐ型炭化珪素層３の表面にアノード電極５が設けられ、ｎ+型炭化珪素基板１の裏面にはカソード電極６が設けられる。
ＰｉＮダイオードの順方向通電時、ｐｎ界面で発生したホール（正孔）１１が、炭化珪素の各層を経由してカソード電極６へ向って、図７の矢印Ａのように移動する。このとき、ｎ+型炭化珪素基板１とｎ型炭化珪素層２との界面のホール密度が所定値を超えると、ｎ+型炭化珪素基板１内に存在する基底面転位（ＢＰＤ：Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎ）を中心に再結合して、ｎ+型炭化珪素基板１とｎ型炭化珪素層２との界面に順方向電圧（Ｖｆ）劣化の原因となる積層欠陥１２が発生する。
このため、ｎ+型炭化珪素基板１とｎ型炭化珪素層２の間に少数キャリアの短ライフタイム層４を設ける技術がある。図８は、短ライフタイム層を備えた従来の炭化珪素半導体装置の構造を示す断面図である。短ライフタイム層４は、例えば窒素（Ｎ）を高濃度にドーピングした炭化珪素エピタキシャル層（以下、高密度窒素層）や、窒素にホウ素（Ｂ）、バナジウム（Ｖ）、チタン（Ｔｉ）、鉄（Ｆｅ）、クロム（Ｃｒ）等の異種元素を同時添加（コドープ）した炭化珪素エピタキシャル層（以下、コドープ層）が知られている。短ライフタイム層４を設けることで、図８の矢印Ｂで示すように、ｐｎ界面で発生したホールが短ライフタイム層４内で再結合し、ｎ+型炭化珪素基板１に到達することが防止され、ｎ+型炭化珪素基板１からの積層欠陥１２の発生を防ぐことができる。
積層欠陥の発生を防ぐ技術として、例えば、ＰｉＮダイオードにおいて、順バイアス状態で注入されたキャリアの濃度が比較的高いｐｎ接合付近の領域またはｎ+ｎ接合付近の領域に、再結合中心となる結晶欠陥を有する所定の膜として、ポリシリコン膜を形成する技術がある（例えば、下記特許文献１）。また、ｎまたはｐ型導電型を有する炭化珪素（ＳｉＣ）第１層と、この第１層上に第１層とは導電型が異なる第２層を有し、第１層、又は第２層中にイオン注入法により不純物を照射し、第１層又は第２層中に欠陥を誘起させ、その欠陥をキャリア再結合中心として機能させる技術がある（例えば、下記特許文献２）。
特開２００９－０７６６４２号公報 特開２００５－２７６９５３号公報
しかしながら、高密度窒素層は、均一な不純物濃度、均一な膜厚で形成することが困難である。さらに、窒素濃度を２×１０19／ｃｍ3以上に高くしすぎると、ＤＳＦ（Ｄｏｕｂｌｅ Ｓｈｏｃｋｌｅｙ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ：二重ショックレー型積層欠陥）が発生する。このため、高密度窒素層によるショックレー型積層欠陥の発生抑制能力には限界がある。
また、コドープ層では、コドープ層を形成後に異種元素が、エピタキシャル成長装置の炉（以下、エピ成長炉）内に残る場合があり、エピ成長炉内の不純物の管理が困難である。特に、同じエピ成長炉内で、短ライフタイム層４のような短ライフタイムのバッファ層から連続して、ｎ型炭化珪素層２のような長ライフタイムのドリフト層を成膜する場合に大きな問題となる。また、コドープ層では、異種元素のドーピング制御性によっては、コドープ層内の面内均一性を確保するのが難しい場合がある。
さらに、短ライフタイム層４を設けたとしても、順方向に通電する電流が増えて短ライフタイム層４のホール再結合能力を超えると、図８の矢印Ｃのようにホールのｎ+型炭化珪素基板１への到達が起こる。ここで、さらに電流を増やすとよりｎ+型炭化珪素基板１の深部の転位から積層欠陥１２が発生し、ＰｉＮダイオードの性能が劣化する。
この発明は、上述した従来技術による問題点を解消するため、炭化珪素半導体基板に積層欠陥が発生することを抑制し、性能劣化を抑えることができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第１導電型の第１半導体層上に、前記第１半導体層よりも不純物濃度の高い第１導電型の第２半導体層が設けられる。前記第２半導体層の、前記第１半導体層側に対して反対側に、前記第２半導体層よりも不純物濃度の低い第１導電型の第３半導体層が設けられる。前記第３半導体層の、前記第２半導体層側に対して反対側に第２導電型の第４半導体層が設けられる。前記第１半導体層の、前記第２半導体層側に対して反対側に第１電極が設けられる。前記第４半導体層の、前記第３半導体層側に対して反対側に第２電極が設けられる。前記第１半導体層の、前記第２半導体層と接する表面に、前記第１半導体層の導電型を決定する第１不純物と異なる種類の第２不純物を含む。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２半導体層は、キャリアのライフタイムを制御する層であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２半導体層は、不純物として窒素を含み、不純物濃度が１×１０18～２×１０19／ｃｍ3であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２半導体層の、前記第１半導体層と接する表面に、前記第２不純物を含むことを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１不純物は、窒素であり、前記第２不純物は、バナジウム、チタン、鉄、クロムまたはホウ素であることを特徴とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の第１半導体層の表面に、前記第１半導体層の導電型を決定する第１不純物と異なる種類の第２不純物をイオン注入する第１工程を行う。次に、前記第１半導体層の前記表面上に、前記第１半導体層よりも不純物濃度の高い第１導電型の第２半導体層を形成する第２工程を行う。次に、前記第２半導体層の、前記第１半導体層側に対して反対側に、前記第２半導体層よりも不純物濃度の低い第１導電型の第３半導体層を形成する第３工程を行う。次に、前記第３半導体層の、前記第２半導体層側に対して反対側に第２導電型の第４半導体層を形成する第４工程を行う。次に、前記第１半導体層の、前記第２半導体層側に対して反対側に第１電極を形成する第５工程を行う。次に、前記第４半導体層の、前記第３半導体層側に対して反対側に第２電極を形成する第６工程を行う。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１不純物は、窒素であり、前記第２不純物は、バナジウム、チタン、鉄、クロムまたはホウ素であり、前記第１工程では、前記第２不純物のイオン注入のドーズ量を１×１０16～１×１０20／ｃｍ3とし、前記第２不純物の注入深さを０．３μｍ以上にすることを特徴とする。
上述した発明によれば、炭化珪素半導体装置において、ｎ+型炭化珪素基板（第１導電型の第１半導体層）の基板表面層に異種不純物が含まれる。これにより、短ライフタイム層（第１導電型の第２半導体層）の能力を超える電流が印加され、ホールがｎ+型炭化珪素基板の表面からやや深部に到達した場合、ホールを異種不純物と結合させることができる。このため、ｎ+型炭化珪素基板からの積層欠陥の発生確率を低減することができ、炭化珪素半導体装置のオン抵抗、順方向電圧（Ｖｆ）が増加し、炭化珪素半導体装置の性能が劣化することを防ぐことができる。
また、短ライフタイム層として高窒素密度層を設けることができる。これにより、高窒素密度層のｎ+型炭化珪素基板との界面にコドープ層を形成することができる。コドープ層により、短ライフタイム層の能力を超える電流が印加されても、ホールがｎ+型炭化珪素基板の表面に達することを低減することができる。
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、炭化珪素半導体基板に積層欠陥が発生することを抑制し、性能劣化を抑えることができるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の短ライフタイム層が高窒素密度層である場合の構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。 トレンチ型の炭化珪素ＭＯＳＦＥＴの構造を示す断面図である。 従来の炭化珪素半導体装置の構造を示す断面図である。 短ライフタイム層を備えた従来の炭化珪素半導体装置の構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および－を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
本発明にかかる炭化珪素半導体装置として、炭化珪素ＰｉＮダイオードを例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。
図１に示すように、炭化珪素半導体装置は、ｎ+型炭化珪素基板（第１導電型の第１半導体層）１のおもて面に、短ライフタイム層（第１導電型の第２半導体層）４と、ｎ型炭化珪素層（第１導電型の第３半導体層）２と、ｐ型炭化珪素層（第２導電型の第４半導体層）３と、を順に積層してなる炭化珪素基体を用いて構成される。
ｎ+型炭化珪素基板１は、例えば窒素がドーピングされた炭化珪素単結晶基板である。ｎ+型炭化珪素基板１の短ライフタイム層４と接する界面の基板表面層７には、ｎ+型炭化珪素基板１の導電型を決定する不純物、例えば窒素と異なる不純物（以下、異種不純物）が含まれている。基板表面層７は、ｎ+型炭化珪素基板１の表面から０．３μｍ以上の深さまで設けられている。異種不純物は例えば、イオン注入により基板表面層７に注入することができる。異種不純物として、ライフタイムキラーが導入されてもよい。ライフタイムキラーとして、例えば、Ｂ、Ｖ、Ｔｉ、Ｆｅ、Ｃｒ等の少なくとも１種類以上が導入される。
基板表面層７に異種不純物が含まれることにより、ｎ+型炭化珪素基板１の表面近傍の基底面転位の周辺に再結合中心を作ることができる。これにより、短ライフタイム層４の能力を超える電流が印加され、ホールがｎ+型炭化珪素基板１の表面からやや深部に到達した場合、ホールが異種不純物と結合することで、ｎ+型炭化珪素基板１からの積層欠陥の発生確率を低減することができる。
短ライフタイム層４は、ｎ+型炭化珪素基板１のおもて面に設けられ、エピタキシャル成長により形成される。短ライフタイム層４は、ホールの正孔のライフタイムを制御する層であり、Ｎを高濃度、例えば、１×１０18～２×１０19／ｃｍ3にドーピングした炭化珪素エピタキシャル層や、窒素に、Ｂ、Ｖ、Ｔｉ、Ｆｅ、Ｃｒ等の異種元素を同時添加（コドープ）した炭化珪素エピタキシャル層である。
ここで、図２は、実施の形態にかかる炭化珪素半導体装置の短ライフタイム層が高窒素密度層である場合の構造を示す断面図である。短ライフタイム層４が高窒素密度層８である場合、ｎ+型炭化珪素基板１に異種元素を高密度、例えば、１×１０16～１×１０20／ｃｍ3に注入しておくと、短ライフタイム層４の層成膜時に、オートドープ（ｎ+型炭化珪素基板１がエッチングされた際に出てくる不純物がエピタキシャル膜である短ライフタイム層４に取り込まれる）されて、短ライフタイム層４とｎ+型炭化珪素基板１との界面にコドープ層９が形成される。コドープ層９が形成されることにより、短ライフタイム層４の能力を超える電流が印加されても、ホールがｎ+型炭化珪素基板１の表面に達することを低減することができる。
ｎ型炭化珪素層２は、ｎ+型炭化珪素基板１および短ライフタイム層４より低不純物濃度で、例えば窒素がドーピングされているドリフト層である。また、ｎ型炭化珪素層２上にｐ型炭化珪素層３が設けられ、ｎ+型炭化珪素基板１の裏面には、カソード電極（第１電極）６が設けられ、ｐ型炭化珪素層３の表面にアノード電極（第２電極）５が設けられる。
（実施の形態にかかる炭化珪素半導体装置の製造方法）
実施の形態にかかる炭化珪素半導体装置の製造方法について、半導体材料として炭化珪素を用い、ＰｉＮダイオードを作製（製造）する場合を例に説明する。図３～５は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
まず、図３に示すように、ｎ+型炭化珪素基板１を用意する。次に、Ｖ、Ｔｉ、Ｆｅ、ＣｒまたはＢ等の異種不純物のイオン注入により、ｎ+型炭化珪素基板１のおもて面の上に、基板表面層７を形成する。ここでのイオン注入は、例えば、ドーズ量を１×１０16～１×１０20／ｃｍ3とし、異種不純物の注入深さを０．３μｍ以上にする。ここまでの状態が図４に記載される。
次に、基板表面層７上に、ｎ型の不純物の窒素をドーピングしながら、短ライフタイム層４となる炭化珪素エピタキシャル層を堆積する。また、短ライフタイム層４は、ｎ+型炭化珪素基板１以上の不純物濃度の窒素に加えて、ライフタイムキラーとなる元素、例えばＢを同時添加（コドープ）して、炭化珪素エピタキシャル層を堆積してもよい。
次に、短ライフタイム層４上に、エピタキシャル成長により、ｎ型炭化珪素層２を堆積させる。次に、ｎ型炭化珪素層２上に、エピタキシャル成長により、ｐ型炭化珪素層３を堆積させる。ここで、ｐ型炭化珪素層３は、ｐ型の不純物のイオン注入により、ｎ型炭化珪素層２の表面に形成することもできる。次に、イオン注入によってそれぞれ形成された拡散領域を活性化させるための活性化アニール（熱処理）を行う。ここまでの状態が図５に記載される。
次に、例えば、アルミニウム（Ａｌ）をｐ型炭化珪素層３の表面に成膜することで、アノード電極５を形成する。次に、例えば、ニッケル（Ｎｉ）をｎ+型炭化珪素基板１の裏面に成膜して、熱処理することでカソード電極６を形成する。このようにして、図１に示す縦型ＰｉＮダイオードが完成する。
以上、説明したように、実施の形態によれば、炭化珪素半導体装置において、ｎ+型炭化珪素基板の基板表面層に異種不純物が含まれる。これにより、短ライフタイム層の能力を超える電流が印加され、ホールがｎ+型炭化珪素基板の表面からやや深部に到達した場合、ホールを異種不純物と結合させることができる。このため、ｎ+型炭化珪素基板からの積層欠陥の発生確率を低減することができ、炭化珪素半導体装置のオン抵抗、順方向電圧（Ｖｆ）が増加し、炭化珪素半導体装置の性能が劣化することを防ぐことができる。
また、短ライフタイム層として高窒素密度層を設けることができる。これにより、高窒素密度層のｎ+型炭化珪素基板との界面にコドープ層を形成することができる。コドープ層により、短ライフタイム層の能力を超える電流が印加されても、ホールがｎ+型炭化珪素基板の表面に達することを低減することができる。
上記実施の形態では、ＰｉＮダイオードを例に説明してきたが、本発明は、炭化珪素ＭＯＳＦＥＴの内蔵ダイオードにも適用可能である。図６は、トレンチ型の炭化珪素ＭＯＳＦＥＴの構造を示す断面図である。
図６において、符号２１～３２、３８は、それぞれｎ+型炭化珪素基板、ｎ-型ドリフト層、第１ｐ+型領域、第２ｐ+型領域、ｎ型領域、ｐ型ベース層、ｎ+型ソース領域、ｐ+型コンタクト領域、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース電極、トレンチである。このようなトレンチゲート構造のような縦型ＭＯＳＦＥＴは、ソース－ドレイン間にボディーダイオードとしてｐ型ベース層２６とｎ-型ドリフト層２２とで形成される内蔵ダイオード（寄生ｐｎダイオード）を内蔵する。
ＭＯＳＦＥＴでは、電流がＭＯＳチャネルを流れるモード（同期整流モード）の他に、図６の矢印Ａのように電流が内蔵ダイオードに流れるモード（バイポーラモード）が存在する。ＰｉＮダイオードの場合と同様に、バイポーラモードでは、ｎ+型炭化珪素基板２１とｎ-型ドリフト層２２との界面のホール密度が所定値を超えると、ｎ+型炭化珪素基板２１内に存在する基底面転位を中心に再結合する。この再結合により、ｎ+型炭化珪素基板２１とｎ-型ドリフト層２２との界面に順方向電圧（Ｖｆ）劣化の原因となる積層欠陥が発生する。
このため、実施の形態と同様に、ｎ+型炭化珪素基板２１とｎ-型ドリフト層２２の間に少数キャリアの短ライフタイム層４を設け、ｎ+型炭化珪素基板２１の基板表面層７には、ｎ+型炭化珪素基板２１の導電型を決定する不純物、例えば窒素と異なる不純物を含ませることができる。これにより、ＰｉＮダイオードの場合と同様にＭＯＳＦＥＴにおいても、ｎ+型炭化珪素基板２１に積層欠陥が発生することを抑制し、性能劣化を抑えることができる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、本発明では、各実施の形態では第１導電型をｐ型とし、第２導電型をｎ型としたが、本発明は第１導電型をｎ型とし、第２導電型をｐ型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のイグナイタなどに使用されるパワー半導体装置に有用である。
１ ｎ+型炭化珪素基板
２ ｎ型炭化珪素層
３ ｐ型炭化珪素層
４ 短ライフタイム層
５ アノード電極
６ カソード電極
７ 基板表面層
８ 高窒素密度層
９ コドープ層
１１ ホール
１２ 積層欠陥
２１ ｎ+型炭化珪素基板
２２ ｎ-型ドリフト層
２３ 第１ｐ+型領域
２４ 第２ｐ+型領域
２５ ｎ型領域
２６ ｐ型ベース層
２７ ｎ+型ソース領域
２８ ｐ+型コンタクト領域
２９ ゲート絶縁膜
３０ ゲート電極
３１ 層間絶縁膜
３２ ソース電極
３８ トレンチ

Claims (7)

  1. 第１導電型の第１半導体層と、
    前記第１半導体層上に設けられた、前記第１半導体層よりも不純物濃度の高い第１導電型の第２半導体層と、
    前記第２半導体層の、前記第１半導体層側に対して反対側に設けられた、前記第２半導体層よりも不純物濃度の低い第１導電型の第３半導体層と、
    前記第３半導体層の、前記第２半導体層側に対して反対側に設けられた第２導電型の第４半導体層と、
    前記第１半導体層の、前記第２半導体層側に対して反対側に設けられた第１電極と、
    前記第４半導体層の、前記第３半導体層側に対して反対側に設けられた第２電極と、
    を備え、
    前記第１半導体層の、前記第２半導体層と接する表面に、前記第１半導体層の導電型を決定する第１不純物と異なる種類の第２不純物を含むことを特徴とする炭化珪素半導体装置。
  2. 前記第２半導体層は、キャリアのライフタイムを制御する層であることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記第２半導体層は、不純物として窒素を含み、不純物濃度が１×１０18～２×１０19／ｃｍ3であることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 前記第２半導体層の、前記第１半導体層と接する表面に、前記第２不純物を含むことを特徴とする請求項３に記載の炭化珪素半導体装置。
  5. 前記第１不純物は、窒素であり、
    前記第２不純物は、バナジウム、チタン、鉄、クロムまたはホウ素であることを特徴とする請求項１～４のいずれか一つに記載の炭化珪素半導体装置。
  6. 第１導電型の第１半導体層の表面に、前記第１半導体層の導電型を決定する第１不純物と異なる種類の第２不純物をイオン注入する第１工程と、
    前記第１半導体層の前記表面上に、前記第１半導体層よりも不純物濃度の高い第１導電型の第２半導体層を形成する第２工程と、
    前記第２半導体層の、前記第１半導体層側に対して反対側に、前記第２半導体層よりも不純物濃度の低い第１導電型の第３半導体層を形成する第３工程と、
    前記第３半導体層の、前記第２半導体層側に対して反対側に第２導電型の第４半導体層を形成する第４工程と、
    前記第１半導体層の、前記第２半導体層側に対して反対側に第１電極を形成する第５工程と、
    前記第４半導体層の、前記第３半導体層側に対して反対側に第２電極を形成する第６工程と、
    を含むことを特徴とする炭化珪素半導体装置の製造方法。
  7. 前記第１不純物は、窒素であり、
    前記第２不純物は、バナジウム、チタン、鉄、クロムまたはホウ素であり、
    前記第１工程では、前記第２不純物のイオン注入のドーズ量を１×１０16～１×１０20／ｃｍ3とし、前記第２不純物の注入深さを０．３μｍ以上にすることを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
JP2018209294A 2018-11-06 2018-11-06 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Active JP7263740B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018209294A JP7263740B2 (ja) 2018-11-06 2018-11-06 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US16/661,482 US11296192B2 (en) 2018-11-06 2019-10-23 Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018209294A JP7263740B2 (ja) 2018-11-06 2018-11-06 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020077720A JP2020077720A (ja) 2020-05-21
JP7263740B2 true JP7263740B2 (ja) 2023-04-25

Family

ID=70458978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018209294A Active JP7263740B2 (ja) 2018-11-06 2018-11-06 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11296192B2 (ja)
JP (1) JP7263740B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015000206T5 (de) * 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP7443735B2 (ja) * 2019-11-29 2024-03-06 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2021141146A (ja) * 2020-03-03 2021-09-16 富士電機株式会社 半導体装置
CN111913090B (zh) * 2020-07-22 2021-04-30 杭州电子科技大学 非接触式判断半导体材料导电类型的方法
CN112068675B (zh) * 2020-09-08 2021-12-31 深圳市中维电子科技有限公司 一种自动涂抹导热硅脂的集成电路散热装置
WO2023157972A1 (ja) * 2022-02-21 2023-08-24 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318388A (ja) 2002-04-24 2003-11-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008258313A (ja) 2007-04-03 2008-10-23 Denso Corp 半導体装置およびその製造方法
JP2013183064A (ja) 2012-03-02 2013-09-12 Toshiba Corp 半導体装置の製造方法
JP2017085047A (ja) 2015-10-30 2017-05-18 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
WO2017094764A1 (ja) 2015-12-02 2017-06-08 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276953A (ja) 2004-03-23 2005-10-06 National Institute Of Advanced Industrial & Technology バイポーラ型ＳｉＣ半導体装置及びその製造方法
JP5194273B2 (ja) 2007-09-20 2013-05-08 三菱電機株式会社 半導体装置
CN103890955B (zh) * 2011-07-27 2017-06-13 丰田自动车株式会社 半导体器件
CN109643656A (zh) * 2016-09-02 2019-04-16 新电元工业株式会社 Mosfet以及电力转换电路
JP6871058B2 (ja) * 2017-05-22 2021-05-12 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318388A (ja) 2002-04-24 2003-11-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008258313A (ja) 2007-04-03 2008-10-23 Denso Corp 半導体装置およびその製造方法
JP2013183064A (ja) 2012-03-02 2013-09-12 Toshiba Corp 半導体装置の製造方法
JP2017085047A (ja) 2015-10-30 2017-05-18 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
WO2017094764A1 (ja) 2015-12-02 2017-06-08 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置

Also Published As

Publication number Publication date
JP2020077720A (ja) 2020-05-21
US20200144371A1 (en) 2020-05-07
US11296192B2 (en) 2022-04-05

Similar Documents

Publication Publication Date Title
JP7263740B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR101794182B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US10176986B2 (en) Semiconductor device and method for manufacturing the same
US10204979B2 (en) Semiconductor device and method of manufacturing the same
JP5044117B2 (ja) 炭化珪素バイポーラ型半導体装置
JP6237915B2 (ja) 半導体装置および半導体装置の製造方法
US20210183995A1 (en) Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device
US11152224B2 (en) Semiconductor device with field stop layer and semiconductor device manufacturing method thereof
CN109841616B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP6988175B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6113298B2 (ja) 半導体装置の製造方法、および、半導体装置
JP2008211178A (ja) 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ
US9349797B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
WO2013153909A1 (ja) ワイドバンドギャップ半導体装置およびその製造方法
JP7443669B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2012033618A (ja) バイポーラ半導体素子
JP2019009288A (ja) 半導体装置
US20230100453A1 (en) Silicon carbide semiconductor device
JP2016174032A (ja) 半導体装置及びその製造方法
WO2021005903A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2009010120A (ja) 炭化珪素バイポーラ型半導体装置
JP5872327B2 (ja) 半導体整流素子
US11742392B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
JP7276407B2 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230327

R150 Certificate of patent or registration of utility model

Ref document number: 7263740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150