CN109643656A - Mosfet以及电力转换电路 - Google Patents

Mosfet以及电力转换电路 Download PDF

Info

Publication number
CN109643656A
CN109643656A CN201680088771.8A CN201680088771A CN109643656A CN 109643656 A CN109643656 A CN 109643656A CN 201680088771 A CN201680088771 A CN 201680088771A CN 109643656 A CN109643656 A CN 109643656A
Authority
CN
China
Prior art keywords
mosfet
column regions
type
power conversion
reactor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680088771.8A
Other languages
English (en)
Inventor
新井大辅
久田茂
北田瑞枝
浅田毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN109643656A publication Critical patent/CN109643656A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的MOSFET100，用于具备：反应器；电源；MOSFET；以及整流元件的电力转换电路中，其特征在于：具备：具有由所述n型柱形区域以及所述p型柱形区域构成超级结结构的半导体基体，其中，所述n型柱形区域以及所述p型柱形区域被形成为：使所述n型柱形区域的掺杂物总量比所述p型柱形区域的掺杂物总量更高，在关断所述MOSFET后，运作为：在从漏极电流开始减少直到漏极电流最初变为零的期间内，依次出现所述漏极电流减少的第一期间、所述漏极电流增加的第二期间、以及所述漏极电流再次减少的第三期间。根据本发明的MOSFET，由于能够在关断MOSFET后，将MOSFET的浪涌电压减小至比以往更小的程度，因此就能够使其适用于各种电力转换电路。

Description

MOSFET以及电力转换电路
技术领域
本发明涉及MOSFET以及电力转换电路。
背景技术
以往，具备由n型柱形(Column)区域以及p型柱形区域所构成超级结(Superjunction)结构的半导体基体的MOSFET被普遍认知(例如，参照专利文献1)。
另外，在本说明书中，超级结结构是指：从规定的截面上观看时，n型柱形区域与p型柱形区域交互地重复排列的结构。
以往的MOSFET900如图16所示，包括：半导体基体910，具有n型柱形区域914以及p型柱形区域916、形成在n型柱形区域914以及p型柱形区域916的表面的p型基极区域918、以及形成在p型基极区域918的表面的n型源极区域920，并且由n型柱形区域914以及p型柱形区域916构成超级结结构；沟槽(Trench)922，从平面上看在n型柱形区域914所在的区域内，被形成至比基极区域918的最深部更深的位置上，并且被形成为使源极区域920的一部分外露在内周面上；以及栅电极926，经由形成在沟槽922的内周面上的栅极绝缘膜924被埋设在沟槽922的内部后形成。
在以往的MOSFET900中，n型柱形区域914以及p型柱形区域916被形成为：使n型柱形区域914的掺杂物总量与p型柱形区域916的掺杂物总量相等。即，n型柱形区域914以及p型柱形区域916处于电荷平衡(Charge balance)状态。
由于以往的MOSFET900具备有由n型柱形区域914以及p型柱形区域916构成超级结结构的半导体基体910，因此是一种具有低导通(ON)电阻、且高耐压的开关元件。
【先行技术文献】
【专利文献1】特表2012-64660号公报
【专利文献2】特表2012-143060号公报
由于以往的MOSFET900如上述般是一种具有低导通电阻、且高耐压的开关元件，因此可以考虑将其运用在电力转换电路中(例如，参照专利文献2)。然而，在将以往的MOSFET运用于电力转换电路时，由于在关断(Turn off)MOSFET后，浪涌电压会趋于增大，因此就存在有因其难以满足电力转换电路所要求的浪涌电压规格，从而难以适用于各种电力转换电路的问题。
因此，本发明鉴于上述问题的解决，目的是提供一种：能够适用于各种电力转换电路的MOSFET以及将其运用后的电力转换电路。
发明内容
【1】本发明的MOSFET，用于至少具备：反应器(Reactor)；向所述反应器提供电流的电源；对从所述电源提供至所述反应器的电流进行控制的MOSFET；以及对从所述电源提供至所述反应器的电流或对来自于所述反应器的电流进行整流运作的整流元件的电力转换电路中，其特征在于，包括：半导体基体，具有：n型柱形区域、以及p型柱形区域，并且由所述n型柱形区域以及所述p型柱形区域构成超级结结构，其中，所述n型柱形区域以及所述p型柱形区域被形成为：所述n型柱形区域的掺杂物总量比所述p型柱形区域的掺杂物总量更高，在关断所述MOSFET后，运作为：在从漏极电流开始减少直到漏极电流最初变为零的期间内，依次出现所述漏极电流减少的第一期间、所述漏极电流增加的第二期间、以及所述漏极电流再次减少的第三期间。
另外，在本说明书中，“掺杂物总量”是指：作为MOSFET内的构成要素(n型柱形区域或p型柱形区域)的掺杂物的总量。
【2】根据本发明的MOSFET，理想的情况是：所述n型柱形区域的掺杂物总量在所述p型柱形区域的掺杂物总量的1.05倍～1.15倍的范围内。
【3】根据本发明的MOSFET，理想的情况是：所述第三期间内每个单位时间的所述漏极电流的减少量，比所述第一期间内每个单位时间的所述漏极电流的减少量更小。
【4】根据本发明的MOSFET，理想的情况是：在关断所述MOSFET后，运作为在米勒(Miller)期间结束后出现栅源电压暂时上升的期间。
【5】根据本发明的MOSFET，理想的情况是：所述半导体基体进一步具有：形成在所述n型柱形区域的一部分以及所述p型柱形区域的全部表面上的p型基极区域；以及形成在所述基极区域的表面上的n型源极区域，所述MOSFET为沟槽栅极型MOSFET,其进一步包括：从平面上看在所述n型柱形区域所在的区域内，被形成至比所述基极区域的最深部更深的位置上的，并且被形成为使所述源极区域的一部分外露在内周面上的沟槽；以及经由形成在所述沟槽的内周面上的栅极绝缘膜被埋设在所述沟槽的内部后形成的栅电极。
【6】根据本发明的MOSFET，理想的情况是：所述半导体基体进一步具有：形成在所述n型柱形区域的一部分以及所述p型柱形区域的全部表面上的p型基极区域；以及形成在所述基极区域的表面上的n型源极区域，所述MOSFET为平面栅极型MOSFET,其进一步包括经由栅极绝缘膜形成在被夹在所述源极区域与所述n型柱形区域之间的所述基极区域上的栅电极。
【7】根据本发明的MOSFET，理想的情况是：所述半导体基体进一步具有：形成在所述n型柱形区域的表面上未形成有所述基极区域的部分上的n型表面高浓度扩散区域。
【8】根据本发明的MOSFET，理想的情况是：在所述p型柱形区域的深度方向上，所述p型柱形区域的宽度随着从所述p型柱形区域的深部朝着其表面逐渐变宽(即，所述p型柱形区域所具有的构造为：所述p型柱形区域的宽度随着从所述p型柱形区域的深部朝着表面而逐渐变宽)。
【9】根据本发明的MOSFET，理想的情况是：在所述p型柱形区域的深度方向上，所述p型柱形区域的掺杂物浓度随着从所述p型柱形区域的深部朝着其表面逐渐变高(即，所述p型柱形区域所具有的构造为：所述p型柱形区域的掺杂物浓度随着从所述p型柱形区域的深部朝着表面而逐渐变高)。
【10】本发明的电力转换电路，其特征在于，至少包括：反应器；向所述反应器提供电流的电源；对从所述电源提供至所述反应器的电流进行控制的上述【1】至【9】中任意一项所述的MOSFET；以及对从所述电源提供至所述反应器的电流或对来自于所述反应器的电流进行整流运作的整流元件。
【11】根据本发明的电力转换电路，理想的情况是：所述整流元件为快速恢复二极管(Fast recovery diode)。
【12】根据本发明的电力转换电路，理想的情况是：所述整流元件为所述MOSFET的内置二极管。
【13】根据本发明的电力转换电路，理想的情况是：所述整流元件为碳化硅肖特基势垒二极管(Silicon carbide Schottky Barrier Diode)。
发明效果
根据本发明的MOSFET以及电力转换电路，由于n型柱形区域以及p型柱形区域被形成为：n型柱形区域的掺杂物总量比p型柱形区域掺杂物总量更高，并且在关断MOSFET后，运作为：在从漏极电流开始减少直到漏极电流最初变为零的期间内，依次出现漏极电流减少的第一期间、漏极电流增加的第二期间、以及漏极电流再次减少的第三期间，因此相比以往的MOSFET900，就能够延长漏极电流的电流值直至变为零为止的时间，并且，能够减小第三期间内每个单位时间的漏极电流的减少量(参照图3以及图4中的实施例1d)。这样，由于能够将MOSFET的浪涌电压减小至比以往的MOSFET900更小的程度，因此就使其容易满足电力转换电路所要求的浪涌电压的规格，其结果就是，能够适用于各种电力转换电路。
另外，根据本发明的MOSFET以及电力转换电路，如上述般，由于相比以往的MOSFET900，能够延长漏源电压Vds直至变为最大为止的时间，并且，能够减小漏源电压Vds直至变为最大为止的漏源电压Vds的每个单位时间的增加量，因此比以往的MOSFET900更难产生振荡。
再有，根据本发明的MOSFET，由于具备由n型柱形区域以及p型柱形区域构成超级结结构的半导体基体，因此其与以往的MOSFET900一样，是一种具有低导通电阻、且高耐压的开关元件。
简单附图说明
图1是实施方式一涉及的电力转换电路1的电路图。
图2是实施方式一涉及的MOSFET100的截面图。
图3是实施方式一涉及的电力转换电路1中，展示在关断MOSFET后漏极电极Id、漏源电压Vds、以及栅源电压Vgs的时间推移模拟结果的曲线图。图3(a)是展示在关断MOSFET后漏极电极Id、以及漏源电压Vds的时间推移模拟结果的曲线图。图3(b)是展示在关断MOSFET后栅源电压Vgs的时间推移模拟结果的曲线图。另外，实施例涉及的MOSFET为实施方式一涉及的MOSFET100，比较例涉及的MOSFET为将p型柱形区域的掺杂物总量设为n型柱形区域的掺杂物总量的1.10倍的MOSFET。(在图4以及图6中相同)。另外，电源电压为300V。
图4是将图3的主要部位放大后的曲线图。图4(a)是将图3(a)的主要部位放大后的曲线图，图4(b)是将图3(b)的主要部位放大后的曲线图。
图5是展示在使用实施方式一涉及的MOSFET100的情况下，在关断MOSFET后漏极电极Id、漏极电流Id的电子电流分量以及空穴电流分量的时间推移模拟结果的曲线图。
图6是展示在关断MOSFET后n型柱形区域114的深度方向上静电位(Electrostaticpotential)的变化的模拟结果的曲线图。图6(a)展示是在使用实施例涉及的MOSFET的情况下，在关断MOSFET后n型柱形区域114的深度方向上静电位的变化的模拟结果的曲线图，图6(b)展示是在使用变形例涉及的MOSFET的情况下，在关断MOSFET后n型柱形区域114的深度方向上静电位的变化的模拟结果的曲线图。另外，图6展示的是图2中A1-A2所示的虚线部分的静电位变化的模拟结果，并且将栅电极126的最下部的深度位置(栅电极26与栅极绝缘膜124的界面)设定为0μm。图6中符号(A)～(E)代表图5中(A)～(E)各自时间点上的静电位。
图7是MOSFET100在开启(ON)时，电力转换电路1、MOSFET100以及整流元件30的运作状况展示图。图7(a)是电力转换电路1的运作状况展示图，图7(b)是MOSFET100的运作状况展示图，图7(c)是整流元件30的运作状况展示图(以下的图8～图11也如此)。
图8是第一期间内电力转换电路1、MOSFET100以及整流元件30的运作状况展示图。
图9是第二期间内电力转换电路1、MOSFET100以及整流元件30的运作状况展示图。
图10是第三期间内电力转换电路1、MOSFET100以及整流元件30的运作状况展示图。
图11是MOSFET100处于断开状态时的电力转换电路1、MOSFET100以及整流元件30的运作状况展示图。
图12是变形例1涉及的电力转换电路2的电路图。图12中符号40表示负载，符号50表示电容器。
图13是变形例2涉及的电力转换电路3的电路图。图13中符号40表示负载，符号50表示电容器。
图14是实施方式二涉及的MOSFET102的截面图。
图15是实施方式三涉及的电力转换电路4的电路图。
图16是以往的MOSFET900的截面图。图中符号912表示低电阻半导体层。
具体实施方式
以下，将依据附图中所示的实施方式，对本发明的MOSFET以及电力转换电路进行说明。另外，各附图仅为简图，并不一定严谨地反映实际尺寸。
【实施方式一】
1.实施方式一涉及的电力转换电路1的构成以及运作
实施方式一涉及的电力转换电路1为作为DC-DC变频器或逆变器等构成要素的斩波电路。实施方式一涉及的电力转换电路1如图1所示，包括：反应器10；电源20；实施方式一涉及的MOSFET100；以及整流元件30。
反应器10为能够将能量积蓄在由通过流通的电流形成的磁场中的被动元件。
电源20是对反应器10提供电流的直流电源。MOSFET100对由电源20提供给反应器10的电流进行控制。具体来说，MOSFET100在响应由驱动电路(未图示)施加至MOSFET100的栅电极的时针信号后进行开关转换，一旦其处于导通状态，则会使反应器10与电源20的负极之间导通。MOSFET100的具体构成将后述。
整流元件30是对从电源20提供给反应器10的电流进行整流运作的硅快速恢复二极管(Si-FRD)。具体来说，整流元件30是一个被进行寿命控制(Lifetime control)的pin二极管。
电源20的正极(+)与反应器10的一端12以及整流元件30的阴电极电气连接，电源20的负极(-)与MOSFET100的源电极电气连接。MOSFET100的漏电极与反应器10的另一端14以及整流元件30的阳电极电气连接。
在这样的电力转换电路1中，当MOSFET100处于导通状态时，就会形成从电源20的正极(+)经由反应器10以及MOSFET100直至负极(-)的电流路径，并且电流会流通该电流路径(参照图7(a))。此时，反应器10处积蓄电源20的电能。
并且，在关断MOSFET100后，在从电源20的正极(+)经由反应器10以及MOSFET100直至负极(-)的电流路径上流通的电流就会减少，并最终变为零(参照图11(a))。另一方面，反应器10会因自感应从而在产妨碍电流变化的方向上产生电动势(积蓄于反应器10的电能被释放出)。因反应器10的电动势产生的电流向着整流元件30流通，并在整流元件30处流通正方向电流(参照图11(a))。
另外，MOSFET100处流通的电流量与整流元件30处流通的电流量之和，与反应器10处流通的电流量相等。并且由于MOSFET100的开关转换期间很短(保守计算最长也只有100纳秒)，因此在其期间内反应器10处流通的电流几乎不会发生变化。所以，MOSFET100处流通的电流量与整流元件30处流通的电流量之和，在导通状态、关断期间、以及断开状态中的任何一个情况下都几乎不会发生变化。
但是，在这样的电力转换电路1中，作为MOSFET，当使用的是以往的MOSFET900、或使用的是p型柱形区域的掺杂物总量比n型柱形区域的掺杂物总量更高的MOSFE(比较例涉及的MOSFET)的情况下，在关断MOSFET后，由于在MOSFET的漏极电流Id急剧地减少的同时漏源电压Vds会急剧地变大，因此浪涌电压就会变大(参照图3(a)以及图4(a)中比较例的Vds)。
所以，在本发明中，作为MOSFET，使用的是下述实施方式一涉及的MOSFET100。
2.实施方式一涉及的MOSFET100的构成
实施方式一涉及的MOSFET100如图2所示，是一个包括：半导体基体110；沟槽122；栅电极126；层间绝缘膜128；源电极130；以及漏电极132的沟槽栅极型MOSFET。MOSFET100的漏源电压为300V以上，例如为600V。
半导体基体110具有：n型低电阻半导体层112、形成在低电阻半导体层112上的比低电阻半导体层112掺杂物浓度更低的n型缓冲层113、在缓冲层113上沿水平方向交互地排列的n型柱形区域114以及p型柱形区域116、形成在n型柱形区域114以及p型柱形区域116的表面的p型基极区域118、以及形成在基极区域118的表面的n型源极区域120，并且由n型柱形区域114以及p型柱形区域116构成超级结结构。另外，缓冲层113以及n型柱形区域114被形成为一体，缓冲层113与n型柱形区域114构成n型半导体层115。
在半导体基体110中，n型柱形区域114以及p型柱形区域116被形成为：n型柱形区域114的掺杂物总量比p型柱形区域116的掺杂物总量更高，具体来说，n型柱形区域114的掺杂物总量在p型柱形区域116的掺杂物总量的1.05倍～1.15倍的范围内，例如为1.10倍。
在p型柱形区域116中，在p型柱形区域116的深度方向上，p型柱形区域116的宽度随着从p型柱形区域116的深部朝着表面逐渐变宽。p型柱形区域116的掺杂物浓度不受深度影响，保持固定。
n型柱形区域114、p型柱形区域116、源极区域120、沟槽122、以及栅电极126中的任意一个均被形成为从平面上看呈条纹(Stripe)状。
低电阻半导体层112的厚度例如在100μm～400μm范围内，低电阻半导体层112的掺杂物浓度例如在1×1019cm-3～1×1020cm-3范围内。n型半导体层115的厚度例如在5μm～120μm范围内，n型半导体层115的掺杂物浓度例如在5×1013cm-3～1×1016cm-3范围内。p型柱形区域116的掺杂物浓度例如在5×1013cm-3～1×1016cm-3范围内。基极区域118的最深部的深度位置例如在0.5μm～2.0μm范围内，基极区域118的掺杂物浓度例如在5×1016cm-3～1×1018cm-3范围内。源极区域120的最深部的深度位置例如在0.1μm～0.4μm范围内，源极区域120的掺杂物浓度例如在5×1019cm-3～2×1020cm-3范围内。
沟槽122从平面上看在n型柱形区域114所在的区域内，被形成至比基极区域118的最深部更深的位置上，并且被形成为使源极区域120的一部分外露在内周面上。沟槽122的深度例如为3μm。
栅电极126经由被形成在沟槽122的内周面的山电极绝缘膜124被埋设在沟槽122的内部。栅极绝缘膜124由通过热氧化法形成的厚度例如为100nm的二氧化硅膜所构成。栅电极126由通过CVD法以及离子注入法形成的低电阻多晶硅所构成。
层间绝缘膜128被形成为覆盖源极区域120、栅极绝缘膜124、以及栅电极126。层间绝缘膜128由通过CVD法形成的厚度例如为1000nm的PSG膜所构成。
源电极130被形成为覆盖基极区域118、源极区域120的一部分、以及层间绝缘膜128，并且与源极区域120电气连接。漏电极132被形成在低电阻半导体层112的表面上。源电极130由通过溅射法形成的厚度例如为4μm的铝系金属(例如Al-Cu系合金)所构成。漏电极132通过Ti-Ni-Au等多层金属膜形成。多层金属膜整体的厚度例如为0.5μm。
3.关断后的MOSFET100的波形及运作
为了对实施方式一涉及的MOSFET100进行说明，首先对比较例涉及的MOSFET进行说明。
比较例涉及的MOSFET基本上与实施方式一涉及的MOSFET100具有同样的构成，但是在n型柱形区域以及p型柱形区域的掺杂物总量上不同于实施方式一涉及的MOSFET100。即，在比较例涉及的MOSFET中，p型柱形区域的掺杂物总量为n型柱形区域的掺杂物总量的1.10倍。
在实施方式一涉及的电力转换电路1中，在使用比较例涉及的MOSFET来取代实施方式一涉及的MOSFET100的情况下，在关断比较例涉及的MOSFET后，其运作为漏极电流Id急剧地减少(参照图3(a)以及图4(a)中的虚线)。另外，其还运作为：漏源电压Vds也会在短期间内急剧地上升至约370V，然后带着振动稳定在电源电压(300V)上。栅源电压Vgs则运作为在米勒期间后单调地减少(参照图3(b)以及图4(b)中的虚线)。
相对于此，在使用了实施方式一涉及的MOSFET100的实施方式一涉及的电力转换电路1中，在关断MOSFET100后，其运作为：在从漏极电流Id开始减少直到漏极电流Id最初变为零的期间内，依次出现漏极电流Id减少的第一期间、漏极电流Id增加的第二期间、以及漏极电流Id再次减少的第三期间(参照图3(a)以及图4(a)中的虚线)。并且，其还运作为：在漏源电压Vds的倾斜角度在第二期间内变小后，在第三期间内以比第一期间更小的倾斜角度缓慢地增加至越350V，并且带着比比较例涉及的MOSFET更小的振幅稳定在电源电压(300V)处。栅源电压Vgs则运作为在米勒期间后出现暂时上升的期间(参照图3(b)以及图4(b)中的虚线)。
另外，第三期间内每个单位时间的漏极电流Id减少量，比第一期间内每个单位时间的漏极电流Id减少量更小(参照图3(a)以及图4(a))。
在MOSFET100中，在米勒期间末期(参照图5中的符号(B))漏极电流Id的电子电流分量减少的同时空穴电流分量增加。之后，由于空穴电流分量耗尽，因此虽然漏极电流Id会开始减少(第一期间)，但是电子电流分量会暂时地增加从而使漏极电流Id增加(第二期间)。之后，随着电子电流分量的减少，漏极电流Id也再次减少直到变为零(第三期间)。
再有，在比较例涉及的MOSFET中，在关断MOSFET后，栅极周边的n型柱形区域设为静电位(例如，栅电极126最下部的深度位置(栅电极126与栅极绝缘膜124的界面)上的深度为0.5μm的位置上的静电位)从米勒期间(参照图6(b)中的符号(A))中的不满0.5V上升至米勒期间末期(参照图6(b)中的符号(B))中的约6V的程度。但是，在之后的关断期间内即使时间推移(即使漏极电位变高)，该静电位也只会上升至约7V的程度(参照图6(b)中的符号(C)、(D)以及(E))。
相对于此，在实施例涉及的MOSFET中，在关断MOSFET后，栅极周边的n型柱形区域设为静电位(例如，栅电极126最下部的深度位置(栅电极126与栅极绝缘膜124的界面)上的深度为0.5μm的位置上的静电位)从米勒期间(参照图6(a)中的符号(A))中的不满0.5V上升至米勒期间末期(参照图6(a)中的符号(B))中的约6V的程度。但是，在之后的关断期间内即使时间推移(即使漏极电位变高)，该静电位也只会上升至约7V的程度(参照图6(b)中的符号(C)、(D)以及(E))。之后，在第一期间末期(参照图6(a)中的符号(C))继续上升至约8.5V，在第二期间末期(参照图6(a)中的符号(D))继续上升至约10.5V。
像这样，在关断MOSFET后，由于栅极周边的n型柱形区域的静电位变高，因此经由栅漏电容Cgd，栅电极126的电位就会变高，并且栅源电压Vgs也会变高。其结果就是，沟道(Channel)再次扩展，并且出现漏极电流增加的第二期间。
4.电力转换电路1、MOSFET100以及整流元件30的运作
(1)导通状态
在MOSFET100处于导通状态时，在电力转换电路1中，就会形成从电源20的正极(+)经由反应器10以及MOSFET100直至负极(-)的电流路径，并且电流会流通该电流路径(参照图7(a))。此时，反应器10处积蓄电源20的电能。
在MOSFET100中，在基极区域118处会形成沟道，并且漏电极132与源电极130会导通(参照图7(b))。
在整流元件30处，整流元件30中未流通有电流，并且从阳电极侧的p型区域32与阴电极侧的n型区域34的pn结交界面产生的耗尽层就会扩散(参照图7(c))。
(2)关断期间
在电力转换电路1中，在从电源20的正极(+)经由反应器10以及MOSFET100直至负极(-)的电流路径上流通的电流就会减少(参照图8(a))，并最终变为零。另一方面，反应器10会为了要维持自身路通的电流而产生电动势。产生的电动势将施加于整流元件30的反向偏置改变为正向偏置后向整流元件30处流通正向电流。
(2-1)第一期间
在MOSFET100中，栅极电位大幅下降，并且形成在基极区域118处的沟道变窄(参照图8(b))。因此，电子变得难以从源电极130流入半导体基体110中从而漏极电流Id下降。
在整流元件30中，反向偏置减少，载流子向着从pn结交界面扩展的耗尽层移动(空穴从p型区域32向耗尽层移动，电子从n型区域34向耗尽层移动)。通过这样，随着耗尽层逐渐变窄，整流元件30处就会流通位移电流(参照图8(c))。
在第一期间内，漏极电位随着时间的推移变高，栅极周边的n型柱形区域114的电位(静电位)也随着时间的推移变高。而且，下降后的栅电极126的电位经由栅漏电容Cgd变高，一旦沟道扩展则漏极电流Id就会增加并进入到第二期间。
(2-2)第二期间
在电力转换电路1中，在从电源20的正极(+)经由反应器10以及MOSFET100直至负极(-)的电流路径上流通的电流暂时变大。另一方面，从反应器10流向整流元件30的电流暂时变小(参照图9(a))。
在MOSFET100中，栅电极的电位变高，进而栅源电压Vgs变高，通过这样，基极区域118处的沟道就会暂时扩展(参照图9(b))。这样的话，电子就会从源电极130流入，从而从漏电极132流向源电极130的电流就会暂时增加。
在整流元件30中，随着一部分的空穴h从耗尽层向阳电极侧移动，一部分的电子e则从耗尽层向阴电极侧移动。通过这样，耗尽层就会比第一期间时扩展地更开。由于会产生在整流元件30的反方向上流通的电流分量，因此流通整流元件30的电流量就会减少(参照图9(c))。
(2-3)第三期间
在电力转换电路1中，在从电源20的正极(+)经由反应器10以及MOSFET100直至负极(-)的电流路径上流通的电流变小(参照图10(a))。另一方面，反应器10会为了要维持自身路通的电流而产生电动势。产生的电动势使施加于整流元件30的反向偏置减少。
在MOSFET100中，栅源电压Vgs开始再次下降，与第一期间一样，形成在基极区域118上的沟道变窄，漏电极132与源电极130之间流通的电流就会减少(参照图10(b))。而且，栅源电压Vgs一旦未满栅极阀值电压则沟道就会消失并且漏极电流Id就会变为零(断开状态)。
在整流元件30中，随着耗尽层再次变窄，整流元件30处就会流通位移电流(参照图10(c))。
(3)断开状态
在电力转换电路1中，在从电源20的正极(+)经由反应器10以及MOSFET100直至负极(-)的电流路径上流通的电流变为零(参照图11(a))。另一方面，整流元件30处流通电流量与导通状态下MOSFET处流通的电流量相同的电流。
在MOSFET100中，由于栅源电压Vgs未满栅极阀值电压，因此沟道消失并且漏极电流Id就会变为零(参照图11(b))。
在整流元件30中，从pn结交界面扩展的耗尽层消逝，电子以及空穴各自直接流动(参照图11(c))。
另外，即便是在使用碳化硅肖特基势垒二极管(SiC-SBD)来作为整流元件的情况下，MOSFET100在关断时的运作也与使用快速恢复二极管(Si-FRD)来作为整流元件的情况几乎没有不同，在其关断期间同样会出现第一期间～第三期间。
理由如下：即，在使用SiC-SBD来作为整流元件的情况下，在反向偏置时，是将半导体内的耗尽层作为电介质，并且在肖特基电极与半导体基体中未被耗尽的部分之间产生电容，从而肖特基结部分上就会持有结电容(该结电容与使用Si-FRD的情况等同、或是更大)。因此，在SiC-SBD中，也会因偏置电压的变化从而流通位移电流。
所以，在使用SiC-SBD作为整流元件(上述实施方式一中电力转换电路1的情况)的上述运作说明中，一旦将pn结电容置换为肖特基结电容，其包含位移电流状态的运作机制就会完全按照使用SiC-SBD来作为整流元件时的运作机制来运作。其结果就是，即便是在使用碳化硅肖特基势垒二极管(SiC-SBD)来作为整流元件的情况下，MOSFET100在关断时的运作也与使用快速恢复二极管(Si-FRD)来作为整流元件的情况(上述实施方式一中电力转换电路1的情况)几乎没有不同，在其关断期间同样会出现第一期间～第三期间。
5.实施方式一涉及的MOSFET100以及电力转换电路1的效果
根据实施方式一涉及的MOSFET100以及电力转换电路1，由于n型柱形区域114以及p型柱形区域116被形成为：n型柱形区域114的掺杂物总量比p型柱形区域116掺杂物总量更高，并且在关断MOSFET100后，运作为：在从漏极电流Id开始减少直到漏极电流Id最初变为零的期间内，依次出现漏极电流Id减少的第一期间、漏极电流Id增加的第二期间、以及漏极电流Id再次减少的第三期间，因此相比以往的MOSFET900，就能够延长漏极电流Id的电流值直至变为零为止的时间，并且，能够减小第三期间内每个单位时间的漏极电流Id的减少量(参照图3(a)以及图4(a)中的实线)。这样，由于能够将MOSFET的浪涌电压减小至比以往的MOSFET900更小的程度，因此就使其容易满足电力转换电路所要求的浪涌电压的规格，其结果就是，能够适用于各种电力转换电路。
另外，根据实施方式一涉及的MOSFET100以及电力转换电路1，如上述般，由于相比以往的MOSFET900，能够延长漏源电压Vds直至变为最大为止的时间，并且，能够减小漏源电压Vds直至变为最大为止的漏源电压Vds的每个单位时间的增加量，因此比以往的MOSFET900更难产生振荡。
电路中的振荡是指在浪涌电压高的情况下，在电流最初变为零后电流与电压波形抖动(振铃(Ringing))的现象。因此，本发明的第一期间至第三期间内电流的增减不会引发振荡。
另外，根据实施方式一的MOSFET100，由于具备由n型柱形区域114以及p型柱形区域116构成超级结结构的半导体基体110，因此其与以往的MOSFET900一样，是一种具有低导通电阻、且高耐压的开关元件。
另外，根据实施方式一涉及的MOSFET100，由于n型柱形区域的掺杂物总量为p型柱形区域的掺杂物总量的1.05倍～1.15倍，因此在关断MOSFET100后，栅极周边的n型柱形区域114就很难被耗尽。这样，随着漏极电位的升高，栅极周边的n型柱形区域114的电位就变得容易升高。其结果就是，栅电极126的电位就容易经由栅漏电容Cgd变高，并且在从漏极电流Id开始减少直到漏极电流Id最初变为零的期间内，就更加容易出现漏极电流Id增加的第二期间，并且，还能够提升漏极源极间耐压。
另外，之所以将n型柱形区域的掺杂物总量设置为p型柱形区域的掺杂物总量的1.05倍～1.15倍，是因为如果n型柱形区域的掺杂物总量不满p型柱形区域的掺杂物总量的1.05倍的话，在关断MOSFET后，栅极周边的n型柱形区域114就容易被耗尽，从而该区域的电位就难以升高，并且栅漏电容Cgd就会变小，导致难以提升栅极电位。另一方面，如果n型柱形区域的掺杂物总量超过p型柱形区域的掺杂物总量的1.15倍的话，在关断MOSFET后，就难以提升MOSFET的漏极源极间耐压，从而导致难以出现第二期间。因此从此观点来说，理想的情况就是n型柱形区域的掺杂物总量在p型柱形区域的掺杂物总量的1.05倍～1.15倍的范围内。
另外，根据实施方式一涉及的MOSFET100，由于第三期间内每个单位时间的漏极电流Id的减少量，比第一期间内每个单位时间的漏极电流Id的减少量更小，因此在关断MOSFET100后，就能够进一步减小MOSFET100的浪涌电压，其结果就是，使之能够更加切实地容易满足电力转换电路所要求的浪涌电压的规格，从而能够适用于更多种类的电力转换电路。
另外，根据实施方式一涉及的MOSFET100，在关断MOSFET100后，由于其运作为在米勒期间结束后使栅源电压Vgs暂时上升,因此相比以往的MOSFET900，就能够更加切实地延长漏极电流Id的电流值直至变为零为止的时间，并且，能够更加切实地减小每个单位时间的漏极电流Id的减少量。这样，就能够切实地减小MOSFET100的浪涌电压，使之切实地容易满足电力转换电路所要求的浪涌电压的规格，从而能够适用于各种的电力转换电路。
另外，根据实施方式一涉及的MOSFET100，由于MOSFET100为沟槽栅极型MOSFET,其包括：从平面上看在n型柱形区域114所在的区域内，被形成至比基极区域118的最深部更深的位置上的沟槽122；以及经由形成在沟槽122的内周面上的栅极绝缘膜124被埋设在沟槽122的内部后形成的栅电极126，因此，(1)在栅电极126的下部，其侧面侧以及底面侧被n型柱形区域114所包围，在关断MOSFET100后，一旦n型柱形区域114的电位上升，则栅极电位就容易经由栅漏电容Cgd上升，另外，(2)由于相比平面栅极型MOSFET，栅电极与漏电极靠的更近，因此栅极周边的n型柱形区域114的电位就容易上升。这样，就能够进一步减小MOSFET100的浪涌电压，其结果就是，使之进一步容易满足电力转换电路所要求的浪涌电压的规格，从而能够适用于更多种类的电力转换电路。
另外，根据实施方式一涉及的MOSFET100，由于在p型柱形区域116的深度方向上，p型柱形区域116的宽度随着从p型柱形区域116的深部朝着其表面而变宽，因此在关断MOSFET后，就容易吸引栅极周边的空穴，其结果就是，能够增大L负载的雪崩击穿耐量。
另外，根据实施方式一涉及的MOSFET100，由于整流元件30为快速恢复二极管，因此在关断时，就能够减小因反向恢复电流所导致的损耗。
【变形例】
第一变形例涉及的电力转换电路2以及第二变形例涉及的电力转换电路3基本上与实施方式一涉及的电力转换电路1具有同样的构成，但是在各构成要素的位置关系上不同于实施方式一涉及的电力转换电路1。即，第一变形例涉及的电力转换电路2如图12所示，为降压斩波电路；第二变形例涉及的电力转换电路3如图13所示，为升压斩波电路。
像这样，虽然第一变形例涉及的电力转换电路2以及第二变形例涉及的电力转换电路3在各构成要素的位置关系上不同于实施方式一涉及的电力转换电路1，但是与实施方式一涉及的电力转换电路1一样，由于n型柱形区域114以及p型柱形区域116被形成为：n型柱形区域114的掺杂物总量比p型柱形区域116掺杂物总量更高，并且在关断MOSFET100后，运作为：在从漏极电流Id开始减少直到漏极电流Id最初变为零的期间内，依次出现漏极电流Id减少的第一期间、漏极电流Id增加的第二期间、以及漏极电流Id再次减少的第三期间，因此就能够延长漏极电流Id的电流值直至变为零为止的时间，并且，能够减小第三期间内每个单位时间的漏极电流Id的减少量(参照图3(a)以及图4(a)中的实线)。这样，由于能够相对的减小MOSFET的浪涌电压，因此就使其容易满足电力转换电路所要求的浪涌电压的规格，其结果就是，能够适用于各种电力转换电路。
【实施方式二】
实施方式二涉及的MOSFET102基本上与实施方式一涉及的MOSFET100具有同样的构成，但是其与实施方式一涉及的MOSFET100不同，为平面栅极型MOSFET而非沟槽栅极型MOSFET。即，实施方式二涉及的MOSFET102如图14所示，半导体基板110进一步具有：形成在n型柱形区域114的一部分以及p型柱形区域116的全部表面上的p型基极区域118；以及形成在基极区域118的表面的n型源极区域120，实施方式二涉及的MOSFET102为平面栅极型MOSFET,其进一步包括：经由栅极绝缘膜134形成在被夹在源极区域120与n型柱形区域114之间的基极区域118上的栅电极136。
在实施方式二涉及的MOSFET102中，半导体基体110进一步具有：形成在n型柱形区域114的表面上未形成有基极区域118的部分上的n型表面高浓度扩散区域140。表面高浓度扩散区域140的掺杂物浓度比n型柱形区域114的掺杂物浓度更高。
像这样，实施方式二涉及的MOSFET102虽然与实施方式一涉及的MOSFET100不同，为平面栅极型MOSFET而非沟槽栅极型MOSFET，但是其与实施方式一涉及的MOSFET100一样，由于n型柱形区域114以及p型柱形区域116被形成为：n型柱形区域114的掺杂物总量比p型柱形区域116掺杂物总量更高，并且在关断MOSFET100后，运作为：在从漏极电流Id开始减少直到漏极电流Id最初变为零的期间内，依次出现漏极电流Id减少的第一期间、漏极电流Id增加的第二期间、以及漏极电流Id再次减少的第三期间，因此相比以往的MOSFET900，就能够延长漏极电流Id的电流值直至变为零为止的时间，并且，能够减小第三期间内每个单位时间的漏极电流Id的减少量(参照图3(a)以及图4(a)中的实线)。这样，由于能够将MOSFET的浪涌电压减小至比以往的MOSFET900更小的程度，因此就使其容易满足电力转换电路所要求的浪涌电压的规格，其结果就是，能够适用于各种电力转换电路。
另外，根据实施方式二涉及的MOSFET102，由于半导体基体110具有形成在n型柱形区域114的表面上未形成有基极区域118的部分上的n型表面高浓度扩散区域140，因此在关断MOSFET后，表面高浓度扩散区域140就很难被耗尽，并且随着漏极电位的升高，栅极周边的n型柱形区域114的电位就变得容易升高。这样，栅电极136的电位就容易经由栅漏电容Cgd变高，其结果就是，在从漏极电流Id开始减少直到漏极电流Id最初变为零的期间内，就容易出现漏极电流Id增加的第二期间。
另外，由于实施方式二涉及的MOSFET102除了在为平面栅极型MOSFET而非沟槽栅极型MOSFET这一点上与实施方式一涉及的MOSFET100不同以外，其与实施方式一涉及的MOSFET100具有同样的构成，因此也同样具有实施方式一涉及的MOSFET100所具有的相关效果。
【实施方式三】
实施方式三涉及的电力转换电路4基本上与实施方式一涉及的电力转换电路1具有同样的构成，但是在其为全桥电路这一点上不同于实施方式一涉及的电力转换电路1。即，实施方式三涉及的电力转换电路4如图15所示，作为MOSFET，其具备四个MOSFET100，并且作为整流元件，其具备各MOSFET的内置二极管。
像这样，虽然实施方式三涉及的电力转换电路4在为全桥电路这一点上不同于实施方式一涉及的电力转换电路1，但是与实施方式一涉及的电力转换电路1一样，由于n型柱形区域114以及p型柱形区域116被形成为：n型柱形区域114的掺杂物总量比p型柱形区域116掺杂物总量更高，并且在关断MOSFET100后，运作为：在从漏极电流Id开始减少直到漏极电流Id最初变为零的期间内，依次出现漏极电流Id减少的第一期间、漏极电流Id增加的第二期间、以及漏极电流Id再次减少的第三期间，因此相比以往的MOSFET900，就能够延长漏极电流Id的电流值直至变为零为止的时间，并且，能够减小第三期间内每个单位时间的漏极电流Id的减少量(参照图3(a)以及图4(a)中的实线)。这样，由于能够将MOSFET的浪涌电压减小至比以往的MOSFET900更小的程度，因此就使其容易满足电力转换电路所要求的浪涌电压的规格，其结果就是，能够适用于各种电力转换电路。
另外，根据实施方式三涉及的电力转换电路4，由于整流元件为MOSFET的内置二极管，因此就不必再另行准备整流元件。
实施方式三涉及的电力转换电路4除了在电力转换电路为全桥电路这一点上与实施方式一涉及的电力转换电路1不同以外，其与实施方式一涉及的电力转换电路1具有同样的构成，因此也同样具有实施方式一涉及的电力转换电路1所具有的相关效果。
另外，在全桥电路中，有时会产生被称为误开启(Falls turn-on)的现象，并且导致电路损耗增大。下面将对该运作机制进行说明。
在图15中，所推断的状态为：MOSFET100a、100b均处于断开状态，并且电流从左往右流经反应器10。
从左流向反应器10的电流从下往上流经整流元件30b。
接着，在MOSFET100a开启时，MOSFET100a的源极电位会突然升高，与此同时MOSFET100b的漏极电位也会突然升高。此时，一旦MOSFET100b的栅极电位被漏极电位拉高，则在MOSFET100b的栅极源极间就会被施加实效的加偏置(Plus bias)，从而导致MOSFET100b的误开启。其结果就是，MOSFET100a与MOSFET100b会同时处于开启的状态。一旦上下桥臂(Arm)的MSOFET同时开启，就会形成从电源20的正极向负极的短路环，从而流通直通电流，导致电力损耗增大。
作为另一个例子，所推断的状态为：MOSFET100a、100b均处于断开状态，并且电流从右往左流经反应器10。从反应器10向左流通的电流从下往上流经整流元件30a。
接着，在MOSFET100b开启时，MOSFET100b的漏极电位会突然降低，与此同时MOSFET100a的源极电位也会突然降低。
此时，在MOSFET100a的栅极电位未与源极电位同时下降的情况下，在MOSFET100a的栅极源极间就会被施加实效的加偏置，从而导致MOSFET100a的误开启。其结果就是，MOSFET100a与MOSFET100b会同时处于开启的状态。
以上，对被称为误开启的现象进行了说明。即，误开启是一种：在上下桥臂各自连接有MOSFET的电路中，在任何一方MOSFET开启时，由于电位变化导致另一方MOSFET也误开启的现象。
在本发明的运作机制中，在关断MOSFET后，会产生出暂时性接近于自开启的状态。也就是说，其是一种在关断时所能获得的效果。因此，其与在关断MOSFET后所产生的误开启在原理上是不同的。
因此，在本发明中，不会出现因流通直通电流而导致的电路损耗增大。
在实施方式一、变形例一以及变形例二(参照图1、图12以及图13)所示的斩波电路中，为了导入同步整流，有时会将整流元件30的整流功能利用除MOSFET100以外的MOSFET的内置二极管来进行替换。此情况下，两个MOSFET就会被串联，从而可能导致误开启。
但是，即便是这样的情况下，由于误开启是以上述两个MOSFET中的任何一个开启为契机所产生的，因此其与本发明中关断时所获得的效果在原理上是不同的。
以上，基于上述实施方式对本发明进行了说明，本发明并不仅限于上述实施方式。本发明能够在不脱离本发明主旨的范围内在各种各样的形态下实施，例如，可以为如下的变形。
(1)上述实施方式中记载的构成要素的数量、材质、形状、位置、大小等仅为示例，因此能够在不有损本发明效果的范围内进行变更。
(2)在上述各实施方式中，虽然在p型柱形区域116的深度方向上，p型柱形区域116的宽度随着从p型柱形区域116的深部朝着其表面而变宽，但本发明不限于此。可以是：p型柱形区域116的宽度沿着p型柱形区域116的深度方向而保持不变。
(3)在上述各实施方式中，虽然p型柱形区域116的掺杂物浓度不受深度的影响二保持固定，但本发明不限于此。也可以是：在p型柱形区域116的深度方向上，p型柱形区域116的掺杂物浓度随着从p型柱形区域116的深部朝着其表面而逐渐变高。通过设置为这样的构成，就能够获得加大L负载的雪崩击穿耐量的效果。
(4)在上述各实施方式中，虽然n型柱形区域114、p型柱形区域116、沟槽122、以及栅电极126从平面上看形成为条纹状，但本发明不限于此。也可以是：型柱形区域114、p型柱形区域116、沟槽122、以及栅电极126从平面上看形成为圆形(立体地看为柱形)、四角形的框状、圆形的框状或格子状等形状。
(5)在上述各实施方式中，虽然使用的是直流电源来作为电源，但本发明不限于此。也可以是使用交流电源来作为电源。
(6)在上述实施方式1～3中，虽然是使用斩波电路来作为电力转换电路，并且在上述实施方式4中，是使用全桥电路来作为电力转换电路，但本发明不限于此。也可以是使用半桥电路、三相交流变换器、非绝缘全桥电路、非绝缘半桥电路、推挽电路(Push-pullcircuit)、RCC电路、正向变换器(Forward Converter)、或逆向变换器(Flybackconverter)等其他类型的电路。
(7)在上述实施方式1以及2中，虽然是使用pin二极管来作为整流元件，并且在实施方式三种，是使用MOSFET的内置二极管来作为整流元件，但本发明不限于此。也可以使用JBS、MPS等其他快速回复二极管、或SiC肖特基势垒二极管等其他类型的二极管来作为整流元件。
(8)在上述实施方式三中，虽然只使用了MOSFET的内置二极管来作为整流元件，但本发明不限于此。也可以是在内置二极管的恢复损耗过大时，另外将整流元件与MOSFET并联。
符号说明
1、2、3、4……电力转换电路；10…反应器；12…第一端子；14…第二端子；20…电源；30…整流元件；40…负载；50…电容器；100、100a、100b、100c、100d、102…MOSFET；110…半导体基体；112…低电阻半导体层；113…缓冲层；114…n型柱形区域；115…n型半导体层；116…p型柱形区域；118…基极区域；120…源极区域；122…沟槽；124、134…栅极绝缘膜；126、136…栅电极；128、138…层间绝缘膜；130…源电极；132…漏电极；140…表面高浓度扩散区域

Claims (13)

1.一种MOSFET，用于至少具备：反应器；向所述反应器提供电流的电源；对从所述电源提供至所述反应器的电流进行控制的MOSFET；以及对从所述电源提供至所述反应器的电流或对来自于所述反应器的电流进行整流运作的整流元件,的电力转换电路中，其特征在于，包括：
半导体基体，具有：n型柱形区域、以及p型柱形区域，并且由所述n型柱形区域以及所述p型柱形区域构成超级结结构，
其中，所述n型柱形区域以及所述p型柱形区域被形成为：所述n型柱形区域的掺杂物总量比所述p型柱形区域的掺杂物总量更高，在关断所述MOSFET后，运作为：在从漏极电流开始减少直到漏极电流最初变为零的期间内，依次出现所述漏极电流减少的第一期间、所述漏极电流增加的第二期间、以及所述漏极电流再次减少的第三期间。
2.根据权利要求1所述的MOSFET，其特征在于：
其中，所述n型柱形区域的掺杂物总量在所述p型柱形区域的掺杂物总量的1.05倍～1.15倍的范围内。
3.根据权利要求1或2所述的MOSFET，其特征在于：
其中，所述第三期间内每个单位时间的所述漏极电流的减少量，比所述第一期间内每个单位时间的所述漏极电流的减少量更小。
4.根据权利要求1至3中任意一项所述的MOSFET，其特征在于：
其中，在关断所述MOSFET后，运作为在米勒期间结束后出现栅源电压暂时上升的期间。
5.根据权利要求1至4中任意一项所述的MOSFET，其特征在于：
其中，所述半导体基体进一步具有：形成在所述n型柱形区域以及所述p型柱形区域的表面上的p型基极区域；以及形成在所述基极区域的表面上的n型源极区域，
所述MOSFET为沟槽栅极型MOSFET,其进一步包括：
从平面上看在所述n型柱形区域所在的区域内，被形成至比所述基极区域的最深部更深的位置上的，并且被形成为使所述源极区域的一部分外露在内周面上的沟槽；以及
经由形成在所述沟槽的内周面上的栅极绝缘膜被埋设在所述沟槽的内部后形成的栅电极。
6.根据权利要求1至4中任意一项所述的MOSFET，其特征在于：
其中，所述半导体基体进一步具有：形成在所述n型柱形区域的一部分以及所述p型柱形区域的全部表面上的p型基极区域；以及形成在所述基极区域的表面上的n型源极区域，
所述MOSFET为平面栅极型MOSFET,其进一步包括：经由栅极绝缘膜形成在被夹在所述源极区域与所述n型柱形区域之间的所述基极区域上的栅电极。
7.根据权利要求6所述的MOSFET，其特征在于：
其中，所述半导体基体进一步具有：形成在所述n型柱形区域的表面上未形成有所述基极区域的部分上的n型表面高浓度扩散区域。
8.根据权利要求1至7中任意一项所述的MOSFET，其特征在于：
其中，在所述p型柱形区域的深度方向上，所述p型柱形区域的宽度随着从所述p型柱形区域的深部朝着其表面逐渐变宽。
9.根据权利要求1至7中任意一项所述的MOSFET，其特征在于：
其中，在所述p型柱形区域的深度方向上，所述p型柱形区域的掺杂物浓度随着从所述p型柱形区域的深部朝着其表面逐渐变高。
10.一种电力转换电路，其特征在于，至少包括：
反应器；
向所述反应器提供电流的电源；
对从所述电源提供至所述反应器的电流进行控制的权利要求1至9中任意一项所述的MOSFET；以及
对从所述电源提供至所述反应器的电流或对来自于所述反应器的电流进行整流运作的整流元件。
11.根据权利要求10所述的电力转换电路，其特征在于：
其中，所述整流元件为快速恢复二极管。
12.根据权利要求10所述的电力转换电路，其特征在于：
其中，所述整流元件为所述MOSFET的内置二极管。
13.根据权利要求10所述的电力转换电路，其特征在于：
其中，所述整流元件为碳化硅肖特基势垒二极管。
CN201680088771.8A 2016-09-02 2016-09-02 Mosfet以及电力转换电路 Pending CN109643656A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/075870 WO2018042632A1 (ja) 2016-09-02 2016-09-02 Ｍｏｓｆｅｔ及び電力変換回路

Publications (1)

Publication Number Publication Date
CN109643656A true CN109643656A (zh) 2019-04-16

Family

ID=60766093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680088771.8A Pending CN109643656A (zh) 2016-09-02 2016-09-02 Mosfet以及电力转换电路

Country Status (6)

Country Link
US (1) US20190221664A1 (zh)
JP (1) JP6254301B1 (zh)
CN (1) CN109643656A (zh)
NL (1) NL2019460B1 (zh)
TW (1) TWI647840B (zh)
WO (1) WO2018042632A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019097662A1 (ja) * 2017-11-17 2019-05-23 新電元工業株式会社 電力変換回路
JP7263740B2 (ja) * 2018-11-06 2023-04-25 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08251914A (ja) * 1995-03-03 1996-09-27 Sanken Electric Co Ltd 昇圧電源装置
JP2004072068A (ja) * 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd 半導体素子
JP2005175220A (ja) * 2003-12-11 2005-06-30 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
CN101399268A (zh) * 2007-09-27 2009-04-01 三洋电机株式会社 半导体装置及其制造方法
CN105845713A (zh) * 2015-01-29 2016-08-10 富士电机株式会社 半导体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274663A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 電力用半導体装置
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
JP4470454B2 (ja) * 2003-11-04 2010-06-02 株式会社豊田中央研究所 半導体装置とその製造方法
JP2007019146A (ja) * 2005-07-06 2007-01-25 Toshiba Corp 半導体素子
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7598517B2 (en) * 2006-08-25 2009-10-06 Freescale Semiconductor, Inc. Superjunction trench device and method
JP5217257B2 (ja) * 2007-06-06 2013-06-19 株式会社デンソー 半導体装置およびその製造方法
JP5484741B2 (ja) * 2009-01-23 2014-05-07 株式会社東芝 半導体装置
US9312330B2 (en) * 2009-07-15 2016-04-12 Fuji Electric Co., Ltd. Super-junction semiconductor device
JP5606019B2 (ja) * 2009-07-21 2014-10-15 株式会社東芝 電力用半導体素子およびその製造方法
JP2011176157A (ja) * 2010-02-25 2011-09-08 On Semiconductor Trading Ltd 半導体装置の製造方法
JP2012019088A (ja) * 2010-07-08 2012-01-26 Denso Corp 縦型半導体素子を備えた半導体装置
CN102110716B (zh) * 2010-12-29 2014-03-05 电子科技大学 槽型半导体功率器件
JP2013093444A (ja) * 2011-10-26 2013-05-16 Rohm Co Ltd 高速スイッチング動作回路
JP6032393B2 (ja) * 2012-04-06 2016-11-30 富士電機株式会社 整流回路
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN104254920B (zh) * 2012-07-19 2017-03-08 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6253885B2 (ja) * 2013-01-07 2017-12-27 ルネサスエレクトロニクス株式会社 縦型パワーｍｏｓｆｅｔ
WO2015001618A1 (ja) * 2013-07-02 2015-01-08 三菱電機株式会社 逆流防止装置、電力変換装置及び冷凍空気調和装置
JP2015133380A (ja) * 2014-01-10 2015-07-23 株式会社東芝 半導体装置
KR20160016520A (ko) * 2014-07-31 2016-02-15 가부시끼가이샤 도시바 반도체 장치
JP2016152357A (ja) * 2015-02-18 2016-08-22 株式会社東芝 半導体装置および半導体パッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08251914A (ja) * 1995-03-03 1996-09-27 Sanken Electric Co Ltd 昇圧電源装置
JP2004072068A (ja) * 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd 半導体素子
JP2005175220A (ja) * 2003-12-11 2005-06-30 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
CN101399268A (zh) * 2007-09-27 2009-04-01 三洋电机株式会社 半导体装置及其制造方法
CN105845713A (zh) * 2015-01-29 2016-08-10 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
NL2019460B1 (en) 2018-07-02
JP6254301B1 (ja) 2017-12-27
TW201826528A (zh) 2018-07-16
TWI647840B (zh) 2019-01-11
NL2019460A (en) 2018-03-06
JPWO2018042632A1 (ja) 2018-08-30
US20190221664A1 (en) 2019-07-18
WO2018042632A1 (ja) 2018-03-08

Similar Documents

Publication Publication Date Title
US10468480B1 (en) MOSFET and power conversion circuit
US9029921B2 (en) Self-bootstrapping field effect diode structures and methods
CN109155334A (zh) 半导体装置
CN102544114A (zh) 一种积累型槽栅二极管
TWI677093B (zh) Mosfet以及電力轉換電路
US10475917B2 (en) Mosfet
NL2021932B1 (en) Power conversion circuit
CN109643656A (zh) Mosfet以及电力转换电路
CN104934473B (zh) 半导体装置
CN109742139A (zh) 一种基于ligbt的单栅控制电压电流采样器件
TWI647853B (zh) 金氧半場效電晶體(mosfet)以及電力轉換電路
CN109643731A (zh) Mosfet以及电力转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190416

WD01 Invention patent application deemed withdrawn after publication