TWI647853B - 金氧半場效電晶體(mosfet)以及電力轉換電路 - Google Patents

金氧半場效電晶體(mosfet)以及電力轉換電路 Download PDF

Info

Publication number
TWI647853B
TWI647853B TW106138637A TW106138637A TWI647853B TW I647853 B TWI647853 B TW I647853B TW 106138637 A TW106138637 A TW 106138637A TW 106138637 A TW106138637 A TW 106138637A TW I647853 B TWI647853 B TW I647853B
Authority
TW
Taiwan
Prior art keywords
region
effect transistor
depth position
metal
type
Prior art date
Application number
TW106138637A
Other languages
English (en)
Other versions
TW201818549A (zh
Inventor
新井大輔
北田瑞枝
Original Assignee
日商新電元工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新電元工業股份有限公司 filed Critical 日商新電元工業股份有限公司
Publication of TW201818549A publication Critical patent/TW201818549A/zh
Application granted granted Critical
Publication of TWI647853B publication Critical patent/TWI647853B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

本發明的金氧半場效電晶體，包括，具有超級接面結構的半導體基體；以及經由閘極絕緣膜後被形成在半導體基體的第一主面側上的閘極電極，其中：在以超級接面結構中選定深度位置的深度x為橫軸，以超級接面結構中選定深度位置上的平均正電荷密度ρ(x)為縱軸時，將金氧半場效電晶體關斷後超級接面結構空乏時，超級接面結構中選定深度位置上的平均正電荷密度ρ(x)展現為上凸的向右上揚的曲線。根據本發明的金氧半場效電晶體，即便閘極周圍的電荷平衡存在變動，也能將關斷後的開關特性的變動减小至比以往更小的水平。

Description

金氧半場效電晶體(MOSFET)以及電力轉換電路
本發明涉及金氧半場效電晶體以及電力轉換電路。
以往，具備由n型柱形(Column)區域以及p型柱形區域構成的超級接面(Super-junction)結構的半導體基體的金氧半場效電晶體被普遍認知(例如：參考專利文獻1)。
在本說明書中，超級接面結構係指，從選定的截面上觀看時，n型柱形區域與p型柱形區域交互地重複排列的結構。
以往的金氧半場效電晶體900如圖17所示，是一種平面閘極(Plane gate)型金氧半場效電晶體，其包括：半導體基體910，具有由n型柱形區域914以及p型柱形區域916構成的超級接面結構917、形成在第一主面的表面，且形成在p型柱形區域916的整個表面上以及n型柱形區域914的一部分表面上的基極區域918、形成在第一主面的表面，且形成在n型柱形區域914的表面上與基極區域918相鄰接的n型表面高濃度區域919、以及形成在基極區域918的表面的n型源極區域920；以及閘極電極936，藉由閘極絕緣膜934形成在被源極區域920與n型表面高濃度區域919相夾的基極區域918的表面上。
在以往的金氧半場效電晶體900中，n型柱形區域914以及p型柱形區域916被形成為，使n型柱形區域914的摻雜物總量與p型柱形區域916的摻雜物總量相等。即，n型柱形區域914以及p型柱形區域916處於電荷平衡(Charge balance)狀態。另外，n型柱形區域914的摻雜物濃度以及p型柱形區域916的摻雜物濃度均不受深度的影響而保持固定。再者，n型柱形區域914的側壁形狀為第一主面側狹窄的錐形形狀，p型柱形區域916的側壁形狀為底部狹窄的錐形形狀。
在本說明書中，「摻雜物總量」係指，金氧半場效電晶體中作為構成要素(n型柱形區域或p型柱形區域)的摻雜物的總量。
根據以往的金氧半場效電晶體900，由於包括了具有由n型柱形區域914以及p型柱形區域916構成的超級接面結構917的半導體基體910，因此係一種具有低導通(ON)電阻、且高耐壓的開關元件。
〔先前技術文獻〕
專利文獻1：日本特開2004-119611號公報
專利文獻2：日本特開2013-93560號公報
然而，在以往的金氧半場效電晶體900中，當閘極周圍的電荷平衡存在變動，就會出現關斷(Turn off)後開關特性的變動變大的問題。
因此，鑒於上述問題的解决，本發明之目的係提供一種即便閘極周圍的電荷平衡存在變動，也能將關斷後的開關特性的變動减小至比以往更小的金氧半場效電晶體以及使用這種金氧半場效電晶體的電力轉換電路。
1：本發明的金氧半場效電晶體，包括：具有由n型柱形區域以及p型柱形區域構成的超級接面結構的半導體基體，以及經由閘極絕緣膜形成在半導體基體的第一主面側的閘極電極，其中，在以將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第一主面側的空乏區的表面中最深的深度位置為基準，以將金氧半場效電晶體關斷後超級接面結構空乏時，超級接面結 構中選定深度位置的深度x為橫軸，以將金氧半場效電晶體關斷後超級接面結構空乏時，且如以下公式(1)中所表示的，當超級接面結構中選定深度位置上的平均正電荷密度ρ(x)為縱軸時，平均正電荷密度ρ(x)展現為上凸的向右上揚的曲線，在以將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第一主面側的空乏區的表面中最深的深度位置為基準，並將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第二主面側的空乏區的表面中最淺的深度位置的深度定為a時，當x=0時的平均正電荷密度ρ(0)的值為負數，且，當x=a時的平均正電荷密度ρ(a)的值為正數，透過表示平均正電荷密度ρ(x)的曲線的知，當x=0的直線與橫軸所包圍的區域的面積，與透過表示該平均正電荷密度ρ(x)的曲線，當x=a的直線與橫軸所包圍的區域的面積相等。
在公式1中，wn(x)表示n型柱形區域中選定深度位置上的寬度，Nd(x)表示將金氧半場效電晶體關斷後超級接面結構空乏時，n型柱形區域中選定深度位置上正電荷的平均密度，wp(x)表示p型柱形區域中選定深度位置上的寬度，Na(x)表示將金氧半場效電晶體關斷後超級接面結構空乏時，p型柱形區域中選定深度位置上負電荷的平均密度，q表示基本電量，w表示滿足wn(x)+wp(x)=2w的正的常數。
在本說明書中，「超級接面結構中選定深度位置的深度」係指，以將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時，以第一主面側的空乏區的表面中最深的深度位置為基準的超級接面結構中的選定深度位置的深度。因此，在將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時述，第一主面側的空乏區的表面中最深的深度位置定為深度x時，則該深度x為0。「第二主面」係指，與第一主面相反一側的主面。「n型柱形區域的正 電荷的平均密度」表示將金氧半場效電晶體關斷後n型柱形區域空乏時，源於n型柱形區域中的施體(Donor)的正電荷的平均密度，而「p型柱形區域的負電荷的平均密度」則表示將金氧半場效電晶體關斷後p型柱形區域空乏時，源於p型柱形區域中的受體(Acceptor)的負電荷的平均密度。另外，「超級接面結構的選定深度位置上的平均正電荷密度ρ(x)展現為上凸的向右上揚的曲線」不僅包含了該平均正電荷密度展現為上凸的單調的向右上揚的曲線的情况，也包含了該平均正電荷密度展現為階梯狀(但連接階梯轉角部分的線(包絡線)算作上凸的單調的向右上揚的曲線)、或該平均正電荷密度展現為重複凹凸的曲線(但是，包絡線算作上凸的單調的向右上揚的曲線)的情况。
2：在本發明的金氧半場效電晶體中，理想的情况係：在以將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第一主面側的空乏區的表面中最深的深度位置為基準，將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第二主面側的空乏區的表面中最淺的深度位置的深度定為a，將超級接面結構中平均正電荷密度ρ(x)為0的深度位置的深度定為d時，滿足0<d<a/2。
3：在本發明的金氧半場效電晶體中，理想的情况係，在以超級接面結構中選定深度位置的深度x為橫軸，並以n型柱形區域中選定深度位置上的寬度wn(x)或p型柱形區域中選定深度位置上的寬度wp(x)為縱軸時，n型柱形區域中所述選定深度位置上的寬度wn(x)展現為上凸的向右上揚的曲線，p型柱形區域中選定深度位置上的寬度wp(x)展現為下凸的向右下垂的曲線。
4：在本發明的金氧半場效電晶體中，理想的情况係，在以超級接面結構中選定深度位置的深度x為橫軸，並以將金氧半場效電晶體關斷後超級接面結構空乏時，n型柱形區域中選定深度位置上的正電荷的密度Nd(x)或p型柱形區域中選定深度位置上的負電荷的密度Na(x)為縱軸時，將金氧半場效電晶體 關斷後超級接面結構空乏時，n型柱形區域中選定深度位置上的正電荷的密度Nd(x)展現為上凸的向右上揚的曲線，將金氧半場效電晶體關斷後超級接面結構空乏時，p型柱形區域中選定深度位置上的負電荷的密度Na(x)展現為下凸的向右下垂的曲線。
5：在本發明的金氧半場效電晶體中，理想的情况係，半導體基體進一步具有，形成在n型柱形區域以及p型柱形區域的表面上的p型基極區域、以及形成在基極區域的表面上的n型源極區域，其金氧半場效電晶體進一步包括，從平面上看在n型柱形區域所在的區域內，形成為從半導體基體的第一主面的表面直至比基極區域的最深部更深的深度位置上，且使源極區域的一部分露出於內周面的溝槽、形成在溝槽的內周面上的閘極絕緣膜，其中，閘極電極是藉由閘極絕緣膜後被埋設入溝槽的內部後形成的。
6：在本發明的金氧半場效電晶體中，理想的情况係，半導體基體進一步具有，形成在半導體基體的第一主面的表面，並形成在p型柱形區域的整個表面上以及n型柱形區域的一部分表面上的基極區域、形成在半導體基體的所述第一主面的表面，且形成在n型柱形區域的表面上與基極區域相鄰接的n型表面高濃度區域、以及形成在基極區域的表面的n型源極區域，閘極電極藉由閘極絕緣膜被形成在源極區域與n型表面高濃度區域相夾的基極區域的表面上。
7：在本發明的金氧半場效電晶體中，理想的情况係，在以將所述金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第一主面側的空乏區的表面中最深的深度位置為基準，以沿著深度方向的軸為x軸，將基極區域的最下端面的深度位置上的x坐標定為-t，將所述p型柱形區域的最下部的深度位置上的x坐標定為b，將平均電荷密度ρ(x)為0的深度位置上的x坐標定為d時，滿足0<t+d<(t+b)/2。
8：本發明的電力轉換電路，其中包括，一種反應器，以及向反應器提供電流的電源，與用以對從電源提供至反應器的電流進行控制的上述1至7中任意一項的金氧半場效電晶體，以及對從電源提供至反應器的電流或對來自於反應器的電流進行整流運作的整流元件。
9：在本發明的電力轉換電路中，理想的情况係，整流元件為快速恢復二極體(Fast recovery diode)。
10：在本發明的電力轉換電路中，理想的情况係，整流元件為金氧半場效電晶體的內置二極體。
11：在本發明的電力轉換電路中，理想的情况係，整流元件為碳化矽肖特基勢壘二極體(Silicon carbide Schottky Barrier Diode)。
根據本發明的金氧半場效電晶體以及電力轉換電路，由於將金氧半場效電晶體關斷後超級接面結構空乏時，超級接面結構中選定深度位置上的平均正電荷密度ρ(x)展現為上凸的向右上揚的曲線，因此在閘極周圍的深度位置上(x接近0的區域上)，該平均正電荷密度ρ(x)就比以往的金氧半場效電晶體900更小(負側則更大)，且p型柱形區域的負電荷的電荷量與n型柱形區域的正電荷的電荷量之間的差就比以往的金氧半場效電晶體900更大。因此，(1)由於閘極周圍的n型柱形區域比以往的金氧半場效電晶體900更容易空乏，所以即使汲極電壓上升，閘極周圍的n型柱形區域的電位也很難變高。另外，(2)由於n型柱形區域中未空乏的區域與閘極電極之間的間隔比以往的金氧半場效電晶體900更長，且回饋電容Crss(與閘極‧汲極間電容Cgd相等)比以往的金氧半場效電晶體900更小，因此即使在將金氧半場效電晶體關斷後n型柱形區域(n型柱形區域中未空乏的區域)的電位伴隨汲極電壓的上升而上升，閘極電極也不易受到n型柱形區域電 位變化的影響。其結果就是，即便閘極周圍的電荷平衡存在變動，也能將關斷後的開關特性的變動减小至比以往更小的水平。
另外，根據本發明的金氧半場效電晶體，由於將金氧半場效電晶體關斷後超級接面結構空乏時，超級接面結構中選定深度位置上的平均正電荷密度ρ(x)展現為上凸的向右上揚的曲線，因此閘極周圍深度位置上的該平均正電荷密度ρ(x)就會變小(負側則變大)，且p型柱形區域中負電荷的電荷量就比n型柱形區域中正電荷的電荷量更大。這樣一來，通過該p型柱形區域中的負電荷就容易吸引p型柱形區域的閘極周圍的電洞(Hole)，其中，能將L負載累積崩潰耐量提升至比以往更高的水平。
另外，根據本發明的金氧半場效電晶體，由於包括具有由n型柱形區域以及p型柱形區域構成的超級接面結構的半導體基體，因此其與以往的金氧半場效電晶體900一樣，是一種具有低導通電阻、且高耐壓的開關元件。
再者，根據本發明的金氧半場效電晶體，由於x=0時的該平均正電荷密度ρ(0)的值為負數，且當x=a時的該平均正電荷密度ρ(a)的值為正數，因此在p型柱形區域底部附近的深度位置上，p型柱形區域的摻雜物總量就比n型柱形區域的摻雜物總量更少(n較多)。所以，將金氧半場效電晶體關斷後從p型柱形區域產生的空乏區就難以朝第二主面側擴散。這樣一來，本發明的金氧半場效電晶體就成為了一種在透穿模式(Reach-through mode)下不易發生崩潰(Breakdown)且耐壓不易降低的金氧半場效電晶體。
另外，在專利文獻2中雖然記載有：金氧半場效電晶體902的p型柱形區域816的寬度從其深度反向中央部朝其底部擴大(參考圖18)。但是，由於專利文獻2中金氧半場效電晶體902的平均正電荷密度ρ(x)展現為下凸的向右上 揚的曲線，因此與本發明中金氧半場效電晶體的平均正電荷密度ρ(x)展現為上凸的向右上揚的曲線是不同的。
1、2‧‧‧電力轉換電路
10‧‧‧反應器
12‧‧‧第一端子
14‧‧‧第二端子
20‧‧‧電源
30‧‧‧整流元件
100、100A、100a、100b、100c、100d、102、104、106、200、700、800、900、902‧‧‧金氧半場效電晶體
110、210、710、910‧‧‧半導體基體
112、212、712、912‧‧‧低電阻半導體層
113、213、713、913‧‧‧緩衝層
114、114b、214、714、814、914‧‧‧n型柱形區域
115、215、715、915‧‧‧n型半導體層
116、116b、216、716、816、916‧‧‧p型柱形區域
117、217、717、917‧‧‧超級接面結構
118、218、718、818、918‧‧‧基極區域
219、919‧‧‧n型表面高濃度區域
120、220、720、920‧‧‧源極區域
122、722、822‧‧‧溝槽
124、234、724、824、934‧‧‧閘極絕緣膜
126、236、726、826、936‧‧‧閘極電極
128、238、728‧‧‧層間絕緣膜
130、230、730、930‧‧‧源極電極
132、232、732、932‧‧‧汲極電極
圖1係實施方式一涉及的電力轉換電路1的電路圖。
圖2係實施方式一涉及的金氧半場效電晶體100的截面圖。
圖3係用於說明將金氧半場效電晶體關斷後超級接面結構空乏時，超級接面結構中選定深度位置上的平均正電荷密度ρ(x)的簡圖。在圖3中，省略了除超級接面結構117(n型柱形區域114以及p型柱形區域116)、以及緩衝層113以外的構成要素的圖示。圖3中，左側的x軸是以將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第一主面側的空乏區的表面中最深的深度位置為基準的，沿著深度方向的軸，x坐標中-t的位置為基極區域118的最下端面的深度位置，x坐標中b的位置為p型柱形區域116的最下端面的深度位置，x坐標中a的位置為將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第二主面側的空乏區的表面中最淺的深度位置(在圖4以及圖5中亦如此)。
圖4係繪示比較例一涉及的金氧半場效電晶體800中，將金氧半場效電晶體關斷後超級接面結構空乏時，n型柱形區域中選定深度位置上的寬度wn(x)、p型柱形區域中選定深度位置上的寬度wp(x)、n型柱形區域中選定深度位置上正電荷的平均密度Nd(x)、p型柱形區域中選定深度位置上負電荷的平均密度Na(x)、超級接面結構中選定深度位置上的平均正電荷密度ρ(x)以及電場E(x)相對於深度x變化的圖表。圖4(a)係繪示n型柱形區域中選定深度位置上的寬度wn(x)以及p型柱形區域中選定深度位置上的寬度wp(x)相對於深度變化的圖表，圖4(b)係繪示n型柱形區域中選定深度位置上正電荷的平均密度Nd(x)以及p型柱形區域中選定深度位置上負電荷的平均密度Na(x)相對於深度變化的圖表，圖4(c)係繪示 超級接面結構中選定深度位置上的平均正電荷密度ρ(x)相對於深度x變化的圖表，圖4(d)係繪示超級接面結構中選定深度位置上的電場E(x)相對於深度x變化的圖表。x坐標中d的位置為該平均正電荷密度ρ(x)為0時的深度位置。
圖5係繪示實施方式一涉及的金氧半場效電晶體100中，將金氧半場效電晶體關斷後超級接面結構117空乏時，n型柱形區域114中選定深度位置上的寬度wn(x)、p型柱形區域116中選定深度位置上的寬度wp(x)、n型柱形區域114中選定深度位置上正電荷的平均密度Nd(x)、p型柱形區域116中選定深度位置上負電荷的平均密度Na(x)、超級接面結構117中選定深度位置上的平均正電荷密度ρ(x)以及電場E(x)相對於深度x變化的圖表。圖5(a)係繪示n型柱形區域114中選定深度位置上的寬度wn(x)以及p型柱形區域116中選定深度位置上的寬度wp(x)相對於深度變化的圖表，圖5(b)係繪示n型柱形區域114中選定深度位置上正電荷的平均密度Nd(x)以及p型柱形區域116中選定深度位置上負電荷的平均密度Na(x)相對於深度變化的圖表，圖5(c)係繪示超級接面結構117中選定深度位置上的平均正電荷密度ρ(x)相對於深度x變化的圖表，圖5(d)係繪示超級接面結構117中選定深度位置上的電場E(x)相對於深度x變化的圖表。
圖6係繪示使用了比較例一涉及的金氧半場效電晶體800的電力轉換電路中，將金氧半場效電晶體關斷後汲極‧源極間電壓Vds、汲極電流Id以及閘極‧源極間電壓Vgs的時間推移模擬結果的圖表。圖6中，p較多表示p型柱形區域的摻雜物總量比n型柱形區域的摻雜物總量高10%，n較多表示n型柱形區域的摻雜物總量比p型柱形區域的摻雜物總量高10%，等量表示n型柱形區域的摻雜物總量與p型柱形區域的摻雜物總量相等(在圖7中亦如此)。另外，電源電壓為300V(在圖7中亦如此)。
圖7係繪示實施方式一涉及的電力轉換電路1中，將金氧半場效電晶體關斷後汲極‧源極間電壓Vds、汲極電流Id以及閘極‧源極間電壓Vgs的時間推移模擬結果的圖表。
圖8係繪示比較例一涉及的金氧半場效電晶體800在關斷期間中的某一瞬間的空乏區的情况的簡圖。圖8中省略了源極區域的圖示(在圖9中亦如此)。
圖9係繪示實施方式一涉及的金氧半場效電晶體100在關斷期間中的某一瞬間的空乏區的情况的簡圖。圖9與圖8繪示的係在同一時間點下的空乏區的情况。
圖10係繪示比較例二涉及的金氧半場效電晶體700以及實施例涉及的金氧半場效電晶體100A的截面圖。圖10(a)是比較例二涉及的金氧半場效電晶體700的截面圖，圖10(b)是實施例涉及的金氧半場效電晶體100A的截面圖。另外，圖10僅為簡圖，並不反能嚴謹地反映出用於圖11中模擬結果的構造的尺寸以及形狀。
圖11係比較例二涉及的金氧半場效電晶體700以及實施例涉及的金氧半場效電晶體100A中，將金氧半場效電晶體關斷後的等勢線模擬結果示意圖。圖11(a)係比較例二涉及的金氧半場效電晶體700中，將金氧半場效電晶體關斷後的等勢線模擬結果示意圖，圖11(b)係實施例涉及的金氧半場效電晶體100A中，將金氧半場效電晶體關斷後的等勢線模擬結果示意圖。另外，圖11(a)對應的係圖10(a)中被虛線包圍的區域，圖11(b)對應的是圖10(b)中被虛線包圍的區域。圖11中的粗黑實線表示n型柱形區域與p型柱形區域之間的交界線，細黑實線為每相隔3V劃出的等勢線，白實線則表示載流子為通常時的5%的區域與除此以外的區域之間的交界線。
圖12係實施方式二涉及的金氧半場效電晶體102的說明圖。圖12(a)是實施方式二涉及的金氧半場效電晶體102的截面圖，圖12(b)是將金氧半場效電晶體關斷後超級接面結構117空乏時，n型柱形區域114中選定深度位置上的寬度wn(x)以及p型柱形區域116中選定深度位置上的寬度wp(x)相對於深度x變化的圖表。圖12(c)係將金氧半場效電晶體關斷後超級接面結構117空乏時，n型柱形區域114中選定深度位置上正電荷的平均密度Nd(x)以及p型柱形區域116中選定深度位置上負電荷的平均密度Na(x)相對於深度x變化的圖表。
圖13係實施方式三涉及的金氧半場效電晶體200的截面圖。
圖14係實施方式四涉及的電力轉換電路2的電路圖。
圖15係變形例一涉及的金氧半場效電晶體104的截面圖。
圖16係變形例二涉及的金氧半場效電晶體106的截面圖。
圖17係以往的金氧半場效電晶體900的截面圖。其中，符號912表示低電阻半導體層，符號913表示緩衝層，符號915表示n型半導體層，符號930表示源極電極，符號932表示汲極電極。
圖18係專利文獻2涉及的金氧半場效電晶體902的截面圖。
以下，將依據所附圖式中所示的實施方式，對本發明的金氧半場效電晶體以及電力轉換電路進行說明。另外，各圖僅為簡圖，不一定嚴謹地反映實際尺寸。
實施方式一
1.實施方式一涉及的電力轉換電路1的構成以及運作
實施方式一涉及的電力轉換電路1為作為直流對直流(DC-DC)變頻器或逆變器等構成要素的斬波電路。實施方式一涉及的電力轉換電路1如圖1所示，包括：反應器10；電源20；實施方式一涉及的金氧半場效電晶體100；以及整流元件30。
反應器10為能將能量積蓄在由通過流通的電流形成的磁場中的被動元件。
電源20是對反應器10提供電流的直流電源。金氧半場效電晶體100對由電源20提供給反應器10的電流進行控制。具體來說，金氧半場效電晶體100在響應由驅動電路(未示出)施加至金氧半場效電晶體100的閘極電極的時鐘信號後進行開關轉換，當其處於導通狀態，則會使反應器10與電源20的負極之間導通。金氧半場效電晶體100的具體構成將後面敘述。
整流元件30係對從電源20提供給反應器10的電流進行整流運作的矽快速恢復二極體。具體來說，整流元件30是一個被進行壽命控制(Lifetime control)的pin二極體。
電源20的陽極(+)與反應器10的一端12以及整流元件30的陰電極電氣連接，電源20的負極(-)與金氧半場效電晶體100的源極電極電氣連接。金氧半場效電晶體100的汲極電極與反應器10的另一端14以及整流元件30的陽電極電氣連接。
在這樣的電力轉換電路1中，當金氧半場效電晶體100處於導通狀態時，就會形成從電源20的正極(+)經由反應器10以及金氧半場效電晶體100直至負極(-)的電流路徑，且電流會流通該電流路徑。此時，反應器10處會積蓄電源20的電能。
並且，在將金氧半場效電晶體100關斷後，流通在從電源20的正極(+)經由反應器10以及金氧半場效電晶體100直至負極(-)的電流路徑上的電流 會减少，且最終會變為0。另一方面，反應器10由於自感應作用，從而在阻礙電流變化的方向上產生電動勢(積蓄於反應器10的電能被釋放出)。因反應器10的電動勢產生的電流向著整流元件30流通，並在整流元件30處流通正方向電流。
另外，金氧半場效電晶體100處流通的電流量與整流元件30處流通的電流量之和，與反應器10處流通的電流量相等。且由於金氧半場效電晶體100的開關轉換期間很短(保守計算最長也只有100nsec)，因此在其期間內反應器10處流通的電流幾乎不會發生變化。所以，金氧半場效電晶體100處流通的電流量與整流元件30處流通的電流量之和，在導通狀態、關斷期間、以及關閉狀態中的任何一個情况下都幾乎不會發生變化。
然而，在這樣的電力轉換電路1中，作為金氧半場效電晶體，在使用n型柱形區域914的側壁形狀為第一主面側狹窄的錐形形狀，且p型柱形區域916的側壁形狀為底部狹窄的錐形形狀(例如，以往的金氧半場效電晶體900)的金氧半場效電晶體的情况下，當閘極周圍的電荷平衡存在變動，就會出現關斷後開關特性的變動變大的問題(參考後述圖6)。
因此，在本發明中，作為金氧半場效電晶體使用的是下述實施方式一涉及的金氧半場效電晶體100。
2.實施方式一涉及的金氧半場效電晶體100的構成
實施方式一涉及的金氧半場效電晶體100如圖2所示，是一個包括，半導體基體110、溝槽122、閘極電極126、層間絕緣膜128、源極電極130以及汲極電極132的平面閘極型金氧半場效電晶體。金氧半場效電晶體100的汲極‧源極間電壓為300V以上，例如：600V。
半導體基體110具有，n型低電阻半導體層112、形成在低電阻半導體層112上的比低電阻半導體層112摻雜物濃度更低的n型緩衝層113、由在緩衝層113上沿著水平方向交互地排列的n型柱形區域114以及p型柱形區域116所 構成的超級接面結構117、形成在n型柱形區域114以及p型柱形區域116的表面上的p型基極區域118、以及形成在基極區域118的表面的n型源極區域120。緩衝層113以及n型柱形區域114被形成為一體，緩衝層113與n型柱形區域114構成n型半導體層115。
雖然n型柱形區域114的摻雜物總量與p型柱形區域116的摻雜物總量相等，但也可比p型柱形區域116的摻雜物總量更多，或是比p型柱形區域116的摻雜物總量更少。
n型柱形區域114以及p型柱形區域116在以超級接面結構中選定深度位置的深度x為橫軸，且以n型柱形區域中選定深度位置上的寬度wn(x)或p型柱形區域中選定深度位置上的寬度wp(x)為縱軸時，該寬度wn(x)展現為上凸的向右上揚的曲線，該寬度wp(x)展現為下凸的向右下垂的曲線(參考圖5(a))。即，n型柱形區域114從截面上看呈類似倒置玻璃杯(Glass)的形狀，p型柱形區域116從截面上看呈類似喇叭(Trumpet)的形狀。n型柱形區域114的摻雜物濃度以及p型柱形區域116的摻雜物濃度均不受深度的影響而保持固定(參考圖5(b))。
n型柱形區域114、p型柱形區域116、源極區域120、溝槽122以及閘極電極126從平面上看均被形成為呈條紋(Stripe)狀。
低電阻半導體層112的厚度例如在100μm~400μm範圍內，低電阻半導體層112的摻雜物濃度例如在1×1019cm-3~1×1020cm-3範圍內。n型半導體層115的厚度例如在5μm~120μm範圍內，n型半導體層115的摻雜物濃度例如在5×1013cm-3~1×1016cm-3範圍內。p型柱形區域116的摻雜物濃度例如在5×1013cm-3~1×1016cm-3範圍內。基極區域118的最深部的深度位置例如在0.5μm~4.0μm範圍內，基極區域118的摻雜物濃度例如在5×1016cm-3~1×1018cm-3範圍內。源極區域120的最深部的深度位置例如在0.1μm~0.4μm範圍內，源極區域120的摻雜物濃度例如在5×1019cm-3~2×1020cm-3範圍內。
溝槽122被形成為，在從平面上看n型柱形區域114所在的區域內，從半導體基體110的第一主面的表面直至比基極區域118的最深部更深的深度位置上，且使源極區域120的一部分露出於內周面。溝槽122的深度例如為5μm。
閘極電極126係藉由形成在溝槽122的內周面上的閘極絕緣膜124後被埋設入溝槽122的內部後形成的。閘極絕緣膜124由通過熱氧化法形成的厚度例如為100nm的二氧化矽膜所構成。閘極電極126由通過化學氣相沉積(CVD)法以及離子注入法形成的低電阻多晶矽所構成。
層間絕緣膜128被形成為覆蓋源極區域120的一部分、閘極絕緣膜124以及閘極電極126。層間絕緣膜128由通過CVD法形成的厚度例如為1000nm的磷矽酸鹽玻璃(PSG)膜所構成。
源極電極130被形成為覆蓋基極區域118、源極區域120的一部分、以及層間絕緣膜128，且與源極區域120電氣連接。汲極電極132被形成在低電阻半導體層112的表面上。源極電極130由通過濺射法形成的厚度例如為4μm的鋁系金屬(例如Al-Cu系合金)所構成。汲極電極132通過Ti-Ni-Au等多層金屬膜形成。多層金屬膜整體的厚度例如為0.5μm。
3.關於超級接面結構中選定深度位置上的平均正電荷密度ρ(x)
為了評價金氧半場效電晶體關斷後的n型柱形區域114中正電荷的電荷量以及p型柱形區域116中負電荷的電荷量，採用的是將金氧半場效電晶體關斷後超級接面結構空乏時，超級接面結構中選定深度位置上的平均正電荷密度ρ(x)(以下簡稱為平均正電荷密度ρ(x))。
以將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第一主面側的空乏區的表面中最深的深度位置為基準，且以超級接面結構117中選定深度位置上的深度(以下簡稱為深度x)為x時，平均正電荷密度ρ(x)可用以下公式(1)來表示。
在公式(1)中，wn(x)表示n型柱形區域114中選定深度位置上的寬度，Nd(x)表示將金氧半場效電晶體關斷後超級接面結構117空乏時，n型柱形區域114中選定深度位置上正電荷的平均密度，wp(x)表示p型柱形區域116中選定深度位置上的寬度，Na(x)表示將金氧半場效電晶體關斷後超級接面結構117空乏時，p型柱形區域116中選定深度位置上負電荷的平均密度，q表示基本電量，w表示滿足wn(x)+wp(x)=2w的正的常數。參考圖3。
在實施方式一中，結論係，將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第一主面側的空乏區的表面中最深的深度位置定為x=0，且將第二主面側的空乏區的表面中最淺的深度位置定為a時，處於0xa範圍內的平均正電荷密度ρ(x)。
因此，當n型柱形區域914的摻雜物濃度與p型柱形區域916的摻雜物濃度均不受深度的影響而保持固定，則Na(x)=Nd(x)=N0，且可用以下公式(2)來表示。
另外，將金氧半場效電晶體關斷後超級接面結構117空乏後的，超級接面結構117中選定深度位置上的電場E(x)(以下簡稱為電場E(x))則代表將金氧半場效電晶體關斷後超級接面結構117空乏後的，由n型柱形區域114中選定深度位置上的正電荷(施主)以及p型柱形區域116中選定深度位置上的負電荷(受主)產生的電場，可用以下公式(3)來表示。
(公式(3)中ε表示半導體基體的材料(例如：矽)的介電常數)
接下來，為了說明實施方式一涉及的金氧半場效電晶體100，首先對比較例一涉及的金氧半場效電晶體800進行說明。
比較例一涉及的金氧半場效電晶體800(參考圖8)基本上與實施方式一涉及的金氧半場效電晶體100具有同樣的構成，但其與以往的金氧半場效電晶體900一樣，在n型柱形區域814的側壁呈第一主面側狹窄的錐形，且p型柱形區域816的側壁呈底部狹窄的錐形這一點上不同於實施方式一涉及的金氧半場效電晶體100。
在比較例一涉及的金氧半場效電晶體800中，在以深度x為橫軸，以n型柱形區域814中選定深度位置上的寬度wn(x)或p型柱形區域816中選定深度位置上的寬度wp(x)為縱軸時，該寬度wp(x)展現為向右下垂的直線，該寬度wn(x)展現為向右上揚的直線(參考圖4(a))。
另外，在比較例一涉及的金氧半場效電晶體800中，與實施方式一涉及的金氧半場效電晶體100一樣，n型柱形區域814的摻雜物濃度與p型柱形區域816的摻雜物濃度均不受深度的影響而保持固定(參考圖4(b))。
由於上述這些原因，在比較例一涉及的金氧半場效電晶體800中，平均正電荷密度ρ(x)展現為向右上揚的直線(參考圖4(c))。
如果對表示平均正電荷密度ρ(x)的直線進行詳細觀察，且以將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第一主面側的空乏區的表面中最深的深度位置為基準，以沿著深度方向的軸為x軸，將基極區域的最下端面的深度位置的x坐標定為-t，將p型柱形區域的最下部的深度位置的x坐標定為b，將平均電荷密度ρ(x)為0的深度位置的x坐標定為d，將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第二主面側的空乏區的表面中最淺的深度位置的x坐標定為a時，則以下(1)~(3)成立。
(1)滿足d=a/2。即，在以將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第一主面側的空乏區的表面中最深的深度位置為基準時，該平均正電荷密度ρ(x)為0時中選定深度位置的深度d為，將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第二主面側的空乏區的表面中最淺的深度位置的深度a的一半。(即，在x=a/2時的深度位置上電荷處於平衡狀態)。
(2)x=0時的該平均正電荷密度ρ(0)的值為負數，且x=a時的該平均正電荷密度ρ(a)的值為正數。
(3)由表示平均正電荷密度ρ(x)的直線、x=0的直線以及橫軸(x軸)包圍的區域的面積，與由表示平均正電荷密度ρ(x)的直線、x=a的直線以及橫軸(x軸)包圍的區域的面積相等。
另外，在比較例一涉及的金氧半場效電晶體800中，電場E(x)是一個以x=a/2為頂點的下凸的二次函數(參考圖4(d))。電場E(x)為負數則表示電場向量朝向x接近於0時的方向。
與此相對的，在實施方式一涉及的金氧半場效電晶體100中，在以深度x為橫軸，以n型柱形區域中選定深度位置上的寬度wn(x)或p型柱形區域中選定深度位置上的寬度wp(x)為縱軸時，該寬度wn(x)展現為上凸的單調的向右上揚的曲線，該寬度wp(x)展現為下凸的單調的向右下垂的曲線(參考圖5(a))。
另外，在實施方式一涉及的金氧半場效電晶體100中，n型柱形區域114的摻雜物濃度與p型柱形區域116的摻雜物濃度均不受深度的影響而保持固定(參考圖5(b))。
由於上述這些原因，在實施方式一涉及的金氧半場效電晶體100中，平均正電荷密度ρ(x)展現為上凸的單調的向右上揚的曲線(參考圖5(c))。
如果對表示平均正電荷密度ρ(x)的曲線進行詳細觀察，且以將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第一主面側的空乏區的表面中最深的深度位置為基準，以沿著深度方向的軸為x軸，將基極區域的最下端面的深度位置的x坐標定為-t，將p型柱形區域的最下部的深度位置的x坐標定為b，將平均電荷密度ρ(x)為0的深度位置的x坐標定為d，將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第二主面側的空乏區的表面中最淺的深度位置的x坐標定為a時，則以下(1)~(4)成立。
(1)滿足0<d<a/2。即，在以將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第一主面側的空乏區的表面中最深的深度位置為基準時，該平均正電荷密度ρ(x)為0時的選定深度位置的深度d比，將金氧半場效電晶體關斷後超級接面結構中空乏區擴散至最大時的第二主面側的空乏區的表面中最淺的深度位置的深度a的一半更淺。(即，實施方式一涉及的金氧半場效電晶體100中電荷處於平衡狀態的深度位置比比較例一涉及的金氧半場效電晶體800中電荷處於平衡狀態的深度位置更淺)。
(2)x=0時的該平均正電荷密度ρ(0)的值為負數，且x=a時的該平均正電荷密度ρ(a)的值為正數。
(3)由表示平均正電荷密度ρ(x)的曲線、x=0的直線以及橫軸(x軸)包圍的區域的面積，與由表示平均正電荷密度ρ(x)的曲線、x=a的直線以及橫軸(x軸)包圍的區域的面積相等。
(4)滿足0<t+d<(t+b)/2。
另外，電場E(x)是一個以x=d為頂點的下凸的二次函數(參考圖5(d))。此時，當x<d時，則該電場E(x)會急劇减少，而當x>d時，則該電場E(x)會緩慢增加。
4.關斷金氧半場效電晶體後的金氧半場效電晶體100的運作及波形
在實施方式一涉及的電力轉換裝置1中，在使用比較例一涉及的金氧半場效電晶體800來代替金氧半場效電晶體100的情况下，比較例一涉及的金氧半場效電晶體800的運作如下。
(1)汲極電流Id
在n型柱形區域的摻雜物總量與p型柱形區域的摻雜物總量相等的情况下(以下簡稱為在等量(just)的情况下)，從汲極電流Id開始减少直至汲極電流Id最初變為0的期間內，運作為短暫地出現汲極電流Id暫時上升的期間(運作為汲極電流Id的波形中短暫地出現科布(Cobb)波形，參考圖6中的Id(Just))。從汲極電流Id開始减少直至汲極電流Id最初變為0的期間約為0.02μsec(20nsec)。
在電荷平衡存在變動使n型柱形區域的摻雜物總量比p型柱形區域的摻雜物總量更大的情况下(以下簡稱為n較多)，從汲極電流Id開始减少直至汲極電流Id最初變為0的期間內，運作為短暫地出現汲極電流Id暫時上升的期間(運作為汲極電流Id的波形中出現大的科布波形，參考圖6中的Id(n較多))。在該科布波形中，汲極電流Id的電流值會增加至比等量的情况下更高的程度，且汲極電流Id變為0為止的期間也比等量的情况大幅延長(相對於等量的情况下的約為0.02μsec(20nsec)，n較多的情况下約為0.04μsec(40nsec))。
另外，在p型柱形區域的摻雜物總量比n型柱形區域的摻雜物總量更大的情况下(以下簡稱為p較多)，則運作為汲極電流Id單調地减少(運作為汲極電流Id的波形中不出現科布波形，參考圖6中的Id(p較多))。
(2)汲極‧源極間電壓Vds
n較多的情况下，汲極‧源極間電壓Vds相比等量的情况更緩慢地上升至約350V，然後，在緩慢地减少後穩定在電源電壓(300V)的水平上運作。 從汲極‧源極間電壓Vds開始上升直至穩定運行所需的時間也比等量的情况更長，約為0.05μsec(50nsec))(參考圖6中的Vds(n較多))。
p較多的情况下，汲極‧源極間電壓Vds在相比等量的情况更急劇地上升至約370V後，穩定在電源電壓(300V)的水平上運作(參考圖6中的Vds(p較多))。從汲極‧源極間電壓Vds開始上升直至穩定運行所需的時間約為0.02μsec(20nsec)。
(3)閘極‧源極間電壓Vgs
n較多的情况下，閘極‧源極間電壓Vgs運作為在米勒(Mirror)效應期間結束後短暫地出現暫時上升的期間(參考圖6中的Vgs(n較多))。另一方面，在等量以及p較多的情况下，閘極‧源極間電壓Vgs則運作為幾乎無變化地單調地减少(參考圖6中的Vgs(p較多)以及Vgs(Just))。
從上述(1)~(3)從可理解到，在比較例一涉及的金氧半場效電晶體800中，在閘極周圍的電荷平衡存在變動的情况下(等量變為n較多或p較多的情况下)，就會導致關斷後開關特性，特別是汲極電流Id以及汲極‧源極間電壓Vds的變動加大。在電荷平衡偏向於n較多的情况下，開關特性的變動就會變得特別大。
相對於此，在實施方式一涉及的電力轉換電路1中，實施方式一涉及的金氧半場效電晶體100則會如以下般運作。
(1)汲極電流Id
在等量、n較多以及p較多，即所有的情况下，關斷期間變短，且在任何一種情况下均會運作為相似的波形(參考圖7中各Id)。特別是，在n較多的情况下，會運作為：汲極電流Id的波形中幾乎不會出現科布波形，且接近於等量以及p較多的情况下的波形。
(2)汲極‧源極間電壓Vds
在等量、n較多以及p較多，即所有的情况下，關斷期間變短，且在任何一種情况下均會運作為相似的波形(參考圖7中各Vds)。雖然在p較多的情况下會產生振鈴，但使能通過設置吸收電路(Snubber circuit)等將振鈴消除的構造來减小該振鈴。
(3)閘極‧源極間電壓Vgs
在等量、n較多以及p較多，即所有的情况下，均運作為閘極‧源極間電壓Vgs的波形幾乎沒有差別(參考圖7中各Vgs)。
從上述(1)~(3)從可理解到，在實施方式一涉及的金氧半場效電晶體100中，即便是在閘極周圍的電荷平衡存在變動的情况下(等量變為n較多或p較多的情况下)，也能减小關斷後開關特性變動。
接下來，將對在關斷金氧半場效電晶體後，實施方式一涉及的金氧半場效電晶體100以及比較例一涉及的金氧半場效電晶體800的波形變為上述波形的理由進行說明。
首先，在比較例一涉及的金氧半場效電晶體800中，當關斷金氧半場效電晶體，空乏區就會從p型柱形區域816(以及源極區域818)與n型柱形區域814之間的pn接面擴散至n型柱形區域814以及p型柱形區域816。然而，在比較例一涉及的金氧半場效電晶體800中，(儘管空乏區會擴散至溝槽的正下方)，但由於空乏區難以擴散至汲極電極側，因此難以增加n型柱形區域814中未空乏區域與閘極電極826之間的間隔，且難以减小回饋電容Crss(參考與8)。這樣一來，閘極電極826就容易受到n型柱形區域814電位變化的影響，從而在閘極周圍的電荷平衡存在變動時，就很難减小關斷後開關特性的變動。
相對於此，在實施方式一涉及的金氧半場效電晶體100中，由於空乏區容易擴散至汲極電極側，因此就容易增加n型柱形區域114中未空乏區域與閘極電極126之間的間隔，且容易减小回饋電容Crss(參考與9)。這樣一來，閘 極電極126就不易受到n型柱形區域114電位變化的影響，從而在閘極周圍的電荷平衡存在變動時，就能减小關斷後開關特性的變動。
接下來，將從等勢線的層面對上述理由進行說明。
比較例二涉及的金氧半場效電晶體700除了在與源極電極接觸的部分深挖至源極區域的最下部的深度位置這一點以外，與比較例一涉及的金氧半場效電晶體800具有同樣的構成(參考圖10(a))，而實施例涉及的金氧半場效電晶體100A除了在與源極電極接觸的部分深挖至源極區域的最下部的深度位置這一點以外，與實施方式一涉及的金氧半場效電晶體100具有同樣的構成(參考圖10(b))。
在比較例二涉及的金氧半場效電晶體700中，在關斷金氧半場效電晶體後，溝槽底部的等勢線處於間隔較窄的狀態(參考圖11(a))。這是由於n型柱形區域714中未空乏區域與閘極電極726之間的間隔較短的緣故。因此，溝槽底部附近的電位斜率(Slope)變大，導致閘極電極726容易受到n型柱形區域714電位變化的影響。這樣一來，在閘極周圍的電荷平衡存在變動時，就很難减小關斷後開關特性的變動。
相對於此，在實施例涉及的金氧半場效電晶體100A中，在關斷金氧半場效電晶體後，溝槽122底部的等勢線處於間隔較寬的狀態(參考圖11(b))。 這是由於n型柱形區域114中未空乏區域與閘極電極126之間的間隔較長的緣故。因此，溝槽122底部附近的電位斜率變小，從而閘極電極126不易受到n型柱形區域114電位變化的影響。這樣一來，即便是在閘極周圍的電荷平衡存在變動時，也能减小關斷後開關特性的變動。
5.實施方式一涉及的金氧半場效電晶體100以及電力轉換電路1的效果
根據實施方式一涉及的金氧半場效電晶體100以及電力轉換電路1，由於將金氧半場效電晶體關斷後超級接面結構117空乏時，超級接面結構117中選定深度位置上的平均正電荷密度ρ(x)展現為上凸的向右上揚的曲線，因此在閘極周圍的深度位置上(x接近0的區域上)，該平均正電荷密度ρ(x)就比以往的金氧半場效電晶體900更小(負側則更大)，且p型柱形區域116的負電荷的電荷量與n型柱形區域114的正電荷的電荷量之間的差就比以往的金氧半場效電晶體900更大。因此，(1)由於閘極周圍的n型柱形區域114比以往的金氧半場效電晶體900更容易空乏，所以即使汲極電壓上升，閘極周圍的n型柱形區域114的電位也很難變高。另外，(2)由於n型柱形區域114中未空乏的區域與閘極電極126之間的間隔比以往的金氧半場效電晶體900更長，且回饋電容Crss(與閘極‧汲極間電容Cgd相等)比以往的金氧半場效電晶體900更小，因此即使在將金氧半場效電晶體關斷後n型柱形區域114(n型柱形區域114中未空乏的區域)的電位伴隨汲極電壓的上升而上升，閘極電極126也不易受到n型柱形區域114電位變化的影響。其結果就是，即便閘極周圍的電荷平衡存在變動，也能將關斷後的開關特性的變動减小至比以往更小的水平。
另外，根據實施方式一涉及的金氧半場效電晶體100，由於將金氧半場效電晶體關斷後超級接面結構117空乏時，超級接面結構117中選定深度位置上的平均正電荷密度ρ(x)展現為上凸的向右上揚的曲線，因此閘極周圍深度位置上的該平均正電荷密度ρ(x)就會變小(負側則變大)，且p型柱形區域116中負電荷的電荷量就比n型柱形區域114中正電荷的電荷量更大。這樣一來，通過該p型柱形區域116中的負電荷就容易吸引閘極周圍的空穴，其結果就是，能將L負載累積崩潰耐量提升至比以往更高的水平。
另外，根據實施方式一涉及的金氧半場效電晶體100，由於包括具有由n型柱形區域114以及p型柱形區域116構成的超級接面結構117的半導體 基體110，因此其與以往的金氧半場效電晶體900一樣，係一種具有低導通電阻、且高耐壓的開關元件。
另外，根據實施方式一涉及的金氧半場效電晶體100，由於x=0時的該平均正電荷密度ρ(0)的值為負數，且x=a時的該平均正電荷密度ρ(a)的值為正數，因此在p型柱形區域116底部附近的深度位置上，p型柱形區域116的摻雜物總量就比n型柱形區域114的摻雜物總量更少(n較多)。所以，將金氧半場效電晶體關斷後從p型柱形區域116產生的空乏區就難以朝第二主面側擴散。這樣一來，實施方式一涉及的金氧半場效電晶體100就成為了一種在透穿模式下不易發生崩潰且耐壓不易降低的金氧半場效電晶體。
另外，根據實施方式一涉及的金氧半場效電晶體100，由於在以將金氧半場效電晶體關斷後超級接面結構117中空乏區擴散至最大時的第一主面側的空乏區的表面中最深的深度位置為基準，將金氧半場效電晶體關斷後超級接面結構117中空乏區擴散至最大時的第二主面側的空乏區的表面中最淺的深度位置的深度定為a，將超級接面結構117中平均正電荷密度ρ(x)為0的深度位置的深度定為d時，滿足0<d<a/2，因此閘極周圍的深度位置上的p型柱形區域116的負電荷的電荷量與n型柱形區域114的正電荷的電荷量之間的差就會變大，閘極周圍的n型柱形區域114就更容易空乏，所以即使閘極周圍的電荷平衡存在變動，也能進一步地减小關斷後的開關特性的變動。
另外，根據實施方式一涉及的金氧半場效電晶體100，由於在以超級接面結構117中選定深度位置的深度x為橫軸，且以n型柱形區域114中選定深度位置上的寬度wn(x)或p型柱形區域116中選定深度位置上的寬度wp(x)為縱軸時，該寬度wp(x)展現為下凸的向右下垂的曲線，而該寬度wn(x)展現為上凸的向右上揚的曲線，因此在半導體裝置製造過程中導入摻雜物時，就不必再實施根據不同的深度而改變需要導入的摻雜物這樣的複雜的工序。
根據實施方式一涉及的金氧半場效電晶體100為溝槽閘極型金氧半場效電晶體。通過這樣的構成，即便溝槽閘極型金氧半場效電晶體與平面閘極型金氧半場效電晶體相比閘極電極與汲極電極之間的距離更近，且閘極周圍的n型柱形區域114的電位容易上升，其也能將關斷後的開關特性的變動减小至比以往更小的水平。
另外，根據實施方式一涉及的金氧半場效電晶體100，由於在以將金氧半場效電晶體關斷後超級接面結構117中空乏區擴散至最大時的第一主面側的空乏區的表面中最深的深度位置為基準，以沿著深度方向的軸為x軸，將基極區域118的最下端面的深度位置上的x坐標定為-t，將p型柱形區域116的最下部的深度位置上的x坐標定為b，將平均電荷密度ρ(x)為0的深度位置上的x坐標定為d時，滿足0<t+d<(t+b)/2，因此閘極周圍的深度位置上的p型柱形區域116的負電荷的電荷量與n型柱形區域114的正電荷的電荷量之間的差就會變大，閘極周圍的n型柱形區域114就更容易空乏，所以即使閘極周圍的電荷平衡存在變動，也能進一步地减小關斷後的開關特性的變動。
根據實施方式一涉及的電力轉換電路1，由於整流元件為快速恢復二極體，因此其關斷期間短，且在關斷金氧半場效電晶體後n型柱形區域114的電位難以伴隨汲極電壓的上升而上升。所以，閘極電極的電位也就難以上升。 因此，即便閘極周圍的電荷平衡存在變動，也能將關斷後的開關特性的變動减小至比以往更小的水平。
實施方式二
實施方式二涉及的金氧半場效電晶體102基本上與實施方式一涉及的金氧半場效電晶體100具有同樣的構成，但其與實施方式一涉及的金氧半場效電晶體100的不同點在於，其改變的不是n型柱形區域中選定深度位置上的寬度wn(x)以及p型柱形區域中選定深度位置上的寬度wp(x)，而是改變了將金氧半場 效電晶體關斷後超級接面結構空乏時，n型柱形區域中選定深度位置上的正電荷的密度Nd(x)以及p型柱形區域中選定深度位置上的負電荷的密度Na(x)。即，實施方式二涉及的金氧半場效電晶體102如圖12所示，在以深度x為橫軸，且以n型柱形區域114中選定深度位置上的正電荷的密度Nd(x)以及p型柱形區域116中選定深度位置上的負電荷的密度Na(x)為縱軸時，該正電荷的密度Nd(x)展現為上凸的單調的向右上揚的曲線，且將該負電荷的密度Na(x)展現為下凸的單調的向右下垂的曲線(參考圖12(c))。另外，n型柱形區域114的寬度以及p型柱形區域116的寬度均不受深度的影響而保持固定(參考圖12(b))。
如上述般，雖然實施方式二涉及的金氧半場效電晶體102在改變的不是n型柱形區域中選定深度位置上的寬度wn(x)以及p型柱形區域中選定深度位置上的寬度wp(x)，而係改變了將金氧半場效電晶體關斷後超級接面結構空乏時，n型柱形區域中選定深度位置上的正電荷的密度Nd(x)以及p型柱形區域中選定深度位置上的負電荷的密度Na(x)這一點上不同於實施方式一涉及的金氧半場效電晶體100，但其與實施方式一涉及的金氧半場效電晶體100一樣，由於將金氧半場效電晶體關斷後超級接面結構117空乏時，超級接面結構117中選定深度位置上的平均正電荷密度ρ(x)展現為上凸的向右上揚的曲線，因此在閘極周圍的深度位置上(x接近0的區域上)，該平均正電荷密度ρ(x)就比以往的金氧半場效電晶體900更小(負側則更大)，且p型柱形區域116的負電荷的電荷量與n型柱形區域114的正電荷的電荷量之間的差就比以往的金氧半場效電晶體900更大。因此，(1)由於閘極周圍的n型柱形區域114比以往的金氧半場效電晶體900更容易空乏，所以即使汲極電壓上升，閘極周圍的n型柱形區域114的電位也很難變高。另外，(2)由於n型柱形區域114中未空乏的區域與閘極電極126之間的間隔比以往的金氧半場效電晶體900更長，且回饋電容Crss(與閘極‧汲極間電容Cgd相等)比以往的金氧半場效電晶體900更小，因此即使在將金氧半場效電晶體關斷後n型柱形區 域114(n型柱形區域114中未空乏的區域)的電位伴隨汲極電壓的上升而上升，閘極電極126也不易受到n型柱形區域114電位變化的影響。其結果就是，即便閘極周圍的電荷平衡存在變動，也能將關斷後的開關特性的變動减小至比以往更小的水平。
並且，實施方式二涉及的金氧半場效電晶體102除了在改變的不是n型柱形區域中選定深度位置上的寬度wn(x)以及p型柱形區域中選定深度位置上的寬度wp(x)，而是改變了將金氧半場效電晶體關斷後超級接面結構空乏時，n型柱形區域中選定深度位置上的正電荷的密度Nd(x)以及p型柱形區域中選定深度位置上的負電荷的密度Na(x)這一點以外與實施方式一涉及的金氧半場效電晶體100具有同樣的構成，因此也同樣具有實施方式一涉及的金氧半場效電晶體100所具有的相關效果。
實施方式三
實施方式三涉及的金氧半場效電晶體200基本上與實施方式一涉及的金氧半場效電晶體100具有同樣的構成，但其與實施方式一涉及的金氧半場效電晶體100的不同點在於，其為溝槽閘極型金氧半場效電晶體而非平面閘極型金氧半場效電晶體。即，在實施方式三涉及的金氧半場效電晶體200中，半導體基體210如圖13所示，具有形成在半導體基體210的第一主面的表面，且形成在p型柱形區域216的整個表面上以及n型柱形區域214的一部分表面上的基極區域218、形成在半導體基體210的第一主面的表面，且形成在n型柱形區域214的表面上的與基極區域218相鄰接的n型表面高濃度區域219、以及形成在基極區域218的表面的n型源極區域220，閘極電極236經由閘極絕緣膜234後被形成在被源極區域220與n型表面高濃度區域219相夾的基極區域218的表面上。另外，n型表面高濃度區域219的深度位置在1.0μm~4.0μm範圍內，n型表面高濃度區域219的摻雜物濃度在1×1014cm-3~1×1016cm-3範圍內。
如上述般，雖然實施方式三涉及的金氧半場效電晶體200在其為溝槽閘極型金氧半場效電晶體而非平面閘極型金氧半場效電晶體這一點上不同於實施方式一涉及的金氧半場效電晶體100，但是其與實施方式一涉及的金氧半場效電晶體100一樣，由於將金氧半場效電晶體關斷後超級接面結構117空乏時，超級接面結構117中選定深度位置上的平均正電荷密度ρ(x)展現為上凸的向右上揚的曲線，因此在閘極周圍的深度位置上(x接近0的區域上)，該平均正電荷密度ρ(x)就比以往的金氧半場效電晶體900更小(負側則更大)，且p型柱形區域116的負電荷的電荷量與n型柱形區域114的正電荷的電荷量之間的差就比以往的金氧半場效電晶體900更大。因此，(1)由於閘極周圍的n型柱形區域114比以往的金氧半場效電晶體900更容易空乏，所以即使汲極電壓上升，閘極周圍的n型柱形區域114的電位也很難變高。另外，(2)由於n型柱形區域114中未空乏的區域與閘極電極126之間的間隔比以往的金氧半場效電晶體900更長，且回饋電容Crss(與閘極‧汲極間電容Cgd相等)比以往的金氧半場效電晶體900更小，因此即使在將金氧半場效電晶體關斷後n型柱形區域114(n型柱形區域114中未空乏的區域)的電位伴隨汲極電壓的上升而上升，閘極電極126也不易受到n型柱形區域114電位變化的影響。其結果就是，即便閘極周圍的電荷平衡存在變動，也能將關斷後的開關特性的變動减小至比以往更小的水平。
並且，實施方式三涉及的金氧半場效電晶體200除了在其為溝槽閘極型金氧半場效電晶體而非平面閘極型金氧半場效電晶體這一點以外與實施方式一涉及的金氧半場效電晶體100具有同樣的構成，因此也同樣具有實施方式一涉及的金氧半場效電晶體100所具有的相關效果。
實施方式四
實施方式四涉及的電力轉換電路2基本上與實施方式一涉及的電力轉換電路1具有同樣的構成，但是其與實施方式一涉及的電力轉換電路1的不 同點在於，其為全橋式電路。即，在實施方式四涉及的電力轉換電路2中，如圖14所示，其具備四個金氧半場效電晶體100(100a~100d)來作為金氧半場效電晶體，且其還具備各個金氧半場效電晶體的內置二極體來作為整流元件。
如上述般，雖然實施方式四涉及的電力轉換電路2在其為全橋式電路這一點上不同於實施方式一涉及的電力轉換電路1，但是其與實施方式一涉及的電力轉換電路1一樣，由於將金氧半場效電晶體關斷後超級接面結構117空乏時，超級接面結構117中選定深度位置上的平均正電荷密度ρ(x)展現為上凸的向右上揚的曲線，因此在閘極周圍的深度位置上(x接近0的區域上)，該平均正電荷密度ρ(x)就比以往的金氧半場效電晶體900更小(負側則更大)，且p型柱形區域116的負電荷的電荷量與n型柱形區域114的正電荷的電荷量之間的差就比以往的金氧半場效電晶體900更大。因此，(1)由於閘極周圍的n型柱形區域114比以往的金氧半場效電晶體900更容易空乏，所以即使汲極電壓上升，閘極周圍的n型柱形區域114的電位也很難變高。另外，(2)由於n型柱形區域114中未空乏的區域與閘極電極126之間的間隔比以往的金氧半場效電晶體900更長，且回饋電容Crss(與閘極‧汲極間電容Cgd相等)比以往的金氧半場效電晶體900更小，因此即使在將金氧半場效電晶體關斷後n型柱形區域114(n型柱形區域114中未空乏的區域)的電位伴隨汲極電壓的上升而上升，閘極電極126也不易受到n型柱形區域114電位變化的影響。其結果就是，即便閘極周圍的電荷平衡存在變動，也能將關斷後的開關特性的變動减小至比以往更小的水平。
另外，根據實施方式四涉及的電力轉換電路2，由於將金氧半場效電晶體關斷後超級接面結構117空乏時，超級接面結構117中選定深度位置上的平均正電荷密度ρ(x)展現為上凸的向右上揚的曲線，因此如上述般，即便在關斷金氧半場效電晶體後n型柱形區域114(n型柱形區域114中未空乏的區域)的電 位伴隨汲極電壓的上升而上升，閘極電極126也不易受到n型柱形區域114電位變化的影響。這樣一來，就不易發生被稱為誤開啟(Falls turn-on)的現象。
另外，被稱為誤開啟的現象具體係指，在連接有兩個以上的金氧半場效電晶體的電路中，在任意一方的金氧半場效電晶體開始時，由於電位的變化而導致另一方的金氧半場效電晶體也錯誤開啟的現象。
再者，根據實施方式四涉及的電力轉換電路2，由於整流元件為金氧半場效電晶體的內置二極體，因此就無需另行準備整流元件。
並且，實施方式四涉及的電力轉換電路2除了在其為全橋式電路這一點以外與實施方式一涉及的電力轉換電路1具有同樣的構成，因此也同樣具有實施方式一涉及的電力轉換電路1所具有的相關效果。
以上，基於上述實施方式對本發明進行了說明，本發明不僅限於上述實施方式。本發明能在不脫離本發明主旨的範圍內在各種各樣的形態下實施，例如，可為如下的變形。
(1)上述實施方式中記載的構成要素的數量、材質、形狀、位置、大小等僅為示例，因此能在不有損本發明效果的範圍內進行變更。
(2)在上述實施方式一至三中，雖然n型柱形區域中選定深度位置上的寬度wn(x)展現為上凸的單調的向右上揚的曲線，p型柱形區域中選定深度位置上的寬度wp(x)展現為下凸的單調的向右下垂的曲線，但本發明不僅限於此。 例如，可為n型柱形區域中選定深度位置上的寬度wn(x)展現為階梯狀(但是，連接階梯轉角部分的線(包絡線)算作上凸的單調的向右上揚的曲線)、且p型柱形區域中選定深度位置上的寬度wp(x)展現為階梯狀(但是，連接階梯轉角部分的線(包絡線)算作下凸的單調的向右下垂的曲線)(參考圖15)。也可為n型柱形區域中選定深度位置上的寬度wn(x)展現為重複凹凸的曲線(但是，包絡線算作上凸的單調的 向右上揚的曲線)，且p型柱形區域中選定深度位置上的寬度wp(x)展現為重複凹凸的曲線(但包絡線算作下凸的單調的向右下垂的曲線)(參考圖16)。
(3)在上述實施方式二中，雖然n型柱形區域中選定深度位置上的正電荷的密度Nd(x)展現為上凸的單調的向右上揚的曲線，但本發明不僅限於此。例如，可為n型柱形區域中選定深度位置上的正電荷的密度Nd(x)展現為階梯狀(但是，連接階梯轉角部分的線算作上凸的單調的向右上揚的曲線)，也可為展現為重複凹凸的曲線(但是，包絡線算作上凸的單調的向右上揚的曲線)。
(4)在上述實施方式二中，雖然p型柱形區域中選定深度位置上的負電荷的密度Na(x)展現為下凸的單調的向右下垂的曲線，但本發明不僅限於此。例如，可為p型柱形區域中選定深度位置上的負電荷的密度Na(x)展現為階梯狀(但連接階梯轉角部分的線算作下凸的單調的向右下垂的曲線)，也可為展現為重複凹凸的曲線(但包絡線算作下凸的單調的向右下垂的曲線)。
(5)在上述各實施方式中，雖然n型柱形區域114、p型柱形區域116、溝槽122、以及閘極電極126從平面上看形成為條紋狀，但本發明不限於此。 也可為n型柱形區域114、p型柱形區域116、溝槽122、以及閘極電極126從平面上看形成為圓形(立體地看為柱形)、四角形的框狀、圓形的框狀或格子狀等形狀。
(6)在上述各實施方式中，雖然使用的係直流電源來作為電源，但本發明不限於此。也可為使用交流電源來作為電源。
(7)在上述實施方式一至三中，雖然係使用斬波電路來作為電力轉換電路，且在上述實施方式四中，是使用全橋電路來作為電力轉換電路，但本發明不限於此。也可使用半橋電路、三相交流變換器、非絕緣全橋電路、非絕緣半橋電路、推挽電路(Push-pull circuit)、RCC電路、正向變換器(Forward Converter)、或逆向變換器(Flyback converter)等其他類型的電路。
(8)在上述實施方式一至三中，雖然係使用pin二極體來作為整流元件，且在實施方式四中，係使用金氧半場效電晶體的內置二極體來作為整流元件，但本發明不限於此。也可使用接面位障蕭基二極體(JBS)、PIN蕭特基合併二極體(MPS)等其它快速回復二極體、或碳化矽蕭特基勢壘二極體等其它類型的二極體來作為整流元件。
(9)在上述實施方式四中，雖然只使用了金氧半場效電晶體的內置二極體來作為整流元件，但本發明不限於此。也可是在內置二極體的恢復損耗過大時，另外將整流元件與金氧半場效電晶體並聯。

Claims (12)

  1. 一種金氧半場效電晶體，其包括：具有由n型柱形區域以及p型柱形區域構成的超級接面結構的半導體基體；以及經由閘極絕緣膜形成在該半導體基體的第一主面側的閘極電極，其中，在將該金氧半場效電晶體關斷後該超級接面結構中空乏區擴散至最大時的該第一主面側的空乏區的表面中最深的深度位置為作基準，將該金氧半場效電晶體關斷後該超級接面結構空乏時，該超級接面結構中選定深度位置的深度x作為橫軸，將該金氧半場效電晶體關斷後該超級接面結構空乏時，且如以下公式(1)中所表示的，該超級接面結構中該選定深度位置上的平均正電荷密度ρ(x)作為縱軸時，該平均正電荷密度ρ(x)展現為上凸的向右上揚的曲線，在將該金氧半場效電晶體關斷後該超級接面結構中空乏區擴散至最大時的該第一主面側的空乏區的表面中最深的深度位置作為基準，並將該金氧半場效電晶體關斷後該超級接面結構中空乏區擴散至最大時的該第二主面側的空乏區的表面中最淺的深度位置的深度定為a時，x=0時的該平均正電荷密度ρ(0)的值為負數，且，x=a時的該平均正電荷密度ρ(a)的值為正數，由表示該平均正電荷密度ρ(x)的曲線、x=0的直線以及該橫軸所包圍的區域的面積，與由表示該平均正電荷密度ρ(x)的曲線、x=a的直線以及該橫軸所包圍的區域的面積相等；
    Figure TWI647853B_C0001
    在公式1中，wn(x)表示該n型柱形區域中該選定深度位置上的寬度，Nd(x)表示將該金氧半場效電晶體關斷後該超級接面結構空乏時，該n型柱形區域中該選定深度位置上正電荷的平均密度，wp(x)表示該p型柱形區域中該選定深度位置上的寬度，Na(x)表示將該金氧半場效電晶體關斷後該超級接面密結構空乏時，該p型柱形區域中該選定深度位置上負電荷的平均密度，q表示基本電量，w表示滿足wn(x)+wp(x)=2w的正的常數。
  2. 如申請專利範圍第1項所述之金氧半場效電晶體，其中：在將該金氧半場效電晶體關斷後該超級接面結構中空乏區擴散至最大時的該第一主面側的空乏區的表面中最深的深度位置作為基準，將該金氧半場效電晶體關斷後該超級接面結構中擴散至最大時的該第二主面側的空乏區的表面中最淺的深度位置的深度定為a，將該超級接面結構中該平均正電荷密度ρ(x)為0的深度位置的深度定為d時，滿足0<d<a/2。
  3. 如申請專利範圍第1項或第2項所述之金氧半場效電晶體，其中：在以該超級接面結構中該選定深度位置的深度x為橫軸，且以該n型柱形區域中該選定深度位置上的寬度wn(x)或該p型柱形區域中該選定深度位置上的寬度wp(x)為縱軸時，該n型柱形區域中該選定深度位置上的寬度wn(x)展現為上凸的向右上揚的曲線，該p型柱形區域中該選定深度位置上的寬度wp(x)展現為下凸的向右下垂的曲線。
  4. 如申請專利範圍第1項或第2項所述之金氧半場效電晶體，其中：在該超級接面結構中該選定深度位置的深度x為橫軸，且將該金氧半場效電晶體關斷後該超級接面結構空乏時，該n型柱形區域中該選定深度位置上的正電荷的密度Nd(x)或該p型柱形區域中該選定深度位置上的負電荷的密度Na(x)為縱軸時，將該金氧半場效電晶體關斷後該超級接面結構空乏時，該n型柱形區域中該選定深度位置上的該正電荷的密度Nd(x)展現為上凸的向右上揚的曲線，將該金氧半場效電晶體關斷後該超級接面結構空乏時，該p型柱形區域中該選定深度位置上的該負電荷的密度Na(x)展現為下凸的向右下垂的曲線。
  5. 如申請專利範圍第1或2項所述之金氧半場效電晶體，其中：該半導體基體進一步具有：形成在該n型柱形區域以及該p型柱形區域的表面上的p型基極區域；以及形成在該基極區域的表面上的n型源極區域，該金氧半場效電晶體進一步包括：從平面上看在該n型柱形區域所在的區域內，被形成為從該半導體基體的第一主面的表面直至比該基極區域的最深部更深的深度位置，並且使該源極區域的一部分露出於內周面的溝槽，該閘極絕緣膜形成在該溝槽的內周面上，該閘極電極是經由該閘極絕緣膜後被埋設入該溝槽的內部後形成的。
  6. 如申請專利範圍第1或2項所述之金氧半場效電晶體，其中：該半導體基體進一步具有：形成在該半導體基體的該第一主面的表面，且形成在該p型柱形區域的整個表面上以及該n型柱形區域的一部分表面上的基極區域；形成在該半導體基體的該第一主面的表面，且形成在該n型柱形區域的表面上的與該基極區域相鄰接的n型表面高濃度區域、以及形成在該基極區域的表面的n型源極區域，該閘極電極經由該閘極絕緣膜後被形成在被該源極區域與該n型表面高濃度區域相夾的該基極區域的表面上。
  7. 如申請專利範圍第5項所述之金氧半場效電晶體，其中：在以該金氧半場效電晶體關斷後該超級接面結構中空乏區擴散至最大時的該第一主面側的空乏區的表面中最深的深度位置作為基準，以沿深度方向的軸為x軸，將該基極區域的最下端面的深度位置上的x坐標定為-t，將該p型柱形區域的最下部的深度位置上的x坐標定為b，將該平均電荷密度ρ(x)為0的深度位置上的x坐標定為d時，滿足0<t+d<(t+b)/2。
  8. 如申請專利範圍第6項所述之金氧半場效電晶體，其中：在以該金氧半場效電晶體關斷後該超級接面結構中空乏區擴散至最大時的該第一主面側的空乏區的表面中最深的深度位置作為基準，以沿深度方向的軸為x軸，將該基極區域的最下端面的深度位置上的x坐標定為-t，將該p型柱形區域的最下部的深度位置上的x坐標定為b，將該平均電荷密度ρ(x)為0的深度位置上的x坐標定為d時，滿足0<t+d<(t+b)/2。
  9. 一種電力轉換電路，其包括：反應器；向該反應器提供電流的電源；對從該電源提供至該反應器的電流進行控制的申請專利範圍第1項至第8項中任意一項所述之金氧半場效電晶體；以及對從該電源提供至該反應器的電流或對來自於該反應器的電流進行整流運作的整流元件。
  10. 如申請專利範圍第9項所述之電力轉換電路，其中該整流元件為快速恢復二極體。
  11. 如申請專利範圍第9項所述之電力轉換電路，其中該整流元件為該金氧半場效電晶體的內置二極體。
  12. 如申請專利範圍第9項所述之電力轉換電路，其中該整流元件為碳化矽蕭特基勢壘二極體。
TW106138637A 2016-11-11 2017-11-08 金氧半場效電晶體(mosfet)以及電力轉換電路 TWI647853B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
PCT/JP2016/083604 WO2018087896A1 (ja) 2016-11-11 2016-11-11 Ｍｏｓｆｅｔ及び電力変換回路
??PCT/JP2016/083604 2016-11-11
??PCT/JP2017/011066 2017-03-17
PCT/JP2017/011066 WO2018087943A1 (ja) 2016-11-11 2017-03-17 Ｍｏｓｆｅｔ及び電力変換回路

Publications (2)

Publication Number Publication Date
TW201818549A TW201818549A (zh) 2018-05-16
TWI647853B true TWI647853B (zh) 2019-01-11

Family

ID=62110414

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106138637A TWI647853B (zh) 2016-11-11 2017-11-08 金氧半場效電晶體(mosfet)以及電力轉換電路

Country Status (6)

Country Link
US (1) US10290734B2 (zh)
JP (3) JP6362152B1 (zh)
CN (1) CN109643734B (zh)
NL (1) NL2019845B1 (zh)
TW (1) TWI647853B (zh)
WO (2) WO2018087896A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020215331A1 (de) * 2020-12-04 2022-06-09 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikaler Leistungstransistor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175220A (ja) * 2003-12-11 2005-06-30 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
JP2011176157A (ja) * 2010-02-25 2011-09-08 On Semiconductor Trading Ltd 半導体装置の製造方法
JP2011238824A (ja) * 2010-05-12 2011-11-24 Renesas Electronics Corp パワー系半導体装置
JP2012164707A (ja) * 2011-02-03 2012-08-30 Panasonic Corp 半導体装置およびその製造方法
WO2013187017A1 (ja) * 2012-06-13 2013-12-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2015133380A (ja) * 2014-01-10 2015-07-23 株式会社東芝 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5352910A (en) * 1992-04-07 1994-10-04 Tokyo Denki Seizo Kabushiki Kaisha Semiconductor device with a buffer structure
JPH08251914A (ja) * 1995-03-03 1996-09-27 Sanken Electric Co Ltd 昇圧電源装置
US6084264A (en) * 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
JP4304433B2 (ja) * 2002-06-14 2009-07-29 富士電機デバイステクノロジー株式会社 半導体素子
JP3634830B2 (ja) 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
JP4340757B2 (ja) 2002-11-25 2009-10-07 独立行政法人産業技術総合研究所 半導体装置
JP2007027193A (ja) 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
JP2010056510A (ja) 2008-07-31 2010-03-11 Nec Electronics Corp 半導体装置
JP5484741B2 (ja) 2009-01-23 2014-05-07 株式会社東芝 半導体装置
JP2012120362A (ja) 2010-12-02 2012-06-21 Sanken Electric Co Ltd Ｄｃ−ｄｃコンバータ
JP2012234848A (ja) * 2011-04-28 2012-11-29 Sanken Electric Co Ltd 半導体装置
JP2013093560A (ja) * 2011-10-06 2013-05-16 Denso Corp 縦型半導体素子を備えた半導体装置
JP6033199B2 (ja) * 2013-10-16 2016-11-30 三菱電機株式会社 降圧チョッパ回路
CN105957896B (zh) * 2016-06-24 2019-02-05 上海华虹宏力半导体制造有限公司 超结功率器件及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175220A (ja) * 2003-12-11 2005-06-30 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
JP2011176157A (ja) * 2010-02-25 2011-09-08 On Semiconductor Trading Ltd 半導体装置の製造方法
JP2011238824A (ja) * 2010-05-12 2011-11-24 Renesas Electronics Corp パワー系半導体装置
JP2012164707A (ja) * 2011-02-03 2012-08-30 Panasonic Corp 半導体装置およびその製造方法
WO2013187017A1 (ja) * 2012-06-13 2013-12-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2015133380A (ja) * 2014-01-10 2015-07-23 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
WO2018087896A1 (ja) 2018-05-17
US10290734B2 (en) 2019-05-14
JPWO2018087943A1 (ja) 2018-11-15
NL2019845A (en) 2018-05-23
CN109643734B (zh) 2021-11-16
JP2018164098A (ja) 2018-10-18
CN109643734A (zh) 2019-04-16
US20190081172A1 (en) 2019-03-14
JP6362153B1 (ja) 2018-07-25
NL2019845B1 (en) 2018-10-12
JP6362152B1 (ja) 2018-07-25
TW201818549A (zh) 2018-05-16
JPWO2018087896A1 (ja) 2018-11-15
WO2018087943A1 (ja) 2018-05-17

Similar Documents

Publication Publication Date Title
TWI647854B (zh) 金氧半場效電晶體(mosfet)以及電力轉換電路
TWI677093B (zh) Mosfet以及電力轉換電路
NL2021932B1 (en) Power conversion circuit
TWI647853B (zh) 金氧半場效電晶體(mosfet)以及電力轉換電路
JP2019096840A (ja) Ｍｏｓｆｅｔ及び電力変換回路
TWI647840B (zh) Metal oxide semiconductor field effect transistor and power conversion circuit
TWI638460B (zh) Metal oxide semiconductor field effect transistor and power conversion circuit