JP2007027193A - 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ - Google Patents

半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ Download PDF

Info

Publication number
JP2007027193A
JP2007027193A JP2005203241A JP2005203241A JP2007027193A JP 2007027193 A JP2007027193 A JP 2007027193A JP 2005203241 A JP2005203241 A JP 2005203241A JP 2005203241 A JP2005203241 A JP 2005203241A JP 2007027193 A JP2007027193 A JP 2007027193A
Authority
JP
Japan
Prior art keywords
semiconductor region
semiconductor
semiconductor device
region
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005203241A
Other languages
English (en)
Inventor
Masaki Shiraishi
正樹 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005203241A priority Critical patent/JP2007027193A/ja
Priority to US11/484,610 priority patent/US20070013000A1/en
Publication of JP2007027193A publication Critical patent/JP2007027193A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

【課題】 低耐圧パワーＭＯＳＦＥＴにおいて、微細なＳＪ構造を形成することができるデバイス構造とその製造方法を提供する。
【解決手段】 ＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴにおいて、電流経路であるＮ型エピタキシャル層２と、半導体表面からＮ型エピタキシャル層２内に延在するトレンチ構造とを有し、トレンチ構造の下側のＮ型エピタキシャル層２内に、フローティングなＰ型領域３が形成されている。このＰ型領域３は、トレンチ構造の下部に、Ｐ型の不純物イオンをイオン打ち込みすることで形成される。このように、微細なトレンチゲートの下に、イオン打ち込みによりＰ型領域３を形成することで、イオン打ち込みのエネルギーを低エネルギー化でき、微細なＳＪ構造を作製できる。
【選択図】 図１

Description

本発明は、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｔｏｒ）に係わり、特に低耐圧パワーＭＯＳＦＥＴにおいて、低オン抵抗を実現するためのデバイス構造とその製造方法に適用して有効な技術に関する。
例えば、高耐圧と低オン抵抗を両立するパワーＭＯＳＦＥＴとして、図１１に示すようなスーパージャンクション構造（以下ＳＪ構造と称する）が用いられていることは公知である（例えば特許文献１）。図１１は、縦型トレンチＭＯＳＦＥＴにおけるＳＪ構造を示しているが、Ｎ+基板１上のＮ型エピタキシャル層２中に、Ｐ型領域３が図のように柱状に形成されている。その他の構成要素としては、ゲート絶縁膜４、ゲート電極５、チャネル領域６、ソース領域７、ボディーコンタクト領域８、ドレイン電極９、ソース電極１０からなる。オフ状態において、ドレイン−ソース間に電圧が印加されると、Ｐ型領域３とＮ型エピタキシャル層２の縦方向に延在するＰＮ接合から横方向に空乏層が拡がり、Ｐ型領域３及びＮ型エピタキシャル層２が共に空乏化することで耐圧を保持できる。その際、Ｎ型エピタキシャル層２の抵抗率を通常のパワーＭＯＳＦＥＴに比べて低抵抗にしても、空乏層が横方向に伸びるため耐圧が保持でき、その結果、低オン抵抗を実現できる。
上記ＳＪ構造を形成するための製造方法としては、以下の３手法が良く知られている。
（１）Ｎ+基板上に薄いＮ型エピタキシャル層を成長し、その後、Ｐ型不純物をイオン打ち込みし、Ｎ型エピタキシャル層中にＰ型領域を形成し、さらにその上に薄いＮ型エピタキシャル層を成長させる、という工程を数回繰り返してＳＪ構造を作製する（例えば特許文献２）。
（２）Ｎ+基板上にＮ型エピタキシャル層を成長し、その後、表面からＮ+基板に届くような深い溝をシリコンエッチングで形成し、前記溝内にＰ型領域をエピタキシャル成長させて埋めることで、ＳＪ構造を形成する（例えば特許文献３）。
（３）Ｎ+基板上にＮ型エピタキシャル層を成長し、その後、表面からＰ型不純物を数ＭｅＶ以上の高エネルギーで多段にイオン打ち込みし、Ｐ型領域を形成し、ＳＪ構造を形成する（例えば特許文献４）。
米国特許第５２１６２７５号明細書 特開２０００−４０８２２号公報 特開２００１−１６８３２７号公報 米国特許第６５８６７９８号明細書
ところで、前記特許文献２の製造方法では、ＳＪ構造を数回に分けて形成するため、プロセスの工程数が多く、また、Ｎ型領域、Ｐ型領域の合わせマージンが必要になるため、微細なＳＪ構造が形成できない、という問題点がある。
また、前記特許文献３の製造方法では、深いシリコンエッチを形成する必要があるため、微細なＳＪ構造が形成できず、また、深くて細い溝内をエピタキシャル層で隙間無く埋めるためのプロセス制御が難しい、という問題点がある。
また、前記特許文献４の製造方法では、深いシリコンエッチを形成する必要があるため、微細なＳＪ構造が形成できず、また、深くて細い溝内をエピタキシャル層で隙間無く埋めるためのプロセス制御が難しい、という問題点がある。
以上のように、前記特許文献２〜４によるＳＪ構造の製造方法において、共通の問題点は、微細なＳＪ構造を形成できないことである。ところが、ＳＪ構造を低耐圧ＭＯＳＦＥＴに適応するためには、微細なＳＪ構造を形成する必要がある。図１２は、ＩＳＰＳＤ‘９８（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎＰｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ＆ＩＣｓ）ｐｐ．４２３−４２６で、Ｔ．Ｆｕｊｉｈｉｒａらが報告している通常ＭＯＳＦＥＴとＳＪ構造のＭＯＳＦＥＴの耐圧とオン抵抗の関係を示す。（ａ）における、Ｓｉ−Ｌｉｍｉｔは通常ＭＯＳＦＥＴの低オン抵抗の限界を示し、ＳＪ構造は、（ｂ）で示すＮ型領域、Ｐ型領域の幅に対する依存性を示している。図より、デスクトップＰＣやノートＰＣ、ゲーム機等の電源回路に用いられる非絶縁型ＤＣ／ＤＣコンバータで使われる耐圧３０Ｖ程度のパワーＭＯＳＦＥＴにＳＪ構造を適用するためには、Ｎ型領域、Ｐ型領域の幅を０．５μｍ程度まで微細化しないと効果が無いことがわかる。また、ＳＪ構造はオン抵抗を低減できるので、上記非絶縁型ＤＣ／ＤＣコンバータの、特にローサイドスイッチとして用いると有効である。
前記で示したように、ＳＪ構造を低耐圧ＭＯＳＦＥＴに適用するためには、ＳＪ構造の微細化が必要であるが、その製造方法としては前記（３）で示した高エネルギーのイオン打ち込みを用いた方法が最も適している。すなわち、（１）のエピタキシャル成長とイオン打ち込みを繰り返す方法や、（２）のシリコンエッチングとエピタキシャル成長による方法では、微細なＳＪ構造を形成するのは困難である。高エネルギーのイオン打ち込みを用いた方法においても、イオン打ち込み時の横方向分散により微細化は難しいが、イオン打ち込みのエネルギーを下げることで、横方向分散は抑えられる。すなわち、ＳＪ構造を低耐圧ＭＯＳＦＥＴに適用するためには、いかに微細なホトマスクを使用し、イオン打ち込みのエネルギーを下げてＳＪ構造を形成するか、が重要になってくる。
図１３は、ＩＳＰＳＤ‘０４ｐｐ．１７７−１８０でＨ．Ｎｉｎｏｍｉｙａらが報告している、耐圧８０Ｖ程度のＳＪ構造を有するパワーＭＯＳＦＥＴの断面図を示す。図では、Ｐ型領域３を表面から２ＭｅＶ程度の高エネルギーイオン打ち込みにより形成しているが、Ｐ型領域３の深さは２．５μｍ〜３μｍで、幅は１μｍ〜２μｍまで拡がっている。Ｐ型領域は、通常、Ｂ（硼素）をイオン打ち込みすることで形成されるが、２ＭｅＶ程度の高エネルギーでは、Ｂの横方向分散が０．２μｍ程度あり、微細化は難しい（ホトマスクの幅＋０．４μｍ程度は拡がってしまう）。
また、図１３において、Ｐ型領域はボディーコンタクトを形成するためのホトマスクを兼用してイオン打ち込みしていると予想されるが、図１３の構造でボディーコンタクト層の幅を狭くすると、破壊耐量に弱くなることもあり、微細なホトマスクを使うのも難しい。よって、本構造をそのまま０．５μｍ程度の微細なＳＪ構造が必要な、耐圧３０Ｖ程度のＭＯＳＦＥＴに適用するのは困難である。
そこで、本発明の目的は、低耐圧パワーＭＯＳＦＥＴにおいて、微細なＳＪ構造を形成することができるデバイス構造とその製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、微細なＳＪ構造を形成するために、トレンチゲートの下に、イオン打ち込みでＰ型領域を形成することを特徴とする。すなわち、縦型トレンチＭＯＳＦＥＴにおいて、最も微細なホトマスクを使用するトレンチ形成用のホトマスクを利用し、さらにシリコンエッチングにより形成した、トレンチゲートの下にイオン打ち込みをし、Ｐ型領域を形成するので、打ち込みエネルギーを下げることができ、微細なＳＪ構造を作製することができる。
また、本発明は、ボディーコンタクト領域を狭くしても高破壊耐量が得られる構造において、ボディーコンタクト用のホトマスクを兼用して、高エネルギーのイオン打ち込みによりＰ型領域を形成する。
さらに、本発明は、Ｐ型エピタキシャル層を用いて、トレンチゲートの下に、イオン打ち込みでＮ型のドリフト層を形成する。
具体的に、本発明の半導体装置およびその製造方法は、以下の通りである。なお、本発明を構成する各構成要素には（）を付して、後述する実施の形態を構成する構成要素と対応付けしている。
（１）電流経路である第１導電型の第１半導体領域（エピタキシャル層）と、半導体表面から第１半導体領域内に延在するトレンチ構造とを有する半導体装置に適用され、トレンチ構造の下側の第１半導体領域内に、フローティングな第２導電型の第２半導体領域（Ｐ型領域）が形成されている。この第２半導体領域は、トレンチ構造の下部に、第２導電型の不純物イオンをイオン打ち込みすることで形成される。
（２）電流経路である第１導電型の第１半導体領域（エピタキシャル層）と、第１半導体領域の上部の第２導電型の第３半導体領域（チャネル領域）と、半導体表面から第３半導体領域を貫き、第１半導体領域内に延在する第１トレンチ構造と、第３半導体領域内の第１導電型の第４半導体領域（ソース領域）と、半導体表面から第３半導体領域内に延在する第２トレンチ構造と、第２トレンチ構造の直下で、第３半導体領域内の第２導電型の第５半導体領域（ボディーコンタクト領域）とを有する半導体装置に適用され、第２トレンチ構造の下側の第１半導体領域内に、第２導電型の第６半導体領域（Ｐ型領域）が形成されている。この第６半導体領域は、第２トレンチ構造の下部に、第２導電型の不純物イオンをイオン打ち込みすることで形成される。
（３）第１導電型の半導体基板と、半導体基板上にエピタキシャル成長した第２導電型の第８半導体領域（エピタキシャル層）と、第８半導体領域の上部の第２導電型の第９半導体領域（チャネル領域）と、半導体表面から第９半導体領域を貫き、第８半導体領域内に延在するゲート構造とを有する半導体装置に適用され、ゲート構造の下部に、ゲート構造から半導体基板に延在する第１導電型の第１０半導体領域（ドリフト領域）が形成されている。この第１０半導体領域は、ゲート構造の下部に、第１導電型の不純物イオンをイオン打ち込みすることで形成される。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明によれば、ＳＪ構造を低耐圧ＭＯＳＦＥＴに適用する際に、微細なトレンチゲートを作製するためのホトを兼用して、多段のイオン打ち込みでＳＪ構造を作製することで、イオン打ち込みのエネルギーを低減でき、微細なＳＪ構造が作製可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は、本発明の実施の形態１のＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴの構造の一例を示す。
本実施の形態１の縦型ＭＯＳＦＥＴは、Ｎ+基板１上に、Ｎ型エピタキシャル層２、Ｐ型領域３、ゲート絶縁膜４、ゲート電極５、チャネル領域６、ソース領域７、ボディーコンタクト領域８などが形成され、裏面にドレイン電極９、表面にソース電極１０が設けられている。
本実施の形態１の縦型ＭＯＳＦＥＴは、Ｐ型領域３がトレンチゲートの直下にフローティングで形成されているのが特徴である。通常のＰ型領域は、チャネル領域に接続されているが、本実施の形態１では、トレンチゲートの直下にイオン打ち込みにより、Ｐ型領域を形成するために、Ｐ型領域はフローティングになっている。また、図ではストライプ形状の構造を示しているが、梯子、６角形などのメッシュ形状の構造でも良い。
図２〜図４は、本実施の形態１のＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴの製造方法の一例を示す。
まず、図２（ａ）で示すように、Ｎ+基板１上に成長したＮ型エピタキシャル層２中に、絶縁膜１３をマスクにして、トレンチゲートを形成するためのシリコンエッチングを行う。通常、パワーＭＯＳＦＥＴを作製する際には、シリコンエッチング用に最も微細加工が可能なホトマスクを用い、現状でその加工寸法は約０．２μｍ〜０．３μｍ程度である。
次に、図２（ｂ）で示すように、トレンチ直下に、まずＮ型不純物をイオン打ち込みし、Ｎ型領域１２を形成する。これは、この後に形成するＰ型領域３がチャネル領域６と接続するのを防止するためである。Ｐ型領域３とチャネル領域６が接続してしまうと、電流経路が塞がれてしまい電流は流れない。
次に、図２（ｃ）で示すように、Ｐ型不純物を多段にイオン打ち込みし、Ｐ型領域３ａ〜３ｃを形成する。本実施の形態１では、３回のイオン打ち込みをしているが、多くても少なくても良い。ここで、本イオン打ち込みは、半導体表面からではなく、シリコンエッチングにより形成したトレンチゲートの直下に実施されるため、その打ち込み深さは、表面から打ち込む場合に比べて、トレンチゲートの深さ分だけ浅くできる。
通常、耐圧３０Ｖ程度のパワーＭＯＳＦＥＴにおけるエピタキシャル層の厚さは２μｍ〜４μｍ程度で、トレンチゲートの深さは０．５μｍ〜１．５μｍ程度である。熱拡散で拡がる分も考慮に入れると、１．５μｍ程度の深さまでイオン打ち込みをする必要がある。ここで、Ｐ型不純物としてＢ（硼素）を考えると、約５００ｋｅＶのイオン打ち込みエネルギーで１．５μｍ程度の深さまでＰ型領域を形成できる。
図２（ｃ）で示しているＰ型領域３ａ〜３ｃは、１００ｋｅＶ、３００ｋｅＶ、５００ｋｅＶでイオン打ち込みした場合を示している。Ｂを５００ｋｅＶでイオン打ち込みした場合の横方向分散は、０．１μｍ程度であり、トレンチゲートの幅を加えても、０．４μｍ〜０．５μｍの微細なＰ型領域３を形成できる。また、拡散工程で領域が拡がる事を仮定しても、トレンチゲートの幅＋０．５μｍ以下には制御できる。
次に、図３（ｄ）で示すように、ゲート絶縁膜４を介して、ゲート電極５を形成し、さらに、図３（ｅ）で示すように、Ｐ型不純物をイオン打ち込みしてチャネル領域６を形成し、その後、図３（ｆ）で示すように、Ｎ型不純物をイオン打ち込みしてソース領域７を形成する。
次に、図４（ｇ）で示すように、ボディーコンタクトを取るためのシリコンエッチングを行う。このようなシリコンエッチングによるトレンチを利用してボディーコンタクトをとることで、コンタクト幅の微細化と破壊耐量の向上が計れることは良く知られている。本実施の形態１では、Ｐ型領域３を０．５μｍ程度で作製しているので、Ｎ型エピタキシャル層２も０．５μｍ程度まで微細化する必要があり、セルサイズの微細化が可能な、トレンチ構造によるボディーコンタクト構造にしている。
次に、図４（ｈ）で示すように、Ｐ型不純物をイオン打ち込みし、ボディーコンタクト領域８を形成し、メタル工程を経て、図４（ｉ）で示す本実施の形態１のデバイス構造が完成する。
ところで、本実施の形態１で示すようなフローティングのＰ型領域で、高耐圧化の効果があるか懸念されるところであるが、図５は、本実施の形態１のＰ型領域があるＳＪ構造と、Ｐ型領域が無い通常のＭＯＳＦＥＴのドレイン−ソース間耐圧の計算結果を示す。フローティング構造のため、多少リーク電流が大きくなっているが、図のように、Ｐ型領域が無い構造では、耐圧が１５Ｖ程度しかないが、０．５μｍ程度の微細なＳＪ構造を形成することで耐圧が３３Ｖ程度まで上昇している。本計算で用いたエピタキシャル層は、耐圧３０Ｖ程度の通常のＭＯＳＦＥＴに比べて、抵抗率を１／４程度まで下げており、高耐圧化と同時に低オン抵抗化も実現することができる。
（実施の形態２）
図６は、本発明の実施の形態２のＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴの構造の一例を示す。
本実施の形態２の縦型ＭＯＳＦＥＴにおいて、前記実施の形態１と異なる点は以下の通りである。Ｐ型領域３は、ボディーコンタクトをとるためのシリコンエッチ用のホトを兼用して、イオン打ち込みで形成する。チャネル領域の下にＰ型領域が形成されるので、前記実施の形態１に対してＰ型領域からの空乏層が拡がりやすく、リーク電流を下げることができる。また、ボディーコンタクト形成は、通常のパワーＭＯＳＦＥＴの製造工程においては、最後の方に実施するために、その後の拡散工程は少なく、Ｐ型領域の幅や濃度をより正確に制御できる。
図７は、本実施の形態２のＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴの製造方法の一例を示す。
まず、図７（ａ）で示すように、Ｎ+基板１上に成長したＮ型エピタキシャル層２中に、シリコンエッチングによりトレンチゲートを形成する。さらに、後の工程で作製するＰ型領域が、トレンチ直下で接続しないように、トレンチ下にＮ型不純物をイオン打ち込みし、Ｎ型領域１２を形成する。
次に、図７（ｂ）で示すように、ゲート電極５、チャネル領域６、ソース領域７を形成する。その後、ボディーコンタクト領域を形成するためのシリコンエッチングを行う。
次に、図７（ｃ）で示すように、前記ボディーコンタクト領域形成用のシリコンエッチングのためのホトマスクを兼用して、Ｐ型領域３ａ〜３ｄとボディーコンタクト領域８を形成する。
本実施の形態２では、前記実施の形態１に比べてイオン打ち込み後の拡散工程が少ないこともあり、４回のイオン打ち込みをしているが、多くても少なくても良い。ここで、Ｐ型領域３ａ〜３ｄはチャネル領域６の下にある程度深く、ボディーコンタクト領域８は、シリコンエッチングしたトレンチの直下に形成するため、Ｐ型領域３ａ〜３ｄ形成用のＰ型不純物とボディーコンタクト領域８形成用のＰ型不純物は異種のイオン種を用いている。
図７では、Ｐ型領域３ａ〜３ｄ形成のために、Ｂ（硼素）を１００ｋｅＶ、３００ｋｅＶ、５００ｋｅＶ、７００ｋｅＶで、ボディーコンタクト領域８形成のために、ＢＦ2をそれぞれイオン打ち込みしている。前記実施の形態１では、トレンチゲートの下にイオン打ち込みしていたが、本実施の形態２では、トレンチゲートよりは浅い、ボディーコンタクト領域形成用のトレンチの下にイオン打ち込みするので、前記実施の形態１に比べて、高エネルギーでイオン打ち込みをしている。
また、図７では、Ｎ型のパワーＭＯＳＦＥＴについて説明しているが、Ｐ型のパワーＭＯＳＦＥＴの場合には、例えば、深いＮ型領域形成用にはＰ（リン）を、浅いボディーコンタクト領域形成用にはＡｓ（ヒ素）を用いるなどすればよい。
その後、メタル工程を経て、図７（ｄ）で示す本実施の形態２のデバイス構造が完成する。
本実施の形態２によれば、チャネル領域の下にＰ型領域が形成されるので、Ｐ型領域からの空乏層が拡がりやすく、リーク電流を下げることができ、また、ボディーコンタクト形成は、最後の方に実施するために、その後の拡散工程は少なく、Ｐ型領域の幅や濃度をより正確に制御することができる。
（実施の形態３）
図８は、本発明の実施の形態３のＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴの構造の一例を示す。
本実施の形態３の縦型ＭＯＳＦＥＴにおいて、前記実施の形態１，２と異なる点は以下の通りである。本実施の形態３の特徴は、Ｐ型エピタキシャル層１４中にＮ型ドリフト領域１５を多段のイオン打ち込みで形成している点である。本実施の形態３では、トレンチゲート直下にイオン打ち込みでＮ型ドリフト領域を形成するので、Ｐ型領域とチャネル領域は接続しつつ、微細なトレンチゲート用のホトを兼用してＳＪ構造を作製できる。
図９は、本実施の形態３のＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴの製造方法の一例を示す。
まず、図９（ａ）で示すように、Ｎ+基板１上にＰ型エピタキシャル層１４を成長させる。本実施の形態３では、Ｐ型エピタキシャル層１４中にＮ型ドリフト領域１５を形成するために、Ｐ型エピタキシャル層１４を使用しているのが特徴である。
次に、図９（ｂ）で示すように、絶縁膜１３をマスクにして、トレンチゲートを形成するためのシリコンエッチングを行う。前記実施の形態１の場合と同様に、トレンチエッチングはパワーＭＯＳＦＥＴの工程の中で最も微細なホトマスクを用い、現状でその加工寸法は約０．２μｍ〜０．３μｍ程度である。
次に、図９（ｃ）で示すように、ホトレジスト１１をマスクにして、Ｎ型不純物を多段にイオン打ち込みすることで、Ｎ型ドリフト領域１５ａ〜１５ｄを形成している。本実施の形態３では、４回のイオン打ち込みをしているが、多くても少なくても良い。前記実施の形態１と同様に、本イオン打ち込みは、半導体表面からではなく、シリコンエッチングにより形成したトレンチゲートの直下に実施されるため、その打ち込み深さは、表面から打ち込む場合に比べて、トレンチゲートの深さ分だけ浅くでき、最大１．５μｍ程度の打ち込みでよい。
ここで、前記実施の形態１と違う点は、Ｎ型領域を形成するために、打ち込むイオン種がＮ型不純物であるという点と、トレンチゲート直下からＮ+基板１までＮ型ドリフト層をつなげなければならない点である。代表的なＮ型不純物である、Ｐ（リン）やＡｓ（ヒ素）は、Ｐ型不純物であるＢ（硼素）に比べて、イオン打ち込み時の飛程が小さいために、打ち込みエネルギーを大きくしなければならない。図９（ｃ）で示した例では、１段目はＡｓで打ち込んで、２段目以降はＰを２００ｋｅＶ、６００ｋｅＶ、１ＭｅＶでイオン打ち込みした例を示す。
次に、図９（ｄ）で示すように、ゲート電極５を形成し、チャネル領域６を形成し（Ｐ型エピタキシャル層１４の濃度や、ゲート絶縁膜４の厚さによっては、本工程を省略することもできる）、ソース領域７を形成し、ボディーコンタクト領域形成のためのシリコンエッチングをし、ボディーコンタクト領域８を形成し、メタル工程を経て、本実施の形態３のデバイス構造が完成する。
本実施の形態３では、トレンチゲート直下にイオン打ち込みでＮ型ドリフト領域を形成するので、Ｐ型領域とチャネル領域は接続しつつ、微細なトレンチゲート用のホトを兼用してＳＪ構造を作製することができる。
（実施の形態４）
図１０は、本発明の実施の形態４の、ＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴを用いた非絶縁型ＤＣ／ＤＣコンバータの構成の一例を示す。
本実施の形態４の非絶縁型ＤＣ／ＤＣコンバータは、コントロールＩＣ２１、ドライバＩＣ２２、ハイサイドスイッチ２３、ローサイドスイッチ２４、平滑用インダクタＬ、平滑用コンデンサＣなどから構成され、ローサイドスイッチ２４に前記実施の形態１、２または３のパワーＭＯＳＦＥＴが使用されている。
本実施の形態４のように、ＳＪ構造が微細化し、また、ＳＪ構造はオン抵抗を低減できるので、非絶縁型ＤＣ／ＤＣコンバータのローサイドスイッチとして有効に用いることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態ではＮ型のパワーＭＯＳＦＥＴについて説明したが、Ｐ型のパワーＭＯＳＦＥＴでも良いし、トレンチ構造を有するＰＮダイオードやショットキーバリアダイオードでも良く、他の半導体装置にも広く適用することができる。
本発明は、パワーＭＯＳＦＥＴに係わり、特に低耐圧パワーＭＯＳＦＥＴのデバイス構造とその製造方法に適用して有効であり、さらにトレンチ構造を有する半導体装置全般に適用可能である。
本発明の実施の形態１のＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴの構造の一例を示す図である。 （ａ）〜（ｃ）は本発明の実施の形態１のＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴの製造方法の一例を示す図である。 （ｄ）〜（ｆ）は本発明の実施の形態１のＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴの図２に続く製造方法の一例を示す図である。 （ｇ）〜（ｉ）は本発明の実施の形態１のＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴの図３に続く製造方法の一例を示す図である。 本発明の実施の形態１のＳＪ構造を有する縦型トレンチＭＯＳＦＥＴと、同じ抵抗率のＮ型エピタキシャル層を用いた通常の縦型トレンチＭＯＳＦＥＴのドレイン−ソース間耐圧の計算結果を示す図である。 本発明の実施の形態２のＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴの構造の一例を示す図である。 本発明の実施の形態２のＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴの製造方法の一例を示す図である。 本発明の実施の形態３のＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴの構造の一例を示す図である。 本発明の実施の形態３のＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴの製造方法の一例を示す図である。 本発明の実施の形態４の、ＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴを用いた非絶縁型ＤＣ／ＤＣコンバータの構成の一例を示す図である。 従来のＳＪ構造を有する縦型トレンチＭＯＳＦＥＴの構造の一例を示す図である。 （ａ），（ｂ）は従来のパワーＭＯＳＦＥＴの理論限界とＳＪ構造の幅による、耐圧とオン抵抗の関係を示す図である。 従来の高エネルギーイオン打ち込みを利用した、ＳＪ構造を有する低耐圧の縦型トレンチＭＯＳＦＥＴの構造を示す図である。
符号の説明
１…Ｎ+基板、２…Ｎ型エピタキシャル層、３…Ｐ型領域、３ａ〜３ｄ…Ｐ型領域、４…ゲート絶縁膜、５…ゲート電極、６…チャネル領域、７…ソース領域、８…ボディーコンタクト領域、９…ドレイン電極、１０…ソース電極、１１…ホトレジスト、１２…Ｎ型領域、１３…絶縁膜、１４…Ｐ型エピタキシャル層、１５…Ｎ型ドリフト領域、１５ａ〜１５ｄ…Ｎ型ドリフト領域、２１…コントロールＩＣ、２２…ドライバＩＣ、２３…ハイサイドスイッチ、２４…ローサイドスイッチ。

Claims (22)

  1. 電流経路である第１導電型の第１半導体領域と、半導体表面から前記第１半導体領域内に延在するトレンチ構造とを有する半導体装置であって、
    前記トレンチ構造の下側の前記第１半導体領域内に、フローティングな第２導電型の第２半導体領域が形成されていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記半導体装置はパワーＭＯＳＦＥＴであることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、
    前記第２半導体領域の横方向の長さは、前記トレンチ構造の横方向の長さ＋０．５μｍ以下であることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、
    前記第１半導体領域の縦方向の長さは、２μｍ以上４μｍ以下であることを特徴とする半導体装置。
  5. 電流経路である第１導電型の第１半導体領域と、半導体表面から前記第１半導体領域内に延在するトレンチ構造とを有する半導体装置の製造方法であって、
    前記トレンチ構造の下側の前記第１半導体領域内に、フローティングな第２導電型の第２半導体領域が形成され、
    前記第２半導体領域は、前記トレンチ構造の下部に、第２導電型の不純物イオンをイオン打ち込みすることで形成されることを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記イオン打ち込みは、前記第２導電型の不純物イオンを、打ち込みエネルギーを変えて、複数回イオン打ち込みすることを特徴とする半導体装置の製造方法。
  7. 請求項５記載の半導体装置の製造方法において、
    前記トレンチ構造の下部の前記第１半導体領域には、前記第２導電型の不純物イオンに加えて、第１導電型の不純物イオンもイオン打ち込みすることを特徴とする半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記第１導電型の不純物イオンの打ち込み深さは、前記第２導電型の不純物イオンの打ち込み深さよりも浅いことを特徴とする半導体装置の製造方法。
  9. 電流経路である第１導電型の第１半導体領域と、前記第１半導体領域の上部の第２導電型の第３半導体領域と、半導体表面から前記第３半導体領域を貫き、前記第１半導体領域内に延在する第１トレンチ構造と、前記第３半導体領域内の第１導電型の第４半導体領域と、半導体表面から前記第３半導体領域内に延在する第２トレンチ構造と、前記第２トレンチ構造の直下で、前記第３半導体領域内の第２導電型の第５半導体領域とを有する半導体装置であって、
    前記第２トレンチ構造の下側の前記第１半導体領域内に、第２導電型の第６半導体領域が形成されていることを特徴とする半導体装置。
  10. 請求項９記載の半導体装置において、
    前記半導体装置はパワーＭＯＳＦＥＴであることを特徴とする半導体装置。
  11. 請求項９記載の半導体装置において、
    前記第１トレンチ構造の下部の第１半導体領域内に、第１導電型の第７半導体領域が形成されることを特徴とする半導体装置。
  12. 請求項９記載の半導体装置において、
    前記第６半導体領域の横方向の幅は、前記第２トレンチ構造の横方向の幅＋０．５μｍ以内であることを特徴とする半導体装置。
  13. 請求項９記載の半導体装置において、
    前記第１半導体領域の縦方向の長さは、２μｍ以上４μｍ以下であることを特徴とする半導体装置。
  14. 電流経路である第１導電型の第１半導体領域と、前記第１半導体領域の上部の第２導電型の第３半導体領域と、半導体表面から前記第３半導体領域を貫き、前記第１半導体領域内に延在する第１トレンチ構造と、前記第３半導体領域内の第１導電型の第４半導体領域と、半導体表面から前記第３半導体領域内に延在する第２トレンチ構造と、前記第２トレンチ構造の直下で、前記第３半導体領域内の第２導電型の第５半導体領域とを有する半導体装置の製造方法であって、
    前記第２トレンチ構造の下側の前記第１半導体領域内に、第２導電型の第６半導体領域が形成され、
    前記第６半導体領域は、前記第２トレンチ構造の下部に、第２導電型の不純物イオンをイオン打ち込みすることで形成されることを特徴とする半導体装置の製造方法。
  15. 請求項１４記載の半導体装置の製造方法において、
    前記イオン打ち込みは、前記第２導電型の不純物イオンを、打ち込みエネルギーを変えて、複数回イオン打ち込みすることを特徴とする半導体装置の製造方法。
  16. 第１導電型の半導体基板と、前記半導体基板上にエピタキシャル成長した第２導電型の第８半導体領域と、前記第８半導体領域の上部の第２導電型の第９半導体領域と、半導体表面から前記第９半導体領域を貫き、前記第８半導体領域内に延在するゲート構造とを有する半導体装置であって、
    前記ゲート構造の下部に、前記ゲート構造から前記半導体基板に延在する第１導電型の第１０半導体領域が形成されていることを特徴とする半導体装置。
  17. 請求項１６記載の半導体装置において、
    前記半導体装置はパワーＭＯＳＦＥＴであることを特徴とする半導体装置。
  18. 請求項１６記載の半導体装置において、
    前記第１０半導体領域の横方向の幅は、前記ゲート構造の横方向の幅＋０．５μｍ以内であることを特徴とする半導体装置。
  19. 請求項１６記載の半導体装置において、
    前記第８半導体領域の縦方向の長さは、２μｍ以上４μｍ以下であることを特徴とする半導体装置。
  20. 第１導電型の半導体基板と、前記半導体基板上にエピタキシャル成長した第２導電型の第８半導体領域と、前記第８半導体領域の上部の第２導電型の第９半導体領域と、半導体表面から前記第９半導体領域を貫き、前記第８半導体領域内に延在するゲート構造とを有する半導体装置の製造方法であって、
    前記ゲート構造の下部に、前記ゲート構造から前記半導体基板に延在する第１導電型の第１０半導体領域が形成され、
    前記第１０半導体領域は、前記ゲート構造の下部に、第１導電型の不純物イオンをイオン打ち込みすることで形成されることを特徴とする半導体装置の製造方法。
  21. 請求項２０記載の半導体装置の製造方法において、
    前記イオン打ち込みは、前記第１導電型の不純物イオンを、打ち込みエネルギーを変えて、複数回イオン打ち込みすることを特徴とする半導体装置の製造方法。
  22. 請求項２、１０または１７記載のパワーＭＯＳＦＥＴを、ローサイドスイッチとして使用することを特徴とする非絶縁型ＤＣ／ＤＣコンバータ。
JP2005203241A 2005-07-12 2005-07-12 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ Pending JP2007027193A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005203241A JP2007027193A (ja) 2005-07-12 2005-07-12 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
US11/484,610 US20070013000A1 (en) 2005-07-12 2006-07-12 Semiconductor device and manufacturing method of the same, and non-isolated DC/DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005203241A JP2007027193A (ja) 2005-07-12 2005-07-12 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ

Publications (1)

Publication Number Publication Date
JP2007027193A true JP2007027193A (ja) 2007-02-01

Family

ID=37660913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005203241A Pending JP2007027193A (ja) 2005-07-12 2005-07-12 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ

Country Status (2)

Country Link
US (1) US20070013000A1 (ja)
JP (1) JP2007027193A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200300A (ja) * 2008-02-22 2009-09-03 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2010027680A (ja) * 2008-07-15 2010-02-04 Rohm Co Ltd 半導体装置および半導体装置に製造方法
JP2012023272A (ja) * 2010-07-16 2012-02-02 Toshiba Corp 半導体装置
JP2012221977A (ja) * 2011-04-04 2012-11-12 Toyota Central R&D Labs Inc 横型ｉｇｂｔ
WO2015040966A1 (ja) * 2013-09-17 2015-03-26 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP2011512677A (ja) 2008-02-14 2011-04-21 マックスパワー・セミコンダクター・インコーポレイテッド 半導体素子構造及び関連プロセス
US8704295B1 (en) 2008-02-14 2014-04-22 Maxpower Semiconductor, Inc. Schottky and MOSFET+Schottky structures, devices, and methods
JP5721308B2 (ja) 2008-03-26 2015-05-20 ローム株式会社 半導体装置
US9443974B2 (en) * 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
CN102299072A (zh) 2010-06-24 2011-12-28 上海华虹Nec电子有限公司 沟槽型超级结器件的制作方法及得到的器件
JP2012169384A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
US9048118B2 (en) * 2012-02-13 2015-06-02 Maxpower Semiconductor Inc. Lateral transistors with low-voltage-drop shunt to body diode
CN102623345B (zh) * 2012-03-21 2014-08-20 中国科学院上海微系统与信息技术研究所 一种内嵌多n岛p沟道超结器件及其制备方法
CN103390545A (zh) * 2012-05-08 2013-11-13 上海华虹Nec电子有限公司 改善沟槽型nmos漏源击穿电压的方法及其结构
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
CN102969244B (zh) * 2012-12-11 2015-03-25 中国科学院上海微系统与信息技术研究所 一种sj-igbt器件结构及其制作方法
CN103247671B (zh) * 2013-04-29 2016-03-09 西安电子科技大学 一种具有块状浮动结的碳化硅sbd器件及其制造方法
US9219149B2 (en) * 2013-07-05 2015-12-22 Infineon Technologies Dresden Gmbh Semiconductor device with vertical transistor channels and a compensation structure
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN103515245B (zh) * 2013-09-30 2015-12-02 桂林斯壮微电子有限责任公司 基于高能离子注入方式的通道分压场效应管及生产方法
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
CN104103693A (zh) * 2014-07-25 2014-10-15 苏州东微半导体有限公司 一种u形沟槽的功率器件及其制造方法
WO2016028944A1 (en) 2014-08-19 2016-02-25 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
CN105632931B (zh) 2014-11-04 2020-04-28 台湾积体电路制造股份有限公司 半导体器件的制造方法及半导体器件
JP6400548B2 (ja) * 2015-09-14 2018-10-03 株式会社東芝 半導体装置
US9837358B2 (en) * 2015-10-01 2017-12-05 D3 Semiconductor LLC Source-gate region architecture in a vertical power semiconductor device
DE102016101647A1 (de) * 2016-01-29 2017-08-17 Infineon Technologies Austria Ag Halbleitervorrichtung mit superjunction-struktur und transistorzellen in einem übergangsbereich entlang einem transistorzellenbereich
CN107346738B (zh) * 2016-05-04 2020-03-06 北大方正集团有限公司 超结功率器件的制作方法
DE102016114229B3 (de) 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
CN109643731B (zh) * 2016-09-16 2021-10-29 新电元工业株式会社 Mosfet以及电力转换电路
WO2018087896A1 (ja) * 2016-11-11 2018-05-17 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
CN106847923B (zh) * 2017-02-08 2019-10-11 上海华虹宏力半导体制造有限公司 超结器件及其制造方法
CN110447108B (zh) 2017-05-26 2022-12-30 新电元工业株式会社 Mosfet以及电力转换电路
CN107170837A (zh) * 2017-06-20 2017-09-15 广微集成技术（深圳）有限公司 一种半导体器件及制造方法
US11031478B2 (en) * 2018-01-23 2021-06-08 Infineon Technologies Austria Ag Semiconductor device having body contacts with dielectric spacers and corresponding methods of manufacture
DE112020000717T5 (de) * 2019-02-07 2021-11-04 Rohm Co., Ltd. Halbleiterbauelement
JP7224247B2 (ja) * 2019-07-02 2023-02-17 三菱電機株式会社 半導体装置
CN117410314A (zh) * 2023-12-15 2024-01-16 苏州华太电子技术股份有限公司 超级结功率器件及其制备方法
CN117525156A (zh) * 2024-01-05 2024-02-06 深圳天狼芯半导体有限公司 一种具有阳极肖特基接触的mosfet及制备方法
CN117810265A (zh) * 2024-02-28 2024-04-02 湖北九峰山实验室 一种宽禁带半导体沟槽mosfet器件及其制造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191109A (ja) * 1995-11-06 1997-07-22 Toshiba Corp 半導体装置
JPH1126758A (ja) * 1997-07-03 1999-01-29 Fuji Electric Co Ltd トレンチ型ｍｏｓ半導体装置およびその製造方法
JP2002203964A (ja) * 2000-12-28 2002-07-19 Hitachi Ltd 半導体装置及びその製造方法
JP2002368220A (ja) * 2001-06-04 2002-12-20 Hitachi Ltd 半導体装置及びこれを用いた電源システム
WO2003098663A2 (en) * 2002-05-14 2003-11-27 International Rectifier Corporation Trench mosfet with field relief feature
JP2004146689A (ja) * 2002-10-25 2004-05-20 Fuji Electric Device Technology Co Ltd 超接合半導体素子
WO2004054000A1 (en) * 2002-12-12 2004-06-24 Siliconix Incorporated Trench mosfet having implanted drain-drift region and process for manufacturing the same
WO2004061975A1 (en) * 2002-12-19 2004-07-22 Siliconix Incorporated Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
WO2004088717A2 (en) * 2003-03-25 2004-10-14 International Rectifier Corporation Superjunction device and method of manufacture therefore
JP2004363263A (ja) * 2003-06-04 2004-12-24 Nec Electronics Corp 半導体装置およびその製造方法
JP2006310621A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9903607D0 (en) * 1999-02-17 1999-04-07 Koninkl Philips Electronics Nv Insulated-gate field-effect semiconductor device
JP2004507110A (ja) * 2000-08-21 2004-03-04 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 集積回路中に浅い絶縁領域を形成する製造方法とその製造方法によって形成された集積回路
DE10054484A1 (de) * 2000-11-03 2002-05-08 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6803626B2 (en) * 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
DE10339455B3 (de) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
US7193268B2 (en) * 2005-01-13 2007-03-20 Shindengen Electric Manufacturing Co., Ltd Semiconductor device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191109A (ja) * 1995-11-06 1997-07-22 Toshiba Corp 半導体装置
JPH1126758A (ja) * 1997-07-03 1999-01-29 Fuji Electric Co Ltd トレンチ型ｍｏｓ半導体装置およびその製造方法
JP2002203964A (ja) * 2000-12-28 2002-07-19 Hitachi Ltd 半導体装置及びその製造方法
JP2002368220A (ja) * 2001-06-04 2002-12-20 Hitachi Ltd 半導体装置及びこれを用いた電源システム
WO2003098663A2 (en) * 2002-05-14 2003-11-27 International Rectifier Corporation Trench mosfet with field relief feature
JP2004146689A (ja) * 2002-10-25 2004-05-20 Fuji Electric Device Technology Co Ltd 超接合半導体素子
WO2004054000A1 (en) * 2002-12-12 2004-06-24 Siliconix Incorporated Trench mosfet having implanted drain-drift region and process for manufacturing the same
WO2004061975A1 (en) * 2002-12-19 2004-07-22 Siliconix Incorporated Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
WO2004088717A2 (en) * 2003-03-25 2004-10-14 International Rectifier Corporation Superjunction device and method of manufacture therefore
JP2004363263A (ja) * 2003-06-04 2004-12-24 Nec Electronics Corp 半導体装置およびその製造方法
JP2006310621A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200300A (ja) * 2008-02-22 2009-09-03 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2010027680A (ja) * 2008-07-15 2010-02-04 Rohm Co Ltd 半導体装置および半導体装置に製造方法
JP2012023272A (ja) * 2010-07-16 2012-02-02 Toshiba Corp 半導体装置
TWI470768B (zh) * 2010-07-16 2015-01-21 Toshiba Kk Semiconductor device
JP2012221977A (ja) * 2011-04-04 2012-11-12 Toyota Central R&D Labs Inc 横型ｉｇｂｔ
WO2015040966A1 (ja) * 2013-09-17 2015-03-26 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015060859A (ja) * 2013-09-17 2015-03-30 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9608074B2 (en) 2013-09-17 2017-03-28 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
US20070013000A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
JP2007027193A (ja) 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP6109930B2 (ja) 適応的電荷平衡エッジ終端
JP4201764B2 (ja) 電界救済特性を有するトレンチ型ｍｏｓｆｅｔ
KR100958421B1 (ko) 전력 소자 및 그 제조방법
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
US8653535B2 (en) Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof
JP4813762B2 (ja) 半導体装置及びその製造方法
JP2007149736A (ja) 半導体装置
JP2007059636A (ja) Ｄｍｏｓｆｅｔおよびプレーナ型ｍｏｓｆｅｔ
JP2011165856A (ja) 炭化珪素半導体装置の製造方法
JP2011096757A (ja) 炭化珪素半導体装置
US11211468B2 (en) Silicon carbide device with trench gate structure and method of manufacturing
US10304930B2 (en) Semiconductor device implanted with arsenic and nitrogen
JP2008140817A (ja) 半導体装置
JP2008166490A (ja) 半導体装置の製造方法
US7772613B2 (en) Semiconductor device with large blocking voltage and method of manufacturing the same
JP2006165145A (ja) 横型半導体デバイスおよびその製造方法
US10867995B2 (en) Device integrated with depletion-mode junction fielf-effect transistor and method for manufacturing the same
US7517759B2 (en) Method of fabricating metal oxide semiconductor device
CN111384179A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP2018046161A (ja) 半導体装置および半導体装置の製造方法
CN111276540A (zh) 沟槽栅功率mosfet及其制造方法
JP2009016480A (ja) 半導体装置、及び半導体装置の製造方法
JP2009277755A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070514

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726