JP2004507110A - 集積回路中に浅い絶縁領域を形成する製造方法とその製造方法によって形成された集積回路 - Google Patents

集積回路中に浅い絶縁領域を形成する製造方法とその製造方法によって形成された集積回路 Download PDF

Info

Publication number
JP2004507110A
JP2004507110A JP2002521354A JP2002521354A JP2004507110A JP 2004507110 A JP2004507110 A JP 2004507110A JP 2002521354 A JP2002521354 A JP 2002521354A JP 2002521354 A JP2002521354 A JP 2002521354A JP 2004507110 A JP2004507110 A JP 2004507110A
Authority
JP
Japan
Prior art keywords
layer
insulating region
substrate
opening
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002521354A
Other languages
English (en)
Inventor
マインデルト、エム.ルネンボルグ
ワルター、ジェイ.エイ.デ、コスター
アライン、イナルド
フランク、アーノード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Koninklijke Philips NV
Original Assignee
STMicroelectronics SA
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, Koninklijke Philips Electronics NV filed Critical STMicroelectronics SA
Publication of JP2004507110A publication Critical patent/JP2004507110A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

絶縁領域の形成に、基板(1)の容積部分へのイオン注入と、それに続く基板(1)の注入容積部分(7)のアニーリングとを含む。

Description

【0001】
本発明は集積回路の製造方法、特に浅い容積絶縁領域または絶縁側面領域の形成方法に関する。
【0002】
このような浅い容積の絶縁領域は、半導体基板上に実装されている集積回路の、主としてCMOSトランジスタの能動エレメントを含む能動領域間の横方向の電気絶縁を実現するのに役立つ。
【0003】
今日、このような絶縁領域は、主として、半導体基板の表面上の所望の部分を化学エッチングして、所望深さの溝を形成することにより製造されている。したがって、準備とクリーニングの所定数のステップ(処理工程)の後に、構造の全体表面上に電気絶縁酸化物を堆積させて、溝を完全に埋める。その後、再度化学エッチング・プロセスにより余剰の酸化物材料を除去する。
【0004】
従来技術によるこのような絶縁領域形成の例を以下に詳述する。
【0005】
層の第1スタックは半導体材料(ウェーハ)の基板の表面上に形成される。まず最初に(i)当業者により「PADOX(Pattern−Dependent Oxidation)(パドックス)法」と一般的に称される犠牲酸化層または緩衝層が基板の上面に形成される。(ii)次に、それの根本的な機能から、以後「ハード・マスク」と称する第2層(例えばSi(窒化けい素))を、化学気相蒸着法(CVD)により形成する。(iii)その次に、後の絶縁領域の寸法を定める樹脂マスクをハード・マスク層上に形成する。(iv)ハード・マスク層(窒化けい素)および緩衝層(酸化けい素)を樹脂マスクの開口部を通して除去し、基板の上面を露出させる。(v)次に、基板を深く化学エッチングして溝を形成する。所望の溝深さを得たら、(vi)樹脂層を除去する。
【0006】
(vii)「パドックスの露出」として当業者に知られている後処理工程では、製造方法のこの段階で基板とハード・マスク層(窒化けい素)の間に挟まれている緩衝層(酸化けい素)を側面エッチングして、所望の横方向距離に空隙を得る。(viii)溝は酸化後に埋める。
【0007】
(ix)次に溝を二酸化けい素で埋め、次に(x)酸化TEOS(エチールのテトラオルソシリケート)またはHDP型(高密度プラズマ)の酸化物で埋めた後に、(xi)RTP型(急速加熱処理)の炉または装置で高密度化アニーリングを開始する。
【0008】
(xii)したがって、樹脂のブロックは溝の上方の酸化TEOS上に形成される。
【0009】
(xiii)マスクとして樹脂ブロックを使用して、化学エッチングをその構造上で実行する。ただしその前に、(xiv)樹脂ブロックを除去し、(xv)ハード・マスク層(窒化けい素)が露出されるまで化学−機械研磨(CMP)を行う。
【0010】
(xvi)最後に、溝の外側のハード・マスク層を化学エッチングにより除去する。
【0011】
このような従来技術の製造方法は、多数のステップ、特に湿気の多い環境での化学エッチング操作を実行する必要がある点で実用性に欠け、さらにこれらステップのいくつかは習熟することが困難である。さらに、基板のさまざまな領域と異なるバッチの各種基板の溝に再現可能な均一性を実現するのが困難であることが判明している。
【0012】
本発明の目的はこれらの問題の解決方法を提供することである。
【0013】
本発明の目的の1つは、浅い絶縁領域を形成するのに実行する必要があるステップの数を減少し、それにより、製造コストを下げることである。別の目的は容易に習熟できる製造方法を実現し、絶縁領域の構造に良好な再現可能な均一性をもたらすことである。
【0014】
したがって、本発明は、基板の容積部分内に絶縁領域を形成するステップを含む集積回路の製造方法を提案する。本発明の一般的な特徴構成に従い、絶縁領域の形成には、基板の容積部分へのイオン注入と、それに続く、基板の注入容積部分のアニーリングとが含まれる。
【0015】
本発明によるこれらの2つのステップは、前述の従来技術の製造方法のステップ(iv)および(xiv)に置き換わるものである。
【0016】
ここでアニーリングは、イオン注入されたゾーン内に酸化物を形成することに導くことに注意すべきである。さらに、基板が単結晶基板から製造されているため、イオン注入されるゾーンは酸化物の形成と再結晶を助長する単結晶網状組織により囲まれる。
【0017】
さらに、本発明による2つのステップは酸化物の再結晶化を生じるだけではなく、シリコン(活性ゾーン)と酸化物(絶縁領域)の間の境界面にシリコン網状組織を再生成する。
【0018】
1つの実施の形態では、基板の容積部分に注入されるイオンは酸素イオンである。特にアニーリング操作は高温で行なわれる。
【0019】
本発明の1つの実施の形態では、絶縁領域の形成には、次のステップ、すなわち、
・基板上に緩衝層およびマスク層を含む層のスタックを形成するステップと、
・絶縁領域の寸法を定める、その寸法の開口を有するマスク層を提供するステップとを含む。
【0020】
したがって、この開口により緩衝層の一部が露出される。基板へのイオン注入は緩衝層を通して実行される。
【0021】
本発明の各種の実施の形態を使用して、注入およびアニーリングにより絶縁領域の形成を有利に完成することができる。
【0022】
したがって、1つの実施の形態では、注入後に以下のステップを実行することができる。すなわち、
1a)マスク層、開口の側壁、および開口内の緩衝層の露出部分を酸化被膜層でカバーするステップと、
1b)ステップ1a)で得られた構造の上面を化学−機械研磨するステップと、
1c)マスク層を選択的に除去するステップと
を実行することができる。これにより、ステップ1a)において供給された初期の酸化層の残留部が残る。
【0023】
この実施の形態によれば、酸化被膜層により追加の酸化物厚さを実現することができ、それにより、選択的なエッチングの間の絶縁領域における酸化物の消費量を最小にすることができる。また、MOSデバイスの操作に悪影響を与える活性領域に関連する絶縁領域のへこみ(階段状)の形成の危険性を最小にすることができる。
【0024】
別の実施の形態では、酸化被膜層によるカバーをイオン注入より前に実行することができる。この場合、注入は酸化被膜層および緩衝層を通して行われる。さらに酸化被膜層は、すべてのイオン注入において不可避的に発生する酸化物の浸食現象(スパッタリング)に起因する、注入中の酸化物の総消費量を最小にするのに役立つ。したがって、この酸化層は、前述のように、選択的なエッチングの間の保護にも役立つ。
【0025】
別の実施の形態では、以下のステップを実行することができる。すなわち、
2a)選択的酸化により、酸化被膜手段によって開口の側壁と開口内の緩衝層の露出部分を保護するステップと、
2b)マスキング層を選択的にエッチングするステップと
を実行することができる。これにより同様にバッファ層の以前の露出部分に最初の酸化物層の残留物が残る。
【0026】
さらに、この実施の形態によれば、前述の説明と同様に、選択的酸化により得られた酸化被膜層は付加的な酸化物の厚みを得ることもできる、これにより、絶縁領域の酸化物の消費量を最小にし、および活性領域に関連する絶縁領域のくぼみ(階段状)を形成する危険性を最小にすることができる。
【0027】
別の実施の形態では、選択的酸化により実現される酸化被膜層によるカバーはイオン注入前に実行することもできる。この場合には、前述の説明と同様に、注入は酸化被膜層と緩衝層を通して行われる。さらに酸化被膜層はまた、すべての注入中において不可避的に発生する酸化物の侵食現象(スパッタリング)が原因である、注入中の酸化物の総使用量を最小にするのに役立つ。したがって、この酸化層は前述のように、選択的エッチングの間の保護の役割を果たす。
【0028】
さらに別の実施の形態では、本発明によるイオン注入の実施は、注入された容積部分の位置が基板の上面から少し離れるように実施される。したがって有利には、次のステップが実行される。すなわち、
3a)開口内の緩衝層の除去により、表面のクリーニングを可能にするステップと、
3b)注入された容積部分の上方の、開口内に位置する基板の一部を局部的に酸化するステップと、
3c)マスク層を選択的にエッチングするステップと
が実行される。これにより酸化される容積部分上方に酸化された基板のヴォールト(vault:丸いフタ状の部分)を形成する。
【0029】
前述の従来技術の製造方法と比較して、本発明による製造方法は多くの利点を提供する。特に、溝の化学エッチングと、化学エッチングの目的である溝の側壁と底の酸化の必要が無くなる。酸化ステップは比較的長く、得られる溝(深さと形状)の横断面形状を正確に管理するのは困難である。
【0030】
しかし、本発明によるイオン注入ステップにおいて、絶縁容積の形状(形状と深さ)はこのステップのパラメータ、特にイオンビームのイオンの運動エネルギー、イオンビームの強度、イオンビームに基板を露出する時間を精密に調整して適正に管理することができる。
【0031】
マスク層上で実行される再結晶化と選択的エッチングのステップから得られる絶縁容積部分の上面の平面度は、従来技術の製造方法に比較して改良される。
【0032】
露光リゾグラフィ・ステップの数が減少する。
【0033】
本発明による製造方法のステップ数の減少により、製造方法の制御が簡単になり、したがって優れた再現性が得られる。
【0034】
本発明の他の特徴と利点は、以下の、実施形態の非制限的な詳細な説明および添付図面から明らかになるであろう。
【0035】
図1aは集積回路を形成するのに使用される基板1の横断面図である。基板の上面は緩衝層2でカバーされ、緩衝層2上にマスク層3が堆積されている。
【0036】
基板1の材料は一般に単結晶シリコンである。基板の厚さは、例えば3μmのオーダーである。当業者には一般に「パドックス」と呼ばれる緩衝層2は、通常二酸化けい素で構成され、それは成長により形成される。緩衝層2の厚さは、例えば50〜200Å(5〜20nm)のオーダーである。
【0037】
マスク層3は、一般に化学気相蒸着法(CVD)で得られ、例えば窒化けい素(Si)で製作される。その後に絶縁溝の位置を従来の露光リソグラフィ製造方法により形成し、次に、マスク層3を前記溝位置にエッチングして、緩衝層2の表面14aを露出する開口4を形成する。
【0038】
これで、基板をイオンビーム6で照射する準備がなされる。開口4の中で、イオンビームが緩衝層2の表面を照射し、緩衝層を基板1まで貫通する。開口4の外側では、イオンビーム6は樹脂層3に吸収される。
【0039】
基板1内へのイオンの貫通深さは、イオンビーム6の平均運動エネルギーにより制御することができる。このように、注入されるイオンの濃度は図1に示す構造の露出継続時間と、イオンビーム6の強さ(具体的には電流密度)により制御される。好ましくは、注入されるイオンの濃度を基板の材料の関数として選択し、それにより基板の材料との化学量論的平衡を達成し、以後に説明するアニーリング処理の後に、電気絶縁電子材料の形成を達成する。
【0040】
したがって、異なる深さにおいてほぼ均一な好ましいイオン分布を得るには、連続した注入を異なるそれぞれのエネルギー/照射量で実行する必要がある。このようにして、表面上および深さで可能な限り均一な最終酸化が得られる。
【0041】
好ましくは、注入されるイオンは酸素イオンである。しかし、本発明によれば、アニーリング後および基板の材料に関連して、電気絶縁材料の形成を実現できる異なるタイプのイオンも、同様に使用することができる。
【0042】
図1bは、図1aに示す構造をイオンビームに露出した後の状態を示す。基板1の内部で、注入される容積部分7aが形成される。この注入される容積部分7aの深さは、1回または複数回の注入過程のイオンの運動エネルギーにより決定される。イオンと緩衝層2および基板1との相互作用により、複数の拡散現象が発生する。したがって、注入される領域7aの幅は、開口4の幅よりわずかに広くなる。
【0043】
イオン注入に引き続き、図1bで得られた構造を処理して、注入された容積部分7aに電気絶縁材料を得る。1つの解決策は、この構造を高温で、材料の完全な変質を達成するのに十分な時間でアニーリングすることからなる。このように、例えば、アニーリングを1100℃より高温(例えば1200℃〜1350℃の温度)で、最低限3時間実施することができる。つまり、一般に、1300℃でのアニーリングに対し、5〜6時間のオーダーの時間長さである。好ましくは、電気絶縁材料7b(図1c)は二酸化けい素である。アニーリングの工程後、緩衝層およびアニーリングされた容積部分7bは、両方が図1cに示すように酸化けい素から構成されているため、均一になる。
【0044】
酸化の形成が達成されると、ハードマスク3を除去して、図1dに示すような構造を得る。これは、当業者には既知の選択的な化学エッチング方法により実現される。したがって、ハードマスクが特に窒化けい素で形成されているとき、有利にはHPOの水溶液を使用することができる。
【0045】
本発明による製造方法のこの段階において、酸化で形成されている容積部分7bは、所望の浅い絶縁領域7を形成する。層2の上面と領域7bとは、層3の除去の間にわずかにエッチングされるが、この構造の表面14dは、ハードマスクの除去後も基本的に平坦である。
【0046】
次に図2〜6を参照して、本発明による製造方法の5つの実施の形態を説明する。
【0047】
図2aに示す構造は図1cに示す構造に相当する。
【0048】
酸化被膜層8は図2aに示す全体構造上に均一に堆積され、これにより図2bに示す構造を形成する。すなわち、酸化層8は、部分8a〜8c全体で均一厚さを有する。酸化層8は、例えば、化学気相蒸着法(CVD)で堆積できるTEOS酸化により形成することができる。その厚さは50〜500Å(5〜50nm)である。
【0049】
図2cにその結果を示す次のステップでは、化学−機械研磨操作を実施し、ハードマスク層3をカバーしている酸化層の部分8aを除去する。
【0050】
最後に、図1dにより説明したものと類似の方法でハードマスク層を選択的に除去する。このようにして所望の酸化被膜層が得られる、すなわち、この酸化層は、初期の酸化層の部分8cと、図2bの開口4の横壁5をカバーする初期の酸化層の部分8bの残留部8dとにより形成されている。
【0051】
図3a〜3cに示す実施の形態では、酸化被膜層は選択的酸化製造方法により実現される。具体的には、図3aに示す構造の選択的酸化を実行して(この構造は図1cの構造と類似)、樹脂マスクの開口4内に初期の被膜層9(図3b)を形成する。次に、前述の方法と類似の方法でマスク3を選択的に除去した後、図3cに示す構造を得る。その場合、イオン注入されたゾーン7bが初期層9の部分9cの一部と部分9bの残留部9dとによりカバーされる。
【0052】
図4および5に示すように、酸化被膜層8(図4)または9(図5)を実現した後、1回または複数回のイオン注入を実行することができる。この場合のイオン注入は酸化被膜8または9と緩衝層とを通して実行される。アニーリング後、図2bまたは3bの構成と類似の構成を得て、その製造方法を前述と同様に続行する。
【0053】
図6a〜6dに示す実施の形態では、1回または複数回のイオン注入が異なる深さで実行される(図6a)。このようにして注入された部分7bは、基板1の上面から一定の距離の位置に形成される。次に、前述と同様に、部分7bにアニーリングを施す。次に、図6bに示すように、選択的化学エッチング操作を緩衝層2に実施することにより、樹脂層3の下部に空隙12を形成する層2の側面をわずかにエッチングする。
【0054】
次に、図6cに示すように、基板の開口4内に局所酸化を施す。このような局所酸化は当業者には、「minilocos」として知られているところである。次に、基板の部分10(注入された領域7bの上方に位置する)を酸化し、図6cおよび6dに示すボールト13を形成する。
【0055】
最後に、図6dに示すように、前述と同様の方法でマスク層3を除去し、基板1上に突出する絶縁領域を実現する。
【0056】
本発明の製造方法により得られる集積回路は、電子装置の分野における多くの用途に使用することができる。図7は、本発明による集積回路CIを少なくとも1つ含むそのような電子装置SEを示す。
【0057】
さらに、本発明による集積回路の製造方法は、特に、通信システムに使用される電子装置の実現に適するものである。図8は、そのような用途の一例として、セルラ方式移動電話または基地局などの移動電話の端末TEを示し、その端末には本発明による集積回路CIを少なくとも1つ組み込んでいる少なくとも1つの電子装置SEを含んでいる。
【図面の簡単な説明】
【図1】図1aないし図1dは本発明による製造方法の第1の実施の形態の原理的ステップを示す断面図である。
【図2】図2aないし図2dは本発明による製造方法の第2の実施の形態の原理的ステップを示す断面図である。
【図3】図3aないし図3cは本発明による製造方法の第3の実施の形態の原理的ステップを示す断面図である。
【図4】本発明による製造方法の第4の実施の形態を部分的に示す断面図である。
【図5】本発明による製造方法の第5の実施の形態を部分的に示す断面図である。
【図6】図6aないし図6dは本発明による製造方法の第6の実施の形態の原理的ステップを示す断面図である。
【図7】本発明による製造方法によって実現された集積回路を少なくとも1つ含む電子システムを示す概略平面図である。
【図8】図7に示す最低限1つの電子システムを含むセルラ方式移動電話または基地局のような移動電話の端末を示す概略平面図である。

Claims (14)

  1. 基板(1)の容積部分(7)内に絶縁領域を形成するステップを含む、集積回路を製造する製造方法において、前記絶縁領域の形成は、前記基板(1)の容積部分へのイオン注入と、それに続く前記基板(1)の注入された容積部分(7)のアニーリングとを含むことを特徴とする、集積回路を製造する製造方法。
  2. 基板の容積領域に注入されるイオンが酸素イオンであることを特徴とする、請求項1に記載の製造方法。
  3. アニーリング操作が高温度で実施されることを特徴とする、請求項1または2に記載の製造方法。
  4. 前記絶縁領域の形成は、
    a)前記基板(1)上に、緩衝層(2)とマスク層(3)とを含む層のスタックを形成するステップと、
    b)前記絶縁領域の寸法を定める寸法を有する開口(4)を備えたマスク層(3)を設けるステップと、
    を含み、前記開口は前記緩衝層の一部を露出させ、そこに前記緩衝層を通してイオン注入を実行することを特徴とする、請求項1ないし3のいずれか1項に記載の製造方法。
  5. 前記絶縁領域の形成は、
    a)前記マスク層(3)、前記開口(4)の側面壁(5)、および酸化被膜層(8)を持つ前記開口(4)内の前記緩衝層の露出部分をカバーするステップを含み、注入を前記酸化被膜層および前記緩衝層を通して実行することを特徴とする、請求項4に記載の製造方法。
  6. 前記絶縁領域の形成はまた、注入後に、
    a)前記マスク層(3)、前記開口(4)の側面壁(5)、および前記酸化被膜層(8)を持つ前記開口(4)内の前記緩衝層の露出部分をカバーするステップを含むことを特徴とする、請求項4に記載の製造方法。
  7. 前記絶縁領域の形成はまた、
    b)ステップa)で得られた構造体の上面を化学的−機械的に研磨するステップと、
    c)前記マスク層(3)を選択的に除去して、前記酸化被膜層の残留部(8c,8d)を残すステップと、
    を含むことを特徴とする、請求項5または6に記載の製造方法。
  8. 前記絶縁領域の形成は、
    a)選択的酸化によって、酸化被膜層(9)により、前記開口(4)の側面壁(5)と前記開口(4)内の緩衝層の露出部分とをカバーするステップを含み、
    注入を前記酸化被膜層と緩衝層とを通して実行することを特徴とする、請求項4に記載の製造方法。
  9. 前記絶縁領域の形成はまた、注入後に、
    a)選択的酸化によって、酸化被膜層(9)により、開口の側面壁(5)と開口(4)内の緩衝層の露出部分とをカバーするステップを含むことを特徴とする、請求項4に記載の製造方法。
  10. 前記絶縁領域の形成はまた、
    b)前記マスク層を選択的にエッチングして、前記酸化被膜層の残留部(9c、9d)を残すステップを含むことを特徴とする、請求項8または9に記載の製造方法。
  11. イオン注入が、注入される容積部分(7b)が基板の上面から一定の距離の位置に形成されるように実行され、
    a)前記開口(4)内の緩衝層を除去するステップと、
    b)前記開口(4)内の前記注入される容積部分(7b)の上方に位置する基板の部分(10)を局部的に酸化するステップと、
    c)前記マスク層を選択的にエッチングするステップと、
    が実行されることを特徴とする、請求項4に記載の製造方法。
  12. 請求項1ないし11のいずれか1項に記載の製造方法により得られた絶縁領域を少なくとも1つ含む集積回路。
  13. 請求項12に記載の集積回路を少なくとも1つ含む電子装置。
  14. 請求項13に記載の電子装置を少なくとも1つ含む移動電話用の端末。
JP2002521354A 2000-08-21 2001-08-10 集積回路中に浅い絶縁領域を形成する製造方法とその製造方法によって形成された集積回路 Pending JP2004507110A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0010766 2000-08-21
PCT/EP2001/009341 WO2002017386A1 (en) 2000-08-21 2001-08-10 Process for forming shallow isolating regions in an integrated circuit and an integrated circuit thus formed

Publications (1)

Publication Number Publication Date
JP2004507110A true JP2004507110A (ja) 2004-03-04

Family

ID=8853618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002521354A Pending JP2004507110A (ja) 2000-08-21 2001-08-10 集積回路中に浅い絶縁領域を形成する製造方法とその製造方法によって形成された集積回路

Country Status (4)

Country Link
US (1) US6561839B2 (ja)
EP (1) EP1230677A1 (ja)
JP (1) JP2004507110A (ja)
WO (1) WO2002017386A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152962A (ja) * 2002-10-30 2004-05-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100672708B1 (ko) * 2004-12-30 2007-01-22 동부일렉트로닉스 주식회사 시모스 이미지 센서의 격리막 형성방법
JP2007027193A (ja) * 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法、ならびに非絶縁型dc/dcコンバータ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590401A (ja) * 1991-04-15 1993-04-09 Gold Star Electron Co Ltd 半導体装置及びその製造方法
JPH0846026A (ja) * 1994-07-28 1996-02-16 Sony Corp 素子分離領域を有する半導体装置の製造方法
US5733813A (en) * 1996-05-09 1998-03-31 National Semiconductor Corporation Method for forming planarized field isolation regions
JPH10135323A (ja) * 1996-10-31 1998-05-22 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JPH10144678A (ja) * 1996-11-05 1998-05-29 Oki Electric Ind Co Ltd シリコン酸化膜の形成方法およびフィールド酸化膜の形成方法
US5976952A (en) * 1997-03-05 1999-11-02 Advanced Micro Devices, Inc. Implanted isolation structure formation for high density CMOS integrated circuits
US6001709A (en) * 1997-12-19 1999-12-14 Nanya Technology Corporation Modified LOCOS isolation process for semiconductor devices
US6027984A (en) * 1996-06-12 2000-02-22 Micron Technology, Inc. Method for growing oxide

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895252A (en) * 1994-05-06 1999-04-20 United Microelectronics Corporation Field oxidation by implanted oxygen (FIMOX)
US5756390A (en) * 1996-02-27 1998-05-26 Micron Technology, Inc. Modified LOCOS process for sub-half-micron technology
KR100223907B1 (ko) * 1996-11-06 1999-10-15 구본준 반도체 소자의 격리층 형성 방법
US5998277A (en) * 1998-03-13 1999-12-07 Texas Instruments - Acer Incorporated Method to form global planarized shallow trench isolation
US6066530A (en) * 1998-04-09 2000-05-23 Advanced Micro Devices, Inc. Oxygen implant self-aligned, floating gate and isolation structure
DE19919406A1 (de) * 1998-05-04 1999-12-02 Nat Semiconductor Corp Verfahren zum Herstellen eines flachen Isolationsgrabens durch Implantieren von O¶2¶ gefolgt von chemisch-mechanischem Polieren

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590401A (ja) * 1991-04-15 1993-04-09 Gold Star Electron Co Ltd 半導体装置及びその製造方法
JPH0846026A (ja) * 1994-07-28 1996-02-16 Sony Corp 素子分離領域を有する半導体装置の製造方法
US5733813A (en) * 1996-05-09 1998-03-31 National Semiconductor Corporation Method for forming planarized field isolation regions
US6027984A (en) * 1996-06-12 2000-02-22 Micron Technology, Inc. Method for growing oxide
JPH10135323A (ja) * 1996-10-31 1998-05-22 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JPH10144678A (ja) * 1996-11-05 1998-05-29 Oki Electric Ind Co Ltd シリコン酸化膜の形成方法およびフィールド酸化膜の形成方法
US5976952A (en) * 1997-03-05 1999-11-02 Advanced Micro Devices, Inc. Implanted isolation structure formation for high density CMOS integrated circuits
US6001709A (en) * 1997-12-19 1999-12-14 Nanya Technology Corporation Modified LOCOS isolation process for semiconductor devices

Also Published As

Publication number Publication date
US20020048899A1 (en) 2002-04-25
US6561839B2 (en) 2003-05-13
WO2002017386A1 (en) 2002-02-28
EP1230677A1 (en) 2002-08-14

Similar Documents

Publication Publication Date Title
US5904538A (en) Method for developing shallow trench isolation in a semiconductor memory device
JP2004507110A (ja) 集積回路中に浅い絶縁領域を形成する製造方法とその製造方法によって形成された集積回路
KR20010065186A (ko) 플래쉬 메모리 소자의 제조방법
TW594914B (en) Fabrication method for shallow trench isolation region
KR100419872B1 (ko) 반도체소자 격리방법
KR100503746B1 (ko) 반도체 소자의 제조방법
KR100275111B1 (ko) 반도체소자의게이트산화막형성방법
KR100702118B1 (ko) 반도체 소자의 제조방법
KR20000045299A (ko) 반도체 소자의 제조방법
KR20020010971A (ko) 반도체소자의 소자분리막 형성 방법
KR100355874B1 (ko) 반도체 소자 분리 방법
KR100345521B1 (ko) 트랜지스터의 게이트 형성 방법
KR100348305B1 (ko) 반도체소자의 격리막 형성방법
KR100579973B1 (ko) 반도체 소자의 제조 방법
US6716720B2 (en) Method for filling depressions on a semiconductor wafer
KR100649868B1 (ko) 반도체 소자의 제조 방법
KR20050011091A (ko) 차폐층을 구비하는 인덕터 제조방법
KR100745056B1 (ko) 반도체소자의 소자분리막 형성방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
KR20020066585A (ko) 반도체 소자의 비트라인 콘택 형성방법
KR100382556B1 (ko) 반도체 소자의 격리막 제조방법
KR20000003475A (ko) 메모리소자 제조방법
KR20000003983A (ko) 트렌치를 이용한 반도체 소자분리막 제조 방법
KR20020039021A (ko) 반도체 소자의 분리 방법
KR20020006090A (ko) 반도체 소자의 트렌치 소자분리막 형성방법

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20080808

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120713