KR100355874B1 - 반도체 소자 분리 방법 - Google Patents
반도체 소자 분리 방법 Download PDFInfo
- Publication number
- KR100355874B1 KR100355874B1 KR1020000003294A KR20000003294A KR100355874B1 KR 100355874 B1 KR100355874 B1 KR 100355874B1 KR 1020000003294 A KR1020000003294 A KR 1020000003294A KR 20000003294 A KR20000003294 A KR 20000003294A KR 100355874 B1 KR100355874 B1 KR 100355874B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- trench
- oxide
- semiconductor substrate
- etched
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
- B65D11/00—Containers having bodies formed by interconnecting or uniting two or more rigid, or substantially rigid, components made wholly or mainly of plastics material
- B65D11/10—Containers having bodies formed by interconnecting or uniting two or more rigid, or substantially rigid, components made wholly or mainly of plastics material of polygonal cross-section and all parts being permanently connected to each other
- B65D11/12—Containers having bodies formed by interconnecting or uniting two or more rigid, or substantially rigid, components made wholly or mainly of plastics material of polygonal cross-section and all parts being permanently connected to each other of drawer-and-shell type
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
- B65D9/00—Containers having bodies formed by interconnecting or uniting two or more rigid, or substantially rigid, components made wholly or mainly of wood or substitutes therefor
- B65D9/06—Boxes or crates of polygonal cross-section
- B65D9/08—Boxes or crates of polygonal cross-section of drawer-and-shell type
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Wood Science & Technology (AREA)
- Element Separation (AREA)
Abstract
본 발명의 반도체 소자 분리 방법은 반도체 기판(11) 상에 완충 산화막(12) 및 질화막(13)을 연속하여 적층하는 단계, 질화막(13) 상부에 감광막 패턴(14)을 형성하고, 감광막 패턴(14)을 마스크로 완충 산화막(12) 및 질화막(13)을 식각하는 단계, 감광막 패턴(14)을 제거하고, 식각된 완충 산화막(12a) 및 질화막(13a)을 갖는 반도체 기판(11) 상에 산화막(15)을 형성하고 산화막(15)을 에치 백(Etch-back) 공정에 의해 식각된 완충 산화막(12a) 및 질화막(13a)의 양측면(EG)에 산화막 스페이서(15a)를 형성하는 단계, 식각된 질화막(13a) 및 산화막 스페이서(15a)를 마스크로 하여 노출된 반도체 기판(11)을 식각하여 트렌치(T)를 형성하는 단계, 산화막 스페이서(15a)를 식각하여 제거하고 식각에 의해 산화막 스페이서(15a)가 제거되어 노출된 반도체 기판(11) 및 트렌치(T) 내부에 라이너 산화막(16)을 형성하는 단계, 식각된 질화막(13a) 및 라이너 산화막(16)이 형성된 반도체 기판(11) 상에 절연막(17)을 증착하고 절연막(17)을 식각하여 라이너 산화막(16) 상부에만 절연막(17)이 있도록 트렌치 절연막 패턴(17a)을 형성하는 단계, 트렌치 절연막 패턴(17a) 및 식각된 질화막(13a)을 연마하는 단계 및 연마된 질화막(13b)을 식각하여 제거하는 단계로 구성된다.
본 발명은 트렌치의 가장자리의 둥글리기 형상을 개선할 수 있으며, 트렌치 가장자리에서의 누설전류 발생을 방지할 수 있고, 이로 인해 반도체 소자의 신뢰성 및 특성을 향상시킬 수 있다. 또한 드레인/소스를 형성하기 위한 불순물 이온 주입시 소자분리막에 불순물이 주입되는 것을 방지하여 소자분리막인 절연막으로 채워진 트렌치 내부의 소자 분리 저항을 일정하게 유지할 수 있다.
Description
본 발명은 반도체 소자 분리 방법에 관한 것으로, 특히 식각된 완충산화막 및 질화막 양측면에 산화막 스페이서를 형성하고, 산화막 스페이서 및 식각된 질화막을 마스크로 반도체 기판을 식각하여 트렌치를 형성하여 반도체 소자를 분리하는 반도체 소자 분리 방법에 관한 것이다.
일반적으로 반도체 소자 분리 방법은 질화막을 이용하여 국부 산화막 형성(Local Oxidation of Silicon:LOCOS) 방법과 반도체 기판 표면에 트렌치(Trench)를 형성하여 소자를 분리하는 트렌치 소자 분리 방법이 있다.
국부 산화막 형성 방법은 질화막을 마스크로 해서 반도체 기판 자체를 열산화시키기 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이우수한 장점이 있으나 소자 분리 영역이 차지하는 면적이 크므로 미세화에 한계가 있다. 이에 반해 트렌치를 이용한 소자 분리 방법은 반도체 기판 표면에 트렌치를 형성하여 절연막을 채운 후 평탄화하는 방법으로 소자 분리 영역이 차지하는 면적을 작게 형성할 수 있어 미세화에 유리하다.
도 1a 내지 도 1g는 종래의 반도체 기판 표면에 트렌치를 형성하여 반도체 소자 분리 방법을 위한 공정 순서를 도시한 단면도이다.
도 1a에 도시된 바와 같이 반도체 기판(1) 상에 150Å 두께를 갖는 완충 산화막(PAD Oxide)(2)을 성장시키고, 완충 산화막(2) 상부에 2000Å 두께를 갖는 질화막(3)을 형성하고, 질화막(3) 상부에 감광막(4)을 도포하고, 마스크를 사용하여 반도체 기판(1) 표면에 소자 분리 영역인 트렌치를 형성하기 위해 감광막(4)을 노광 현상한다. 도 1b에 도시된 바와 같이 감광막(4)의 노광 현상에 의해 드러난 질화막(3) 및 완충 산화막(2)을 식각하여 제거하고, 다시 드러난 반도체 기판(1)을 3000∼7000Å의 깊이로 300∼500Å의 폭을 갖도록 식각하여 반도체 소자 분리 영역인 트렌치(T)를 형성한다. 도 1c에 도시된 바와 같이 후공정인 트렌치(T) 내부를 산화막인 절연막으로 채울때 채워진 산화막과의 접촉성을 좋게 하기 위하여 그리고 트렌치(T)의 가장자리를 둥글리기(rounding) 위하여 트렌치(T) 내부에 라이너 산화막(5)을 형성한다. 라이너 산화막(5) 형성시 트렌치(T) 하부 표면의 결정방향은 <100>인데 반해 트렌치(T)의 식각 단면의 결정방향은 <110> 이므로 트렌치(T)의 가장자리의 라이너 산화막의 두께는 얇다. 도 1d에 도시된 바와 같이 트렌치(T)를 포함한 반도체 기판(1) 상부면에 화학 기상 증착법(Chemical Vapor Deposition:CVD)에 의해 산화막인 절연막(6)을 두껍게 증착하여 트렌치(T) 내부를 채운다. 도 1e에 도시된 바와 같이 절연막(6)이 형성된 반도체 기판(1) 상에 감광막을 도포한 후, 마스크를 사용하여 감광막을 노광 현상하여 트렌치(T) 상부의 절연막(6) 위에만 감광막 패턴(7)이 남도록 한다. 감광막 패턴(7)을 마스크로 하여 절연막(6)을 식각하여 트렌치 절연막 패턴(6a)을 형성한다. 도 1f에 도시된 바와 같이 감광막 패턴(7)을 제거하고, 기계 화학적 연마(Chemical Mechanical Polishing:CMP) 공정을 이용하여 질화막(3)이 있는 데까지 트렌치 절연막 패턴(6a)을 깍아내 평탄화하여 평탄화된 절연막 패턴으로 이루어진 소자분리막을 형성한다. 도 1g에 도시된 바와 같이 노출된 질화막(3)을 습식 식각하여 제거한다.
따라서 종래의 반도체 소자 분리 방법은 라이너 산화막 형성시 트렌치 하부 표면의 결정방향과 트렌치의 식각 단면의 결정방향은 상이하기 때문에 트렌치의 가장자리의 산화막의 두께는 얇게 형성되고, 트렌치의 가장자리의 둥글리기(Corner Rounding)가 좋지 않게 되며, 전계(Electric Field)가 트렌치 가장자리로 집중되어 트렌치 가장자리에서 누설전류(Leakage Current)가 발생될 수 있고, 이로 인해 반도체 소자의 신뢰성 및 특성이 열악해지는 문제점을 가지고 있다.
또한 종래의 반도체 소자 분리 방법은 트렌치 형성후 드레인/소스를 형성하기 위한 불순물 이온 주입시 소자분리막에도 불순물이 주입되어 소자 분리 저항이 변화되는 문제점을 가지고 있다.
본 발명의 목적은 식각된 완충 산화막 및 질화막 양측면에 산화막 스페이서를 형성하고, 산화막 스페이서 및 식각된 질화막을 마스크로 반도체 기판을 식각하여 트렌치를 형성함으로써 트렌치의 가장자리의 둥글리기 형상을 개선할 수 있으며, 트렌치 가장자리에서의 누설전류 발생을 방지할 수 있고, 이로 인해 반도체 소자의 신뢰성 및 특성을 향상시킬 수 있는 반도체 소자 분리 방법을 제공하는 데 있다.
본 발명의 다른 목적은 소자분리막에 질소 이온을 이온 주입함으로써 드레인/소스를 형성하기 위한 불순물 이온 주입시 소자분리막에 불순물이 주입되는 것을 방지하여 소자분리막의 소자 분리 저항을 일정하게 유지할 수 있는 반도체 소자 분리 방법을 제공하는 데 있다.
도 1a 내지 도 1g는 종래의 반도체 소자 분리 방법을 위한 공정 순서를 도시한 단면도,
도 2a 내지 도 2i는 본 발명의 반도체 소자 분리 방법을 위한 공정 순서를 도시한 단면도이다.
상기의 목적을 달성하기 위하여 본 발명의 반도체 소자 분리 방법은 반도체 기판 상에 완충 산화막 및 질화막을 연속하여 적층하는 단계; 질화막 상부에 감광막을 도포하고, 도포된 감광막을 노광 현상하여 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 완충 산화막 및 질화막을 식각하는 단계; 감광막 패턴을 제거하고, 식각된 완충 산화막 및 질화막을 갖는 반도체 기판 상에 산화막을 형성하고, 산화막을 에치 백 공정에 의해 식각된 완충 산화막 및 질화막의 양측면에 산화막 스페이서를 형성하는 단계; 식각된 질화막 및 산화막 스페이서를 마스크로 하여 노출된 반도체 기판을 식각하여 트렌치를 형성하는 단계; 산화막 스페이서를 식각하여 제거하고, 식각에 의해 산화막 스페이서가 제거되어 노출된 반도체 기판 및 트렌치 내부에 라이너 산화막을 형성하는 단계; 식각된 질화막 및 라이너 산화막이 형성된 반도체 기판 상에 절연막을 증착하고, 절연막을 식각하여 라이너 산화막 상부에만 절연막이 잇도록 트렌치 절연막 패턴을 형성하는 단계; 트렌치 절연막 패턴 및 식각된 질화막을 연마하는 단계; 및 연마된 질화막을 식각하여 제거하는 단계를 구비한 것을 특징으로 한다.
또한 본 발명의 반도체 소자 분리 방법은 연마된 트렌치 절연막 패턴 및 질화막을 포함하는 반도체 기판에 이온 소스를 이온 주입하는 단계을 더 구비한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자 분리 방법을 상세히 설명하고자 한다.
도 2a 내지 도 2i는 본 발명의 반도체 소자 분리 방법을 위한 공정 순서를 도시한 단면도 이다.
도 2a 내지 도 2i에 도시된 바와 같이 본 발명의 반도체 소자 분리 방법은 반도체 기판(11) 상에 완충 산화막(12) 및 질화막(13)을 연속하여 적층하는 단계, 질화막(13) 상부에 감광막을 도포하고, 도포된 감광막을 노광 현상하여 감광막 패턴(14)을 형성하고, 감광막 패턴(14)을 마스크로 완충 산화막(12) 및 질화막(13)을 식각하는 단계, 감광막 패턴(14)을 제거하고, 식각된 완충 산화막(12a) 및 질화막(13a)을 갖는 반도체 기판(11) 상에 산화막(15)을 형성하고 산화막(15)을 에치 백(Etch-back) 공정에 의해 식각된 완충 산화막(12a) 및 질화막(13a)의 양측면(EG)에 산화막 스페이서(15a)를 형성하는 단계, 식각된 질화막(13a) 및 산화막 스페이서(15a)를 마스크로 하여 노출된 반도체 기판(11)을 식각하여 트렌치(T)를 형성하는 단계, 산화막 스페이서(15a)를 식각하여 제거하고 식각에 의해 산화막 스페이서(15a)가 제거되어 노출된 반도체 기판(11) 및 트렌치(T) 내부에 라이너 산화막(16)을 형성하는 단계, 식각된 질화막(13a) 및 라이너 산화막(16)이 형성된 반도체 기판(11) 상에 절연막(17)을 증착하고 절연막(17)을 식각하여 라이너 산화막(16) 상부에만 절연막(17)이 있도록 트렌치 절연막 패턴(17a)을 형성하는 단계, 트렌치 절연막 패턴(17a) 및 식각된 질화막(13a)을 연마하는 단계 및 연마된 질화막(13b)을 식각하여 제거하는 단계로 구성된다.
또한 본 발명의 반도체 소자 분리 방법은 연마된 트렌치 절연막 패턴(17b) 및 질화막(13b)을 포함하는 반도체 기판(11)에 이온 소스(N+)를 이온 주입하는 단계을 더 구비할 수 있다.
트렌치 절연막 패턴(17a)의 연마시 트렌치 가장자리로부터 연마된 절연막의 두께(TK)가 300Å 내지 400Å 되도록 연마하고, 이온 소스(N+)는 질소(Nitrogen)이고, 이온 소스(N+)의 이온 주입시 이온 소스(N+)는 트랜지스터의 드레인/소스가 형성되는 영역에 까지 이온 주입되고, 이온 소스(N+)의 이온 주입시 이온 주입 에너지는 25KeV 내지 35KeV이고, 이온 주입 도스는 5.0E12개/㎠ 내지 5.0E13개/㎠가 되도록 한다.
상기의 구성에 따른 본 발명인 반도체 소자 분리 방법의 동작은 다음과 같다.
도 2a에 도시된 바와 같이 반도체 기판(11) 상에 완충 산화막(12) 및 질화막(13)을 연속하여 적층하고, 질화막(13) 상부에 감광막을 도포하고, 도포된 감광막을 노광 현상하여 감광막 패턴(14)을 형성한다. 도 2b에 도시된 바와 같이 감광막 패턴(14)을 마스크로 완충 산화막(12) 및 질화막(13)을 식각한다. 도 2c에 도시된 바와 같이 감광막 패턴(14)을 제거하고, 식각된 완충 산화막(12a) 및 질화막(13a)을 갖는 반도체 기판(11) 상에 산화막(15)을 형성한다. 도 2d에 도시된 바와 같이 산화막(15)을 에치 백(Etch-back) 공정에 의해 식각된 완충 산화막(12a) 및 질화막(13a)의 양측면(EG)에 산화막 스페이서(15a)를 형성한다. 식각된 질화막(13a) 및 산화막 스페이서(15a)를 마스크로 하여 노출된 반도체 기판(11)을 식각하여 트렌치(T)를 형성한다. 따라서 산화막 스페이서(15a)에 의하여 산화막 스페이서(15a) 양끝단에서 부터 반도체 기판(11)은 식각되기 시작한다. 도 2e에 도시된 바와 같이 산화막 스페이서(15a)를 식각하여 제거하고, 식각에 의해 산화막 스페이서(15a)가 제거되어 노출된 반도체 기판(11) 및 트렌치(T) 내부에 라이너 산화막(16)을 형성한다. 라이너 산화막(16)은 후공정인 산화막으로 구성된 절연막(17) 형성시 동일한 재질인 산화막으로 형성되어 절연막(17)과의 접촉성을 좋게 만들어주고, 전계가 집중되는 트렌치(T)의 양 가장자리(EG)의 둥굴리기 형상을 좋게 만들어 누설전류의 발생을 방지하기 위한 것으로 본 발명에 의해 산화막 스페이서(15a)를 제거한 후 라이너 산화막(16)을 형성하므로 트렌치(T) 양 가장자리(EG)의 둥굴리기 형상을 더욱 좋게 만들 수 있다.
도 2f에 도시된 바와 같이 식각된 질화막(13a) 및 라이너 산화막(16)이 형성된 반도체 기판(11) 상에 절연막(17)을 증착한다. 도 2g에 도시된 바와 같이 감광막을 도포하고 노광 현상에 의해 감광막 패턴(18)을 형성하고, 감광막 패턴(18)을 마스크로 하여 절연막(17)을 식각하여 라이너 산화막(16) 상부에만 절연막(17)이 있도록 트렌치 절연막 패턴(17a)을 형성한다. 도 2h에 도시된 바와 같이 트렌치 절연막 패턴(17a) 및 식각된 질화막(13a)을 기계 화학적 연마(CMP)하여 연마된 트렌치 절연막 패턴(17b) 및 질화막(13b)을 형성한다. 트렌치 절연막 패턴(17a)의 연마시 식각된 질화막(13a)의 두께가 550Å∼650Å이 될 때까지 트렌치 절연막 패턴(17a)을 연마한다. 즉, 트렌치 가장자리로부터 연마된 절연막의 두께(TK)가 300Å 내지 400Å 되도록 연마한다. 연마된 트렌치 절연막 패턴(17b) 및 질화막(13b)을 포함하는 반도체 기판(11)에 질소(Nitrogen) 이온 소스(N+)를 이온 주입한다. 질소 이온 소스(N+)의 이온 주입시 식각된 질화막(13a)이 보호막 역할을 하므로 질소 이온 소스(N+)는 반도체 기판(11) 내부로 이온 주입되지 않고, 절연막의 두께가 얇게 형성된 트렌치(T)의 양 가장자리(IMP)에만 이온 주입된다. 따라서 후공정인 드레인/소스를 형성하기 위한 불순물 이온 주입시 트렌치(T)의 양 가장자리(IMP)에만 이온 주입된 질소 이온 소스(N+)에 의하여 소자분리막인 트렌치(T) 내부로 불순물이 주입되는 것을 방지하여 소자분리막의 소자 분리 저항을 일정하게 유지할 수 있다.
이온 소스(N+)의 이온 주입시 이온 소스(N+)는 트랜지스터의 드레인/소스가형성되는 영역에 까지 이온 주입되고, 이온 소스(N+)의 이온 주입시 이온 주입 에너지는 25KeV 내지 35KeV이고, 이온 주입 도스는 5.0E12 개/㎠ 내지 5.0E13개/㎠가 되도록 한다. 도 2i에 도시된 바와 같이 연마된 질화막(13b)을 식각하여 제거한다.
본 발명의 반도체 소자 분리 방법은 트렌치의 가장자리의 둥글리기 형상을 개선할 수 있으며, 트렌치 가장자리에서의 누설전류 발생을 방지할 수 있고, 이로 인해 반도체 소자의 신뢰성 및 특성을 향상시킬 수 있다. 또한 소자분리막에 질소 이온을 이온 주입함으로써 드레인/소스를 형성하기 위한 불순물 이온 주입시 소자분리막에 불순물이 주입되는 것을 방지하여 소자분리막인 절연막으로 채워진 트렌치 내부의 소자 분리 저항을 일정하게 유지할 수 있다.
Claims (6)
- (정정)반도체 기판에 트렌치를 형성하여 반도체 소자를 분리하는 반도체 소자 분리 방법에 있어서,상기의 반도체 기판 상에 완충 산화막 및 질화막을 연속하여 적층하는 단계;상기의 질화막 상부에 감광막을 도포하고, 도포된 감광막을 노광 현상하여 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 상기의 완충 산화막 및 질화막을 식각하는 단계;상기의 감광막 패턴을 제거하고, 식각된 완충 산화막 및 질화막을 갖는 반도체 기판 상에 산화막을 형성하고, 상기의 산화막을 에치 백 공정에 의해 상기의 식각된 완충 산화막 및 질화막의 양측면에 산화막 스페이서를 형성하는 단계;상기의 식각된 질화막 및 산화막 스페이서를 마스크로 하여 노출된 반도체 기판을 식각하여 트렌치를 형성하는 단계;상기의 산화막 스페이서를 식각하여 제거하고, 상기의 식각에 의해 산화막 스페이서가 제거되어 노출된 반도체 기판 및 트렌치 내부에 라이너 산화막을 형성하는 단계;상기의 식각된 질화막 및 라이너 산화막이 형성된 반도체 기판 상에 절연막을 증착하고, 상기의 절연막을 식각하여 상기의 라이너 산화막 상부에만 절연막이 있도록 트렌치 절연막 패턴을 형성하는 단계;상기의 트렌치 절연막 패턴 및 상기의 식각된 질화막을 연마하는 단계;상기의 연마된 트렌치 절연막 패턴 및 질화막을 포함하는 반도체 기판에 질소 이온 소스를 트랜지스터의 드레인/소스가 형성되는 영역에까지 이온 주입되도록 이온 주입하는 단계; 및상기의 연마된 질화막을 식각하여 제거하는 단계를 구비한 것을 특징으로 하는 반도체 소자 분리 방법.
- (삭제)
- 제1항에 있어서, 상기의 트렌치 절연막 패턴의 연마시 트렌치 가장자리로부터 연마된 절연막의 두께가 300Å 내지 400Å 되도록 연마하는 것을 특징으로 하는 반도체 소자 분리 방법.
- (삭제)
- (삭제)
- 제1항에 있어서, 상기의 이온 소스의 이온 주입시 이온 주입 에너지는 25KeV 내지 35KeV이고, 이온 주입 도스는 5.0E12개/㎠ 내지 5.0E13개/㎠인 것을 특징으로하는 반도체 소자 분리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000003294A KR100355874B1 (ko) | 2000-01-24 | 2000-01-24 | 반도체 소자 분리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000003294A KR100355874B1 (ko) | 2000-01-24 | 2000-01-24 | 반도체 소자 분리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010076038A KR20010076038A (ko) | 2001-08-11 |
| KR100355874B1 true KR100355874B1 (ko) | 2002-10-12 |
Family
ID=19641007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000003294A KR100355874B1 (ko) | 2000-01-24 | 2000-01-24 | 반도체 소자 분리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100355874B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100829372B1 (ko) | 2002-12-28 | 2008-05-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980072922A (ko) * | 1997-03-10 | 1998-11-05 | 문정환 | 트렌치 격리구조를 갖는 반도체 장치 제조방법 |
| KR20000003352A (ko) * | 1998-06-27 | 2000-01-15 | 김영환 | 반도체 장치 제조방법 |
-
2000
- 2000-01-24 KR KR1020000003294A patent/KR100355874B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980072922A (ko) * | 1997-03-10 | 1998-11-05 | 문정환 | 트렌치 격리구조를 갖는 반도체 장치 제조방법 |
| KR20000003352A (ko) * | 1998-06-27 | 2000-01-15 | 김영환 | 반도체 장치 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100829372B1 (ko) | 2002-12-28 | 2008-05-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010076038A (ko) | 2001-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4813055B2 (ja) | フラッシュメモリ素子の製造方法 | |
| KR100224700B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100252751B1 (ko) | 반도체 소자 제조 방법 | |
| KR0157875B1 (ko) | 반도체 장치의 제조방법 | |
| US6313011B1 (en) | Method for suppressing narrow width effects in CMOS technology | |
| KR101017051B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100355874B1 (ko) | 반도체 소자 분리 방법 | |
| KR0151267B1 (ko) | 반도체장치의 제조방법 | |
| KR100508535B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR20060042460A (ko) | 반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법 | |
| KR100503746B1 (ko) | 반도체 소자의 제조방법 | |
| KR100520512B1 (ko) | 질소 이온 주입 공정을 포함한 반도체 제조 방법 | |
| KR0144026B1 (ko) | 소자분리막 형성방법 | |
| KR100325620B1 (ko) | 반도체 소자 분리방법 | |
| KR100345521B1 (ko) | 트랜지스터의 게이트 형성 방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR100266457B1 (ko) | 선택적에피택셜성장법을이용한트랜치소자분리방법 | |
| KR100345522B1 (ko) | 트랜지스터의 게이트 형성 방법 | |
| KR100460756B1 (ko) | 반도체 소자의 제조방법 | |
| JP2000150870A (ja) | 半導体装置およびその製造方法 | |
| KR100406737B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100609532B1 (ko) | Ｓｏｉ반도체소자의 제조방법 | |
| KR100575080B1 (ko) | 소자 분리막 형성 방법 | |
| KR100373710B1 (ko) | 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법 | |
| KR100672768B1 (ko) | 반도체 소자의 소자분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110809 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20120827 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |