KR0161727B1 - 반도체 소자의 소자분리방법 - Google Patents

반도체 소자의 소자분리방법 Download PDF

Info

Publication number
KR0161727B1
KR0161727B1 KR1019940039012A KR19940039012A KR0161727B1 KR 0161727 B1 KR0161727 B1 KR 0161727B1 KR 1019940039012 A KR1019940039012 A KR 1019940039012A KR 19940039012 A KR19940039012 A KR 19940039012A KR 0161727 B1 KR0161727 B1 KR 0161727B1
Authority
KR
South Korea
Prior art keywords
device isolation
oxide film
semiconductor substrate
region
photoresist pattern
Prior art date
Application number
KR1019940039012A
Other languages
English (en)
Other versions
KR960026582A (ko
Inventor
김승준
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940039012A priority Critical patent/KR0161727B1/ko
Publication of KR960026582A publication Critical patent/KR960026582A/ko
Application granted granted Critical
Publication of KR0161727B1 publication Critical patent/KR0161727B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명은 반도체소자의 소자분리 방법에 관한 것으로서, 반도체기판에서 비교적 폭이 넓은 소자분리영역으로 예정되어 있는 반도체기판 상에 고농도의 불순물 이온주입을 하고, 비교적 폭이 작은 소자분리영역으로 예정되어 있는 부분들에 트랜치를 형성한 후, 반도체기판상에 불순물 이온이 주입된 영역, 즉 폭이 넓은 소자분리영역에 열산화를 실시하여 불순물 이온이 주입되지 않은 영역에서보다 두꺼운 제1소자분리 산화막을 형성하고, 전표면에 제2소자분리 산화막을 도포하여 상기 트랜치들을 메운 다음 전면 이방성식각을 실시하여 평탄화하는 반도체 소자의 소자분리 방법으로, 공정이 간단하며 소자동작의 신뢰성 및 공정수율을 향상시킬 수 있다.

Description

반도체소자의 소자분리방법
제1a도 내지 제1e도는 본 발명에 따른 반도체소자의 소자분리 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 제1감광막 패턴
3 : 트랜치 4 : 제2감광막 패턴
5 : 제1소자분리 산화막 6 : 제1소자분리 산화막
7 : 이온주입영역
본 발명은 반도체소자의 소자분리방법에 관한 것으로서, 특히 반도체기판에서 소자분리영역으로 예정되어 있는 부분 상에 트랜치들을 형성하되 폭이 예정된 크기 이상으로 넓은 소자분리영역에 대해서는 고농도의 이온주입을 하여 산화막 성장시 이온주입이 되지 않은 곳보다 산화속도를 증가시켜 두꺼운 소자분리 산화막으로 형성하고, 전표면에 절연막을 도포하여 상기 트랜치들을 메운 다음 평탄화시켜 소자분리함으로써 공정이 간단하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리 방법에 관한 것이다.
일반적으로 반도체소자는 트랜지스터나 캐패시터등과 같은 소자들이 형성되는 활성 영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성 영역들을 분리하는 소자분리 영역으로 구성되어 있다.
최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.
이러한 소자분리 영역의 제조 방법으로는 질화막 패턴을 마스크로하여 실리콘 반도체 기판을 열산화시키는 통상의 로코스(local oxidation of silicon; 이하 LOCOS라 칭함) 방법이나, 반도체기판상에 적층된 별도의 폴리실리콘층을 열산화시키는 세폭스(SEFOX) 방법 그리고 반도체기판에 트랜치를 형성하고 이를 절연물질로 메우는 트렌치(trench) 분리등의 방법이 사용되고 있으며, 그중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈 빅이 생성되어 기판 스트레스에 의한 격자결함이 발생되는 단점이 있다.
도시되어 있지는 않으나, 종래 기술에 따른 트랜치를 이용한 반도체소자의 소자분리 절연막의 제조방법을 살펴보면 다음과 같다.
먼저, 실리콘 재질의 반도체 기판의 표면을 열산화시켜 비교적 얇은 두께의 패드 산화막을 형성하고, 상기 산화막상에 질화막을 화학기상증착(chemical vapor deposition; 이하 CVD라 칭함) 방법으로 형성한다.
그다음 상기 반도체기판에서 소자분리 영역으로 예정되어 있는 부분상의 질화막과 패드 산화막을 순차적으로 제거하여 반도체기판을 노출시키고, 상기 노출되어 있는 반도체기판의 예정된 두께를 이방성 식각방법으로 제거하여 트랜치를 형성한 후, 상기 구조의 전표면에 상기 트랜치를 완전히 메우는 정도 이상의 두께로 절연재질, 예를 들어 산화막을 형성한다.
그후, 상기 질화막 패턴이 노출될 때까지 산화막을 전면 이방성 식각하여 트랜치를 메운 부분의 산화막이 남도록 하고, 상기 질화막 패턴과 산화막을 제거하여 소자분리 절연막의 제조공정을 완료한다.
상기와 같은 종래 방법에 따른 반도체소자의 소자분리 절연막의 제조방법은 전면 이방성 식각공정시 비교적 폭이 작은 트랜치를 메운 산화막은 평탄화되어 남아 있으나, 폭이 넓은 트랜치를 메운 산화막은 트랜치의 측벽 부분에만 스페이서 형상으로 남고 트랜치 내부의 반도체기판을 노출시킨다.
따라서 폭이 넓은 트랜치를 메우기 위한 별도의 산화막 도포 공정을 실시하여야 하므로, 공정이 복잡하고, 식각 공정시 노출된 반도체기판의 표면이 손상되어 소자동작의 신뢰성을 떨어뜨리는 문제점이 있다.
또한 과식각되는 경우 활성영역과 소자분리영역의 경계 부분에 딴차가 발생되어 그 상측으로 게이트 산화막이 지나가면 전계 집중에 의해 소자의 신뢰성이 떨어진다.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 넓은 소자 분리영역에 고농도의 불순물을 주입하여 좁은 소자분리영역에 비하여 두꺼운 산화막을 형성하고 후속 평탄화공정으로 소자분리산화막을 형성함으로서 후속 공정을 용이하게 하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리방법은,
넓은 소자분리영역을 노출시키는 제1감광막패턴을 반도체기판 상부에 형성하는 공정과,
상기 제1감광막패턴을 마스크로하여 상기 반도체기판에 불순물을 이온주입하여 표면을 거칠게 하는 공정과,
상기 제1감광막패턴을 제거하고 좁은 소자분리영역을 노출시키는 제2감광막패턴을 형성하는 공정과,
상기 제2감광막패턴을 마스크로하여 상기 반도체기판을 식각하여 트랜치를 형성하는 공정과,
상기 제2감광막패턴을 제거하고, 상기 반도체기판을 열산화시켜 넓은 소자분리영역에 제1소자분리산화막을 형성하는 공정과,
전체표면상부에 제2소자분리산화막을 형성하여 상기 트랜치를 매립하는 공정과,
상기 제1,2소자분리산화막을 평탄화식각하여 좁은 영역과 넓은 영역에 소자분리산화막을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체소자의 소자분리 방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제1a도 내지 제1e도는 본 발명의 일실시예에 따른 반도체소자의 소자분리 공정도이다.
먼저, 실리콘으로 된 반도체기판(1) 상부에 제1감광막패턴(2)을 형성한다.
이때, 상기 제1감광막패턴(2)은 측면산화를 고려하여 넓은 소자분리영역을 형성하기 위한 마스크(도시안됨)보다 작은 폭의 마스크를 이용한 노광 및 현상공정으로 형성한다. 여기서, 상기 제1감광막패턴(2)의 폭은 0.5~5㎛ 정도이다.
그 다음에, 상기 제1감광막패턴(2)을 마스크로하여 상기 반도체기판에 Si, P, B, As 등의 불순물을 고농도로 이온주입하여 이온주입영역(7)을 형성한다. 이때, 상기 고농도의 불순물을 이온주입하는 공정은, 1×10E12㎝-2~1×10E19㎝-2정도의 도즈량으로 실시하여 상기 반도체기판(1)에 표면에 손상을 줌으로써 열산화 속도를 약 3배 이상 증가시킨다.(제1a도 참조)
그 다음, 상기 제1감광막패턴(2)을 산소플라즈마를 이용하여 제거하고, 상기 반도체기판(1) 상부에 좁은 소자분리영역을 노출시키는 제2감광막패턴(4)을 형성한다. 그리고, 상기 제2감광막 패턴(4)을 마스크로 하여 예정된 깊이, 예를 들어 0.5~2㎛ 정도 깊이로 제거하여 트랜치(3)들을 형성한다.
이때, 상기 트랜치(3)들은 소자분리 영역으로 예정되어 있는 부분들에서 비교적 폭이 작은, 예를 들어 0.1~0.5㎛ 정도의 폭을 갖는 부분들이다.(제1b도 참조)
그 다음, 상기 제2감광막패턴(5)을 산소플라즈마를 이용하여 제거하고, 상기 구조의 반도체기판(1)을 예정된 두께만큼 열산화시켜 상기 이온주입영역(7)이 형성되어 있는 반도체기판(1)상에 제1소자분리 산화막(5)을 형성한다.
이때, 상기 반도체기판(1)의 다른 부분에서도 제1소자분리 산화막(5)이 성장되며, 그 두께는 이온주입에 따른 격자 손상으로 인하여 이온주입된 부분에 비해 약 1/3 이하가 된다.(제1c도 참조)
그후, 상기 구조의 전표면에 CVD 방법으로 제2소자분리 산화막(6)을 도포하여 상기 트랜치(3)들을 메운다.(제1d도 참조)
그 다음 상기 제2 및 제1소자분리 산화막(6),(5)을 순차적으로 전면 식각하여 반도체기판(1)을 노출시킴으로써 평탄화시킨다. 이때, 상기 폭이 적은 트랜치(3)들은 제2소자분리 산화막(6)으로 메워진다.(제1e도 참조)
상기와 같은 예정된 폭 이상의 폭을 갖는 소자분리영역에 대해서는 고농도의 이온주입을 하여 산화막 성장시 이온주입이 되지 않은 곳보다 산화속도를 증가시켜 두꺼운 소자분리 산화막으로 형성함으로써 공정이 간단하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 소자분리 방법은, 반도체기판에서 비교적 폭이 넓은 소자분리영역으로 예정되어 있는 반도체기판 상에 고농도의 불순물 이온주입을 하고, 비교적 폭이 작은 소자분리영역으로 예정되어 있는 부분들에 트랜치를 형성한 후, 반도체기판 상에 불순물 이온이 주입된 영역에 열산화를 실시하여 제1소자분리 산화막을 형성하고, 전표면에 제2소자분리 산화막을 도포하여 상기 트랜치들을 메운 다음 전면 이방성식각을 실시하여 평탄화하였으므로, 공정이 간단하여 소자동작의 신뢰성 및 공정수율을 향상시킬 수 있다.

Claims (6)

  1. 넓은 소자분리영역을 노출시키는 제1감광막패턴을 반도체기판 상부에 형성하는 공정과, 상기 제1감광막패턴을 마스크로 하여 상기 반도체기판에 불순물을 이온주입하여 표면을 거칠게 하는 공정과, 상기 제1감광막패턴을 제거하고 좁은 소자분리영역을 노출시키는 제2감광막패턴을 형성하는 공정과, 상기 제2감광막패턴을 마스크로 하여 상기 반도체기판을 식각하여 트랜치를 형성하는 공정과, 상기 제2감광막패턴을 제거하고, 상기 반도체기판을 열산화시켜 넓은 소자분리영역에 제1소자분리산화막을 형성하는 공정과, 전체표면상부에 제2소자분리산화막을 형성하여 상기 트랜치를 매립하는 공정과, 상기 제1,2소자분리산화막을 평탄화식각하여 좁은 영역과 넓은 영역에 소자분리산화막을 형성하는 공정을 포함하는 반도체소자의 소자분리방법.
  2. 제1항에 있어서, 상기 트랜치는 0.1~0.5㎛의 폭으로 형성되는 것을 특징으로 하는 반도체소자의 소자분리방법.
  3. 제1항에 있어서, 상기 제1소자분리 산화막의 폭이 0.5~5㎛인 것을 특징으로 하는 반도체소자의 소자분리방법.
  4. 제1항에 있어서, 상기 이온주입되는 불순물이 Si, P, B 및 As로 이루어지는 군에서 임의로 선택되는 하나의 불순물인 것을 특징으로 하는 반도체소자의 소자분리방법.
  5. 제1항에 있어서, 상기 불순물 이온주입공정은 1×10E12㎝-2~1×10E19㎝-2의 도즈량으로 실시하는 것을 특징으로 하는 반도체소자의 소자분리방법.
  6. 제1항에 있어서, 상기 제2소자분리 산화막이 CVD 방법으로 형성되는 것을 특징으로 하는 반도체소자의 소자분리방법.
KR1019940039012A 1994-12-29 1994-12-29 반도체 소자의 소자분리방법 KR0161727B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039012A KR0161727B1 (ko) 1994-12-29 1994-12-29 반도체 소자의 소자분리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039012A KR0161727B1 (ko) 1994-12-29 1994-12-29 반도체 소자의 소자분리방법

Publications (2)

Publication Number Publication Date
KR960026582A KR960026582A (ko) 1996-07-22
KR0161727B1 true KR0161727B1 (ko) 1999-02-01

Family

ID=19405214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039012A KR0161727B1 (ko) 1994-12-29 1994-12-29 반도체 소자의 소자분리방법

Country Status (1)

Country Link
KR (1) KR0161727B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342381B1 (ko) * 1998-04-14 2003-07-07 아남반도체 주식회사 반도체소자의절연막형성방법

Also Published As

Publication number Publication date
KR960026582A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
JPH10335441A (ja) 半導体装置の製造方法
US5677232A (en) Methods of fabricating combined field oxide/trench isolation regions
US6221736B1 (en) Fabrication method for a shallow trench isolation structure
KR0161727B1 (ko) 반도체 소자의 소자분리방법
JPH0729971A (ja) 半導体装置の製造方法
KR100297169B1 (ko) 반도체소자의소자분리방법
KR0170897B1 (ko) 반도체 소자의 소자분리 절연막의 제조방법
KR100278883B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100312656B1 (ko) 비씨-에스오아이 소자의 제조방법
US20010026995A1 (en) Method of forming shallow trench isolation
KR100226795B1 (ko) 반도체소자의 격리방법
KR0172240B1 (ko) 반도체 소자의 소자분리 방법
KR0161191B1 (ko) 반도체 소자의 제조방법
KR0135068B1 (ko) 반도체 소자간의 다중 활성영역 형성방법
KR0148611B1 (ko) 반도체 소자의 소자분리막 형성방법
KR0144026B1 (ko) 소자분리막 형성방법
KR0167882B1 (ko) 반도체 소자의 소자간 분리막 제조 방법
KR100190195B1 (ko) 반도체 소자의 제조방법
KR0172545B1 (ko) 반도체 소자의 소자분리막 제조방법
KR20030002702A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR0172760B1 (ko) 반도체 소자의 소자 분리 절연막 제조 방법
KR100466025B1 (ko) 에스.티.아이(ｓｔｉ) 구조를 가지는 반도체 소자 제조 방법
KR100382551B1 (ko) 반도체 소자의 이중 딥 트렌치 형성 방법
KR19990074726A (ko) 반도체소자의 격리막 및 이의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060720

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee