KR100342381B1 - 반도체소자의절연막형성방법 - Google Patents

Abstract

반도체 소자의 절연막 형성 방법에 관한 것으로써, 반도체 기판 상부에 게이트 산화막을 형성한 후 폴리 실리콘막을 증착한 다음, 상기 폴리 실리콘막을 사진 식각 공정에 의해 식각하여 게이트 전극을 형성한다.

다음, 게이트 전극이 형성된 반도체 기판 상부 전면에 질화막을 증착한 후 질화막의 국부를 식각하여 소자분리 영역의 절연막을 형성한 다음, 상기 질화막을 이방성 식각한 후 게이트 전극 측벽에 스페이서를 형성함으로써, 반도체 소자의 제조 공정을 단순화 시켜, 원가절감을 도모할 수 있고, 반도체 소자의 특성을 향상시킬 수 있다.

Description

반도체 소자의 절연막 형성방법

본 발명은 반도체 소자의 절연막 형성에 관한 것으로써, 더욱 상세하게는 반도체 소자의 제조방법의 공정절차를 간소화하기 위한 반도체 소자의 절연막 형성방법에 관한 것이다.

일반적으로 반도체 소자의 고집적화 추세에 따라 반도체 소자의 제조공정에서 실리콘 기판면에 형성된 각 소자를 전기적으로 분리해야한다. 바이폴러 디바이스에서는 물론이지만, 모스 디바이스에서도 인접한 소자 사이에서 바람직하지 않은 관계가 생기지 않도록 필드 산화막을 두껍게 하거나, 채널형성 방지용 확산을 하는 것으로 아이솔레이션 기술에 의한 절연막을 형성한다.

상기한 아이솔레이션 기술은 디바이스 고밀도화를 위해 불가결한 것으로, 현재도 계속 개발되고 있다.

이하, 도1a - 도1b와 도2를 참조하여 종래의 일반적인 반도체 소자의 절연막 형성방법을 설명하면 다음과 같다.

먼저 종래의 얕은 트랜치(STI: shallow trench isolation)를 이용한 반도체 소자의 절연막 형성방법을 도1a - 도1b를 이용하여 설명한다.

도1a에 도시되어 있는바와 같이, 반도체 기판(10) 상부에 열산화 공정으로 초기 산화막(11)을 성장시켜 형성한 다음, 화학 기상 증착법(chemical vapor deposition : CVD)으로 질화막(12)을 증착한다.

연속해서, 반도체 기판(10) 전면에 걸쳐 감광막을 도포한 다음, 리소그래피 공정으로 소자분리 영역을 형성하기 위한 감광막 패턴을 형성한 다음, 질화막(12)과 초기 산화막(11)을 식각 제거하여 반도체 기판(10) 표면을 노출시킨 다음, 일반적인 방법으로 잔여 감광막을 제거한다.

다음, 상기 노출된 반도체 기판(10)의 표면을 식각공정으로 건식 식각하여 소자분리 영역인 트랜치(T) 구조를 형성한 다음, 도1d에 도시되어 있는 바와 같이 반도체 기판 전면에 걸쳐 CVD공정으로 산화막(14)을 증착하여 상기 형성된 트랜치 (T)를 채워 메운 다음, 기계 화학적 연마 (chemical mechanical polishing : CMP)공정으로 산화막(14)을 평탄화 한다.

이 때, 반도체 기판(10) 전면에 증착되는 절연막으로 사용되는 산화막(14)은 선택적 에칭율을 갖는 막질을 사용하여 CMP공정시 평탄화 정도를 질화막(12)의 높이와 유사하게 조절한다.

다음, 반도체 기판(10) 전면에 걸쳐 감광막을 증착한 후, 리소그래피 공정으로 감광막 패턴을 형성한 다음, 식각하여 질화막(12)과 초기 산화막(11)을 제거한다.

이 후, 1b에 도시되어 있는바와 같이, 반도체 기판(10) 상부에 열산화 공정으로 게이트 산화막(15)을 성장시켜 형성한 다음, 산화막(14) 상부에 잔존하는 감광막 패턴을 제거한 후, 반도체 기판(10) 전면에 걸쳐 게이트 전극을 형성하기 위한 폴리 실리콘막을 증착한다.

연속해서, 감광막을 폴리 실리콘막 상부에 도포한 다음, 게이트 전극을 형성하기 위한 감광막 패턴을 형성한 후, 식각하여 도1i에 도시되어 있는바와 같이, 게이트 전극(16)을 형성한다.

다음, 게이트 전극(16)이 형성된 반도체 기판(10) 전면에 걸쳐 저압 화학 기상 증착법(LPCVD:low pressure chemical vapor deposition)으로 절연막을 증착한 다음, 이방성 식각하여 게이트 전극(16) 측벽에 절연막 스페이서(17)을 형성시킴으로써, 트랜치 구조의 소자분리 영역을 형성한다.

또 다른 종래의 반도체 소자 절연막 형성 방법인 국부 산화법(LOCOS)을 도2를 이용하여 설명한다.

도2에 도시되어 있는바와 같이 반도체 기판(50) 전면에 초기 산화막을 형성한 후 연속해서 게이트 산화막을 증착시킨 다음, 질화막을 증착시킨 후, 감광막을 도포한다.

이 후, 국부에 소자 분리 영역을 형성하기 위해 리소그래피 공정으로 감광막을 패턴화한 다음, 질화막을 식각하고, 이 후 잔류하는 감광막을 제거한다.

다음, 질화막을 마스크로 하여 국부에 불순물 (이온)을 주입한 후, 필드 산화막(51)을 성장시켜 LOCOS(local oxidation of silicon) 구조를 갖는 소자분리 영역을 형성한 다음, 질화막과 초기 산화막을 제거한다.

다음, 반도체 기판(50) 전면에 게이트 산화막(52)을 증착시킨 후, 폴리 실리콘을 증착시키고, 이 상부에 감광막을 도포한 후, 리소그래피 공정으로 게이트 전극 형성을 위한 패턴화한 다음, 식각하여 게이트 전극(53)을 형성시킨다.

이 후, 반도체 기판(50) 전면에 걸쳐 LPCVD방법으로 절연막을 증착시킨 다음, 이방성 식각하여 게이트 전극(53) 측벽에 스페이서(54)를 형성시킨다.

이와 같이 종래의 반도체 소자 절연막 형성 방법들은 그 특징이 소자와 소자 사이를 분리하기 위한 영역을 형성하기 위해 먼저 소자분리 영역의 절연막을 형성하고, 그 다음에 게이트를 형성하는 것이다.

따라서, 이와 같은 방법으로 소자를 분리하게되면 반도체 소자를 제조하기 위한 다수의 또 다른 공정이 추가되어 반도체 소자 제조에 따른 시간이 오래 걸리고, 제조 원가가 상승하며 소자의 특성이 저하되는 문제점이 있다.

따라서 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로써, 그 목적은 반도체 소자의 소자분리 영역을 형성함에 있어서, 소자를 먼저 형성한 다음 소자분리 영역의 절연막을 형성하는 반도체 소자의 절연막 형성 방법을 제공하기 위한 것이다.

도1a 와 도1b는 종래의 트랜치(STI)를 이용한 반도체 소자의 절연막 형성방법을 개략적으로 도시한 공정 순서도이고,

도2는 종래의 국부 산화법(LOCOS)을 이용한 반도체 소자의 절연막 형성방법을 개략적으로 도시한 공정 순서도이고,

도3a - 도3d는 본 발명의 실시예에 따른 트랜치(STI)를 이용한 반도체 소자의 절연막 형성 공정을 도시한 단면도이고,

도4a - 도4c는 본 발명의 실시예에 따른 국부 산화법(LOCOS)을 이용한 반도체 소자의 절연막 형성 공정을 도시한 단면도이다.

상기한 목적을 달성하기 위한 본 발명은,

반도체 기판 상부에 열산화 공정에 의한 게이트 산화막을 형성한 후 폴리 실리콘막을 증착한 다음, 감광막을 도포한 후 사진 식각 공정에 의해 식각하여 게이트 전극을 형성한다. 이어서, 게이트 전극이 형성된 반도체 기판 상부 전면에 질화막을 증착한 후 국부를 식각하여 소자분리 영역을 형성한다.

다음, 상기 형성된 소자 분리 영역에 절연막을 형성한 후, 상기 질화막을 이방성 식각하여 게이트 전극 측벽에 스페이서를 형성하여 이루어지는 것을 특징으로 한다.

상기한 목적을 구체적으로 달성하여 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조로 상세히 설명한다.

(제1 실시예)

도3a - 도3d는 본 발명의 실시예에 따른 반도체 소자의 절연막 형성 방법을 개략적으로 도시한 단면도로서, 도3a에 도시되어 있는바와 같이, 반도체 기판(100) 상부 전면에 열산화 공정으로 게이트 산화막(101)을 형성한 다음, 반도체 기판 (100) 전면에 걸쳐 CVD방법으로 폴리 실리콘을 증착한다.

이 후, 반도체 기판(100) 상부 전면에 걸쳐 감광막을 도포하여 리소그래피 공정으로 게이트 전극을 형성하기 위한 감광막 패턴을 형성한 다음, 식각하여 게이트 전극(102)을 형성한다.

다음, 게이트 전극(102)이 형성된 반도체 기판(100) 전면에 걸쳐 CVD방법으로 제1 절연막(103)을 증착시킨다.

상기에서 증착되는 제1 절연막(103)으로 질화막 또는 CVD 산화막을 사용한다.

다음, 감광막을 연속해서 도포한 후, 트랜치 구조의 소자분리 영역을 형성하기 위해 감광막 패턴을 형성한 다음, 도3b에 도시되어 있는 바와 같이, 국부의 질화막(103)을 제거하는 식각공정으로 반도체 기판(100)의 표면을 드러나게 한다.

이 후, 표면이 드러난 반도체 기판(100)을 식각하여 트랜치 구조의 소자분리 영역(T)을 형성한 다음, 감광막을 제거한다.

다음, 도3c에 도시되어 있는바와 같이, 트랜치 구조의 소자분리 영역(T)이 형성된 반도체 기판(100) 상부 전면에 걸쳐 프라즈마 화학 기상 증착법(PECVD: plasma enhanced chemical vapor deposition)으로 절연막(104)을 증착시켜 트랜치를 메운다.

이 후, 상기에서 증착된 절연막(104)의 표면을 CMP공정으로 게이트 전극 (102)상에 증착된 질화막(103)의 높이와 유사하게 평탄화한다.

이 때, 절연막(104)은 선택적 에칭율을 갖는 막질을 사용하여 CMP공정시 평탄화 정도를 조절한다.

다음, 도3d에 도시되어 있듯이, 반도체 기판(100) 전면에 걸쳐 감광막을 도포한 후 리소그래피 공정으로 감광막을 패턴화한 다음, 절연막(104)을 선택적 식각 공정에 의해 식각하여 소자분리 영역의 절연막(105)을 형성한다.

이 후, 게이트 전극(102) 상부에 형성된 질화막(104)을 이방성 식각하여 게이트 전극(102) 측벽에 스페이서(106)를 형성한다.

이 때, 소자분리 영역으로 형성된 절연막(108)은 게이트 전극의 높이와 유사하거나 이보다 더 높게 형성한다.

(제2 실시예)

도4a - 도4c는 본 발명의 실시예에 따른 국부 산화법(LOCOS)을 이용한 반도체 소자의 절연막 형성 공정을 도시한 단면도로써, 도4a에 도시되어 있는바와 같이, 반도체 기판(200) 상부 전면에 걸쳐 열산화 공정으로 게이트 산화막(201)을 형성한 다음, 상기 반도체 기판(200) 전면에 걸쳐 폴리 실리콘막을 증착시킨다.

연속해서 감광막을 도포한 후, 리소그래피 공정으로 게이트 전극을 형성하기 위한 감광막 패턴을 형성한 다음, 식각하여 게이트 전극(202)을 형성한다.

다음, 반도체 기판(200) 전면에 걸쳐 게이트 전극(202)의 스페이서를 형성하기 위한 질화막(203)을 증착하고, 연속해서 감광막을 도포한 후, 리소그래피 공정으로 국부 소자분리 영역을 형성하기 위한 감광막 패턴을 형성한다.

이 후, 도4b에 도시되어 있듯이, 상기 감광막 패턴을 마스크로 질화막(203)을 선택 식각한 다음, 감광막을 제거한다.

이 후, 필드 산화막(204)을 성장시켜 LOCOS구조의 소자분리 영역 절연막을형성한다.

다음, 도4c에 도시되어 있는바와 같이, 게이트 전극 상부에 증착된 질화막 (203)을 이방성 식각하여 게이트 전극(202) 측벽에 스페이서(205)를 형성시킨다.

상기한 실시예는 가장 바람직한 실시예를 설명한 것으로써, 이에 한정되는 것은 아니며, 상기 실시예로부터 용이하게 설명할 수 있는 것도 본 발명에 포함된다.

이상에서와 같이 본 발명의 실시예서 반도체 소자의 제조 공정을 단순화 시켜 원가 절감을 도모하고, 반도체 소자의 특성을 향상시킬 수 있는 효과를 가진 반도체 소자의 절연막 형성방법을 제공할 수 있다.

Claims (9)

1. 반도체 기판의 소자 영역에 게이트 산화막, 폴리실리콘에 의한 게이트 전극을 포함하는 다수의 반도체 소자를 형성하는 단계와;

   상기 다수의 반도체 소자가 형성된 상기 반도체 기판 상부 전면에 제1절연막을 증착하는 단계와;

   상기 다수의 반도체 소자 사이의 소자 분리 영역의 반도체 기판이 드러나도록 상기 제1절연막을 소자 분리 마스크를 통해 국부적으로 식각하는 단계와;

   상기 드러난 소자 분리 영역의 반도체 기판을 식각하여 트랜치를 형성하는 단계와;

   상기 반도체 기판 상부 전면에 제2절연막을 증착한 후, 평탄화하는 단계와;

   상기 제2절연막이 상기 트랜치가 형성된 소자 분리 영역에만 남도록 시각하는 단계와;

   상기 제1절연막을 이반성 식각하여 상기 게이트 전극 측벽에 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
2. 청구항 1에 있어서, 상기 제1절연막은 질화막인 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
3. 청구항 1에 있어서, 상기 제1절연막은 화학 기상 증착 방법에 의해 증착된산화막인 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
4. 청구항 1에 있어서, 상기 제2절연막은 산화막인 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
5. 청구항 4에 있어서, 상기 산화막은 프라즈마 화학 기상 증착법에 의해 증착하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
6. 청구항 1에 있어서, 상기 반도체 기판 상부 전면에 제2절연막을 증착한 후, 평탄화하는 단계에서,

   상기 평탄화되는 상기 제2절연막의 높이가 상기 게이트 전극의 높이와 동일하게 되도록 평탄화하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
7. 청구항 1에 있어서, 상기 반도체 기판 상부 전면에 제2절연막을 증착한 후, 평탄화하는 단계에서,

   상기 평탄화되는 상기 제2절연막의 높이가 상기 게이트 전극의 높이보다 높게 되도록 평탄화하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
8. 반도체 기판의 소자 영역에 게이트 산화막, 폴리실리콘에 의한 게이트 전극을 포함하는 다수의 반도체 소자를 형성하는 단계와:

   상기 다수의 반도체 소자가 형성된 상기 반도체 기판 상부 전면에 제3절연막을 증착하는 단계와;

   상기 다수의 반도체 소자 사이의 소자 분리 영역의 반도체 기판이 드러나도록 상기 제3절연막을 소자 분리 마스크를 통해 국부적으로 식각하는 단계와;

   상기 제3절연막을 마스크로 상기 반도체 기판을 열처리하여 상기 드러난 소자 분리 영역의 반도체 기판에 필드 산화막을 성장시키는 단계와;

   상기 제3절연막을 이방성 식각하여 상기게이트 전극 측벽에 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
9. 청구항 8에 있어서, 상기 제3 절연막은 질화막인 것을 특징으로 하는 반도체 소자의 절연막 형성방법.