KR0170897B1 - 반도체 소자의 소자분리 절연막의 제조방법 - Google Patents

반도체 소자의 소자분리 절연막의 제조방법 Download PDF

Info

Publication number
KR0170897B1
KR0170897B1 KR1019940040565A KR19940040565A KR0170897B1 KR 0170897 B1 KR0170897 B1 KR 0170897B1 KR 1019940040565 A KR1019940040565 A KR 1019940040565A KR 19940040565 A KR19940040565 A KR 19940040565A KR 0170897 B1 KR0170897 B1 KR 0170897B1
Authority
KR
South Korea
Prior art keywords
insulating film
trench
film
semiconductor substrate
pattern
Prior art date
Application number
KR1019940040565A
Other languages
English (en)
Other versions
KR960026618A (ko
Inventor
김승준
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940040565A priority Critical patent/KR0170897B1/ko
Publication of KR960026618A publication Critical patent/KR960026618A/ko
Application granted granted Critical
Publication of KR0170897B1 publication Critical patent/KR0170897B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본발명은 반도체소자의 소자분리 절연막의 제조방법에 관한것으로서, 제1 감광막패턴을 마스크로 반도체기판에서 소자분리영역으로 예정되어 있는 부분을 소정 깊이로 식각하여 트랜치를 형성하고, 절연막을 전면 도포하여 트랜치를 메운 후, 상기 절연막의 소정 두께를 전면 이방성 식각방법으로 제거하고, 트랜치를 메운 부분의 절연막을 제2감광막패턴을 보호한 후, 나머지 두께의 절연막을 제거하여 트랜치의 경계 부분에 단차가 지지 않도록하고, 반도체기관 표면의 손상을 방지하여 소자 동작의 신뢰성이 향상되며, 한번의 절연막 도포 공정을 다양한 크기의 트랜치를 메워 공정이 간단하므로 공정수율을 향상시킬 수 있다.

Description

반도체소자의 소자분리 절연막의 제조방법
제1a도 내지 제1e도는 본 발명에 따른 반도체소자의 소자분리 절연막의 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 제1감광막패턴
3 : 트랜치 4 : 절연막
5 : 제2감광막패턴
본 발명은 반도체소자의 소자분리 절연막의 제조방법에 관한 것으로서, 특히 반도체기판의 소자분리 영역에 트랜치를 형성하고 상기 트랜치를 절연막으로 메우며, 소정 두께의 절연막을 전면 이방성식각한 후, 감광막패턴을 마스크로 상기 트랜치 이외의 절연막을 제거하여 한번의 절연막 도포 공정으로 다양한 크기의 트랜치들을 메워 공정이 간단하고, 기판 스트레스를 방지하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리 절연막의 제조방법에 관한 것이다.
일반적으로 반도체소자는 트랜지스터나 캐패시터등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성영역들을 분리하는 소자분리 영역으로 구성되어 있다.
최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준이 진행되고 있다.
이러한 소자분리 영역의 제조 방법으로 질화막 패턴을 마스크로하여 실리콘 반도체 기판을 열산화시키는 통상의 로코스(local oxidation of silicon; 이하 LOCOS라 칭함) 방법이나, 반도체기판상에 적층된 별도의 폴리실리콘층을 열산화시키는 세폭스(SEFOX) 방법 그리고 반도체기판에 트랜치를 형성하고 이를 절연물질로 메우는 트렌치(trench) 분리등의 방법이 사용되고 있으며, 그중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈 빅이 생성되어 기판 스트레스에 의한 격자결함이 발생되는 단점이 있다.
도시되어 있지는 않으나, 종래 기술에 따른 트랜치를 이용한 반도체소자의 소자분리 절연막의 제조방법을 살펴보면 다음과 같다.
먼저, 실리콘 재질의 반도체 기판의 표면을 열산화시켜 비교적 얇은 두께의 패드 산화막을 형성하고, 상기 산화막상에 질화막을 화학기상증착(chemical vapor deposition; 이하 CVD라 칭함) 방법으로 형성한다.
그다음 상기 반도체기판에서 소자분리 영역으로 예정되어 있는 부분상의 질화막과 패드 산화막을 순차적으로 제거하여 반도체기판을 노출시키고, 상기 노출되어 있는 반도체기판의 예정된 두께를 이방성 식각방법으로 제거하여 트랜치를 형성한 후, 상기 구조의 전표면에 상기 트랜치를 완전히 메우는 정도 이상의 두께로 절연재질, 예를들어 산화막을 형성한다.
그후, 상기 질화막 패턴이 노출될때까지 산화막을 전면 이방성 식각하여 트랜치를 메운 부분의 산화막이 남도록하고, 상기 질화막 패턴과 산화막을 제거하여 소자분리 절연막의 제조공정을 완료한다.
상기와 같은 종래 방법에 따른 반도체소자의 소자분리 절연막의 제조방법은 전면 이방성 식각공정시 비교적 폭이 작은 트랜치를 메운 산화막은 평탄화되어 남아 있으나, 폭이 넓은 트랜치를 메운 산화막은 트랜치의 측벽 부분에만 스페이서 형상으로 남고 트랜치 내부의 반도체기판을 노출시킨다.
따라서 폭이 넓은 트랜치를 메우기 위한 별도의 산화막 도포 공정을 실시하여야 하므로, 공정이 복잡하고, 식각 공정시 노출된 반도체기판의 표면이 손상되어 소자동작의 신뢰성을 떨어뜨리는 문제점이 있다.
또한 과식각되는 경우 활성영역과 소자분리영역의 경계 부분에 딴차가 발생되어 그 상측으로 게이트 산화막이 지나가면 전계 집중에 의해 소자의 신뢰성이 떨어진다.
본발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 반도체기판상에 소자분리 영역으로 예정되어 있는 부분을 노출시키는 감광막패턴을 마스크로 트랜치를 형성하고, 상기 트랜치를 절연막으로 메운 후, 전면 이방성식각하여 상기 절연막의 일정 두께를 제거하고, 다시 감광막패턴을 형성하여 상기 트랜치를 메운 절연막을 보호한 상태에서 식각 공정을 실시하여 반도체기판을 노출시켜 공정이 간단하여, 반도체기판의 활성영역으로 예정되어 있는 부분의 손상을 방지하여 소자동작의 신뢰성 및 공정수율을 향상시킬 수 있는 반도체소자의 소자분리 절연막의 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본발명에 따른 반도체소자의 소자분리 방법은, 반도체기판상에 소자분리 영역으로 예정되어 있는 부분을 노출시키는 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴에 의해 노출되어 있는 반도체기판을 예정된 깊이로 제거하여 트랜치를 형성하는 공정과, 상기 제1감광막패턴을 제거하여 공정과, 상기 구조의 전표면에 절연막을 형성하여 상기 트랜치를 메우는 공정과, 상기 절연막을 전면 이방성 식각으로 식각하되, 상기 절연막의 소정두께가 잔류하도록 식각하는 공정과 상기 트랜치를 메운 절연막을 보호하는 제2감광막패턴을 형성하되, 상기 트랜치의 경계 부분을 덮도록 형성하는 공정과, 상기 제2감광막패턴에 의해 노출되어있는 나머지 두께의 절연막을 제거하여 반도체기판을 노출시키는 공정과, 상기 제2감광막패턴을 제거하는 공정을 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본발명에 따른 반도체소자의 소자분리 절연막의 제조방법의 적합한 실시예에 대해 상세히 설명한다.
제1a도 제1e도는 본발명에 따른 반도체소자의 소자분리 절연막 제조공정도이다.
먼저, 실리콘으로 반도체 기판(1)에서 소자분리 영역으로 예정되어 있는 부분을 노출시키는 제1감광막패턴(2)을 형성한 후, 상기 제1감광막패턴(2)에 의해 노출되어 있는 반도체기판(1)을 예정된 두께, 예를들어 1000∼20000Å 만큼 제거하여 트랜치(3)를 형성한다(제1a도 참조).
그후, 상기 제1감광막패턴(2)을 제거하고, 상기 구조의 전표면에 상기 트랜치(3)를 완전히 메우는 정도 이상의 두께로 절연재질, 예를들어 산화막 재질로된 절연막(4)을 CVD 또는 물리기상증착(physical vapor deposition; 이하 PVD) 방법으로 형성한다. 여기서 상기 절연막(4)을 질화막의 단일층이나 산화막-질화막의 적층 구조도 형성할 수 있다(제1b도 참조).
그다음 상기 절연막(4)의 예정된 두께, 예를들어 반도체기판을 노출시키지 않는 정도 두께를 전면 이방성식각 방법으로 제거한 후(제1c도 참조), 상기 트랜치(3)를 메운 절연막(4)상에 제2감광막패턴(5)을 형성한다. 이때 상기 제2감광막패턴(5)은 상기 트랜치(3)의 경계면을 덮도록 형성한다(제1d도 참조).
그후, 상기 제2감광막패턴(5)에 의해 노출되어 있는 나머지 두께의 절연막(4)을 건식 또는 습식식각 방법으로 제거하여 반도체기판(1)을 노출시킨 후, 상기 제2감광막패턴(5)을 제거하여 소자분리 공정을 완료한다(제1e도 참조).
이상에서 설명한 바와 같이, 본발명에 따른 반도체소자의 소자분리 절연막 제조방법은 제1감광막패턴을 마스크로 반도체기판에서 소자분리영역으로 예정되어 있는 부분을 소정 깊이로 식각하여 트랜치를 형성하고, 절연막을 전면도포하여 트랜치를 메운 후, 상기 절연막의 소정 두께를 전면 이방성 식각방법으로 제거하고, 트랜치를 메운 부분의 절연막을 제2감광막패턴을 보호한 후, 나머지 두께의 절연막을 제거하여 트랜치의 경계 부분에 단차가 지지 않도록하고, 반도체기판 표면의 손상을 방지하여 소자 동작의 신뢰성이 향상되며, 한번의 절연막 도포 공정을 다양한 크기의 트랜치를 메워 공정이 간단하므로 공정수율을 향상시킬 수 있는 이점이 있다.

Claims (4)

  1. 반도체소자의 소자분리 절연막의 제조방법에 있어서, 반도체기판상에 소자분리 영역으로 예정되어 있는 부분을 노출시키는 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴에 의해 노출되어있는 반도체기판을 예정된 깊이로 제거하여 트랜치를 형성하는 공정과, 상기 제1감광막패턴을 제거하는 공정과, 상기 구조의 전표면에 절연막을 형성하여 상기 트랜치를 메우는 공정과, 상기 절연막을 전면 이방성 식각으로 식각하되, 상기 절연막의 소정두께가 잔류하도록 식각하는 공정과, 상기 트랜치를 메운 절연막을 보호하는 제2감광막패턴을 형성하되, 상기 트랜치의 경계 부분을 덮도록 형성하는 공정과, 상기 제2감광막패턴에 의해 노출되어있는 나머지 두께의 절연막을 제거하여 반도체기판을 노출시키는 공정과, 상기 제2감광막패턴을 제거하는 공정을 구비하는 반도체소자의 소자분리 절연막의 제조방법.
  2. 제1항에 있어서, 상기 트랜치를 1000∼20000Å의 깊이로 형성하는 것을 특징으로하는 반도체소자의 소자분리 절연막 제조방법.
  3. 제1항에 있어서, 상기 절연막을 산화막 또는 질화막으로 형성하는 것을 특징으로하는 반도체소자의 소자분리 절연막 제조방법.
  4. 제1항에 있어서, 상기 절연막을 산화막-질화막의 적층 구조로 형성하는 것을 특징으로하는 반도체소자의 소자분리 절연막 제조방법.
KR1019940040565A 1994-12-31 1994-12-31 반도체 소자의 소자분리 절연막의 제조방법 KR0170897B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940040565A KR0170897B1 (ko) 1994-12-31 1994-12-31 반도체 소자의 소자분리 절연막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040565A KR0170897B1 (ko) 1994-12-31 1994-12-31 반도체 소자의 소자분리 절연막의 제조방법

Publications (2)

Publication Number Publication Date
KR960026618A KR960026618A (ko) 1996-07-22
KR0170897B1 true KR0170897B1 (ko) 1999-03-30

Family

ID=19406202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040565A KR0170897B1 (ko) 1994-12-31 1994-12-31 반도체 소자의 소자분리 절연막의 제조방법

Country Status (1)

Country Link
KR (1) KR0170897B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980051524A (ko) * 1996-12-23 1998-09-15 김영환 반도체소자의 소자분리막 제조방법
KR100700282B1 (ko) * 2005-12-27 2007-03-26 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315443B1 (ko) * 1999-01-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980051524A (ko) * 1996-12-23 1998-09-15 김영환 반도체소자의 소자분리막 제조방법
KR100700282B1 (ko) * 2005-12-27 2007-03-26 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR960026618A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR0170897B1 (ko) 반도체 소자의 소자분리 절연막의 제조방법
KR100281271B1 (ko) 반도체소자의 소자분리 방법
JPH0729971A (ja) 半導体装置の製造方法
KR100289663B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100297169B1 (ko) 반도체소자의소자분리방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR100189733B1 (ko) 반도체장치의 소자분리막 형성방법
KR19990015463A (ko) 반도체 장치의 트렌치 소자 분리 방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
KR0166835B1 (ko) 반도체 소자 격리형성 방법
KR100190195B1 (ko) 반도체 소자의 제조방법
KR0148611B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100226795B1 (ko) 반도체소자의 격리방법
KR100305643B1 (ko) 반도체소자의소자분리산화막제조방법
JPH11163118A (ja) 半導体装置の製造方法
KR0166489B1 (ko) 반도체 소자의 소자분리 방법
KR19990021358A (ko) 반도체 소자의 소자 분리방법
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
KR100239425B1 (ko) 트랜지스터의 제조 방법
KR100361512B1 (ko) 반도체장치의 콘택홀 형성방법
KR0167260B1 (ko) 반도체 소자의 격리구조 제조방법
US6218307B1 (en) Method of fabricating shallow trench isolation structure
KR20040008490A (ko) 반도체 소자의 소자 분리막 형성 방법
KR19990042192A (ko) 반도체소자의 제조 방법
KR19990042687A (ko) 반도체소자의 분리영역 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee