KR19990042687A

KR19990042687A - 반도체소자의 분리영역 제조방법

Info

Publication number: KR19990042687A
Application number: KR1019970063582A
Authority: KR
Inventors: 김성철
Original assignee: 구본준; 엘지반도체 주식회사
Priority date: 1997-11-27
Filing date: 1997-11-27
Publication date: 1999-06-15
Also published as: KR100273244B1

Abstract

본 발명은 반도체소자의 분리영역 제조방법에 관한 것으로, 종래에는 반도체소자가 고집적화되어 주변영역의 STI구조가 차지하는 폭에 비해 셀영역의 STI구조가 차지하는 폭이 매우 작아짐에도 불구하고, 주변영역과 셀영역의 STI구조가 동일한 깊이로 형성됨으로써, 셀영역의 STI구조에 매립되는 절연물질의 매립특성이 저하되어 보이드가 발생하는등, STI구조의 신뢰성이 저하되는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 셀영역과 주변영역 반도체기판의 상부에 순차적으로 산화막과 질화막을 증착한후, 사진식각공정을 통해 상기 기판이 노출되도록 질화막과 산화막의 일부를 식각하여 셀영역과 주변영역에 얕은 트렌치분리구조를 정의하는 단계와; 상기 셀영역의 상부에 제1감광막을 도포한 후, 주변영역의 노출된 기판을 소정깊이로 식각하는 단계와; 상기 제1감광막을 제거하고, 상기 주변영역의 상부에 제2감광막을 도포한 후, 셀영역의 노출된 기판을 상기 주변영역보다 얕은 깊이로 식각하는 단계와; 상기 제2감광막을 제거하고, 셀영역과 주변영역의 얕은 트렌치분리구조에 절연물질을 매립하는 단계와; 상기 질화막을 제거하는 단계로 이루어지는 반도체소자의 분리영역 제조방법을 통해 셀영역 STI구조의 내부에 매립되는 절연물질의 매립특성을 향상시킴으로써, 고집적 반도체소자의 소자간을 전기적으로 절연시키는 분리영역의 신뢰성을 향상시킬수 있는 효과가 있다.

Description

반도체소자의 분리영역 제조방법

본 발명은 반도체소자의 분리영역 제조방법에 관한 것으로, 특히 고집적 디램(DRAM)에서 소요면적이 최소화된 분리영역의 신뢰성을 향상시키기에 적당하도록 한 반도체소자의 분리영역 제조방법에 관한 것이다.

일반적으로, 반도체소자가 고집적화 되면서 웨이퍼상의 셀(cell)영역에 제조되는 소자가 차지하는 면적이 동일 웨이퍼상의 주변(peri)영역에 제조되는 소자가 차지하는 면적에 비해 극소화되고 있다. 이에따라 셀영역에 제조되는 소자간을 전기적으로 절연시키기가 점차 어려워지고 있고, 이러한 어려움을 극복하기 위해 얕은 트렌치분리(shallow trench isolation : 이하, STI)구조가 사용되고 있다. 이와같은 종래 반도체소자의 분리영역 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1a 내지 도1e는 종래 반도체소자의 분리영역 제조방법을 보인 수순단면도로서, 이에 도시한 바와같이 반도체기판(1)상에 순차적으로 산화막(2)과 질화막(3)을 형성하는 단계(도1a)와; 그 질화막(3)의 상부에 감광막(PR1)을 도포하여 STI영역을 정의한 후, 질화막(3)과 산화막(2)의 일부를 식각하는 단계(도1b)와; 감광막(PR1)을 제거하고, 기판(1)을 소정깊이로 식각하여 STI구조를 형성하는 단계(도1c)와; 그 STI구조에 절연물질(4)을 매립하는 단계(도1d)와; 상기 질화막(3)을 제거하는 단계(도1e)로 이루어진다. 이하, 상기한 바와같은 종래 반도체소자의 분리영역 제조방법을 좀더 상세히 설명한다.

먼저, 도1a에 도시한 바와같이 반도체기판(1)상에 순차적으로 산화막(2)과 질화막(3)을 형성한다. 이때, 산화막(2)은 결정구조가 상이한 질화막(3)이 기판(1)상에 바로 증착되었을 때, 기판(1)이 손상되는 것을 방지하기 위하여 증착된다.

그리고, 도1b에 도시한 바와같이 질화막(3)의 상부에 감광막(PR1)을 도포하여 STI영역을 정의한 후, 질화막(3)과 산화막(2)의 일부를 식각한다. 이때, 감광막(PR1)은 질화막(3)의 상부전면에 도포하고, 패턴이 형성된 마스크를 통해 노광한 후, 현상하여 STI영역을 정의하며, 고집적화를 실현하기 위해 주변영역의 STI영역에 비해 셀영역의 STI영역의 폭을 좁게 정의한다.

그리고, 도1c에 도시한 바와같이 감광막(PR1)을 제거하고, 기판(1)을 소정깊이로 식각하여 STI구조를 형성한다. 이때, 식각되는 기판(1)의 깊이는 주변영역에 제조될 소스/드레인을 감안하여 셀영역과 주변영역을 동일한 깊이로 식각한다.

그리고, 도1d에 도시한 바와같이 상기 STI영역에 절연물질(4)을 매립한다. 이때, 절연물질(4)은 기판(1) 및 질화막(3)의 상부에 증착한 후, 에치백하거나 화학기계적연마법을 통해 STI구조의 내부에 매립한다.

그리고, 도1e에 도시한 바와같이 질화막(3)을 제거한다.

따라서, 종래에는 셀영역과 주변영역의 STI구조가 동일한 깊이로 제조된다.

그러나, 상기한 바와같은 종래 반도체소자의 분리영역 제조방법은 반도체소자가 고집적화되어 주변영역의 STI구조가 차지하는 폭에 비해 셀영역의 STI구조가 차지하는 폭이 매우 작아짐에도 불구하고, 주변영역과 셀영역의 STI구조가 동일한 깊이로 형성됨으로써, 셀영역의 STI구조에 매립되는 절연물질의 매립특성이 저하되어 보이드가 발생하는등, STI구조의 신뢰성이 저하되는 문제점이 있었다.

본 발명은 상기한 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 서로다른 폭을 갖는 셀영역과 주변영역 STI구조의 신뢰성을 향상시킬 수 있는 반도체소자의 분리영역 제조방법을 제공하는데 있다.

도1은 종래 반도체소자의 분리영역 제조방법을 보인 수순단면도.

도2는 본 발명의 일 실시예를 보인 수순단면도.

***도면의 주요 부분에 대한 부호의 설명***

1:반도체기판 2:산화막

3:질화막 4:절연물질

PR1∼PR3:감광막

상기한 바와같은 본 발명의 목적은 셀영역과 주변영역 반도체기판의 상부에 순차적으로 산화막과 질화막을 증착한후, 사진식각공정을 통해 상기 기판이 노출되도록 질화막과 산화막의 일부를 식각하여 셀영역과 주변영역에 얕은 트렌치분리구조를 정의하는 단계와; 상기 셀영역의 상부에 제1감광막을 도포한 후, 주변영역의 노출된 기판을 소정깊이로 식각하는 단계와; 상기 제1감광막을 제거하고, 상기 주변영역의 상부에 제2감광막을 도포한 후, 셀영역의 노출된 기판을 상기 주변영역보다 얕은 깊이로 식각하는 단계와; 상기 제2감광막을 제거하고, 셀영역과 주변영역의 얕은 트렌치분리구조에 절연물질을 매립하는 단계와; 상기 질화막을 제거하는 단계로 이루어짐으로써 달성되는 것으로, 본 발명에 의한 반도체소자의 분리구조 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2a 내지 도2f는 본 발명의 일 실시예를 보인 수순단면도로서, 이에 도시한 바와같이 셀영역과 주변영역 반도체기판(1)상에 순차적으로 산화막(2)과 질화막(3)을 증착하는 단계(도2a)와; 그 질화막(3)의 상부에 감광막(PR1)을 도포하여 셀영역과 주변영역의 STI영역을 정의한 후, 질화막(3)과 산화막(2)의 일부를 식각하는 단계(도2b)와; 그 감광막(PR1)을 제거하고, 셀영역의 상부에 감광막(PR2)을 도포한 후, 주변영역의 노출된 기판(1)을 소정깊이로 식각하는 단계(도2c)와; 그 감광막(PR2)을 제거하고, 주변영역의 상부에 감광막(PR3)을 도포한 후, 셀영역의 노출된 기판(1)을 상기 주변영역보다 얕은 깊이로 식각하는 단계(도2d)와; 그 감광막(PR3)을 제거하고, 셀영역과 주변영역의 STI구조에 절연물질(4)을 매립하는 단계(도2e)와; 상기 질화막(3)을 제거하는 단계(도2f)로 이루어진다. 이하, 본 발명의 실시예를 좀더 상세히 설명한다.

먼저, 도2a에 도시한 바와같이 셀영역과 주변영역 반도체기판(1)상에 순차적으로 산화막(2)과 질화막(3)을 형성한다. 이때, 산화막(2)을 형성하는 이유는 종래와 동일하게 기판(1)의 손상을 방지하기 위해서이다.

그리고, 도2b에 도시한 바와같이 질화막(3)의 상부에 감광막(PR1)을 도포하여 셀영역과 주변영역의 STI영역을 정의한 후, 질화막(3)과 산화막(2)의 일부를 식각한다. 이때, 감광막(PR1)은 종래와 동일하게 질화막(3)의 상부전면에 증착한 후, 패턴이 형성된 마스크를 통해 노광 및 현상하여 STI영역을 정의하고, 마찬가지로 주변영역의 STI영역에 비해 셀영역의 STI영역의 폭을 좁게 정의한다.

그리고, 도2c에 도시한 바와같이 감광막(PR1)을 제거하고, 셀영역의 상부에 감광막(PR2)을 도포한 후, 주변영역의 노출된 기판(1)을 소정깊이로 식각한다. 이때, 주변영역의 노출된 기판(1)은 주변영역에 제조될 소스/드레인을 감안하여 소정깊이로 식각한다.

그리고, 도2d에 도시한 바와같이 감광막(PR2)을 제거하고, 주변영역의 상부에 감광막(PR3)을 도포한 후, 셀영역의 노출된 기판(1)을 상기 주변영역보다 얕은 깊이로 식각한다. 이때, 셀영역의 노출된 기판(1)은 셀영역에 제조될 소스/드레인을 감안하여 상기 주변영역의 기판(1)보다 얕은 깊이로 식각한다.

그리고, 도2e에 도시한 바와같이 감광막(PR3)을 제거하고, 셀영역과 주변영역의 STI구조에 절연물질(4)을 매립한다. 이때, 절연물질(4)은 종래와 동일하게 증착한 후, 에치백하거나 화학기계적연마법을 통해 매립한다.

그리고, 도2f에 도시한 바와같이 질화막(3)을 제거한다.

상기한 바와같은 본 발명에 의한 반도체소자의 분리영역 제조방법은 주변영역에 비해 폭이 좁은 셀영역의 STI구조를 주변영역의 STI구조에 비해 얕게 식각하여 셀영역 STI구조의 내부에 매립되는 절연물질의 매립특성을 향상시킴으로써, 고집적 반도체소자의 소자간을 전기적으로 절연시키는 분리영역의 신뢰성을 향상시킬수 있는 효과가 있다.

Claims

셀영역과 주변영역 반도체기판의 상부에 순차적으로 산화막과 질화막을 증착한후, 사진식각공정을 통해 상기 기판이 노출되도록 질화막과 산화막의 일부를 식각하여 셀영역과 주변영역에 얕은 트렌치분리구조를 정의하는 단계와; 상기 셀영역의 상부에 제1감광막을 도포한 후, 주변영역의 노출된 기판을 소정깊이로 식각하는 단계와; 상기 제1감광막을 제거하고, 상기 주변영역의 상부에 제2감광막을 도포한 후, 셀영역의 노출된 기판을 상기 주변영역보다 얕은 깊이로 식각하는 단계와; 상기 제2감광막을 제거하고, 셀영역과 주변영역의 얕은 트렌치분리구조에 절연물질을 매립하는 단계와; 상기 질화막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체소자의 분리영역 제조방법.