KR19980040647A - 반도체 장치의 소자분리방법 - Google Patents

Abstract

반도체 장치의 소자분리방법에 관하여 개시한다. 본 발명은 반도체 기판 상에 패드 산화막 및 질화막을 형성하는 단계와, 상기 질화막 상에 상기 질화막 두께보다 1.5배 이하의 두께로 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 상기 질화막 및 패드 산화막을 식각하여 탑 모양의 질화막 패턴과 패드 산화막 패턴을 형성하는 단계와, 상기 식각마스크로 사용된 포토레지스트 패턴을 제거하는 단계와, 상기 질화막 패턴 및 패드 산화막 패턴을 마스크로 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치를 매립할 수 있도록 상기 트렌치 및 탑모양의 질화막 패턴이 형성된 기판의 전면에 절연막을 형성하는 단계를 포함한다. 본 발명은 액티브 형성용 질화막 패턴을 탑모양으로 형성함으로써 트렌치에 매립되는 절연막의 매립특성을 향상시킬 수 있다.

Description

반도체 장치의 소자분리방법

본 발명은 반도체 장치의 소자분리방법에 관한 것으로, 특히 매립특성이 우수한 트렌지 소자분리방법에 관한 것이다.

반도체 소자의 고집적화에 따라서 미세화기술중의 하나인 소자분리 기술개발이 활발하게 진행되고 있다. 소자 분리 영역의 형성은 모든 제조단계에 있어서 초기 단계의 공정으로써 액티브 영역의 크기 및 후속 단계의 공정마진을 좌우하게 된다. 소자분리기술로는 크게 로코스(LOCOS) 방법과 트렌치 소자분리방법이 있다.

이중에서, 트렌치 소자분리방법은 액티브 패터닝한 후 트렌치를 형성하는 공정, 트렌치에 절연물을 매립하는 공정 및 절연물을 에치백하는 공정들로 이루어진다. 그런데, 트렌치에 절연물을 매립할 때 소자가 고집적화됨에 따라 트렌치에 절연물이 충문히 매립되지 않고 트렌치에 보이드가 발생하는 문제점이 있다.

따라서, 본 발명의 기술적 과제는 상술한 문제점을 해결할 수 있는 반도체 장치의 소자분리방법을 제공하는 데 있다.

도 1 내지 도 3은 본 발명에 의한 반도체 장치의 소자분리방법을 설명하기 위한 단면도들이다.

상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체 기판 상에 패드 산화막 및 질화막을 형성하는 단계와, 상기 질화막 상에 상기 질화막 두께보다 1.5배 이하의 두께로 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 상기 질화막 및 패드 산화막을 식각하여 탑 모양의 질화막 패턴과 패드 산화막 패턴을 형성하는 단계와, 상기 식각마스크로 사용된 포토레지스트 패턴을 제거하는 단계와, 상기 질화막 패턴 및 패드 산화막 패턴을 마스크로 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치를 매립할 수 있도록 상기 트렌치 및 탑모양의 질화막 패턴이 형성된 기판의 전면에 절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 소자분리방법을 제공한다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

도 1 내지 도 3은 본 발명에 의한 반도체 장치의 소자분리방법을 설명하기 위한 단면도들이다.

도 1은 패드 산화막(3) 및 질화막(5)을 형성하는 단계를 나타낸다.

도 1에서, 반도체 기판(1), 예컨대 실리콘 기판 상에 패드 산화막(3) 및 질화막(5)을 형성한다. 계속하여, 상기 패드 산화막(3) 상에 액티브 영역을 형성하기 위하여 포토레지스트 패턴(7)을 형성한다. 특히, 상기 포토레지스트 패턴(7)의 두께는 상기 질화막 두께보다 1.5배 이하로 형성한다.

도 2는 액티브 형성용 질화막 패턴(5a) 및 패드 산화막 패턴(3a)을 형성하는 단계를 나타낸다.

도 2에서, 상기 포토레지스트 패턴(7)을 식각마스크로 상시 질화막(5) 및 패드 산화막(3)을 차례로 식각하여 액티브 형성용 질화막 패턴(5a) 및 패드 산화막 패턴(3a)을 형성한다. 그런데, 상기 식각공정시 포토레지스트 패턴(7)도 같이 식각되며, 이에 따라 상기 질화막(5)의 상부 모서리가 식각되어 탑모양의 질화막 패턴(5a)이 형성된다. 계속하여, 상기 식각마스크로 사용된 포토레지스트 패턴(7)을 제거한다.

도 3은 트렌치(9)를 형성하는 단계를 나타낸다.

도 3에서, 상기 질화막 패턴(5a)을 마스크로 상기 반도체 기판(1)을 식각하여 트렌치(9)를 형성한다. 이어서, 상기 트렌치(9) 및 탑모양의 질화막 패턴(5a)이 형성된 기판의 전면에 절연막(도시 안함)을 형성함으로써 반도체 장치의 소자분리공정을 완성한다. 이때, 탑 모양의 질화막 패턴으로 인하여 매립특성이 좋아진다. 이렇게 매립특성이 좋아지면 후공정의 화학기계적폴리싱시 디싱현상(폴리싱된 절연막의 중앙부분이 움푹 패이는 현상)도 줄어든다. 왜냐하면, 상대적으로 패턴이 많은 셀 내에서 액티브 패턴 밀도가 줄어들기 때문이다.

본 실시예에서 상기 질화막 상에 다른 막을 형성하지 않았으나, 상기 질화막 상에 산화막을 형성할 수 도 있다. 이때, 상기 포토레지스트 패턴의 두께는 상기 질화막과 산화막의 두께의 합보다 1.5 배 이하로 형성하면 된다.

상술한 바와 같이 본 발명은 액티브 형성용 질화막 패턴을 탑모양으로 형성함으로써 트렌치에 매립되는 절연막의 매립특성을 향상시킬 수 있다. 이렇게 트렌치에 매립된 절연막의 매립특성이 향상되면, 후공정의 화학기계적폴리싱시 디싱현상을 개선할 수 있다.

Claims (1)

1. 반도체 기판 상에 패드 산화막 및 질화막을 형성하는 단계;

   상기 질화막 상에 상기 질화막 두께보다 1.5배 이하의 두께로 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴을 마스크로 상기 질화막 및 패드 산화막을 식각하여 탑 모양의 질화막 패턴과 패드 산화막 패턴을 형성하는 단계;

   상기 식각마스크로 사용된 포토레지스트 패턴을 제거하는 단계;

   상기 질화막 패턴 및 패드 산화막 패턴을 마스크로 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계; 및

   상기 트렌치를 매립할 수 있도록 상기 트렌치 및 탑모양의 질화막 패턴이 형성된 기판의 전면에 절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 소자분리방법.