KR100700283B1 - 반도체소자의 소자분리용 트랜치 형성방법 - Google Patents

반도체소자의 소자분리용 트랜치 형성방법 Download PDF

Info

Publication number
KR100700283B1
KR100700283B1 KR1020050131523A KR20050131523A KR100700283B1 KR 100700283 B1 KR100700283 B1 KR 100700283B1 KR 1020050131523 A KR1020050131523 A KR 1020050131523A KR 20050131523 A KR20050131523 A KR 20050131523A KR 100700283 B1 KR100700283 B1 KR 100700283B1
Authority
KR
South Korea
Prior art keywords
film
organic material
trench
semiconductor substrate
mask
Prior art date
Application number
KR1020050131523A
Other languages
English (en)
Inventor
이경진
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050131523A priority Critical patent/KR100700283B1/ko
Priority to US11/616,810 priority patent/US20070145428A1/en
Application granted granted Critical
Publication of KR100700283B1 publication Critical patent/KR100700283B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

본 발명의 반도체소자의 소자분리용 트랜치 형성방법은, 반도체기판 위에 마스크막패턴을 형성하는 단계와, 반도체기판 및 마스크막패턴 위에 유기물질막을 형성하는 단계와, 유기물질막 및 반도체기판에 대한 식각을 수행하여 유기물질막이 식각되어 형성되는 유기물질 스페이서막 및 마스크막패턴에 의해 폭이 한정되는 소자분리용 트랜치를 형성하는 단계를 포함한다.
소자분리용 트랜치, 하지반사방지막(BARC), 트랜치 폭, 스페이서막

Description

반도체소자의 소자분리용 트랜치 형성방법{Method of fabricating the trench for isolation in semiconductor device}
도 1 및 도 2는 본 발명에 따른 반도체소자의 소자분리용 트랜치 형성방법을 설명하기 위하여 나타내 보인 단면도들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 반도체소자의 소자분리용 트랜치 형성방법에 관한 것이다.
최근 반도체소자의 고집적화 경향에 따라 소자간의 분리 거리가 매우 짧아짐으로써, 기존의 전통적인 로코스(LOCOS; LOCal Oxidation of Silicon) 형태의 소자분리 방법으로는 불가능한 치수의 소자분리를 위해, 반도체기판에 트랜치를 형성하고 이 트랜치를 실리콘 산화물과 같은 절연물로 매립함으로써 소자분리를 실현하는 트랜치 소자분리막이 널리 사용되고 있다.
이와 같은 트랜치 소자분리막을 갖는 반도체소자의 종래 제조방법을 설명하면, 먼저 실리콘기판과 같은 반도체기판 위에 마스크막패턴을 형성하여, 활성영역을 한정하는 소자분리영역의 반도체기판 표면을 노출시킨다. 다음에 마스크막패턴 을 식각마스크로 한 식각공정을 수행하여 노출된 반도체기판을 일정 깊이로 식각하면 소자분리용 트랜치가 만들어진다. 다음에 트랜치 형성을 위한 식각공정에 의해 발생된 트랜치 내벽손상을 제거하기 위하여 측벽산화막을 트랜치 내벽에 형성하고, 그 위에 라이너질화막을 형성한다. 다음에 절연막을 증착하여 트랜치를 매립시킨다. 그리고 패드질화막패턴이 노출되도록 화학적기계적평탄화(CMP)법을 이용한 평탄화공정을 수행한다. 다음에 남은 패드질화막패턴을 제거하면 트랜치 소자분리막이 형성된다.
이와 같은 트랜치 소자분리막을 형성하는 과정에서 소자분리용 트랜치는 마스크막패턴에 의해 그 폭이 결정된다. 그런데 최근 반도체소자의 집적도가 증가함에 따라 소자분리용 트랜치의 폭도 점점 좁아지고 있으며, 특히 포토레지스트막을 이용한 노광공정을 이용할 경우, 포토리소그라피공정의 한계에 의해 소자분리용 트랜치의 폭을 보다 좁게 형성하는데 한계를 나타내고 있다.
본 발명이 이루고자 하는 기술적 과제는, 소자분리용 트랜치의 폭을 보다 좁게 형성할 수 있도록 하는 반도체소자의 소자분리용 트랜치 형성방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 소자분리용 트랜치 형성방법은, 반도체기판 위에 마스크막패턴을 형성하는 단계; 상기 반도체기판 및 마스크막패턴 위에 유기물질막을 형성하는 단계; 상기 유기물질막 및 반도체기판에 대한 식각을 수행하여 상기 유기물질막이 식각되어 형성되는 유기물질 스페이서막 및 마스크막패턴에 의해 폭이 한정되는 소자분리용 트랜치를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 유기물질막은 하지반사방지막(BARC)을 사용하여 형성하는 것이 바람직하다.
상기 마스크막패턴은 포토레지스트막을 사용하여 형성하는 것이 바람직하다.
상기 유기물질막 및 반도체기판에 대한 식각은 이방성 식각방법을 사용하여 수행하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 1 및 도 2는 본 발명에 따른 반도체소자의 소자분리용 트랜치 형성방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 1을 참조하면, 반도체기판(100) 위에 마스크막패턴(110)을 형성한다. 반도체기판(100)은 실리콘기판일 수도 있고, 경우에 따라서는 절연막 위의 실리콘(SOI; Silicon On Insulator)기판이거나 그 밖의 다른 기판일 수도 있다. 반도체기판(100)은 트랜치 소자분리막이 형성될 소자분리영역과, 이 소자분리영역에 의해 한정되며 트랜지스터와 같은 소자가 형성될 활성영역을 갖는다.
마스크막패턴(110)은 포토레지스트막으로 형성하거나, 경우에 따라서 다른 하드마스크막패턴으로 형성할 수도 있다. 마스크막패턴(110)을 포토레지스트막으로 형성하는 경우, 먼저 반도체기판(100) 위에 포토레지스트막을 형성하고, 통상의 노광 및 현상을 수행하여 반도체기판(100)의 소자분리영역을 노출시키는 포토레지스트막패턴을 형성한다. 비록 본 실시예에서는 상세한 설명은 생략되어 있지만, 경우에 따라서 마스크막패턴(110)을 형성하기 전에 소자 형성을 위한 통상의 공정들, 예컨대 이온주입공정 등이 수행될 수도 있다는 것은 당연하다.
상기 마스크막패턴(110)을 형성한 후에는, 전면에 유기물질막, 예컨대 하지반사방지막(BARC; Bottom AntiReflective Coating)(120)을 형성한다. 이 하지반사방지막(120)은 반도체기판(100) 뿐만 아니라 마스크막패턴(110)도 덮도록 형성된다. 하지반사방지막(120)의 형성은 통상의 코팅(coating)방법을 사용하여 수행될 수 있다.
다음에 도 2를 참조하면, 하지반사방지막(도 1의 120) 및 반도체기판(100)의 노출부분에 대해 순차적으로 식각을 수행하여 하지반사방지 스페이서막(122)과 소자분리용 트랜치(130)를 형성한다. 이 식각은 에치-백(etch-back)과 같은 이방성 식각방법을 사용하여 수행할 수 있다. 이방성 식각을 수행하게 되면, 마스크막패턴(110)의 상부면 및 반도체기판(100)의 상부면 위에 있는 하지반사방지막(120)은 제거되고, 반면에 마스크막패턴(110)의 측면에는 완전히 제거되지 않고 남게 되어 하지반사방지 스페이서막(122)이 형성되게 된다. 이 하지반사방지 스페이서막(122)에 의해 반도체기판(100)의 노출표면의 폭은 하지반사방지 스페이서막(122)의 폭만큼 감소된다. 따라서 소자분리용 트랜치(130)의 폭도 하지반사방지 스페이서막(122)의 폭만큼 감소시킬 수 있다. 이에 따르면 하지반사방지막(도 1의 120)의 코팅두께를 조절함으로써 하지반사방지 스페이서막(122)의 두께도 조절할 수 있고, 결과적으로 소자분리용 트랜치(130)의 폭도 또한 정교하게 제어할 수 있게 된다. 이와 같은 소자분리용 트랜치(130)를 형성한 후에는, 소자분리용 트랜치(130)를 매립절연막으로 매립함으로써 작은 폭의 트랜치 소자분리막을 형성할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 소자분리용 트랜치 형성방법에 의하면, 마스크막패턴을 형성한 후 하지반사방지막을 형성하고, 하지반사방지막 및 반도체기판에 대한 식각을 수행함으로써, 하지반사방지막이 식각됨으로써 만들어지는 스페이서막의 폭만큼 그 폭이 줄어든 소자분리용 트랜치를 형성할 수 있다는 이점에 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (4)

  1. 반도체기판 위에 마스크막패턴을 형성하는 단계;
    상기 반도체기판 및 마스크막패턴 위에 유기물질막을 형성하는 단계;
    상기 유기물질막 및 반도체기판에 대한 식각을 수행하여 상기 마스크막패턴의 측면에 상기 유기물질막이 식각되어 유기물질 스페이서막을 형성하는 단계; 및
    상기 마스크막패턴 및 상기 유기물질 스페이서막을 마스크로하여 상기 반도체기판을 제거하여 상기 유기물질 스페이서막 사이의 폭 이하의 폭으로 소자분리용 트랜치를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리용 트랜치 형성방법.
  2. 제1항에 있어서,
    상기 유기물질막은 하지반사방지막(BARC)을 사용하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리용 트랜치 형성방법.
  3. 제1항에 있어서,
    상기 마스크막패턴은 포토레지스트막을 사용하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리용 트랜치 형성방법.
  4. 제1항에 있어서,
    상기 유기물질막 및 반도체기판에 대한 식각은 이방성 식각방법을 사용하여 수행하는 것을 특징으로 하는 반도체소자의 소자분리용 트랜치 형성방법.
KR1020050131523A 2005-12-28 2005-12-28 반도체소자의 소자분리용 트랜치 형성방법 KR100700283B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050131523A KR100700283B1 (ko) 2005-12-28 2005-12-28 반도체소자의 소자분리용 트랜치 형성방법
US11/616,810 US20070145428A1 (en) 2005-12-28 2006-12-27 Isolation trench of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131523A KR100700283B1 (ko) 2005-12-28 2005-12-28 반도체소자의 소자분리용 트랜치 형성방법

Publications (1)

Publication Number Publication Date
KR100700283B1 true KR100700283B1 (ko) 2007-03-26

Family

ID=38192580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131523A KR100700283B1 (ko) 2005-12-28 2005-12-28 반도체소자의 소자분리용 트랜치 형성방법

Country Status (2)

Country Link
US (1) US20070145428A1 (ko)
KR (1) KR100700283B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020074002A (ko) * 2001-03-19 2002-09-28 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20040050112A (ko) * 2002-12-09 2004-06-16 주식회사 하이닉스반도체 반도체 소자 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097076A (en) * 1997-03-25 2000-08-01 Micron Technology, Inc. Self-aligned isolation trench
US6228747B1 (en) * 1998-03-25 2001-05-08 Texas Instruments Incorporated Organic sidewall spacers used with resist
ITMI20020931A1 (it) * 2002-05-02 2003-11-03 St Microelectronics Srl Metodo per fabbricare circuiti elettronici integrati su un substrato semiconduttore
US7105442B2 (en) * 2002-05-22 2006-09-12 Applied Materials, Inc. Ashable layers for reducing critical dimensions of integrated circuit features
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US6846184B2 (en) * 2003-01-24 2005-01-25 High Connection Density Inc. Low inductance electrical contacts and LGA connector system
US7262110B2 (en) * 2004-08-23 2007-08-28 Micron Technology, Inc. Trench isolation structure and method of formation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020074002A (ko) * 2001-03-19 2002-09-28 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20040050112A (ko) * 2002-12-09 2004-06-16 주식회사 하이닉스반도체 반도체 소자 제조 방법

Also Published As

Publication number Publication date
US20070145428A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
US8101497B2 (en) Self-aligned trench formation
CN107346759B (zh) 半导体结构及其制造方法
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
KR100845103B1 (ko) 반도체소자의 제조방법
JP2006287185A (ja) 半導体素子の製造方法
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
KR100842508B1 (ko) 반도체 소자의 소자 분리막 제조 방법
US20090170276A1 (en) Method of Forming Trench of Semiconductor Device
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR101095066B1 (ko) 반도체 소자의 제조 방법
KR100532839B1 (ko) 반도체 제조공정의 샐로우 트렌치 형성방법
KR100661722B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
KR100700282B1 (ko) 반도체 소자의 제조 방법
KR100779015B1 (ko) 반도체 소자의 제조 방법
KR100712811B1 (ko) 소자분리용 트랜치 형성방법
KR20060134320A (ko) 반도체소자의 트랜치 소자분리막 및 그 제조방법
KR20020054664A (ko) 반도체소자의 소자분리막 형성방법
KR20020054666A (ko) 반도체소자의 소자분리막 형성방법
KR20070069686A (ko) 반도체 장치의 소자 분리 영역 및 그 형성 방법
KR20030001965A (ko) 반도체 소자의 제조 방법
KR20020003031A (ko) 반도체소자의 소자분리막 형성 방법
KR20030000136A (ko) 반도체소자의 제조방법
KR20050019616A (ko) 집적 회로 소자 리세스 트랜지스터의 제조방법 및 이에의해 제조된 집적 회로 소자의 리세스 트랜지스터
KR20010083539A (ko) 반도체장치의 소자격리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee