KR100712811B1 - 소자분리용 트랜치 형성방법 - Google Patents

소자분리용 트랜치 형성방법 Download PDF

Info

Publication number
KR100712811B1
KR100712811B1 KR1020050123360A KR20050123360A KR100712811B1 KR 100712811 B1 KR100712811 B1 KR 100712811B1 KR 1020050123360 A KR1020050123360 A KR 1020050123360A KR 20050123360 A KR20050123360 A KR 20050123360A KR 100712811 B1 KR100712811 B1 KR 100712811B1
Authority
KR
South Korea
Prior art keywords
trench
film pattern
semiconductor substrate
forming
device isolation
Prior art date
Application number
KR1020050123360A
Other languages
English (en)
Inventor
강재현
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050123360A priority Critical patent/KR100712811B1/ko
Application granted granted Critical
Publication of KR100712811B1 publication Critical patent/KR100712811B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 반도체소자의 소자분리용 트랜치 형성방법은, 반도체기판 위에 하부반사방지막을 형성하는 단계와, 하부반사방지막 위에 측면이 기울어진 프로파일을 갖는 포토레지스트막패턴을 형성하는 단계와, 포토레지스트막패턴을 이용한 제1 식각으로 반도체기판의 소자분리영역의 상부를 노출시키면서 측면이 경사진 하부반사방지막패턴을 형성하는 단계와, 하부반사방지막패턴을 이용한 제2 식각으로 반도체기판의 노출된 소자분리영역을 일정깊이 제거하여 트랜치를 형성하는 단계와, 그리고 하부반사방지막패턴을 제거하는 단계를 포함한다.
트랜치 소자분리막, 갭필(gap fill), 보이드

Description

소자분리용 트랜치 형성방법{Method of fabricating the trench for isolation in the semiconductor device}
도 1 내지 도 4는 종래의 트랜치 소자분리막 형성방법의 일 예를 설명하기 위하여 나타내 보인 단면도들이다.
도 5 내지 도 8은 본 발명에 다른 소자분리용 트랜치 형성방법을 설명하기 위하여 나타내 보인 단면도들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 보이드 발생이 억제되도록 하는 반도체소자의 소자분리용 트랜치 형성방법 및 이를 이용한 트랜치 소자분리막 형성방법에 관한 것이다.
최근 반도체소자의 고집적화 경향에 따라 소자간의 분리거리가 매우 짧아짐으로써, 기존의 전통적인 로코스(LOCOS; LOCal Oxidation of Silicon) 소자분리방법으로는 불가능한 치수의 소자간 분리를 위해, 반도체기판에 트랜치를 형성하고 이 트랜치를 실리콘산화물과 같은 절연물로 매립함으로써 소자분리를 실현하는 트랜치 소자분리방법이 널리 사용되고 있다.
도 1 내지 도 4는 종래의 트랜치 소자분리막 형성방법의 일 예를 설명하기 위하여 나타내 보인 단면도들이다.
도 1을 참조하면, 실리콘기판과 같은 반도체기판(100) 위에 하부반사방지막(BARC; Bottom Anti-Refractive Coating)(110)을 형성하고, 하부반사방지막(110) 위에 포토레지스트막패턴(120)을 형성한다. 포토레지스트막패턴(120)은 하부반사방지막(110)의 일부표면을 노출시키는 개구부(125)를 갖는다.
도 2를 참조하면, 포토레지스트막패턴(120)을 이용한 반응성이온식각(RIE; Reactive Ion Etching)을 수행하여 반도체기판(100)의 소자분리영역(105) 표면을 노출시키는 하부반사방지막패턴(115)을 형성한다. 상기 반응성이온식각에 의해 반도체기판(100)의 소자분리영역(105)도 약간 식각된다.
도 3을 참조하면, 하부반사방지막패턴(도 2의 115)을 이용한 반응성이온식각을 다시 수행하여, 반도체기판(100)의 노출된 소자분리영역(도 2의 105)을 일정깊이 제거함으로써 소자분리용 트랜치(130)를 형성한다. 소자분리용 트랜치(130)를 형성한 후에는 하부반사방지막패턴(도 2의 115)은 제거한다.
도 4를 참조하면, 소자분리용 트랜치(130)가 매립되도록 전면에 매립절연막(140)을 형성한다. 그리고 도면에 나타내지는 않았지만, 평탄화방법 등을 이용하여 반도체기판(100) 상부표면 위의 매립절연막(140)을 제거하면 트랜치 소자분리막이 만들어진다.
상기 매립절연막(140)으로는 고밀도플라즈마(HDP; High Density Plasma) 산화막을 사용하며, 통상적으로 화학기상증착(CVD; Chemical Vapor Deposition)방법 을 사용하여 형성한다. 그런데 이 과정에서 매립절연막(140)이 트랜치(130) 내부보다 상부에서 더 빨리 형성되어 오버행(overhang)이 발생하며, 이 오버행은 트랜치(130)의 상부를 보다 더 좁게 만들어서, 결국은 트랜치(130) 내에서 매립절연막(140)이 완전히 채워지지 못하고 보이드(void)(도 4의 145)가 형성될 수 있다. 이와 같은 보이드(145)는 트랜치(130) 바닥의 임계치수(CD; Critical Dimension)(a)와 트랜치(130) 상부의 임계치수(b1)의 차가 거의 없는 프로파일, 즉 트랜치(130) 측벽이 수직한 프로파일을 가질수록 더욱 더 쉽게 생성된다. 매립절연막(140) 내에 보이드(145)가 생기게 되면, 소자분리기능이 떨어지고, 소자 동작시 누설전류를 증대시켜 소자의 안정성을 저하시킨다.
본 발명이 이루고자 하는 기술적 과제는, 트랜치 내의 보이드 발생을 억제할 수 있는 반도체소자의 소자분리용 트랜치 형성방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 트랜치 형성방법을 이용하여 트랜치 소자분리막을 형성하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 다른 소자분리용 트랜치 형성방법은, 반도체기판 위에 하부반사방지막을 형성하는 단계; 상기 하부반사방지막 위에 측면이 기울어진 프로파일을 갖는 포토레지스트막패턴을 형성하는 단계; 상기 포토레지스트막패턴을 이용한 제1 식각으로 상기 반도체기판의 소자분리영역의 상부를 노출시키면서 측면이 경사진 하부반사방지막패턴을 형성하는 단계; 상기 하부 반사방지막패턴을 이용한 제2 식각으로 상기 반도체기판의 노출된 소자분리영역을 일정깊이 제거하여 트랜치를 형성하는 단계; 및 상기 하부반사방지막패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 포토레지스트막패턴의 측면 기울기는, 상기 트랜치의 바닥 임계치수와 상부 임계치수의 차이가 적어도 30㎚ 이상이 되는 각도인 것이 바람직하다.
상기 제1 식각 및 제2 식각은 반응성이온식각방법을 사용하여 수행할 수 있다.
상기 하부반사방지막패턴을 제거하는 단계는 상기 반도체기판의 표면이 노출되도록 하며, 그 후 상기 하부반사방지막패턴이 제거된 반도체기판 전면에 매립절연막을 형성하여 상기 트랜치를 매립시키는 단계; 및 상기 반도체기판 상부의 매립절연막을 제거하는 단계를 더 포함하는 것을 특징으로 한다.
상기 포토레지스트막패턴의 측면 기울기는, 상기 트랜치의 바닥 임계치수와 상부 임계치수의 차이가 적어도 30㎚ 이상이 되는 각도인 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 5 내지 도 8은 본 발명에 다른 소자분리용 트랜치 형성방법 및 이를 이용한 트랜치 소자분리막 형성방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 5를 참조하면, 실리콘기판과 같은 반도체기판(200) 위에 하부반사방지막 (BARC; Bottom Anti-Refractive Coating)(210)을 형성한다. 반도체기판(200)은 활성영역과 이 활성영역을 한정하는 소자분리영역을 갖는다. 하부반사방지막(210)을 형성한 후에는, 그 위에 포토레지스트막패턴(220)을 형성한다. 포토레지스트막패턴(220)은 하부반사방지막(210)의 일부표면을 노출시키는 개구부(225)를 갖는다.
포토레지스트막패턴(220) 형성시, 포토레지스트막패턴(220)의 측면 프로파일이 상부에서 하부로 갈수록 점점 좁아지는 기울어진 프로파일을 갖도록 형성한다. 이때 기울어진 정도는 형성하고자 하는 소자분리용 트랜치의 바닥에서의 임계치수와 상부에서의 임계치수 차이, 즉 측벽의 기울어지는 정도에 따라 결정될 수 있다. 예컨대 후속의 매립절연막 형성과정에서 보이드 발생을 억제시키기 위해서는, 소자분리용 트랜치의 바닥에서의 임계치수와 상부에서의 임계치수의 차이가 적어도 30㎚ 이상, 바람직하게는 대략 40㎚가 되어야 한다. 따라서 후속 식각과정에서 포토레지스트막패턴(220)의 측면 경사진 프로파일이 전사되므로, 포토레지스트막패턴(220)의 측면 기울기는 소자분리용 트랜치의 바닥 및 상부에서의 임계치수의 차를 고려하여 결정한다.
도 6을 참조하면, 포토레지스트막패턴(220)을 이용한 제1 식각을 수행하여 반도체기판(200)의 소자분리영역(205) 표면을 노출시키는 하부반사방지막패턴(215)을 형성한다. 제1 식각은 반응성이온식각방법을 사용하여 수행한다. 이때 포토레지스트막패턴(220)의 측면 경사진 프로파일이 전사되도록 하여, 하부반사방지막패턴(215)의 측면도 또한 경사진 프로파일을 갖도록 한다. 상기 제1 식각과정에서, 반도체기판(200)의 소자분리영역(205)도 약간 식각될 수 있다.
도 7을 참조하면, 하부반사방지막패턴(도 2의 215)을 이용한 제2 식각을 수행하여 반도체기판(200)의 노출된 소자분리영역(도 2의 205)을 일정깊이 제거함으로써 소자분리용 트랜치(230)를 형성한다. 제2 식각도 반응성이온식각방법을 사용하여 수행한다. 이때도 하부반사방지막패턴(도 2의 215)의 측면 경사진 프로파일이 전사되도록 하여, 소자분리용 트랜치(230)의 측벽도 경사지도록 한다. 앞서 언급한 바와 같이, 경사진 정도는 소자분리용 트랜치(230)의 바닥에서의 임계치수(a)와 상부에서의 임계치수(b2)의 차이는 적어도 30㎚ 이상이 되도록 하며, 바람직하게는 대략 40㎚가 되도록 한다. 이와 같이 소자분리용 트랜치(230)를 형성한 후에는 하부반사방지막패턴(도 2의 215)은 제거한다.
도 8을 참조하면, 도 6 내지 도 7을 참조하여 설명한 바와 같이, 측벽이 경사진 프로파일을 갖는 소자분리용 트랜치(230)를 이용하여 트랜치 소자분리막을 형성하기 위해서는, 소자분리용 트랜치(230)가 매립되도록 전면에 매립절연막(240)을, 예컨대 고밀도플라즈마(HDP) 산화막으로 형성한다. 앞서 언급한 바와 같이, 소자분리용 트랜치(230)의 측벽이 경사진 프로파일을 가지므로, 매립절연막(240) 형성시 소자분리용 트랜치(230) 상부에서의 오버행이 발생되지 않으며, 이에 따라 소자분리용 트랜치(230) 내부에서 보이드의 발생도 억제된다.
매립절연막(240)으로 소자분리용 트랜치(230)를 매립시킨 다음에는, 도면에 나타내지 않았지만, 평탄화방법 등을 이용하여 반도체기판(200) 상부표면 위의 매립절연막(240)을 제거하여 트랜치 소자분리막을 형성한다.
지금까지 설명한 바와 같이, 본 발명에 따른 소자분리용 트랜치 형성방법에 따르면, 포토레지스트막패턴의 측면 프로파일을 경사진 프로파일로 형성하고, 하부반사방지막 및 반도체기판에 대한 반응성이온식각시 포토레지스트막패턴의 측면 프로파일이 전사되도록 함으로써, 하부의 임계치수와 상부의 임계치수의 차가 충분히 커서 후속의 매립절연막 형성시 트랜치 내에 보이드가 발생되지 않도록 할 수 있으며, 이에 따라 소자의 안정성을 증대시킬 수 있다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (5)

  1. 반도체기판 위에 하부반사방지막을 형성하는 단계;
    상기 하부반사방지막 위에 측면이 기울어진 프로파일을 갖는 포토레지스트막패턴을 형성하는 단계;
    상기 포토레지스트막패턴을 이용한 제1 식각으로 상기 반도체기판의 소자분리영역의 상부를 노출시키면서 측면이 경사진 하부반사방지막패턴을 형성하는 단계;
    상기 하부반사방지막패턴을 이용한 제2 식각으로 상기 반도체기판의 노출된 소자분리영역을 일정깊이 제거하여 측면이 경사진 트랜치를 형성하는 단계; 및
    상기 하부반사방지막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 소자분리용 트랜치 형성방법.
  2. 제1항에 있어서,
    상기 포토레지스트막패턴의 측면 기울기는, 상기 트랜치의 바닥 임계치수와 상부 임계치수의 차이가 적어도 30㎚ 이상이 되는 각도인 것을 특징으로 하는 소자분리용 트랜치 형성방법.
  3. 제1항에 있어서,
    상기 제1 식각 및 제2 식각은 반응성이온식각방법을 사용하여 수행하는 것을 특징으로 하는 소자분리용 트랜치 형성방법.
  4. 제1항에 있어서,
    상기 하부반사방지막패턴을 제거하는 단계는 상기 반도체기판의 표면이 노출되도록 하며,
    그 후 상기 하부반사방지막패턴이 제거된 반도체기판 전면에 매립절연막을 형성하여 상기 트랜치를 매립시키는 단계; 및
    상기 반도체기판 상부의 매립절연막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 소자분리용 트랜치 형성방법.
  5. 제4항에 있어서,
    상기 포토레지스트막패턴의 측면 기울기는, 상기 트랜치의 바닥 임계치수와 상부 임계치수의 차이가 적어도 30㎚ 이상이 되는 각도인 것을 특징으로 하는 소자분리용 트랜치 형성방법.
KR1020050123360A 2005-12-14 2005-12-14 소자분리용 트랜치 형성방법 KR100712811B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123360A KR100712811B1 (ko) 2005-12-14 2005-12-14 소자분리용 트랜치 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123360A KR100712811B1 (ko) 2005-12-14 2005-12-14 소자분리용 트랜치 형성방법

Publications (1)

Publication Number Publication Date
KR100712811B1 true KR100712811B1 (ko) 2007-04-30

Family

ID=38182574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123360A KR100712811B1 (ko) 2005-12-14 2005-12-14 소자분리용 트랜치 형성방법

Country Status (1)

Country Link
KR (1) KR100712811B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920786A (en) * 1998-04-15 1999-07-06 Advanced Micro Devices Method for fabricating shallow isolation trenches using angular photoresist profiles to create sloped isolation trench walls
KR20000044928A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 트랜치 형성 방법
KR20040001544A (ko) * 2002-06-28 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR20050001538A (ko) * 2003-06-25 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR100560311B1 (ko) 2003-10-20 2006-03-14 동부아남반도체 주식회사 반도체 소자의 제조 방법
KR20060076497A (ko) * 2004-12-29 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920786A (en) * 1998-04-15 1999-07-06 Advanced Micro Devices Method for fabricating shallow isolation trenches using angular photoresist profiles to create sloped isolation trench walls
KR20000044928A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 트랜치 형성 방법
KR20040001544A (ko) * 2002-06-28 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR20050001538A (ko) * 2003-06-25 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR100560311B1 (ko) 2003-10-20 2006-03-14 동부아남반도체 주식회사 반도체 소자의 제조 방법
KR20060076497A (ko) * 2004-12-29 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Similar Documents

Publication Publication Date Title
KR100672155B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100571410B1 (ko) 반도체 소자의 트랜치 소자 분리막 형성 방법
KR100712811B1 (ko) 소자분리용 트랜치 형성방법
KR20070053842A (ko) 반도체소자의 트랜치 아이솔레이션 형성방법
KR100596876B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100868925B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20070058122A (ko) 반도체 소자의 소자분리막 형성방법
US8043932B2 (en) Method of fabricating semiconductor device
KR100831671B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
KR20060075402A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100620171B1 (ko) 반도체 소자의 섀로우 트랜치 분리막 제조방법
KR100897958B1 (ko) 반도체 장치의 소자 분리막 및 이의 형성방법
KR100652288B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100567872B1 (ko) 반도체 제조 장치에서의 소자 분리막 형성 방법
KR100532961B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20060134320A (ko) 반도체소자의 트랜치 소자분리막 및 그 제조방법
KR100444608B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JP2000124302A (ja) 半導体装置およびその製造方法
KR100528448B1 (ko) 반도체 소자의 트렌치 소자분리 방법
KR20080030285A (ko) 반도체 소자의 제조 방법
KR20080025859A (ko) 반도체 장치의 패턴 매립 방법
KR19990057376A (ko) 반도체 소자의 소자분리막 형성방법
KR20060026591A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20060067373A (ko) 보이드 결함이 없는 트랜치 아이솔레이션 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110322

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee