KR100444608B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100444608B1
KR100444608B1 KR10-2002-0065754A KR20020065754A KR100444608B1 KR 100444608 B1 KR100444608 B1 KR 100444608B1 KR 20020065754 A KR20020065754 A KR 20020065754A KR 100444608 B1 KR100444608 B1 KR 100444608B1
Authority
KR
South Korea
Prior art keywords
device isolation
forming
photoresist pattern
trench
etching
Prior art date
Application number
KR10-2002-0065754A
Other languages
English (en)
Other versions
KR20040037307A (ko
Inventor
이원권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0065754A priority Critical patent/KR100444608B1/ko
Priority to US10/622,532 priority patent/US7091105B2/en
Priority to JP2003208845A priority patent/JP4497860B2/ja
Publication of KR20040037307A publication Critical patent/KR20040037307A/ko
Application granted granted Critical
Publication of KR100444608B1 publication Critical patent/KR100444608B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 트렌치를 형성하는 과정에서 트렌치의 상부 모서리에 이중 경사각을 형성하여 전계가 집중되는 것을 방지하고, 패드 산화막 상부에 패드 질화막 대신에 실리콘 성분이 포함된 포토레지스트 패턴을 형성한 후 포토레지스트 패턴의 표면을 산화시켜 산화된 부분을 소자 분리막과 융화시킴으로써 트렌치를 절연 물질로 매립한 후 포토레지스트 패턴 및 패드 산화막을 제거하는 과정에서 모우트가 발생되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공이 개시된다.

Description

반도체 소자의 소자 분리막 형성 방법{Method of forming a isolation layer in a semiconductor device}
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로,STI(Shallow Trench Isolation) 공정으로 형성된 소자 분리막의 상부 모서리(Top corner)에 모우트(Moat)가 발생되고 전계가 집중되는 것을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
일반적으로, 반도체 기판은 트랜지스터를 포함한 각종 반도체 소자가 형성되는 활성 영역(Active region)과 반도체 소자를 전기적으로 격리하기 위하여 소자 분리막이 형성되는 소자분리 영역(Isolation region)으로 구분된다.
소자 분리막을 형성하는 공정으로는 LOCOS(Local Oxidation) 공정과 PBL(Poly Bufferd LOCOS) 공정과, STI(Shallow Trench Isolation) 공정이 있다. LOCOS 공정은 패드 산화막과 패드 질화막을 순차적으로 형성하고 식각 공정으로 소자분리 영역의 기판을 노출시킨 후 산화공정으로 기판의 노출된 영역을 산화시켜 소자 분리막을 형성하는 공정이다. PBL 공정은 LOCOS 공정의 패드 산화막과 패드 질화막 사이에 버퍼 역할을 하는 폴리실리콘막을 개재하여 완충 역할을 하도록 하는 공정이다. STI 공정은 패드 산화막과 패드 질화막을 순차적으로 형성하고 식각 공정으로 소자분리 영역의 기판을 노출시킨 후 기판의 노출된 영역을 식각하여 트렌치를 형성하고 절연물질로 트렌치를 매립하여 소자 분리막을 형성하는 공정이다.
상기에서, LOCOS 공정은 장시간의 고온 산화 공정으로 진행되므로 기판에 주입된 채널 저지 이온이 측면으로 확산되고, 버즈 빅(Bird's beak)이 발생되어 소자의 전기적 특성을 저하시키는 문제점이 발생된다. 따라서, 0.25um 이하의 제조 공정에서는 LOCOS 공정을 적용하여 소자 분리막을 형성하는데 한계가 있다.
이러한 LOCOS 공정의 문제점을 해결하기 위하여 0.25um 이하의 제조 공정에서는 STI 공정으로 소자 분리막을 형성한다. STI 공정으로 소자 분리막을 형성할 경우, 버즈 빅이 발생하지 않고 소자 분리 특성이 우수하다는 장점이 있다. 하지만, STI 공정으로 소자 분리막을 형성하는 경우에는 상부 모서리(Top coner)와 하부 모서리(Bottom corner)에 전계가 집중되어 소자의 전기적 특성이 저하되는 문제점이 있으며, 디자인 룰이 작아지면서 트렌치를 절연물질로 매립하는데 어려움이 있다. 또한, 트렌치를 절연물질로 매립하기 위하여 전체 상부에 절연물질층을 형성한 후에는 트렌치에만 절연물질을 잔류시키기 위하여 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정과 같은 평탄화 공정이 진행되어야 하며, 이로 인해 소자 분리막의 상부 모서리에 모우트가 발생되어 험프(Hump) 특성이 열악해지고 기판 표면의 균일도도 저하되는 문제점이 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 트렌치를 형성하는 과정에서 트렌치의 상부 모서리에 이중 경사각을 형성하여 전계가 집중되는 것을 방지하고, 패드 산화막 상부에 패드 질화막 대신에 실리콘 성분이 포함된 포토레지스트 패턴을 형성한 후 포토레지스트 패턴의 표면을 산화시켜 산화된 부분을 소자 분리막과 융화시킴으로써 트렌치를 절연 물질로 매립한 후 포토레지스트 패턴 및 패드 산화막을 제거하는 과정에서 모우트가 발생되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 패드 산화막
103 : 실리콘 함유 포토레지스트 패턴
103a : 표면 산화막 104 : 식각 경사면
105 : 트렌치 106 : 절연 물질층
107 : 소자 분리막
본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상부에 소자 분리 영역이 정의된 패드 산화막 및 실리콘 함유 포토레지스트 패턴을 적층 구조로 형성하는 단계와, 소자 분리 영역의 가장자리에 폴리머가 형성되도록 과도 식각을 실시하여 소자 분리 영역의 중앙 부분의 반도체 기판을 식각하면서 소자 분리 영역의 가장 자리에 식각 경사면을 형성하는 단계와, 소자 분리 영역의 중앙 부분에 트렌치를 형성하는 단계와, 포토레지스트 패턴의 표면을 산화시켜 표면 산화막을 형성하는 단계와, 전체 상부에 절연 물질층을 형성하여 트렌치를 매립하는 단계 및 포토레지스트 패턴이 목표 두께로 잔류할 때까지 평탄화 공정을 실시한 후 포토레지스트 패턴 및 패드 산화막을 제거하는 단계를 포함한다.
상기에서, 실리콘 함유 포토레지스트 패턴의 실리콘 함유량은 7 내지 50%이다.
한편, 과도 식각 공정은 CHF3가스, CF4가스 또는 이들의 혼합 가스를 식각 가스로 사용하여, 소자 분리 영역의 중앙부분을 50 내지 400Å의 깊이로 식각할 수 있다. 이때, CHF3의 공급 유량은 50 내지 70sccm이고, CF4의 공급 유량은 30 내지 50sccm이며, 운반 가스로 1000 내지 2000sccm의 Ar 가스를 함께 공급할 수도 있다. 이러한, 과도 식각은 500mTorr 내지 2500mTorr의 압력과 600 내지 2000W의 파워를인가한 상태에서 5초 내지 30초 동안 실시할 수 있다.
식각 경사면은 폭이 0.02um 내지 0.07um이고, 측면의 경사각은 20 내지 50도가 되도록 형성하는 것이 바람직하다.
표면 산화막은 O2플라즈마 처리로 형성할 수 있으며, O2플라즈마 처리는 50 내지 200℃의 온도에서 O2애슁 공정으로 진행하거나 O2이온 주입 공정으로 진행할 수 있다.
절연 물질층은 50 내지 300℃에서 저온 산화막으로 형성하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 반도체 기판(101) 상부에 패드 산화막(102) 및 포토레지스트막(103)을 순차적으로 형성한다. 이때, 포토레지스트막(103)은 실리콘이 7 내지 50% 정도 함유된 포토레지스트를 이용하여 3000 내지 10000Å의 두께로 형성한다.
도 1b를 참조하면, 노광 및 현상 공정으로 소자 분리 영역의 포토레지스트를 제거하여 소자분리 영역이 정의된 포토레지스트 패턴(103)을 형성한다. 포토레지스트 패턴(103)이 형성되면, 포토레지스트가 제거되어 노출된 패드 산화막(102)을 건식각 공정으로 제거하여 소자 분리 영역의 반도체 기판(101) 표면을 노출시킨다.
이후, 노출된 반도체 기판(101)의 가장자리 부분에 폴리머(도시되지 않음)가 쌓이도록 하면서 과도 식각을 실시하여 소자 분리 영역의 가장 자리보다 중앙 부분이 더 많이 식각되도록 하여 가장 자리의 기판(101)에 식각 경사면(104)을 발생시킨다. 이때, 소자 분리 영역의 가장 자리에 형성되는 식각 경사면(104)의 폭과 경사각은 소자의 집적도를 고려하여 조절할 수 있으며, 바람직하게는 식각 경사면(104)의 폭은 0.02um 내지 0.07um이 되도록 하며, 경사각은 20 내지 50도가 되도록 한다.
이러한 과도 식각은 CHF3가스, CF4가스 또는 이들의 혼합 가스를 식각 가스로 사용하는데, CHF3의 공급 유량은 50 내지 70sccm이고, CF4의 공급 유량은 30 내지 50sccm이며, 운반 가스로 1000 내지 2000sccm의 Ar 가스가 함께 공급된다. 한편, 과도 식각 공정은 500mTorr 내지 2500mTorr의 압력과 600 내지 2000W의 파워를 인가한 상태에서 5초 내지 30초 동안 실시하며, 소자 분리 영역의 중앙부분이 50 내지 400Å 정도 식각되도록 실시한다.
도 1c를 참조하면, 소자 분리 영역의 반도체 기판(101)을 소정 깊이만큼 식각하여 트렌치(105)를 형성한다. 이때, 도 1b에서 과도 식각 시 소자 분리 영역의 가장자리(식각 경사면; 104)에 쌓인 폴리머(도시되지 않음)가 식각 방지막의 역할을 하기 때문에, 소자 분리 영역의 가장자리는 식각되지 않고 식각 경사면(104)의 형태가 그대로 유지된다. 따라서, 소자 분리 영역의 중앙부분만이 식각되어 트렌치(105)는 소자 분리 영역의 중앙부분에 형성되며, 이로 인해 트렌치(105)의 상부 모서리는 도 1b에서 과도 식각에 의해 형성된 식각 경사면에 의해 둥근 형태가 된다.
이때, 트렌치(105)를 형성하기 위한 식각 공정은 HBr 가스 및 Cl2가스를 이용하여 2500 내지 4000Å의 깊이로 트렌치(105)를 형성하며, 반도체 기판(101)의 표면을 기준으로 트렌치(105) 측벽의 경사각이 70 내지 90도가 되도록 실시한다. 여기서, HBr 가스의 공급 유량은 100 내지 150sccm으로 조절하고, Cl2가스의 공급 유량은 35 내지 70sccm으로 조절한다.
트렌치(105)를 형성한 후에는 ATC(After Treatment Chamber) 처리를 30초 내지 1분 동안 실시하여 트렌치(105)의 측벽 및 저면에 발생된 식각 손상을 보완한다.
도 1d를 참조하면, 실리콘 성분이 포함된 포토레지스트 패턴(103)의 표면을 산화시켜 표면 산화막(103a)을 형성한다. 이때, 표면 산화막(103a)은 O2플라즈마 처리로 포토레지스트 패턴(103)의 표면을 산화시켜 형성할 수 있다. 여기서, O2플라즈마 처리를 하는 방법에는 50 내지 200℃의 온도에서 O2애슁(O2Ashing)을 실시하거나 O2이온 주입(Ion Implantation) 공정을 이용하는 방법 등이 있다.
도 1e를 참조하면, 트렌치(105)가 완전히 매립되도록 전체 상부에 절연 물질층(106)을 형성한다. 이때, 절연 물질층(106)은 포토레지스트 패턴(103)에 영향을 주지 않도록 저온 산화막(Low Thermal Oxide)으로 형성할 수 있으며, 저온 산화막은 50 내지 300℃에서 형성한다. 한편, 절연 물질층(106)의 두께는 후속 공정에서 실시될 화학적 기계적 연마 공정의 마진을 고려하여 결정할 수 있다.
도 1f를 참조하면, 화학적 기계적 연마와 같은 평탄화 공정을 실시하여 포토레지스트 패턴(103)이 노출될 때까지 절연 물질층(도 1e의 106)의 상부를 소정 두께만큼 제거한다. 이로써, 절연 물질층이 트렌치에만 잔류하여 절연 물질층으로 이루어진 소자 분리막(107)이 형성된다. 이때, 잔류하는 포토레지스트 패턴(103)의 높이가 반도체 기판(101)의 표면보다 높게 돌출된 소자 분리막(107)의 높이를 결정하므로, 평탄화 공정은 이를 고려하여 실시한다.
도 1g를 참조하면, 포토레지스트 패턴(도 1f의 103)을 애슁(Ashing) 처리로 제거한다. 한편, 포토레지스트 패턴 하부의 패드 산화막(도 1f의 102)은 전세정 공정에 의해 제거된다. 이로써, 소자 분리막(107)이 형성된다.
도 1h를 참조하면, 소자 분리막(107)이 형성된 후 후속 공정인 식각 및 세정 공정에 의해 소자 분리막의 양측 모서리 부분이 식각되더라도, 상기의 공정으로 소자 분리막(107)을 형성하는 경우에는 모우트(Moat)가 발생되지 않음을 알 수 있다.
상술한 바와 같이, 본 발명은 포토레지스트 패턴의 표면에 형성된 표면 산화막이 절연 물질층과 융화되기 때문에 트렌치의 폭은 그대로 유지하면서 소자 분리막 상부의 폭이 반도체 기판의 활성 영역 상부까지 넓어지므로, 소자 분리막의 양측 모서리가 과도하게 식각되더라도 모우트가 발생되지 않기 때문에 험프(Homp) 특성을 예방할 수 있으며, 반도체 소자의 서브스레쉬홀드(Subthreshold)와 같이 반도체 소자의 특성이 저하되는 것을 방지할 수 있다.
또한, 트렌치의 상부 모서리에 식각 경사면을 형성하여 이중 경사각을 형성함으로써 트렌치의 상부 모서리에 전계가 집중되는 것을 방지할 수 있으며, ATC 처리를 통해 트렌치의 측면 및 저면 거칠기를 개선할 수 있다.

Claims (9)

  1. 반도체 기판 상부에 소자 분리 영역이 정의된 패드 산화막 및 실리콘 함유 포토레지스트 패턴을 적층 구조로 형성하는 단계;
    상기 소자 분리 영역의 가장자리에 폴리머가 형성되도록 과도 식각을 실시하여 상기 소자 분리 영역의 중앙 부분의 상기 반도체 기판을 식각하면서 상기 소자 분리 영역의 가장 자리에 식각 경사면을 형성하는 단계;
    상기 소자 분리 영역의 중앙 부분에 트렌치를 형성하는 단계;
    상기 포토레지스트 패턴의 표면을 산화시켜 표면 산화막을 형성하는 단계;
    전체 상부에 절연 물질층을 형성하여 상기 트렌치를 매립하는 단계; 및
    상기 포토레지스트 패턴이 목표 두께로 잔류할 때까지 평탄화 공정을 실시한 후 상기 포토레지스트 패턴 및 상기 패드 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 실리콘 함유 포토레지스트 패턴의 실리콘 함유량은 7 내지 50%인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  3. 제 1 항에 있어서,
    상기 과도 식각 공정은 CHF3가스, CF4가스 또는 이들의 혼합 가스를 식각 가스로 사용하여, 상기 소자 분리 영역의 중앙부분을 50 내지 400Å의 깊이로 식각하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  4. 제 3 항에 있어서,
    상기 CHF3의 공급 유량은 50 내지 70sccm이고, 상기 CF4의 공급 유량은 30 내지 50sccm이며, 운반 가스로 1000 내지 2000sccm의 Ar 가스가 함께 공급되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 과도 식각은 500mTorr 내지 2500mTorr의 압력과 600 내지 2000W의 파워를 인가한 상태에서 5초 내지 30초 동안 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  6. 제 1 항에 있어서,
    상기 식각 경사면은 폭이 0.02um 내지 0.07um이고, 측면의 경사각은 20 내지 50도가 되도록 형성되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  7. 제 1 항에 있어서,
    상기 표면 산화막은 O2플라즈마 처리로 형성되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  8. 제 7 항에 있어서,
    상기 O2플라즈마 처리는 50 내지 200℃의 온도에서 O2애슁 공정으로 진행되거나 O2이온 주입 공정으로 진행되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  9. 제 1 항에 있어서,
    상기 절연 물질층은 50 내지 300℃에서 저온 산화막으로 형성되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
KR10-2002-0065754A 2002-10-28 2002-10-28 반도체 소자의 소자 분리막 형성 방법 KR100444608B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0065754A KR100444608B1 (ko) 2002-10-28 2002-10-28 반도체 소자의 소자 분리막 형성 방법
US10/622,532 US7091105B2 (en) 2002-10-28 2003-07-18 Method of forming isolation films in semiconductor devices
JP2003208845A JP4497860B2 (ja) 2002-10-28 2003-08-26 半導体素子の素子分離膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0065754A KR100444608B1 (ko) 2002-10-28 2002-10-28 반도체 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20040037307A KR20040037307A (ko) 2004-05-07
KR100444608B1 true KR100444608B1 (ko) 2004-08-16

Family

ID=37335630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0065754A KR100444608B1 (ko) 2002-10-28 2002-10-28 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100444608B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288382A (ja) * 1995-04-20 1996-11-01 Nec Corp 半導体装置の素子分離領域の製造方法
JPH10189731A (ja) * 1996-12-18 1998-07-21 Sekai Senshin Sekitai Denro Kofun Yugenkoshi コンタクトホール形成方法
JPH11330245A (ja) * 1998-04-02 1999-11-30 Samsung Electronics Co Ltd 半導体装置のコンタクト形成方法
JP2001223207A (ja) * 1999-12-30 2001-08-17 Hynix Semiconductor Inc エッチングポリマーを利用した半導体素子の製造方法及び半導体素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288382A (ja) * 1995-04-20 1996-11-01 Nec Corp 半導体装置の素子分離領域の製造方法
JPH10189731A (ja) * 1996-12-18 1998-07-21 Sekai Senshin Sekitai Denro Kofun Yugenkoshi コンタクトホール形成方法
JPH11330245A (ja) * 1998-04-02 1999-11-30 Samsung Electronics Co Ltd 半導体装置のコンタクト形成方法
JP2001223207A (ja) * 1999-12-30 2001-08-17 Hynix Semiconductor Inc エッチングポリマーを利用した半導体素子の製造方法及び半導体素子

Also Published As

Publication number Publication date
KR20040037307A (ko) 2004-05-07

Similar Documents

Publication Publication Date Title
KR100224700B1 (ko) 반도체장치의 소자분리방법
US6057210A (en) Method of making a shallow trench isolation for ULSI formation via in-direct CMP process
US4755477A (en) Overhang isolation technology
US7091105B2 (en) Method of forming isolation films in semiconductor devices
KR19980085035A (ko) 라운딩된 프로파일을 갖는 트렌치 형성방법 및 이를 이용한 반도체장치의 소자분리방법
TWI233645B (en) Method of forming an isolation film in a semiconductor device
KR100444608B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100473736B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100894791B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100451494B1 (ko) 반도체소자의소자분리막형성방법
KR20030050199A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100769127B1 (ko) 반도체 소자의 격리막 형성방법
KR100507380B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100455093B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100972693B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100984854B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20000021278A (ko) 트렌치 소자 분리 방법
KR20010005210A (ko) 얕은 트렌치 소자분리 방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100475718B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20030000132A (ko) 반도체소자의 소자분리절연막 형성방법
KR20020010806A (ko) 반도체소자의 소자분리막 형성 방법
KR20040057546A (ko) 반도체 소자의 소자분리막 형성 방법
KR20050011471A (ko) 반도체 소자의 소자 분리막 형성방법
KR20010011197A (ko) 얕은 트렌치 소자분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee