KR100473736B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents
반도체 소자의 소자 분리막 형성 방법 Download PDFInfo
- Publication number
- KR100473736B1 KR100473736B1 KR10-2002-0065753A KR20020065753A KR100473736B1 KR 100473736 B1 KR100473736 B1 KR 100473736B1 KR 20020065753 A KR20020065753 A KR 20020065753A KR 100473736 B1 KR100473736 B1 KR 100473736B1
- Authority
- KR
- South Korea
- Prior art keywords
- device isolation
- forming
- trench
- layer
- amorphous silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 238000002955 isolation Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 28
- 239000011810 insulating material Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 238000009832 plasma treatment Methods 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 4
- 230000001052 transient effect Effects 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000004927 fusion Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 15
- 230000002542 deteriorative effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010169 landfilling Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Element Separation (AREA)
Abstract
Description
Claims (7)
- 반도체 기판 상부에 소자 분리 영역이 정의된 패드 산화막, 비정질 실리콘층, 반사 방지막 및 포토레지스트 패턴을 적층 구조로 형성하는 단계;상기 소자 분리 영역의 중앙 부분에 트렌치를 형성하는 단계;상기 포토레지스트 패턴 및 상기 반사 방지막을 제거하는 단계;상기 비정질 실리콘층의 측벽 및 상부 표면을 균일하게 산화시켜 표면 산화막을 형성하는 단계;상기 트렌치가 매립되도록 전체 상부에 절연 물질층을 형성하여, 상기 비정질 실리콘층 측벽의 균일한 상기 표면 산화막과 상기 절연 물질층으로 이루어진 소자 분리막을 형성하는 단계; 및상기 절연 물질층이 목표 두께로 잔류할 때까지 평탄화 공정을 실시한 후 상기 비정질 실리콘층 및 상기 패드 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서, 상기 적층 구조를 형성한 후 상기 트렌치를 형성하기 전에,상기 소자 분리 영역의 가장자리에 폴리머가 형성되도록 과도 식각을 실시하여 상기 소자 분리 영역의 중앙 부분의 상기 반도체 기판을 식각하면서 상기 소자 분리 영역의 가장 자리에 식각 경사면을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제 2 항에 있어서,상기 과도 식각 공정은 CHF3 가스, CF4 가스 또는 이들의 혼합 가스를 식각 가스로 사용하여, 상기 소자 분리 영역의 중앙부분을 50 내지 400Å의 깊이로 식각하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제 2 항에 있어서,상기 식각 경사면은 폭이 0.02um 내지 0.07um이고, 측면의 경사각은 20 내지 50도가 되도록 형성되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서, 상기 반사 방지막을 제거한 후 상기 비정질 실리콘층의 표면을 산화시키기 전에,상기 트렌치의 측면 및 저면을 산화 공정으로 산화시켜 상기 트렌치의 측면 및 저면에 표면 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 표면 산화막은 O2 플라즈마 처리로 형성되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제 6 항에 있어서,상기 O2 플라즈마 처리는 50 내지 200℃의 온도에서 O2 애슁 공정으로 진행되거나 O2 이온 주입 공정으로 진행되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0065753A KR100473736B1 (ko) | 2002-10-28 | 2002-10-28 | 반도체 소자의 소자 분리막 형성 방법 |
US10/622,532 US7091105B2 (en) | 2002-10-28 | 2003-07-18 | Method of forming isolation films in semiconductor devices |
JP2003208845A JP4497860B2 (ja) | 2002-10-28 | 2003-08-26 | 半導体素子の素子分離膜形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0065753A KR100473736B1 (ko) | 2002-10-28 | 2002-10-28 | 반도체 소자의 소자 분리막 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040037306A KR20040037306A (ko) | 2004-05-07 |
KR100473736B1 true KR100473736B1 (ko) | 2005-03-10 |
Family
ID=37335629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0065753A KR100473736B1 (ko) | 2002-10-28 | 2002-10-28 | 반도체 소자의 소자 분리막 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100473736B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100815951B1 (ko) * | 2006-07-24 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 에스티아이의 트랜치 프로파일 개선 방법 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58100441A (ja) * | 1981-12-10 | 1983-06-15 | Toshiba Corp | 半導体装置の製造方法 |
JPS6292450A (ja) * | 1985-10-18 | 1987-04-27 | Nec Corp | 半導体装置の製造方法 |
JPS63299361A (ja) * | 1987-05-29 | 1988-12-06 | Sony Corp | 半導体装置の製造方法 |
KR19980080648A (ko) * | 1997-04-25 | 1998-11-25 | 아사무라다카시 | 반도체 장치 및 그 제조 방법 |
JPH11330245A (ja) * | 1998-04-02 | 1999-11-30 | Samsung Electronics Co Ltd | 半導体装置のコンタクト形成方法 |
KR20010019185A (ko) * | 1999-08-25 | 2001-03-15 | 윤종용 | 트렌치 격리 제조 방법 |
KR20010029799A (ko) * | 1999-09-28 | 2001-04-16 | 마찌다 가쯔히꼬 | 반도체 장치의 제조방법 |
KR20010037844A (ko) * | 1999-10-20 | 2001-05-15 | 윤종용 | 반도체 소자의 트렌치형 소자 분리막 형성방법 |
-
2002
- 2002-10-28 KR KR10-2002-0065753A patent/KR100473736B1/ko active IP Right Grant
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58100441A (ja) * | 1981-12-10 | 1983-06-15 | Toshiba Corp | 半導体装置の製造方法 |
JPS6292450A (ja) * | 1985-10-18 | 1987-04-27 | Nec Corp | 半導体装置の製造方法 |
JPS63299361A (ja) * | 1987-05-29 | 1988-12-06 | Sony Corp | 半導体装置の製造方法 |
KR19980080648A (ko) * | 1997-04-25 | 1998-11-25 | 아사무라다카시 | 반도체 장치 및 그 제조 방법 |
JPH11330245A (ja) * | 1998-04-02 | 1999-11-30 | Samsung Electronics Co Ltd | 半導体装置のコンタクト形成方法 |
KR20010019185A (ko) * | 1999-08-25 | 2001-03-15 | 윤종용 | 트렌치 격리 제조 방법 |
KR20010029799A (ko) * | 1999-09-28 | 2001-04-16 | 마찌다 가쯔히꼬 | 반도체 장치의 제조방법 |
KR20010037844A (ko) * | 1999-10-20 | 2001-05-15 | 윤종용 | 반도체 소자의 트렌치형 소자 분리막 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20040037306A (ko) | 2004-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100224700B1 (ko) | 반도체장치의 소자분리방법 | |
US4755477A (en) | Overhang isolation technology | |
KR19980074323A (ko) | 반도체 소자의 셜로우 트렌치 아이솔레이션 방법 | |
US7091105B2 (en) | Method of forming isolation films in semiconductor devices | |
KR100473736B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100444608B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100894791B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR20020053565A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100455094B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100911984B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100507380B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR20050028573A (ko) | 반도체 소자의 제조방법 | |
KR20030050199A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100481909B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR100256821B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
KR100475718B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR20000044658A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR100575080B1 (ko) | 소자 분리막 형성 방법 | |
KR20000021278A (ko) | 트렌치 소자 분리 방법 | |
KR20030052663A (ko) | 반도체소자의 분리 방법 | |
KR100984854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20020010806A (ko) | 반도체소자의 소자분리막 형성 방법 | |
KR20010011197A (ko) | 얕은 트렌치 소자분리 방법 | |
KR20030000132A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR20050012583A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170117 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180116 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190117 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 16 |