JPS6292450A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6292450A JPS6292450A JP23137085A JP23137085A JPS6292450A JP S6292450 A JPS6292450 A JP S6292450A JP 23137085 A JP23137085 A JP 23137085A JP 23137085 A JP23137085 A JP 23137085A JP S6292450 A JPS6292450 A JP S6292450A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- trench
- silicide film
- film
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に溝型の絶縁
分離領域を有する半導体装置の製造方法に関する。
分離領域を有する半導体装置の製造方法に関する。
一般に、半導体集積回路等の集積度の高い半導体装置を
構成する場合、素子間を絶縁するための絶縁領域の微細
化を図るために溝型の分1riIf領域が利用される。
構成する場合、素子間を絶縁するための絶縁領域の微細
化を図るために溝型の分1riIf領域が利用される。
この溝型の分離領域は、半導体基板の表面に形成した溝
内を絶縁材料で埋設したものであり、溝の幅を狭く形成
する一方で溝を深く形成することにより、素子間寸法の
低減にかかわらず良好な絶縁効果を得ることができる。
内を絶縁材料で埋設したものであり、溝の幅を狭く形成
する一方で溝を深く形成することにより、素子間寸法の
低減にかかわらず良好な絶縁効果を得ることができる。
そして、この種の溝型の分tjil[領域を構成するた
めに従来から行われている方法は、半導体基板の不活性
領域、即ち分離領域相当箇所の表面に溝を形成した後に
、この溝の底面にのみチャネルストッパとしての不純物
をイオン注入し、その上で溝を酸化膜等の絶縁材で埋め
て分離領域を形成する方法が採用されている。
めに従来から行われている方法は、半導体基板の不活性
領域、即ち分離領域相当箇所の表面に溝を形成した後に
、この溝の底面にのみチャネルストッパとしての不純物
をイオン注入し、その上で溝を酸化膜等の絶縁材で埋め
て分離領域を形成する方法が採用されている。
上述した従来の溝型分離領域の形成方法では、溝を形成
した後に不純物をイオン注入しているために、チャネル
ストッパは溝の底面にのみ形成され溝の側面に形成され
ることはない。このため、この構成の溝型分離領域を用
いて例えばMO3型電界効果トランジスタを構成した場
合、溝の側面に反転層が形成され、ソース・ドレイン間
にリーク電流が流れるという問題が生じ易い。
した後に不純物をイオン注入しているために、チャネル
ストッパは溝の底面にのみ形成され溝の側面に形成され
ることはない。このため、この構成の溝型分離領域を用
いて例えばMO3型電界効果トランジスタを構成した場
合、溝の側面に反転層が形成され、ソース・ドレイン間
にリーク電流が流れるという問題が生じ易い。
このため、溝の側面にチャネルストッパを形成すること
が要求されているが、このためには不純物のイオン注入
時に不純物が溝側面に注入されなければならない。これ
を満足させるためには、溝の側面をテーパ状に構成する
必要があるが、これでは溝の幅、即ち分離領域の幅が大
きくなり、溝型絶縁分離領域の本来の目的である集積度
の向上を達成する上での障害になる。
が要求されているが、このためには不純物のイオン注入
時に不純物が溝側面に注入されなければならない。これ
を満足させるためには、溝の側面をテーパ状に構成する
必要があるが、これでは溝の幅、即ち分離領域の幅が大
きくなり、溝型絶縁分離領域の本来の目的である集積度
の向上を達成する上での障害になる。
本発明の半導体装置の製造方法は、溝型分離領域の側面
をテーパ状に形成することなく溝の側面にチャネルスト
ッパを形成することを可能とし、これにより集積度の向
上を図るものであり、溝を形成した後に溝の内面に高融
点金属シリサイド膜を形成し、その上からチャネルスト
ッパ用の不純物のイオン注入を行い、しかる後これを熱
処理して不純物を高融点金属シリサイド膜を通して溝側
面にまで拡散させる工程を有している。
をテーパ状に形成することなく溝の側面にチャネルスト
ッパを形成することを可能とし、これにより集積度の向
上を図るものであり、溝を形成した後に溝の内面に高融
点金属シリサイド膜を形成し、その上からチャネルスト
ッパ用の不純物のイオン注入を行い、しかる後これを熱
処理して不純物を高融点金属シリサイド膜を通して溝側
面にまで拡散させる工程を有している。
次に、本発明を図面を参照して説明する。
第1図乃至第4図は本発明方法を工程順に示す断面図で
あり、特に溝型分離領域の部分のみを図示したものであ
る。
あり、特に溝型分離領域の部分のみを図示したものであ
る。
先ず、第1図のように、−i電型、例えばP型シリコン
基板1を熱処理してその表面にシリコン酸化膜2を50
0人成長し、更にその上にCVD法等により多結晶シリ
コン膜3を1μm程度成長させる。そして、図外のフォ
トレジスト等を用いたフォトリソグラフィ技術により、
不活性領域に側面がシリコン基板1の表面に対して略垂
直に向けられた断面がU字形状の溝4を1μ程度の深さ
にまで形成する。
基板1を熱処理してその表面にシリコン酸化膜2を50
0人成長し、更にその上にCVD法等により多結晶シリ
コン膜3を1μm程度成長させる。そして、図外のフォ
トレジスト等を用いたフォトリソグラフィ技術により、
不活性領域に側面がシリコン基板1の表面に対して略垂
直に向けられた断面がU字形状の溝4を1μ程度の深さ
にまで形成する。
次いで、第2図のように高融点金属の一つであるチタン
のシリサイド膜5をスパッタ法等により2000人程度
0厚さで全面に被着する。このとき、チタンシリサイド
膜5は前記溝4の底面はもとより内側面にまで亘って被
着する。そして、このチタンシリサイド膜5の上からチ
ャネルストッパ用の不純物であるボロンを例えばI X
10 I3c m−2のドーズ量でイオン注入する。
のシリサイド膜5をスパッタ法等により2000人程度
0厚さで全面に被着する。このとき、チタンシリサイド
膜5は前記溝4の底面はもとより内側面にまで亘って被
着する。そして、このチタンシリサイド膜5の上からチ
ャネルストッパ用の不純物であるボロンを例えばI X
10 I3c m−2のドーズ量でイオン注入する。
しかる後、窒素雰囲気中で950℃、30分の熱処理を
行い、溝4の底面にイオン注入されたボロンを拡散して
溝の底面にチャネルストッパ6を形成する。このとき、
チタンシリサイド膜5は不純物の拡散係数が大きいため
、溝の底面にイオン注入されたボロンはチタンシリサイ
ド膜5の溝側面部位にまで拡散され、更にこのチタンシ
リサイド膜5を通して溝4の側面に拡散される。これに
より、第3図のように溝4の底面乃至側面に亘ってボロ
ンが拡散され、P型のチャネルストッパ6が形成される
。
行い、溝4の底面にイオン注入されたボロンを拡散して
溝の底面にチャネルストッパ6を形成する。このとき、
チタンシリサイド膜5は不純物の拡散係数が大きいため
、溝の底面にイオン注入されたボロンはチタンシリサイ
ド膜5の溝側面部位にまで拡散され、更にこのチタンシ
リサイド膜5を通して溝4の側面に拡散される。これに
より、第3図のように溝4の底面乃至側面に亘ってボロ
ンが拡散され、P型のチャネルストッパ6が形成される
。
その後、第4図のようにチタンシリサイド膜5をエツチ
ング除去し、溝4内に酸化シリコン等の絶縁材7を埋設
し、更に前記多結晶シリコン膜3及びシリコン酸化膜2
をエツチング除去する。なお、酸化シリコンを絶縁材7
として埋設する際には所謂エッチパンク法が用いられる
が、このときのエツチングストソバとして前記多結晶シ
リコン膜3が利用される。
ング除去し、溝4内に酸化シリコン等の絶縁材7を埋設
し、更に前記多結晶シリコン膜3及びシリコン酸化膜2
をエツチング除去する。なお、酸化シリコンを絶縁材7
として埋設する際には所謂エッチパンク法が用いられる
が、このときのエツチングストソバとして前記多結晶シ
リコン膜3が利用される。
以下、活性領域にゲート絶縁膜としてのシリコン酸化膜
8を300人成長し、更にその上に多結晶シリコン膜9
を5000人成長する。その後、通常の工程に従ってゲ
ート電極やソース・ドレイン領域等を形成し、例えばM
O3型電界効果トランジスタを素子とする半導体集積回
路を完成する。
8を300人成長し、更にその上に多結晶シリコン膜9
を5000人成長する。その後、通常の工程に従ってゲ
ート電極やソース・ドレイン領域等を形成し、例えばM
O3型電界効果トランジスタを素子とする半導体集積回
路を完成する。
このようにして溝型分離領域を形成すると、溝4の底面
乃至側面に亘ってチャネルストッパ6が形成されるので
、溝側面に反転層が形成されることはなく、ソース・ド
レイン間のリーク電流を防止して素子間の絶縁分離効果
を向上できる。また、この溝型分離領域の製造方法にお
いては、不純物のイオン注入の前にチタンシリサイド膜
5を形成しておけば、このチタンシリサイド膜5の拡散
作用によって不純物を溝4の底面はもとより側面にまで
拡散させ、溝の底面乃至側面に亘って自動的にチャネル
ストッパ6を形成できるので、溝の側面にテーバを設け
る必要もなく溝の微細化を図り、半導体装置の集積度の
向−にを図ることができる。
乃至側面に亘ってチャネルストッパ6が形成されるので
、溝側面に反転層が形成されることはなく、ソース・ド
レイン間のリーク電流を防止して素子間の絶縁分離効果
を向上できる。また、この溝型分離領域の製造方法にお
いては、不純物のイオン注入の前にチタンシリサイド膜
5を形成しておけば、このチタンシリサイド膜5の拡散
作用によって不純物を溝4の底面はもとより側面にまで
拡散させ、溝の底面乃至側面に亘って自動的にチャネル
ストッパ6を形成できるので、溝の側面にテーバを設け
る必要もなく溝の微細化を図り、半導体装置の集積度の
向−にを図ることができる。
なお、溝内を絶縁材で埋設する構造に代えて、溝内面に
絶縁膜を形成した上で内部を多結晶シリコンで埋設する
構造としてもよい。また、高融点金属シリサイドにはチ
タン以外のタングステンやモリブデン等を用いることも
できる。
絶縁膜を形成した上で内部を多結晶シリコンで埋設する
構造としてもよい。また、高融点金属シリサイドにはチ
タン以外のタングステンやモリブデン等を用いることも
できる。
以上説明したように本発明の製造方法は、溝を形成した
後に溝の内面に高融点金属シリサイド膜を形成し、その
上からチャネルストッパ用の不純物のイオン注入を行い
、しかる後これを熱処理して不純物を高融点金属シリサ
イド膜を通して溝側面にまで拡散させる工程を有してい
るので、溝の側面にテーパを形成しなくとも高融点金属
シリサイド膜の拡散作用によって溝側面にチャネルスト
ッパを形成することができ、これにより素子間の絶縁効
果を向上するとともに溝型分離領域の微細化及び半導体
装置の集積度の向上を達成することができる。
後に溝の内面に高融点金属シリサイド膜を形成し、その
上からチャネルストッパ用の不純物のイオン注入を行い
、しかる後これを熱処理して不純物を高融点金属シリサ
イド膜を通して溝側面にまで拡散させる工程を有してい
るので、溝の側面にテーパを形成しなくとも高融点金属
シリサイド膜の拡散作用によって溝側面にチャネルスト
ッパを形成することができ、これにより素子間の絶縁効
果を向上するとともに溝型分離領域の微細化及び半導体
装置の集積度の向上を達成することができる。
第1図乃至第4図は本発明の製造方法を工程順に説明す
るだめの断面図である。 1・・・半可体基板、2・・・シリコン酸化膜、3・・
・多結晶シリコン膜、4・・・溝、5・・・高融点金属
シリサイド膜、6・・・チャネルストッパ、7・・・酸
化シリコン、8・・・シリコン酸化膜、9・・・多結晶
シリコン膜。 代理人 弁理士 鈴 木 章 失 業1図 第2図 第3図 第4図
るだめの断面図である。 1・・・半可体基板、2・・・シリコン酸化膜、3・・
・多結晶シリコン膜、4・・・溝、5・・・高融点金属
シリサイド膜、6・・・チャネルストッパ、7・・・酸
化シリコン、8・・・シリコン酸化膜、9・・・多結晶
シリコン膜。 代理人 弁理士 鈴 木 章 失 業1図 第2図 第3図 第4図
Claims (1)
- 【特許請求の範囲】 1、半導体基板の絶縁分離領域に溝を形成する工程と、
この溝の内面に高融点金属シリサイド膜を形成する工程
と、この高融点金属シリサイド膜の上から前記溝内にチ
ャネルストッパ用の不純物をイオン注入する工程と、そ
の後熱処理を行って前記イオン注入した不純物を溝底面
に拡散させるとともに前記高融点金属シリサイド膜を通
して溝側面にまで拡散させる工程とを含むことを特徴と
する半導体装置の製造方法。 2、前記溝は側面を半導体基板表面に対して略垂直に向
けたU字形状に形成してなる特許請求の範囲第1項記載
の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23137085A JPS6292450A (ja) | 1985-10-18 | 1985-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23137085A JPS6292450A (ja) | 1985-10-18 | 1985-10-18 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6292450A true JPS6292450A (ja) | 1987-04-27 |
Family
ID=16922553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23137085A Pending JPS6292450A (ja) | 1985-10-18 | 1985-10-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6292450A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100473736B1 (ko) * | 2002-10-28 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
-
1985
- 1985-10-18 JP JP23137085A patent/JPS6292450A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100473736B1 (ko) * | 2002-10-28 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000332246A (ja) | 自己整列トレンチを有するmosゲートデバイスを形成するプロセス | |
JPH04225529A (ja) | 微量の不純物を添加したドレイン(ldd)を有する集積回路構造体を製作する改良された方法 | |
JPH10125920A (ja) | Mosトランジスタおよびその形成方法 | |
JPH023269A (ja) | 集積回路の製造方法 | |
JPH11102919A (ja) | Dmosトランジスタの製造方法 | |
US5153146A (en) | Maufacturing method of semiconductor devices | |
JPH0346275A (ja) | 半導体装置の製造方法 | |
JPH0425076A (ja) | 薄膜トランジスタ | |
JPH0637309A (ja) | 半導体装置の製造方法 | |
JPS6292450A (ja) | 半導体装置の製造方法 | |
KR19980081779A (ko) | Mos 트랜지스터와 그 제조 방법 | |
JPS6126264A (ja) | 半導体装置の製造方法 | |
JPH0212960A (ja) | 半導体装置の製造方法 | |
JPH05291573A (ja) | 半導体装置およびその製造方法 | |
JPH02280322A (ja) | 半導体装置の製法 | |
JPS62198162A (ja) | Mosトランジスタ及びその製造方法 | |
JP4940514B2 (ja) | 半導体装置の製造方法 | |
JP3297102B2 (ja) | Mosfetの製造方法 | |
JP2705583B2 (ja) | 半導体装置の製造方法 | |
JPS6016469A (ja) | Mis半導体装置の製法 | |
JPH05190848A (ja) | Mosfetの製造方法 | |
JPH0555232A (ja) | 半導体装置の製造方法 | |
JPH033246A (ja) | 半導体装置の製造方法 | |
JPS5856435A (ja) | 半導体装置の製造方法 | |
JPH02295131A (ja) | Mosトランジスタの製造方法 |