JPH0425076A

JPH0425076A - 薄膜トランジスタ

Info

Publication number: JPH0425076A
Application number: JP12789490A
Authority: JP
Inventors: Tadayuki Kimura; 忠之木村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-05-16
Filing date: 1990-05-16
Publication date: 1992-01-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】以下の順序に従って本発明を説明する。

Ａ、産業上の利用分野Ｂ９発明の概要Ｃ０従来技術［第６図］Ｄ９発明が解決しようとする問題点［第７図］Ｅ０問題
点を解決するための手段Ｆ、イ乍用Ｇ、実施例［第１図乃至第５図コａ、一つの実施例［第１図、第２図］ｂ、他の実施例［第３図乃至第５図］Ｈ８発明の効果（Ａ、産業上の利用分野）本発明は薄膜トランジスタ、特にショートチャンネル効
果を生じに＜＜シた薄膜トランジスタに関する。

（Ｂ　発明の概要）本発明は、薄膜トランジスタにおいて、ショートチャン
ネル効果を生じにく（するため、ドレイン領域の不純物濃度をチャンネル領域側の端部に
おいて低くし、あるいは、ドレイン領域の不純物濃度の深さ方向におけ
る分布のピークの属する平面をチャンネル領域の属する
平面からすらしたものである。

（Ｃ，従来技術）［第６図］薄膜トランジスタは、絶縁基板あるいは絶縁膜上に多結
晶シリコン等の半導体層からなるトランジスタ、主とし
てＭＯＳトランジスタを形成したものであり、第６図（
Ａ）、（Ｂ）はそれの各別の例を示す断面図である。図
面において、１は絶縁基板、２は多結晶シリコンからな
る活性層、３はチャンネル領域、４はソース領域、５は
ドレイン領域、６はゲート絶縁膜、７はゲート電極、８
は層間絶縁膜、９はソース電極、１０はトレイン電極で
ある。同図（Ａ）はゲート電極７が活性層よりも上側に
あるタイプのものを示し、同図（Ｂ）はゲート電極が活
性層より下側にあるものを示す。

このような薄膜トランジスタについては、近年、液晶デ
イスプレィやＬＳＩへの応用のための研究が盛んに行わ
れており、実用化も徐々に進んでいる。

（Ｄ　発明が解決しようとする問題点）［第７図］ところで、薄膜トランジスタをＬＳＩに適用する場合、
チャンネル側を短かくする必要がある。

特に、１．６Ｍ以上の記憶容■を有するＳＲＡＭに薄膜
トランジスタを適用する場合、チャンネル長をＱ、７１
ｘｍ以下に短かくする必要がある。しかしながら、チャ
ンネル長を短か（する程ショートヂャンネル効果が強く
生じ、リーク電流が増えるという問題がある。

第７図は従来の第６図（Ｂ）に示す薄膜ｌ・ランジスタ
のゲート電圧・ドレイン電圧関係図であり、この図はチ
ャンネル長Ｌ　［単位μｍ］をパラメータとしている。

この図からチャンネル長りが０．５１ｔｍの場合にはシ
ョートチャンネル効果によってオフ時とオン時とでドレ
イン電流に顕著な差が生じないことが明らかである。そ
して、チャンネル長しが０．７μｍ以上であってもオフ
時（ゲート電圧が０■の時）のドレイン電流Ｉｄは１０
−”Ａ程度となる。このオフ時の電流、即ちリーク電流
は、１９８８年９月号ＮＩＫＫＥＩＭＩＣＲＯＤＥＶＩ
ＣＥＳ第１２３〜第１３０頁「薄膜トランジスタを積み
上げた完全ＣＭＯ３ＩＭＳＲＡＭを試作」により紹介さ
れているように、グレインバウンダリーでのトラップを
介してのキャリアの電界放出によって発生すると考えら
れている。

そして、かかるショートチャンネル効果は、ソース領域
Ｓ中にドープした不純物の横方向拡散により実質的にチ
ャンネル長が短か（なることによってより生じ易（なる
。

本発明はこのような問題点を解決すべく為されたもので
あり、ショートチャンネル効果を生じにくくすることを
目的とする。

（Ｅ、問題点を解決するための手段）請求項（１）の薄膜トランジスタは、ドレイン撰］域の
不純物濃度をチャンネル領域側の端部において低くシ、
たことを特徴とする請求項（２）の薄膜トランジスタは、ドレイン領域の不
純物濃度の深さ方向における分布のピークの属する平面
をチャンネル領域の属する平面からずらしたことを特徴
とする。

（Ｆ、作用）請求項（１）の薄膜トランジスタによれば、ドレイン領
域の不純物濃度がチャンネル領域側の端部において低い
ので、チャンネル領域のドレイン側の電界が弱められ電
界放出されるキャリアの量が少なくなり、延いてはリー
ク電流が小さくなる。また、ドレイン領域のチャンネル
側の端部の不純物濃度が低いので横方向拡散によりドレ
イン領域からチャンネル領域へ侵入する不純物も少な（
なるので、不純物の横方向拡散によるチャンネル長の短
縮も少な（なる。従って、この点でもショートチャンネ
ル効果が少なくなり、延いてはリーク電流か小さくなる
。

請求項（２）の薄膜トランジスタによれば、ソース領域
の不純物濃度の深さ方向における分布のピークの高さが
チャンネル領域の高さとすれているので、活性化の際に
ドレイン領域中の不純物が横方向に拡散してもチャンネ
ル領域へはほとんど侵入し得ない。従って、不純物の横
方向拡散によるチャンネルの短縮が起こりにくくなり、
チャンネル短縮によるショートチャンネル効果の発生を
防止することができる。

（Ｇ、実施例）［第１図乃至第５図］以下、本発明薄膜トランジスタを図示実施例に従って詳
細に説明する。

（ａ、一つの実施例）［第１図、第２図］第１図は本発
明薄膜１〜ランジスタの一つの実施例を示す断面図であ
る。図面において、１は絶縁基板、２は多結晶シリコン
からなる活性層、３はチャンネル領域、４はソース領域
、４ａは該ソース領域４のチャンネル領域側の端部に形
成された不純物濃度の低い領域、即ち低濃度領域、５は
ドレイン領域、５ａは該ドレイン領域５のチャンネル領
域側の端部に形成された不純物濃度の低い領域、即ぢ低
濃度領域、６は眉間絶縁膜である。

７は多結晶シリコンからなるゲート電極で、側面に逆テ
ーパーがついている。このように、ゲート電極７の側面
に逆テーパーをつけるのは、ドレイン領域５のチャンネ
ル領域側の端部に不純物濃度の低い低濃度領域５ａが形
成されるようにするためである。

即ち、ソース領域４及びトレイン領域５の形成は、グー
ｌ〜電極７をマスクとして活性層２に不純物をイオン打
込みすることによって行われるが、ゲート電極７の側面
にテーパーがついていると、そのテーパーのついた部分
のイオン打込みされる不純物に対するマスク効果が弱（
なる。しかも、側方へ（チャンネルからドレイン側へ）
行くに従って徐々に弱（なるという態様で弱くなる。

従って、ドレイン領域５のチャンネル領域側の端部には
チャンネル領域側へ行くに従って不純物濃度か徐々に低
下する低濃度領域５ａが形成される。そして、ドレイン
領域５のチャンネル領域側の端部にこのような不純物濃
度が傾斜的に変化する低濃度領域５ａがあるので、ドレ
イン領域５とチャンネル領域３の境界部近傍における電
界強度が緩和され、その結果、グレインバウンダリーの
トラップを介しての電界放出によるリーク電流か小さ（
なり、ショートチャンネル効果も生じにくくなる。

このように、本薄膜トランジスタによればリーク電流を
小さ（することができるのである。

尚、低濃度領域５ａを形成するためにはゲート電極７に
テーパーをつＧプることか必要であるが、これはゲート
電極７をパターニングするＲＩＥのエッヂヤントのエネ
ルギーを適宜な強さにすることによって行うことができ
る。第２図（Ａ）、（Ｂ）はその原理の説明する断面図
である。

同図から明らかなようにエッチャントはゲート電極とな
る多結晶シリコン層７に衝突するとその一部が側方に反
射されて多結晶シリコン層７のレジストマスク１１下に
位置する部分を削る。従って、多結晶シリコン層７はレ
ジストマスク１］下に位置する部分も僅かであるが削ら
れ、その削られる幅は同図（Ａ）、（Ｂ）に示すように
エツチングが進行するに従って太き（なる。その結果、
ゲート電極７の側面が逆テーパー状になり、延いては、
ソース・ドレイン形成用不純物のイオン打込みの際にド
レイン領域５のチャンネル領域側の端部に、チャンネル
領域側へ行く程不純物濃度が低くなる低濃度領域５ａを
形成することが可能になるのである。ちなみに、テーパ
ー角αは４５度程度が好ましい。

尚、ゲート電極７の側面に形成するのは順テーパ−、即
ち上に行く程ゲートの長さが短くなるようなテーパーで
も良い。但し、このような順テーパーはウェットエツチ
ングによって形成することばできるがＲＩＥでは形成す
ることが難しい。また、斜めインプラによって低濃度領
域５ａを形成することが考えられるが、その場合、バッ
クチャンネル側でチャンネル長が短か（なりショートチ
ャンネル効果が生じるので好ましくないといえる。

（ｂ　他の実施例）［第３図乃至第５図］第３図は本発
明薄膜トランジスタの他の実施例を示す断面図である。

同図において、１は絶縁基板（あるいは絶縁膜）、７は
多結晶シリコンからなるゲート電極（厚さ５００人）、
６はＴ　Ｅ　ＯＳ　　Ｓ　ｉ　Ｏ２からなるゲート絶縁
膜（厚さ３００人）である。

２は該ゲート絶縁膜６上に形成された多結晶シリコンか
らなる活性層、３はチャンネル領域、４はソース領域、
５はドレイン領域であり、活性層２はチャンネル領域３
においてよりもソース領域４及びドレイン領域５におい
ての方が厚（なっている。そして、ソース領域４及びド
レイン領域５の深さ方向における不純物濃度分布のピー
クがチャンネル領域３よりも１００人程程度いところ４
ｂ、５ｂに位置するようにされている。これは、活性化
のためのアニールの際にドレイン領域５中の不純物が横
方向拡散によりチャンネル領域３中に拡散してチャンネ
ル長が短かくなるのを防止するためである。

８は層間絶縁膜、９はアルミニウムあるいはシリコン含
有アルミニウムからなるソース電極、１０は同じくドレ
イン電極である。

この薄膜トランジスタは、前述のとおり、ソース領域４
及びドレイン領域５の深さ方向における不純物濃度分布
のピークがチャンネル領域３よりも深いところ４ｂ、５
ｂに位置するようにされているので、ソース領域４及び
ドレイン領域５中にイオン打込みされた不純物の活性化
のためのアニールの際に不純物が横方向に拡散してもチ
ャンネル領域３中にはほとんど侵入し得ない。従って、
チャンネル領域３が不純物の横方向拡散によってチャン
ネル長が短かくなる虞れがなく、ショートチャンネル効
果が生じにくくなる。

第４図（Ａ）乃至（Ｄ）は第３図に示した薄膜トランジ
スタの製造方法を工程順に示す断面図である。

（Ａ）絶縁基板（あるいは絶縁膜）１上に多結晶シリコ
ンからなるゲート電極（厚さ５００人）７を形成し、そ
の後、ＴＥ０１−３ｉｎ２からなるゲート絶縁膜（厚さ
３００人）６をＣＶＤにより形成する。第４図（Ａ）は
該絶藤膜６形成後の状態を示す。

（Ｂ）次に、同図（Ｂ）に示すように、ソース領域４及
びドレイン領域５を形成すべき箇所のみに多結晶シリコ
ン層（厚さ２００人）２を形成する。

（Ｃ）次に、同図（Ｃ）に示すように、多結晶シリコン
層２を厚さ１００人程程度面的に成長させる。この段階
ではじめてチャンネル領域３が形成される。

（Ｄ）その後、同図（Ｄ）に示すように、レジスト膜１
１をマスクとして多結晶シリコン層２に不純物をイオン
打込みすることによりソース領域４及びドレイン領域５
を形成する。本例では、ＢＦ２を２０ＫｅＶのエネルギ
ー、５Ｘ１０”／ｃｍ２の濃度でイオン打込みする。す
ると、多結晶シリコン層２の表面から２００人の深さが
不純物濃度の深さ方向におけるピークとなり、このピー
クはチャンネル領域３の底面の深さ１００人よりも更に
１００人深いところに位置することになる。

次いで、活性化アニールを行う。このアニールは、例え
ばＲＴ　Ａ　（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅ
ａｌ）により１１００℃の温度で、例えば１０秒間行う
。

その後、層間絶縁膜（厚さ３００人）８を形成し、更に
コンタクトホールを形成し、しかる後、アルミニウムか
らなる電極（厚さ４０００人）９．１０を形成すると第
３図に示す薄膜トランジスタが出来上る。

第５図は第４図（Ａ）乃至（Ｄ）に示した方法により製
造した第３図に示す薄膜トランジスタのチャンネル長し
く単位μｍ）をパラメータとしたゲート電圧・ドレイン
電流関係図であり、この図を従来の場合を示す第７図と
比較すると次のことが明らかである。

先ず、チャンネル長しが０．５μｍと短か（でも第３図
に示す薄膜トランジスタの場合にはオン時とオフ時とで
ドレイン電流に顕著な差異が認められ、スイッチングト
ランジスタとして充分に機能し得る。つまり、ショート
チャンネル効果は弱い。

そして、オフ時における電流が全体的に１０分の１以下
に減少している。従って、本薄膜トランジスタは完全Ｃ
ＭＯ３のｐチャンネルＭＯ３＋−ランジスタとして最適
といえる。

（Ｈ，発明の効果）以上に述べたように、請求項（１）の薄膜トランジスタ
は、ドレイン領域の不純物濃度をチャンネル領域側の端
部において低くしたことを特徴とするものである。

従って、請求項（１）の薄膜トランジスタによれば、ド
レイン領域の不純物濃度がチャンネル領域側の端部にお
いて低いので、チャンネル領域のトレイン側の電界が弱
められ電界放出されるキャリアの量が少なくなり延いて
はリーク電流が小さくなる。

請求項（２）の薄膜トランジスタは、ドレイン領域の不
純物濃度の深さ方向における分布のピクの属する平面を
チャンネル領域の属する平面からすらしたことを特徴と
するものである。

従って、請求項（２）の薄膜トランジスタによれば、ソ
ース領域の不純物濃度の深さ方向における分布のピーク
の高さかチャンネル領域の高さとずれているので、活性
化の際にドレイン領域中の不純物が横方向に拡散しても
チャンネル領域へほとんど侵入し得ない。従って、不純
物の横方向拡散によるチャンネルの短縮が起こりにくく
なり、チャンネル短縮によるショートチャンネル効果の
発生を防止することができる。

【図面の簡単な説明】

第１図及び第２図は本発明薄膜トランジスタの一つの実
施例を説明するためのもので、第１図は薄膜トランジス
タの断面図、第２図（Ａ）、（Ｂ）はゲート電極のテー
パーの形成原理の説明をするための断面図、第３図乃至
第５図は本発明薄膜トランジスタの他の実施例を説明す
るためのもので、第３図は薄膜トランジスタの断面図、
第４図（Ａ）乃至（Ｄ）は薄膜トランジスタの製造方法
を工程順に示す断面図、第５図は薄膜トランジスタのゲ
ート電圧・ドレイン電流関係図、第６図（Ａ）、（Ｂ）
は薄膜トランジスタの各別の従来例を示す断面図、第７
図は発明が解決しようとする問題点を説明するところの
従来の薄膜トランジスタ［第６図（Ｂ）に示すコのゲー
ト電圧・ドレイン電流関係図である。符号の説明２・・・４・・・５ａ・・５ｂ・・６　・　・　・活性層、３・・・チャンネル領域、ソース領域、５・・・ドレイン領域、・ドレイン領域の低濃度領域、・不純物濃度の深さ方向の分布のピーク、ゲート絶縁膜、７・・・ゲート電極。出　　願　　人

Claims

【特許請求の範囲】

（１）ドレイン領域の不純物濃度をチャンネル領域側の
端部において低くしたことを特徴とする薄膜トランジス
タ
（２）ドレイン領域の不純物濃度の深さ方向における分
布のピークの属する平面をチャンネル領域の属する平面
からずらしたことを特徴とする薄膜トランジスタ