JP2002076112A - 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法 - Google Patents
接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法Info
- Publication number
- JP2002076112A JP2002076112A JP2001202576A JP2001202576A JP2002076112A JP 2002076112 A JP2002076112 A JP 2002076112A JP 2001202576 A JP2001202576 A JP 2001202576A JP 2001202576 A JP2001202576 A JP 2001202576A JP 2002076112 A JP2002076112 A JP 2002076112A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor substrate
- region
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 125
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 230000000694 effects Effects 0.000 title abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 125000006850 spacer group Chemical group 0.000 claims abstract description 50
- 239000012535 impurity Substances 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 53
- 238000005468 ion implantation Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 15
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 11
- 230000005684 electric field Effects 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 接合漏れ電流及び狭幅効果を減少させうる半
導体素子及びその製造方法を提供する。 【解決手段】 活性領域とその他にトレンチが形成され
た分離領域とに区分された半導体基板を含み、トレンチ
の両側壁にはスペーサが形成されており、スペーサに自
己整列されて前記分離領域の下部にのみ局部的にチャン
ネルストップ不純物領域が形成されており、トレンチに
は分離絶縁膜が充填されていて、分離絶縁膜及び活性領
域上にはゲートパターンが形成されている。このように
自己整列的に分離領域の下部にのみチャンネルストップ
不純物領域を形成すれば単位セル間の分離特性を向上さ
せかつ接合漏れ電流を減らせる。
導体素子及びその製造方法を提供する。 【解決手段】 活性領域とその他にトレンチが形成され
た分離領域とに区分された半導体基板を含み、トレンチ
の両側壁にはスペーサが形成されており、スペーサに自
己整列されて前記分離領域の下部にのみ局部的にチャン
ネルストップ不純物領域が形成されており、トレンチに
は分離絶縁膜が充填されていて、分離絶縁膜及び活性領
域上にはゲートパターンが形成されている。このように
自己整列的に分離領域の下部にのみチャンネルストップ
不純物領域を形成すれば単位セル間の分離特性を向上さ
せかつ接合漏れ電流を減らせる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子及びその
製造方法に係り、特に自己整列局部的フィールドイオン
注入法を用いて接合漏れ電流やチャンネル幅が狭くなる
ことによってスレショルド電圧が急に落ちる狭幅効果を
減少させうる半導体素子及びその製造方法に関する。
製造方法に係り、特に自己整列局部的フィールドイオン
注入法を用いて接合漏れ電流やチャンネル幅が狭くなる
ことによってスレショルド電圧が急に落ちる狭幅効果を
減少させうる半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】一般に、半導体素子、例えばDRAM素子の
単位セル間分離のためにSTI(shallowtrench isolation)
法が使われている。ところが、前記STI法を使用する場
合、半導体素子の集積度が増加することによってトレン
チが占める分離領域の幅が狭くなって前記トレンチを絶
縁物質で充填しにくくなる。これにより、トレンチの幅
はそのままにしておいて、トレンチを浅くしてトレンチ
を絶縁物質で充填しやすくするものが提案された。この
ようにトレンチの埋立特性を向上させるためにトレンチ
を浅く形成する場合にフィールドトランジスタが動作し
て単位セル間分離特性が著しく低くなる。これを解決す
るために、トレンチを絶縁物質で充填した後、トレンチ
及び活性領域の下部全面に１００KeVの高エネルギーと
８E１２/cm2の高いドーズ量のP型不純物、例えばボロン
をフィールドイオン注入して分離領域及び活性領域の下
部にチャンネルストップ不純物領域を形成することによ
ってフィールドトランジスタのスレショルド電圧を高め
て単位セル間分離特性を向上させる。
単位セル間分離のためにSTI(shallowtrench isolation)
法が使われている。ところが、前記STI法を使用する場
合、半導体素子の集積度が増加することによってトレン
チが占める分離領域の幅が狭くなって前記トレンチを絶
縁物質で充填しにくくなる。これにより、トレンチの幅
はそのままにしておいて、トレンチを浅くしてトレンチ
を絶縁物質で充填しやすくするものが提案された。この
ようにトレンチの埋立特性を向上させるためにトレンチ
を浅く形成する場合にフィールドトランジスタが動作し
て単位セル間分離特性が著しく低くなる。これを解決す
るために、トレンチを絶縁物質で充填した後、トレンチ
及び活性領域の下部全面に１００KeVの高エネルギーと
８E１２/cm2の高いドーズ量のP型不純物、例えばボロン
をフィールドイオン注入して分離領域及び活性領域の下
部にチャンネルストップ不純物領域を形成することによ
ってフィールドトランジスタのスレショルド電圧を高め
て単位セル間分離特性を向上させる。
【０００３】
【発明が解決しようとする課題】しかし、前記STI法に
おいて単位セル間分離を強化するために高エネルギーと
高いドーズ量で注入されたチャンネルストップ用の不純
物のために接合領域(ソース/ドレーン領域)とその下部
の領域間の電界プロファイルによる接合漏れ電流が増加
し、高エネルギーのチャンネルストップ用不純物の注入
時に発生する接合領域の欠陥によって接合漏れ電流が増
加する問題点が生じる。
おいて単位セル間分離を強化するために高エネルギーと
高いドーズ量で注入されたチャンネルストップ用の不純
物のために接合領域(ソース/ドレーン領域)とその下部
の領域間の電界プロファイルによる接合漏れ電流が増加
し、高エネルギーのチャンネルストップ用不純物の注入
時に発生する接合領域の欠陥によって接合漏れ電流が増
加する問題点が生じる。
【０００４】以上の問題点を解決するためにトレンチを
深くし、前記トレンチの充填物質を変えてトレンチを容
易に充填する方法、前記基板の全面に不純物を注入する
フィールドイオン注入時にドーズ量を減らす方法、また
は前記フィールドイオン注入によって高まった接合領域
の不純物濃度を緩和させるために接合領域と反対型の不
純物を注入して補償する補償イオン注入方法などが提案
された。
深くし、前記トレンチの充填物質を変えてトレンチを容
易に充填する方法、前記基板の全面に不純物を注入する
フィールドイオン注入時にドーズ量を減らす方法、また
は前記フィールドイオン注入によって高まった接合領域
の不純物濃度を緩和させるために接合領域と反対型の不
純物を注入して補償する補償イオン注入方法などが提案
された。
【０００５】しかし、トレンチの深さを増加させ、トレ
ンチの充填物質を変える方法はトレンチ埋立が難しく、
しかも深いトレンチを作るための蝕刻損傷とストレスの
増加により接合漏れ電流が増加する。前記フィールドイ
オン注入時のドーズ量を減らす方法はフィールドトラン
ジスタのターンオンによって単位セル間の分離が脆弱で
ある。また、前記補償イオン注入方法の場合、既存のイ
オン注入状態で追加的に高エネルギーのイオン注入を実
施すべきなので、イオン注入の損傷による欠陥の発生に
よって接合領域で漏れ電流が増加する。
ンチの充填物質を変える方法はトレンチ埋立が難しく、
しかも深いトレンチを作るための蝕刻損傷とストレスの
増加により接合漏れ電流が増加する。前記フィールドイ
オン注入時のドーズ量を減らす方法はフィールドトラン
ジスタのターンオンによって単位セル間の分離が脆弱で
ある。また、前記補償イオン注入方法の場合、既存のイ
オン注入状態で追加的に高エネルギーのイオン注入を実
施すべきなので、イオン注入の損傷による欠陥の発生に
よって接合領域で漏れ電流が増加する。
【０００６】また、STI法は工程進行中にトレンチ界面
に欠陥が発生してP型不純物のボロンが欠乏されてチャ
ンネル幅が狭くなることによってスレショルド電圧が急
に落ちる狭幅効果が生じる。したがって、本発明が解決
しようとする技術的課題は、セル間分離特性を向上させ
つつ前述した接合漏れ電流及び/または狭幅効果を減ら
せる半導体素子を提供することである。また、本発明が
解決しようとする他の技術的課題は、前記半導体素子を
好適に製造しうる半導体素子の製造方法を提供すること
である。
に欠陥が発生してP型不純物のボロンが欠乏されてチャ
ンネル幅が狭くなることによってスレショルド電圧が急
に落ちる狭幅効果が生じる。したがって、本発明が解決
しようとする技術的課題は、セル間分離特性を向上させ
つつ前述した接合漏れ電流及び/または狭幅効果を減ら
せる半導体素子を提供することである。また、本発明が
解決しようとする他の技術的課題は、前記半導体素子を
好適に製造しうる半導体素子の製造方法を提供すること
である。
【０００７】
【課題を解決するための手段】前記技術的課題を達成す
るために、本発明の半導体素子は、活性領域とその他に
トレンチが形成された分離領域とに区分された半導体基
板を含む。前記半導体基板はP型半導体基板で構成しう
る。前記トレンチの両側壁にはスペーサが形成されてお
り、前記スペーサに自己整列されて前記分離領域の下部
にのみ局部的にチャンネルストップ不純物領域が形成さ
れている。前記チャンネルストップ不純物領域はP型不
純物領域で構成しうる。前記トレンチの両側壁及び底部
にはトレンチ酸化膜が形成されている。そして、前記ト
レンチには分離絶縁膜が埋立てており、前記分離絶縁膜
及び活性領域上にはゲートパターンが形成されている。
このように前記分離領域の下部にのみチャンネルストッ
プ不純物領域を形成すれば単位セル間の分離特性を向上
させると同時に接合領域に印加される電圧による電界を
緩和して接合漏れ電流を減らせる。
るために、本発明の半導体素子は、活性領域とその他に
トレンチが形成された分離領域とに区分された半導体基
板を含む。前記半導体基板はP型半導体基板で構成しう
る。前記トレンチの両側壁にはスペーサが形成されてお
り、前記スペーサに自己整列されて前記分離領域の下部
にのみ局部的にチャンネルストップ不純物領域が形成さ
れている。前記チャンネルストップ不純物領域はP型不
純物領域で構成しうる。前記トレンチの両側壁及び底部
にはトレンチ酸化膜が形成されている。そして、前記ト
レンチには分離絶縁膜が埋立てており、前記分離絶縁膜
及び活性領域上にはゲートパターンが形成されている。
このように前記分離領域の下部にのみチャンネルストッ
プ不純物領域を形成すれば単位セル間の分離特性を向上
させると同時に接合領域に印加される電圧による電界を
緩和して接合漏れ電流を減らせる。
【０００８】本発明の他の例によれば、前記活性領域の
エッジ部分にもチャンネルストップ不純物領域が形成さ
れている。このように活性領域のエッジに局部的にチャ
ンネルストップ不純物領域を形成すればチャンネル幅が
狭くなってスレショルド電圧が急に落ちる狭幅効果を減
らせる。前記他の技術的課題を達成するために、本発明
の半導体素子の製造方法は、半導体基板にマスクパター
ンを形成した後、これをマスクとして前記半導体基板を
蝕刻してトレンチを形成する。こうなると、半導体基板
は前記トレンチが形成された分離領域とその他の活性領
域に限定される。前記トレンチを形成した後、前記トレ
ンチの表面を酸化させて前記トレンチの両側壁及び底部
にトレンチ酸化膜を形成することもできる。
エッジ部分にもチャンネルストップ不純物領域が形成さ
れている。このように活性領域のエッジに局部的にチャ
ンネルストップ不純物領域を形成すればチャンネル幅が
狭くなってスレショルド電圧が急に落ちる狭幅効果を減
らせる。前記他の技術的課題を達成するために、本発明
の半導体素子の製造方法は、半導体基板にマスクパター
ンを形成した後、これをマスクとして前記半導体基板を
蝕刻してトレンチを形成する。こうなると、半導体基板
は前記トレンチが形成された分離領域とその他の活性領
域に限定される。前記トレンチを形成した後、前記トレ
ンチの表面を酸化させて前記トレンチの両側壁及び底部
にトレンチ酸化膜を形成することもできる。
【０００９】次いで、前記トレンチが形成された半導体
基板の全面にスペーサ用の物質膜を形成する。引き続
き、前記マスクパターンと前記トレンチ側壁に形成され
たスペーサ用の物質膜とをイオン注入マスクとして前記
半導体基板の全面に不純物を自己整列方式でフィールド
イオン注入して前記分離領域の下部にのみ局部的にチャ
ンネルストップ不純物領域を形成する。このように分離
領域の下部にのみチャンネルストップ不純物領域を形成
すれば単位セル間の分離特性を向上させると同時に接合
領域に印加される電圧による電界を緩和させて接合漏れ
電流を減らせる。
基板の全面にスペーサ用の物質膜を形成する。引き続
き、前記マスクパターンと前記トレンチ側壁に形成され
たスペーサ用の物質膜とをイオン注入マスクとして前記
半導体基板の全面に不純物を自己整列方式でフィールド
イオン注入して前記分離領域の下部にのみ局部的にチャ
ンネルストップ不純物領域を形成する。このように分離
領域の下部にのみチャンネルストップ不純物領域を形成
すれば単位セル間の分離特性を向上させると同時に接合
領域に印加される電圧による電界を緩和させて接合漏れ
電流を減らせる。
【００１０】前記スペーサ用の物質膜を形成した後、前
記スペーサ用の物質膜を異方性蝕刻して前記トレンチの
両側壁にスペーサを形成することもできる。この際、前
記チャンネルストップ不純物領域の形成のためのイオン
注入マスクとして前記スペーサ及びマスクパターンを用
いられる。次いで、前記イオン注入マスクとして用いら
れたマスクパターンを除去した後、前記トレンチに分離
絶縁膜を形成する。次いで、前記活性領域及び分離領域
上にゲートパターンを形成する。
記スペーサ用の物質膜を異方性蝕刻して前記トレンチの
両側壁にスペーサを形成することもできる。この際、前
記チャンネルストップ不純物領域の形成のためのイオン
注入マスクとして前記スペーサ及びマスクパターンを用
いられる。次いで、前記イオン注入マスクとして用いら
れたマスクパターンを除去した後、前記トレンチに分離
絶縁膜を形成する。次いで、前記活性領域及び分離領域
上にゲートパターンを形成する。
【００１１】本発明の他の例によれば、前記トレンチを
形成した後に前記マスクパターンをさらに蝕刻して前記
活性領域のエッジ部分をさらに露出させうる。こうなる
と、前記チャンネルストップ不純物領域が活性領域のエ
ッジ部分にも形成されうる。このように活性領域のエッ
ジに局部的にチャンネルストップ不純物領域を形成すれ
ばチャンネル幅が狭くなってスレショルド電圧が急に落
ちる狭幅効果を減らせる。
形成した後に前記マスクパターンをさらに蝕刻して前記
活性領域のエッジ部分をさらに露出させうる。こうなる
と、前記チャンネルストップ不純物領域が活性領域のエ
ッジ部分にも形成されうる。このように活性領域のエッ
ジに局部的にチャンネルストップ不純物領域を形成すれ
ばチャンネル幅が狭くなってスレショルド電圧が急に落
ちる狭幅効果を減らせる。
【００１２】
【発明の実施の形態】以下、添付した図面に基づいて本
発明の実施形態を詳しく説明する。しかし、本発明の実
施形態は多様な他の形に変形でき、本発明の範囲が後述
する実施形態に限定されるものではない。本発明の実施
形態は当業者に本発明をさらに完全に説明するために提
供されるものである。図面において膜または領域の大き
さまたは厚さは明細書の明確性のために誇張されたもの
である。また、何れの膜が他の膜または基板の“上”に
あると記載された場合、前記何れの膜が前記他の膜の上
に直接存在しても、その間に第３の他の膜が介在しても
よい。
発明の実施形態を詳しく説明する。しかし、本発明の実
施形態は多様な他の形に変形でき、本発明の範囲が後述
する実施形態に限定されるものではない。本発明の実施
形態は当業者に本発明をさらに完全に説明するために提
供されるものである。図面において膜または領域の大き
さまたは厚さは明細書の明確性のために誇張されたもの
である。また、何れの膜が他の膜または基板の“上”に
あると記載された場合、前記何れの膜が前記他の膜の上
に直接存在しても、その間に第３の他の膜が介在しても
よい。
【００１３】まず、図１及び図６に基づいて本発明の第
１実施形態に係る半導体素子を説明する。図１は本発明
の第１実施形態に係る半導体素子の平面図であり、図６
は図１のa-a、b-b及びc-cに沿って見た断面図である。
具体的に、本発明の第１実施形態に係る半導体素子は活
性領域ARとその他にトレンチが形成された分離領域IRと
に区分された半導体基板２１を含む。前記半導体基板は
P型基板で構成する。そして、前記トレンチの両側壁及
び底部にはトレンチ酸化膜２９が形成されており、前記
トレンチ酸化膜２９上にはスペーサ３１aが形成されて
いる。前記トレンチには分離絶縁膜３５が充填されてお
り、前記分離絶縁膜３５及び活性領域AR上にゲートパタ
ーン３７が形成されている。
１実施形態に係る半導体素子を説明する。図１は本発明
の第１実施形態に係る半導体素子の平面図であり、図６
は図１のa-a、b-b及びc-cに沿って見た断面図である。
具体的に、本発明の第１実施形態に係る半導体素子は活
性領域ARとその他にトレンチが形成された分離領域IRと
に区分された半導体基板２１を含む。前記半導体基板は
P型基板で構成する。そして、前記トレンチの両側壁及
び底部にはトレンチ酸化膜２９が形成されており、前記
トレンチ酸化膜２９上にはスペーサ３１aが形成されて
いる。前記トレンチには分離絶縁膜３５が充填されてお
り、前記分離絶縁膜３５及び活性領域AR上にゲートパタ
ーン３７が形成されている。
【００１４】特に、本発明の第１実施形態に係る半導体
素子は前記スペーサ３１aにより自己整列されて前記分
離領域IRの下部にのみ局部的に形成されたチャンネルス
トップ不純物領域３３aが形成されている。前記チャン
ネルストップ不純物領域３３aは自己整列局部的フィー
ルドイオン注入法を用いて形成される。前記チャンネル
ストップ不純物領域３３aはP型不純物、例えばボロンか
らなる。前記分離領域の下部にのみ局部的に形成された
チャンネルストップ不純物領域３３aによって単位セル
間分離特性を向上させると同時に接合領域(ソース/ドレ
ーン領域)に印加される電圧による電界を緩和させて接
合漏れ電流を減らせる。図６において、３９はソース及
びドレーン領域を、３７はゲートパターンを各々示す。
素子は前記スペーサ３１aにより自己整列されて前記分
離領域IRの下部にのみ局部的に形成されたチャンネルス
トップ不純物領域３３aが形成されている。前記チャン
ネルストップ不純物領域３３aは自己整列局部的フィー
ルドイオン注入法を用いて形成される。前記チャンネル
ストップ不純物領域３３aはP型不純物、例えばボロンか
らなる。前記分離領域の下部にのみ局部的に形成された
チャンネルストップ不純物領域３３aによって単位セル
間分離特性を向上させると同時に接合領域(ソース/ドレ
ーン領域)に印加される電圧による電界を緩和させて接
合漏れ電流を減らせる。図６において、３９はソース及
びドレーン領域を、３７はゲートパターンを各々示す。
【００１５】次いで、図７及び図１１を用いて本発明の
第２実施形態に係る半導体素子を説明する。図７は本発
明の第２実施形態に係る半導体素子の平面図であり、図
１１は図７のa-a、b-b及びc-cに沿って見た断面図であ
る。具体的に、本発明の第２実施形態に係る半導体素子
は活性領域のエッジ部分(図７のPBで表した部分)にチャ
ンネルストップ不純物領域、例えばP型不純物領域を形
成したことを除いては第１実施形態と同一である。した
がって、本発明の第２実施形態に係る半導体素子は単位
セル間の分離特性を向上させると同時に接合漏れ電流を
減らす第１実施形態による効果外に活性領域のエッジ部
分に形成されたチャンネルストップ不純物領域によって
チャンネル幅が狭くなってスレショルド電圧が急に落ち
る狭幅効果を減らせる。
第２実施形態に係る半導体素子を説明する。図７は本発
明の第２実施形態に係る半導体素子の平面図であり、図
１１は図７のa-a、b-b及びc-cに沿って見た断面図であ
る。具体的に、本発明の第２実施形態に係る半導体素子
は活性領域のエッジ部分(図７のPBで表した部分)にチャ
ンネルストップ不純物領域、例えばP型不純物領域を形
成したことを除いては第１実施形態と同一である。した
がって、本発明の第２実施形態に係る半導体素子は単位
セル間の分離特性を向上させると同時に接合漏れ電流を
減らす第１実施形態による効果外に活性領域のエッジ部
分に形成されたチャンネルストップ不純物領域によって
チャンネル幅が狭くなってスレショルド電圧が急に落ち
る狭幅効果を減らせる。
【００１６】以下、本発明の第１実施形態及び第２実施
形態に係る半導体素子の製造方法を説明する。図２ない
し図６は本発明の第１実施形態に係る半導体素子の製造
方法を説明するために示す断面図である。特に、図２な
いし図６は図１のa-a、b-b及びc-cに沿って見た断面図
である。図２を参照すれば、半導体基板２１、例えばP
型のシリコン基板上にパッド酸化膜２３とマスク膜２５
を順次に形成する。前記マスク膜２５はシリコン窒化膜
からなる。
形態に係る半導体素子の製造方法を説明する。図２ない
し図６は本発明の第１実施形態に係る半導体素子の製造
方法を説明するために示す断面図である。特に、図２な
いし図６は図１のa-a、b-b及びc-cに沿って見た断面図
である。図２を参照すれば、半導体基板２１、例えばP
型のシリコン基板上にパッド酸化膜２３とマスク膜２５
を順次に形成する。前記マスク膜２５はシリコン窒化膜
からなる。
【００１７】図３を参照すれば、前記マスク膜２５をパ
タニングしてマスクパターン２５aを形成する。前記マ
スクパターン２５aを蝕刻マスクとして前記半導体基板
２１を蝕刻してトレンチ２７を形成する。前記トレンチ
２７は０.２５μmの深さに形成する。こうなると、半導
体基板２１はトレンチが形成された分離領域IRとそれ以
外の活性領域ARとに区分される。次いで、前記トレンチ
２７の表面を酸化させて前記トレンチ２７の両側壁及び
底部にトレンチ酸化膜２９を形成する。前記トレンチ酸
化膜２９は約５０Åの厚さに形成する。前記トレンチ２
７の表面を酸化させる理由は、前記トレンチ２７の形成
のための蝕刻時にトレンチ２７の表面に発生する損傷を
緩和させて接合漏れ電流を減少させることによって半導
体素子のリフラッシュ時間を増加させるためである。本
実施形態ではトレンチ酸化膜２９を形成したが、必要に
応じてはトレンチ酸化膜２９を形成しなくてもよく、ト
レンチ酸化膜でない他の物質としても形成しうる。
タニングしてマスクパターン２５aを形成する。前記マ
スクパターン２５aを蝕刻マスクとして前記半導体基板
２１を蝕刻してトレンチ２７を形成する。前記トレンチ
２７は０.２５μmの深さに形成する。こうなると、半導
体基板２１はトレンチが形成された分離領域IRとそれ以
外の活性領域ARとに区分される。次いで、前記トレンチ
２７の表面を酸化させて前記トレンチ２７の両側壁及び
底部にトレンチ酸化膜２９を形成する。前記トレンチ酸
化膜２９は約５０Åの厚さに形成する。前記トレンチ２
７の表面を酸化させる理由は、前記トレンチ２７の形成
のための蝕刻時にトレンチ２７の表面に発生する損傷を
緩和させて接合漏れ電流を減少させることによって半導
体素子のリフラッシュ時間を増加させるためである。本
実施形態ではトレンチ酸化膜２９を形成したが、必要に
応じてはトレンチ酸化膜２９を形成しなくてもよく、ト
レンチ酸化膜でない他の物質としても形成しうる。
【００１８】図４を参照すれば、トレンチ酸化膜２９が
形成された半導体基板２１の全面に点線で表したよう
に、スペーサ用の物質膜３１を形成する。前記スペーサ
用の物質膜３１はシリコン窒化膜を用いて約１００Åの
厚さに形成する。次いで、前記スペーサ用の物質膜３１
を異方性蝕刻して前記トレンチ２７の内壁に形成された
トレンチ酸化膜２９及びマスクパターン２５aの両側壁
にスペーサ３１aを形成する。必要に応じて前記トレン
チ酸化膜２９を形成しなかった場合、前記スペーサ３１
aはトレンチ２７の内壁及びマスクパターン２５aの両側
壁に直ちに形成される。
形成された半導体基板２１の全面に点線で表したよう
に、スペーサ用の物質膜３１を形成する。前記スペーサ
用の物質膜３１はシリコン窒化膜を用いて約１００Åの
厚さに形成する。次いで、前記スペーサ用の物質膜３１
を異方性蝕刻して前記トレンチ２７の内壁に形成された
トレンチ酸化膜２９及びマスクパターン２５aの両側壁
にスペーサ３１aを形成する。必要に応じて前記トレン
チ酸化膜２９を形成しなかった場合、前記スペーサ３１
aはトレンチ２７の内壁及びマスクパターン２５aの両側
壁に直ちに形成される。
【００１９】前記スペーサ３１aは後続のフィールドイ
オン注入時にトレンチ表面に発生しうる損傷を最小化す
るためのバッファの役割をするために接合漏れ電流の増
加を防止しうる。さらに、前記スペーサ３１aは後続の
酸化工程、例えばゲート酸化膜形成工程時に前記トレン
チ２７の側壁酸化(sidewall oxidation)を防止する。特
に、前記側壁酸化は熱酸化により発生する体積膨脹によ
ってトレンチ２７の内壁に多量のストレスを与えるため
に前記側壁酸化を抑制する場合、このようなストレスを
抑制しうる。
オン注入時にトレンチ表面に発生しうる損傷を最小化す
るためのバッファの役割をするために接合漏れ電流の増
加を防止しうる。さらに、前記スペーサ３１aは後続の
酸化工程、例えばゲート酸化膜形成工程時に前記トレン
チ２７の側壁酸化(sidewall oxidation)を防止する。特
に、前記側壁酸化は熱酸化により発生する体積膨脹によ
ってトレンチ２７の内壁に多量のストレスを与えるため
に前記側壁酸化を抑制する場合、このようなストレスを
抑制しうる。
【００２０】次いで、前記スペーサ３１a及びマスクパ
ターン２５aをイオン注入マスクとして前記半導体基板
２１の全面にP型不純物、例えばボロンやBF2を１５KeV
の低エネルギーと８E１２/cm2のドーズ量でフィールド
イオン注入してトレンチ２７の下部にのみ局部的にチャ
ンネルストップ不純物領域３３a、例えばP型不純物領域
を形成する。前記チャンネルストップ不純物領域３３a
は自己整列方式によってトレンチ２７の下部、すなわち
分離領域IRにのみ局部的に形成される。
ターン２５aをイオン注入マスクとして前記半導体基板
２１の全面にP型不純物、例えばボロンやBF2を１５KeV
の低エネルギーと８E１２/cm2のドーズ量でフィールド
イオン注入してトレンチ２７の下部にのみ局部的にチャ
ンネルストップ不純物領域３３a、例えばP型不純物領域
を形成する。前記チャンネルストップ不純物領域３３a
は自己整列方式によってトレンチ２７の下部、すなわち
分離領域IRにのみ局部的に形成される。
【００２１】これと関連して、従来の技術はトレンチに
絶縁物質を充填した後、フィールドイオン注入を実施し
てトレンチの底部及び活性領域の下部に同じ深さにチャ
ンネルストップ不純物領域を形成する。これに対し、本
発明の半導体素子の製造方法はトレンチの形成後に自己
整列方式でトレンチ２７の下部にのみ局部的にチャンネ
ルストップ不純物領域３３aを形成する。したがって、
本発明は単位セル間の分離特性を向上させることがで
き、さらに本発明は従来の技術と比較して活性領域、特
に接合領域(ソース/ドレーン領域)の下部にチャンネル
ストップ不純物領域３３aが形成されないためにセルト
ランジスタの作動時、接合領域に印加される電圧による
電界を緩和させて接合漏れ電流を減らせる。
絶縁物質を充填した後、フィールドイオン注入を実施し
てトレンチの底部及び活性領域の下部に同じ深さにチャ
ンネルストップ不純物領域を形成する。これに対し、本
発明の半導体素子の製造方法はトレンチの形成後に自己
整列方式でトレンチ２７の下部にのみ局部的にチャンネ
ルストップ不純物領域３３aを形成する。したがって、
本発明は単位セル間の分離特性を向上させることがで
き、さらに本発明は従来の技術と比較して活性領域、特
に接合領域(ソース/ドレーン領域)の下部にチャンネル
ストップ不純物領域３３aが形成されないためにセルト
ランジスタの作動時、接合領域に印加される電圧による
電界を緩和させて接合漏れ電流を減らせる。
【００２２】本実施形態では前記スペーサ３１aを形成
した後、P型不純物をフィールドイオン注入したが、ス
ペーサ絶縁膜３１を形成した状態でP型不純物をフィー
ルドイオン注入しうる。この際、マスクパターン２５a
と前記トレンチ２７の側壁に形成されたスペーサ用の絶
縁膜３１がイオン注入マスクの役割をする。図５を参照
すれば、前記スペーサ３１aが形成された半導体基板２
１の全面に分離絶縁膜３５を形成して前記トレンチ２７
を埋込む。次いで、前記マスクパターン２５a、及び前
記マスクパターン２５aの両側壁に形成されたスペーサ
３１aを除去して平坦化する。前記平坦化はエッチバッ
ク工程や化学機械的研磨工程を利用しうる。
した後、P型不純物をフィールドイオン注入したが、ス
ペーサ絶縁膜３１を形成した状態でP型不純物をフィー
ルドイオン注入しうる。この際、マスクパターン２５a
と前記トレンチ２７の側壁に形成されたスペーサ用の絶
縁膜３１がイオン注入マスクの役割をする。図５を参照
すれば、前記スペーサ３１aが形成された半導体基板２
１の全面に分離絶縁膜３５を形成して前記トレンチ２７
を埋込む。次いで、前記マスクパターン２５a、及び前
記マスクパターン２５aの両側壁に形成されたスペーサ
３１aを除去して平坦化する。前記平坦化はエッチバッ
ク工程や化学機械的研磨工程を利用しうる。
【００２３】図６を参照すれば、前記活性領域AR及び分
離領域上にゲートパターン３７を形成する。前記ゲート
パターン３７はゲート絶縁膜とその上に形成されたゲー
ト電極とから構成される。次いで、前記ゲートパターン
３７が形成された半導体基板２１の全面にN型不純物、
例えば燐を注入してソース/ドレーン領域３９を形成す
る。以後の製造工程は一般の製造工程による。図８ない
し図１１は本発明の第２実施形態に係る半導体素子の製
造方法を説明するために示した断面図である。特に、図
８ないし図１１は図７のa-a、b-b及びc-cに沿って見た
断面図であって、第１実施形態と同じ部材番号及び部材
符号は同じ部材を示す。
離領域上にゲートパターン３７を形成する。前記ゲート
パターン３７はゲート絶縁膜とその上に形成されたゲー
ト電極とから構成される。次いで、前記ゲートパターン
３７が形成された半導体基板２１の全面にN型不純物、
例えば燐を注入してソース/ドレーン領域３９を形成す
る。以後の製造工程は一般の製造工程による。図８ない
し図１１は本発明の第２実施形態に係る半導体素子の製
造方法を説明するために示した断面図である。特に、図
８ないし図１１は図７のa-a、b-b及びc-cに沿って見た
断面図であって、第１実施形態と同じ部材番号及び部材
符号は同じ部材を示す。
【００２４】具体的に、本発明の第２実施形態に係る半
導体素子の製造方法はマスクパターン２５aを形成した
後、さらに蝕刻して活性領域ARのエッジ部分PBを露出し
てフィールドイオン注入を実施する段階を除いては同一
である。まず、第１実施形態の図２及び図３の製造段階
を行う。次いで、図８を参照すれば、前記マスクパター
ン２５aを再び異方性蝕刻してPB領域だけマスクパター
ン２５aが下がるようにする。こうなると、図７に示さ
れたように前記トレンチ２７の周囲の活性領域AR、すな
わち活性領域ARのエッジ部分PBが露出される。前記露出
された活性領域ARのエッジ部分PBは後続工程でP型の不
純物のボロンが注入される部分である。
導体素子の製造方法はマスクパターン２５aを形成した
後、さらに蝕刻して活性領域ARのエッジ部分PBを露出し
てフィールドイオン注入を実施する段階を除いては同一
である。まず、第１実施形態の図２及び図３の製造段階
を行う。次いで、図８を参照すれば、前記マスクパター
ン２５aを再び異方性蝕刻してPB領域だけマスクパター
ン２５aが下がるようにする。こうなると、図７に示さ
れたように前記トレンチ２７の周囲の活性領域AR、すな
わち活性領域ARのエッジ部分PBが露出される。前記露出
された活性領域ARのエッジ部分PBは後続工程でP型の不
純物のボロンが注入される部分である。
【００２５】図９を参照すれば、前記活性領域ARのエッ
ジ部分PBが露出された半導体基板２１の全面に点線で示
したようにスペーサ用の物質膜３１を形成する。前記ス
ペーサ用の物質膜３１はシリコン窒化膜からなる。次い
で、前記スペーサ用の物質膜３１を異方性蝕刻して前記
トレンチ２７の内壁に形成されたトレンチ酸化膜２９及
びマスクパターン２５aの両側壁にスペーサ３１aを形成
する。
ジ部分PBが露出された半導体基板２１の全面に点線で示
したようにスペーサ用の物質膜３１を形成する。前記ス
ペーサ用の物質膜３１はシリコン窒化膜からなる。次い
で、前記スペーサ用の物質膜３１を異方性蝕刻して前記
トレンチ２７の内壁に形成されたトレンチ酸化膜２９及
びマスクパターン２５aの両側壁にスペーサ３１aを形成
する。
【００２６】次いで、前記スペーサ３１a及びマスクパ
ターン２５aをイオン注入マスクとして前記半導体基板
２１の全面にP型不純物、例えばボロンやBF2を１５KeV
の低エネルギーと８E１２/cm2のドーズ量でフィールド
イオン注入して活性領域ARのエッジ部分及び分離領域の
下部にチャンネルストップ不純物領域３３a、３３b、例
えばP型不純物領域を形成する。前記チャンネルストッ
プ不純物領域３３a、３３bは活性領域ARのエッジ及び分
離領域の下部にのみ局部的に形成される。
ターン２５aをイオン注入マスクとして前記半導体基板
２１の全面にP型不純物、例えばボロンやBF2を１５KeV
の低エネルギーと８E１２/cm2のドーズ量でフィールド
イオン注入して活性領域ARのエッジ部分及び分離領域の
下部にチャンネルストップ不純物領域３３a、３３b、例
えばP型不純物領域を形成する。前記チャンネルストッ
プ不純物領域３３a、３３bは活性領域ARのエッジ及び分
離領域の下部にのみ局部的に形成される。
【００２７】これと関連して、STI法は工程進行中にト
レンチの界面に欠陥が発生して半導体基板の表面近くの
トレンチの界面にP型不純物のボロンが欠乏する現象が
発生する。P型不純物のボロンが欠乏するとチャンネル
幅が狭くなってスレショルド電圧が急に落ちる狭幅効果
が発生する。しかし、本発明の第２実施形態に係る半導
体素子は活性領域のエッジ部分にボロン不純物を注入し
てチャンネルストップ不純物領域３３bを形成すれば前
記ボロン欠乏現象を改善しうる。結果的に、本発明の第
２実施形態の半導体素子は第１実施形態の効果以外にボ
ロン凝集現象による狭幅効果を減らせる。
レンチの界面に欠陥が発生して半導体基板の表面近くの
トレンチの界面にP型不純物のボロンが欠乏する現象が
発生する。P型不純物のボロンが欠乏するとチャンネル
幅が狭くなってスレショルド電圧が急に落ちる狭幅効果
が発生する。しかし、本発明の第２実施形態に係る半導
体素子は活性領域のエッジ部分にボロン不純物を注入し
てチャンネルストップ不純物領域３３bを形成すれば前
記ボロン欠乏現象を改善しうる。結果的に、本発明の第
２実施形態の半導体素子は第１実施形態の効果以外にボ
ロン凝集現象による狭幅効果を減らせる。
【００２８】本実施形態では前記スペーサ３１aを形成
した後、P型不純物をフィールドイオン注入したが、ス
ペーサ絶縁膜３１を形成した状態でP型不純物をフィー
ルドイオン注入しうる。この際、マスクパターン２５a
と前記トレンチ２７の側壁に形成されるスペーサ用の絶
縁膜３１がイオン注入マスクの役割をする。図１０を参
照すれば、前記スペーサ３１aが形成された半導体基板
２１の全面に分離絶縁膜３５を形成して前記トレンチ２
７を埋込む。次いで、前記マスクパターン２５a及び前
記マスクパターン２５aの両側壁に形成されたスペーサ
３１aを除去して平坦化する。前記平坦化はエッチバッ
ク工程や化学機械的研磨工程を用いられる。
した後、P型不純物をフィールドイオン注入したが、ス
ペーサ絶縁膜３１を形成した状態でP型不純物をフィー
ルドイオン注入しうる。この際、マスクパターン２５a
と前記トレンチ２７の側壁に形成されるスペーサ用の絶
縁膜３１がイオン注入マスクの役割をする。図１０を参
照すれば、前記スペーサ３１aが形成された半導体基板
２１の全面に分離絶縁膜３５を形成して前記トレンチ２
７を埋込む。次いで、前記マスクパターン２５a及び前
記マスクパターン２５aの両側壁に形成されたスペーサ
３１aを除去して平坦化する。前記平坦化はエッチバッ
ク工程や化学機械的研磨工程を用いられる。
【００２９】図１１を参照すれば、前記活性領域及び分
離領域上にゲートパターン３７が形成される。前記ゲー
トパターン３７はゲート絶縁膜とその上に形成されたゲ
ート電極とから構成される。次いで、前記ゲートパター
ン３７が形成された半導体基板２１の全面にN型不純
物、例えば燐を注入してソース/ドレーン領域３９を形
成する。以後の製造工程は一般の製造工程による。以
下、本発明と従来の技術によって製造された半導体素子
の特性を説明する。本発明は接合領域(ソース/ドレーン
領域)の下部にはチャンネルストップ不純物領域が形成
されず、分離領域の下部にのみ局部的にチャンネルスト
ップ不純物領域を形成する半導体素子の製造方法を意味
する。これに対し、従来の技術は分離領域だけでなく接
合領域(ソース/ドレーン領域)の下部にチャンネルスト
ップ不純物領域を形成する半導体素子の製造方法を意味
する。
離領域上にゲートパターン３７が形成される。前記ゲー
トパターン３７はゲート絶縁膜とその上に形成されたゲ
ート電極とから構成される。次いで、前記ゲートパター
ン３７が形成された半導体基板２１の全面にN型不純
物、例えば燐を注入してソース/ドレーン領域３９を形
成する。以後の製造工程は一般の製造工程による。以
下、本発明と従来の技術によって製造された半導体素子
の特性を説明する。本発明は接合領域(ソース/ドレーン
領域)の下部にはチャンネルストップ不純物領域が形成
されず、分離領域の下部にのみ局部的にチャンネルスト
ップ不純物領域を形成する半導体素子の製造方法を意味
する。これに対し、従来の技術は分離領域だけでなく接
合領域(ソース/ドレーン領域)の下部にチャンネルスト
ップ不純物領域を形成する半導体素子の製造方法を意味
する。
【００３０】図１２は本発明及び従来の技術に係る半導
体素子の接合領域の表面からの深さによる不純物ドーピ
ング濃度及び電界強度のプロファイルを示すグラフであ
る。具体的に、本発明の半導体素子の不純物ドーピング
濃度プロファイルP１、P１'は従来のC１、C１'と比較し
て勾配をなさない。すなわち、従来の技術の半導体素子
はN型不純物ドーピング濃度ラインC１でP型不純物ドー
ピング濃度ラインC１'につながるラインが勾配をなす
が、本発明の半導体素子はN型不純物ドーピング濃度ラ
インP１からP型不純物ドーピング濃度ラインP１'につな
がるラインは緩慢である。結果的に、半導体素子の作動
時、本発明の半導体素子の最大電界強度P２は従来のC２
と比較して低くなる。
体素子の接合領域の表面からの深さによる不純物ドーピ
ング濃度及び電界強度のプロファイルを示すグラフであ
る。具体的に、本発明の半導体素子の不純物ドーピング
濃度プロファイルP１、P１'は従来のC１、C１'と比較し
て勾配をなさない。すなわち、従来の技術の半導体素子
はN型不純物ドーピング濃度ラインC１でP型不純物ドー
ピング濃度ラインC１'につながるラインが勾配をなす
が、本発明の半導体素子はN型不純物ドーピング濃度ラ
インP１からP型不純物ドーピング濃度ラインP１'につな
がるラインは緩慢である。結果的に、半導体素子の作動
時、本発明の半導体素子の最大電界強度P２は従来のC２
と比較して低くなる。
【００３１】図１３は本発明及び従来の技術に係る半導
体素子の接合漏れ電流を説明するために示すグラフであ
る。具体的に、本発明の半導体素子の接合漏れ電流Pは
従来のCと比べて小さく示されることがわかる。したが
って、本発明の半導体素子の接合降伏電圧は従来のCと
比較して矢印で表した分だけ改善される。図１４は本発
明及び従来の技術に係る半導体素子のセルノードの間の
パンチスルー特性を説明するために示すグラフである。
体素子の接合漏れ電流を説明するために示すグラフであ
る。具体的に、本発明の半導体素子の接合漏れ電流Pは
従来のCと比べて小さく示されることがわかる。したが
って、本発明の半導体素子の接合降伏電圧は従来のCと
比較して矢印で表した分だけ改善される。図１４は本発
明及び従来の技術に係る半導体素子のセルノードの間の
パンチスルー特性を説明するために示すグラフである。
【００３２】具体的に、本発明の半導体素子Pは活性領
域分離幅、例えば０.１０μmで従来のCと比較して分離
電圧が大きい。したがって、本発明の半導体素子のセル
ノード間のパンチスルー特性は従来に比べて優秀である
ことがわかる。図１５は本発明及び従来の技術に係る半
導体素子の狭幅効果を示すグラフである。具体的に、本
発明の半導体素子Pは従来のCと比較してチャンネル幅が
狭くなってスレショルド電圧が低くなる偏差が小さいの
がわかる。これより本発明は従来の技術と比較して狭幅
効果が改善されることがわかる。
域分離幅、例えば０.１０μmで従来のCと比較して分離
電圧が大きい。したがって、本発明の半導体素子のセル
ノード間のパンチスルー特性は従来に比べて優秀である
ことがわかる。図１５は本発明及び従来の技術に係る半
導体素子の狭幅効果を示すグラフである。具体的に、本
発明の半導体素子Pは従来のCと比較してチャンネル幅が
狭くなってスレショルド電圧が低くなる偏差が小さいの
がわかる。これより本発明は従来の技術と比較して狭幅
効果が改善されることがわかる。
【００３３】
【発明の効果】前述したように本発明の半導体素子の製
造方法によれば、接合領域の下部にチャンネルストップ
不純物領域が形成されず、分離領域の下部にのみチャン
ネルストップ不純物領域を形成することによってフィー
ルドトランジスタのスレショルド電圧は単位セル間の分
離のために高い状態に保ちつつセルトランジスタの接合
領域に印加される電圧による電界を緩和させて接合漏れ
電流を減らせる。また、本発明の半導体素子の製造方法
によれば、活性領域のエッジに局部的にチャンネルスト
ップ用の不純物を注入してチャンネル幅が狭くなってス
レショルド電圧が急に落ちる狭幅効果を減らせる。
造方法によれば、接合領域の下部にチャンネルストップ
不純物領域が形成されず、分離領域の下部にのみチャン
ネルストップ不純物領域を形成することによってフィー
ルドトランジスタのスレショルド電圧は単位セル間の分
離のために高い状態に保ちつつセルトランジスタの接合
領域に印加される電圧による電界を緩和させて接合漏れ
電流を減らせる。また、本発明の半導体素子の製造方法
によれば、活性領域のエッジに局部的にチャンネルスト
ップ用の不純物を注入してチャンネル幅が狭くなってス
レショルド電圧が急に落ちる狭幅効果を減らせる。
【図１】 本発明の第１実施形態に係る半導体素子の平
面図である。
面図である。
【図２】 本発明の第１実施形態に係る半導体素子の製
造方法を説明するために示す断面図である。
造方法を説明するために示す断面図である。
【図３】 本発明の第１実施形態に係る半導体素子の製
造方法を説明するために示す断面図である。
造方法を説明するために示す断面図である。
【図４】 本発明の第１実施形態に係る半導体素子の製
造方法を説明するために示す断面図である。
造方法を説明するために示す断面図である。
【図５】 本発明の第１実施形態に係る半導体素子の製
造方法を説明するために示す断面図である。
造方法を説明するために示す断面図である。
【図６】 本発明の第１実施形態に係る半導体素子の製
造方法を説明するために示す断面図である。
造方法を説明するために示す断面図である。
【図７】 本発明の第２実施形態に係る半導体素子の平
面図である。
面図である。
【図８】 本発明の第２実施形態に係る半導体素子の製
造方法を説明するために示す断面図である。
造方法を説明するために示す断面図である。
【図９】 本発明の第２実施形態に係る半導体素子の製
造方法を説明するために示す断面図である。
造方法を説明するために示す断面図である。
【図１０】 本発明の第２実施形態に係る半導体素子の
製造方法を説明するために示す断面図である。
製造方法を説明するために示す断面図である。
【図１１】 本発明の第２実施形態に係る半導体素子の
製造方法を説明するために示す断面図である。
製造方法を説明するために示す断面図である。
【図１２】 本発明及び従来の技術に係る半導体素子の
接合領域の表面からの深さによる不純物ドーピング濃度
及び電界強度のプロファイルを示すグラフである。
接合領域の表面からの深さによる不純物ドーピング濃度
及び電界強度のプロファイルを示すグラフである。
【図１３】 本発明及び従来の技術に係る半導体素子の
接合漏れ電流及び接合降伏電圧を説明するために示すグ
ラフである。
接合漏れ電流及び接合降伏電圧を説明するために示すグ
ラフである。
【図１４】 本発明及び従来の技術に係る半導体素子の
セルノード間のパンチスルー特性を説明するために示す
グラフである。
セルノード間のパンチスルー特性を説明するために示す
グラフである。
【図１５】 本発明及び従来の技術に係る半導体素子の
狭幅効果を示すグラフである。
狭幅効果を示すグラフである。
２１…半導体基板 ２３…パッド酸化膜 ２５…マスク膜 ２７…トレンチ ２９…トレンチ酸化膜 ３１…スペーサ用の物質膜 ３１ａ…スペーサ ３３ａ，３３ｂ…チャンネルストップ不純物領域 ３５…分離絶縁膜 ３７…ゲートパターン ３９…ソース/ドレーン領域
Claims (19)
- 【請求項１】 活性領域とその他にトレンチが形成され
た分離領域に区分された半導体基板と、 前記トレンチの両側壁に形成されたスペーサと、 前記スペーサに自己整列されて前記分離領域の下部にの
み局部的に形成されたチャンネルストップ不純物領域
と、 前記トレンチに埋込まれた分離絶縁膜と、 前記分離絶縁膜及び活性領域上に形成されたゲートパタ
ーンを含んでなることを特徴とする半導体素子。 - 【請求項２】 前記活性領域のエッジ部分にチャンネル
ストップ不純物領域が形成されていることを特徴とする
請求項１に記載の半導体素子。 - 【請求項３】 前記半導体基板はP型半導体基板であ
り、前記チャンネルストップ不純物領域はP型不純物か
らなることを特徴とする請求項２に記載の半導体素子。 - 【請求項４】 前記半導体基板はP型半導体基板であ
り、前記チャンネルストップ不純物領域はP型不純物か
らなることを特徴とする請求項１に記載の半導体素子。 - 【請求項５】 前記トレンチの両側壁及び底部にトレン
チ酸化膜が形成されていることを特徴とする請求項１に
記載の半導体素子。 - 【請求項６】 半導体基板にマスクパターンを形成する
段階と、 前記マスクパターンを蝕刻マスクとして前記半導体基板
を蝕刻してトレンチを形成することによって前記トレン
チが形成された分離領域とその他の活性領域とに限定す
る段階と、 前記トレンチの両側壁にスペーサを形成する段階と、 前記スペーサ及び前記マスクパターンをイオン注入マス
クとして前記半導体基板の全面に不純物を自己整列方式
でフィールドイオン注入して前記分離領域の下部にのみ
局部的にチャンネルストップ不純物領域を形成する段階
と、 前記イオン注入マスクとして用いられたマスクパターン
を除去する段階と、 前記トレンチを埋立てる分離絶縁膜を形成する段階と、 前記活性領域及び分離絶縁膜上にゲートパターンを形成
する段階とを含んでなることを特徴とする半導体素子の
製造方法。 - 【請求項７】 前記トレンチを形成した後、前記トレン
チの表面を酸化させて前記トレンチの両側壁及び底部に
トレンチ酸化膜を形成する段階をさらに含んでなること
を特徴とする請求項６に記載の半導体素子の製造方法。 - 【請求項８】 前記スペーサは前記トレンチが形成され
た半導体基板の全面にスペーサ用の物質膜を形成した
後、異方性蝕刻して形成されることを特徴とする請求項
７に記載の半導体素子の製造方法。 - 【請求項９】 前記トレンチを形成する段階後に前記マ
スクパターンをさらに蝕刻して前記活性領域のエッジ部
分をさらに露出させる段階をさらに備えて前記チャンネ
ルストップ不純物領域が活性領域のエッジエッジ部分に
も形成されることを特徴とする請求項７に記載の半導体
素子の製造方法。 - 【請求項１０】 前記半導体基板はP型半導体基板であ
り、前記チャンネルストップ不純物領域はP型不純物か
らなることを特徴とする請求項９に記載の半導体素子の
製造方法。 - 【請求項１１】 前記半導体基板はP型半導体基板であ
り、前記チャンネルストップ不純物領域はP型不純物か
らなることを特徴とする請求項７に記載の半導体素子の
製造方法。 - 【請求項１２】 半導体基板上にマスクパターンを形成
する段階と、 前記マスクパターンを蝕刻マスクとして前記半導体基板
を蝕刻してトレンチを形成することによってトレンチが
形成された分離領域とその他の活性領域とを限定する段
階と、 前記トレンチが形成された半導体基板の全面にスペーサ
用の物質膜を形成する段階と、 前記マスクパターン及び前記トレンチの側壁に形成され
たスペーサ用の物質膜をイオン注入マスクとして前記半
導体基板の全面に不純物を自己整列方式でフィールドイ
オン注入して前記分離領域の下部にのみ局部的にチャン
ネルストップ不純物領域を形成する段階と、 前記トレンチを埋立てる分離絶縁膜を形成する段階と、 前記マスクパターンを除去する段階と、 前記活性領域及び前記分離絶縁膜上にゲートパターンを
形成する段階とを含んでなることを特徴とする半導体素
子の製造方法。 - 【請求項１３】 前記トレンチを形成した後、前記トレ
ンチの表面を酸化させて前記トレンチの両側壁及び底部
にトレンチ酸化膜を形成する段階をさらに含んでなるこ
とを特徴とする請求項１２に記載の半導体素子の製造方
法。 - 【請求項１４】 前記スペーサ用の物質膜を形成する段
階後に前記スペーサ用の物質膜を蝕刻して前記トレンチ
の両側壁にスペーサを形成する段階をさらに含んでなる
ことを特徴とする請求項１２に記載の半導体素子の製造
方法。 - 【請求項１５】 前記トレンチを形成する段階後に前記
マスクパターンをさらに蝕刻して前記活性領域のエッジ
部分をさらに露出させる段階をさらに備えて前記チャン
ネルストップ不純物領域が活性領域のエッジ部分にも形
成されることを特徴とする請求項１２に記載の半導体素
子の製造方法。 - 【請求項１６】 前記半導体基板はP型半導体基板であ
り、前記チャンネルストップ不純物領域はP型不純物か
らなることを特徴とする請求項１５に記載の半導体素子
の製造方法。 - 【請求項１７】 前記半導体基板はP型半導体基板であ
り、前記チャンネルストップ不純物領域はP型不純物か
らなることを特徴とする請求項１２に記載の半導体素子
の製造方法。 - 【請求項１８】 半導体基板上にマスクパターンを形成
する段階と、 前記マスクパターンを蝕刻マスクとして前記半導体基板
を蝕刻してトレンチを形成することによってトレンチが
形成された分離領域とその他の活性領域を限定する段階
と、 前記マスクパターンを蝕刻して前記活性領域のエッジ部
分を露出させる段階と、 前記トレンチの表面を酸化させて前記トレンチの両側壁
及び底部にトレンチ酸化膜を形成する段階と、 前記トレンチの両側壁に形成されたトレンチ酸化膜の両
側壁にスペーサを形成する段階と、 前記スペーサ及びマスクパターンをイオン注入マスクと
して前記半導体基板の全面に不純物を自己整列方式でフ
ィールドイオン注入して分離領域の底部と活性領域のエ
ッジにのみ局部的にチャンネルストップ不純物領域を形
成する段階と、 前記トレンチを埋立てる分離絶縁膜を形成する段階と、 前記マスクパターンを除去する段階と、 前記活性領域及び分離絶縁膜上にゲートパターンを形成
する段階とを含んでなることを特徴とする半導体素子の
製造方法。 - 【請求項１９】 前記半導体基板はP型半導体基板であ
り、前記チャンネルストップ不純物領域はP型不純物か
らなることを特徴とする請求項１８に記載の半導体素子
の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000043009A KR100327348B1 (en) | 2000-07-26 | 2000-07-26 | Semiconductor capable of decreasing junction leakage current and narrow width effect and fabricating method thereof |
| KR200043009 | 2000-07-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076112A true JP2002076112A (ja) | 2002-03-15 |
Family
ID=19680015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001202576A Pending JP2002076112A (ja) | 2000-07-26 | 2001-07-03 | 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6537888B2 (ja) |
| JP (1) | JP2002076112A (ja) |
| KR (1) | KR100327348B1 (ja) |
| DE (1) | DE10134444B4 (ja) |
| TW (1) | TW490799B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2381122B (en) * | 2001-10-16 | 2006-04-05 | Zetex Plc | Termination structure for a semiconductor device |
| JP4139105B2 (ja) * | 2001-12-20 | 2008-08-27 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US20040097027A1 (en) * | 2002-11-14 | 2004-05-20 | Won-Kyu Park | Method for manufacturing semiconductor device |
| DE10318604B4 (de) * | 2003-04-24 | 2008-10-09 | Qimonda Ag | Feldeffekttransistor |
| JP4578785B2 (ja) * | 2003-05-21 | 2010-11-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR101016953B1 (ko) | 2003-06-30 | 2011-02-25 | 주식회사 하이닉스반도체 | 유동성 절연막을 이용한 트렌치형 소자분리막의 제조 방법 |
| US7387942B2 (en) * | 2003-12-09 | 2008-06-17 | Promos Technologies Inc. | Substrate isolation in integrated circuits |
| US7339253B2 (en) * | 2004-08-16 | 2008-03-04 | Taiwan Semiconductor Manufacturing Company | Retrograde trench isolation structures |
| KR100606935B1 (ko) | 2004-08-23 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| US7491614B2 (en) * | 2005-01-13 | 2009-02-17 | International Business Machines Corporation | Methods for forming channel stop for deep trench isolation prior to deep trench etch |
| KR100600044B1 (ko) * | 2005-06-30 | 2006-07-13 | 주식회사 하이닉스반도체 | 리세스게이트를 구비한 반도체소자의 제조 방법 |
| US7859026B2 (en) * | 2006-03-16 | 2010-12-28 | Spansion Llc | Vertical semiconductor device |
| US7691734B2 (en) * | 2007-03-01 | 2010-04-06 | International Business Machines Corporation | Deep trench based far subcollector reachthrough |
| US8120094B2 (en) * | 2007-08-14 | 2012-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation with improved structure and method of forming |
| US8637135B2 (en) | 2009-11-18 | 2014-01-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-uniform semiconductor device active area pattern formation |
| TWI451498B (zh) * | 2011-12-28 | 2014-09-01 | Pfc Device Corp | 具快速反應速度的金氧半ｐ－ｎ接面二極體及其製作方法 |
| KR20130078210A (ko) * | 2011-12-30 | 2013-07-10 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| CN107026192B (zh) | 2016-02-02 | 2020-05-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法 |
| CN114446886A (zh) * | 2020-11-04 | 2022-05-06 | 长鑫存储技术有限公司 | 半导体器件及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4356211A (en) | 1980-12-19 | 1982-10-26 | International Business Machines Corporation | Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon |
| US4476622A (en) | 1981-12-24 | 1984-10-16 | Gte Laboratories Inc. | Recessed gate static induction transistor fabrication |
| US4931409A (en) * | 1988-01-30 | 1990-06-05 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device having trench isolation |
| US5293061A (en) * | 1990-04-09 | 1994-03-08 | Seiko Instruments Inc. | Semiconductor device having an isolation layer region on the side wall of a groove |
| US5643822A (en) * | 1995-01-10 | 1997-07-01 | International Business Machines Corporation | Method for forming trench-isolated FET devices |
| US5770504A (en) * | 1997-03-17 | 1998-06-23 | International Business Machines Corporation | Method for increasing latch-up immunity in CMOS devices |
| US6069057A (en) * | 1998-05-18 | 2000-05-30 | Powerchip Semiconductor Corp. | Method for fabricating trench-isolation structure |
| JP3691963B2 (ja) * | 1998-05-28 | 2005-09-07 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6177333B1 (en) * | 1999-01-14 | 2001-01-23 | Micron Technology, Inc. | Method for making a trench isolation for semiconductor devices |
| US6472301B1 (en) * | 1999-10-19 | 2002-10-29 | Infineon Technologies Ag | Method and structure for shallow trench isolation |
-
2000
- 2000-07-26 KR KR1020000043009A patent/KR100327348B1/ko active IP Right Grant
-
2001
- 2001-05-30 US US09/870,298 patent/US6537888B2/en not_active Expired - Fee Related
- 2001-06-27 TW TW090115518A patent/TW490799B/zh not_active IP Right Cessation
- 2001-07-03 JP JP2001202576A patent/JP2002076112A/ja active Pending
- 2001-07-16 DE DE10134444A patent/DE10134444B4/de not_active Expired - Lifetime
-
2003
- 2003-02-03 US US10/357,017 patent/US6740954B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020011644A1 (en) | 2002-01-31 |
| KR100327348B1 (en) | 2002-03-06 |
| TW490799B (en) | 2002-06-11 |
| DE10134444A1 (de) | 2002-02-14 |
| US20030134480A1 (en) | 2003-07-17 |
| US6740954B2 (en) | 2004-05-25 |
| US6537888B2 (en) | 2003-03-25 |
| DE10134444B4 (de) | 2007-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002076112A (ja) | 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法 | |
| JPH11340461A (ja) | 半導体装置及びその製造方法 | |
| JP4394385B2 (ja) | 半導体装置及びその製造方法 | |
| US6841440B2 (en) | Semiconductor device including impurity layer having continuous portions formed at different depths and method of manufacturing the same | |
| KR100396896B1 (ko) | 디램 반도체 소자의 제조방법 | |
| CN107819031B (zh) | 晶体管及其形成方法、半导体器件 | |
| US7118956B2 (en) | Trench capacitor and a method for manufacturing the same | |
| US6693018B2 (en) | Method for fabricating DRAM cell transistor having trench isolation structure | |
| US6569750B2 (en) | Method for forming device isolation film for semiconductor device | |
| US7071068B2 (en) | Transistor and method for fabricating the same | |
| KR100281272B1 (ko) | 반도체소자의 소자분리 절연막 형성방법 | |
| JP2004241469A (ja) | 半導体装置およびその製造方法 | |
| KR100626908B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| US7541241B2 (en) | Method for fabricating memory cell | |
| KR20000004528A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20010074389A (ko) | 반도체장치의 모스 트랜지스터 제조방법 | |
| JPH1140662A (ja) | 半導体装置の製造方法 | |
| KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000003571A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100528447B1 (ko) | 리프레시 특성을 개선시킨 반도체소자 및 그 제조 방법 | |
| JP2004158647A (ja) | 半導体装置及びその製造方法 | |
| JPH06244415A (ja) | 半導体装置およびその製造方法 | |
| KR100218739B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20000003620A (ko) | 반도체소자의 제조방법 | |
| JP2003092386A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |