TWI451498B - 具快速反應速度的金氧半ｐ－ｎ接面二極體及其製作方法 - Google Patents

具快速反應速度的金氧半ｐ－ｎ接面二極體及其製作方法 Download PDF

Info

Publication number
TWI451498B
TWI451498B TW100149213A TW100149213A TWI451498B TW I451498 B TWI451498 B TW I451498B TW 100149213 A TW100149213 A TW 100149213A TW 100149213 A TW100149213 A TW 100149213A TW I451498 B TWI451498 B TW I451498B
Authority
TW
Taiwan
Prior art keywords
layer
oxide layer
metal
polysilicon
photoresist
Prior art date
Application number
TW100149213A
Other languages
English (en)
Other versions
TW201327683A (zh
Inventor
Kou Liang Chao
Hung Hsin Kuo
Tse Chuan Su
Mei Ling Chen
Original Assignee
Pfc Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pfc Device Corp filed Critical Pfc Device Corp
Priority to TW100149213A priority Critical patent/TWI451498B/zh
Priority to US13/726,740 priority patent/US8921949B2/en
Publication of TW201327683A publication Critical patent/TW201327683A/zh
Application granted granted Critical
Publication of TWI451498B publication Critical patent/TWI451498B/zh
Priority to US14/556,676 priority patent/US9362350B2/en
Priority to US15/141,039 priority patent/US9595617B2/en
Priority to US15/413,694 priority patent/US9865700B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

具快速反應速度的金氧半P-N接面二極體及其製作方法
本發明係為一種金氧半P-N接面二極體及其製作方法；尤指以一製作方法以提供出一種較短的反向回復時間(tRR )等特性之金氧半P-N接面二極體。
蕭基二極體(Schottky Diode)為以電子作為載子之單極性元件，因沒有少數載子復合之因素，其特性為速度快，且於加入較低的正向偏置電壓(Forward Bias Voltage；Vf )時，便可有較大的順向電流與較短的反向回復時間(Reverse Recovery Time；tRR )，但若加入持續增加的反向偏壓時，則會有較大的漏電流(與金屬功函數及半導體摻雜濃度所造成之蕭基能障(Schottky Barrier)有關)。而P-N二極體則為一種雙載子元件，傳導電流量大，但元件的正向偏置電壓一般較蕭基二極體高，且因電洞載子之作用使P-N二極體反應速度較慢，反向回復時間較長。
為綜合蕭基二極體與P-N二極體的優點，一種閘式二極體的架構便被發展出來。該元件具有與蕭基二極體相匹敵或更低之正向偏置電壓，反向偏壓漏電流的性能則接近P-N二極體，較蕭基二極體為低。此外，該元件在高溫的反向回復時間與蕭基二極體相近，或略大。其元件的介面可耐受溫度則較蕭基二極體更高，在元件的可靠度上為較蕭基二極體優良。
關於閘式二極體，其代表性前案可參閱美國專利第6624030號(專利名稱：Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region)中所揭露之元件結構與技術；並請參閱如第一圖(a)至(1)所示之主要製程步驟。
首先，如第一圖(a)所示，提供基板20(N+ 型)與已長好之磊晶層(Epitaxial Layer，N-型)22，並於其上成長一氧化層(Field Oxide)50。而接著在第一圖(b)中，利用光阻層(Photoresist)52進行微影製程(lithography)及蝕刻製程(etching)，以移除部分之氧化層50，並進行離子佈植層之第一次硼離子(B+)植入(Boron Implantation)。接著在第一圖(c)中，於移除光阻層52後，對離子佈植層之硼離子進行熱驅入(Boron Thermal Drive-In)以形成環形邊緣之P-型層28與中心導接之P-型層30，然後進行離子佈植層二氟化硼之第二次離子(BF2，二氟化硼)植入。而在第一圖(d)和(e)中，利用光阻層54進行第二次微影製程及蝕刻製程，以移除所露出之部分氧化層50。
其次在第一圖(f)中，於移除光阻層54後，再接著依序成長出閘極氧化層(Gate Oxide)56、多晶矽層(Polysilicon Layer)58與絕緣之氮化矽層(Silicon Nitride)60，並進行砷離子(As+)植入。接著在第一圖(g)中，先於其整體外表形成出化學氣相沉積之氧化層(CVD Oxide)62，並於其上形成出如圖所示之具有閘極圖案的光阻層64。接著在第一圖(h)中，利用濕式蝕刻的方式對化學氣相沉積之氧化層62進行蝕刻，而形成出所示之結果。而接著在第一圖(i)中，利用乾式蝕刻的方式進行蝕刻，以移除所露出之部分氮化矽層60，並再接著進行離子佈植層之第三次硼離子(B+)植入，以形成通道區域(channel region)之P型層66。
其次在第一圖(j)中，於移除光阻層64後，再進行離子佈植層之第四次硼離子(B+)植入，以形成側面包覆(lateral graded pockets)之P型層36。接著在第一圖(k)中，利用濕式蝕刻的方式進行蝕刻，以移除所餘之氧化層62，並再利用乾式蝕刻的方式進行蝕刻，以移除所露出之部分多晶矽層58。最後，在第一圖(1)中，利用濕式蝕刻的方式進行蝕刻，以移除所餘之氮化矽層60，並再進行砷離子(As+)植入，以形成源極/汲極之N型掺雜區域(N-doped source/drain regions)24，從而完成元件之製程部分；而後續則依序進行金屬鍍製、微影與蝕刻等相關製程，以完成晶圓之前端製程。
以上述製程所完成之閘式二極體相較於蕭基二極體有較低的反向偏壓漏電流、相接近之正向偏置電壓以及有較高之介面耐受溫度，並且測試結果具有較佳的可靠度，但其反向回復時間於室溫之下則較蕭基二極體來得高，從而使得其元件性能下降。
本發明係為一種具快速反應速度的金氧半P-N接面二極體及其製作方法，該方法包含下列步驟：提供一半導體基板；進行第一次離子佈植製程並進行熱驅入，以於該半導體基板中形成一環形邊緣層；於該半導體基板上形成一罩幕層；於該半導體基板和該環形邊緣層之表面上形成一閘極氧化層，並於該閘極氧化層和該罩幕層之表面上形成一多晶矽結構，且於該多晶矽結構之表面上形成一多晶矽氧化層；對該多晶矽氧化層、該多晶矽結構和該閘極氧化層進行蝕刻並進行第二次離子佈植製程，以形成一中心導接層；進行第三次離子佈植製程，以於該中心導接層之側面形成一通道區域；於該中心導接層之部份表面上形成一氮化矽層；於該罩幕層、該多晶矽氧化層、該環形邊緣層、該中心導接層和該氮化矽層所露出之表面上形成一金屬蒸鍍層；對該金屬蒸鍍層進行擴散處理，以將該金屬蒸鍍層之材料擴散至該環形邊緣層和該中心導接層之內部而形成一金屬擴散層後，移除該金屬蒸鍍層；移除該多晶矽氧化層，並於該罩幕層、該多晶矽結構、該環形邊緣層、該中心導接層和該氮化矽層所露出之表面上形成一金屬濺鍍層；以及對該金屬濺鍍層進行蝕刻，以將該罩幕層之部份表面加以露出。
承上所述，本發明係為一種金氧半P-N接面二極體，包含有：一半導體基板；一罩幕層，形成於該半導體基板上，該罩幕層之部份表面係呈現露出；一環形邊緣層，以離子佈植製程與熱驅入而形成於該半導體基板中，並於一側銜接於該罩幕層；一閘極氧化層，形成於該半導體基板之部份表面上；一多晶矽結構，對應該閘極氧化層而形成於該閘極氧化層上；一中心導接層，以離子佈植製程而形成於該半導體基板中，該中心導接層之一部份係銜接於該環形邊緣層之另一側，且該中心導接層係和該閘極氧化層呈現相間隔；一氮化矽層，形成於該中心導接層之部份表面上並位於該多晶矽結構之兩側，該氮化矽層並凸出於該多晶矽結構；一金屬擴散層，以擴散方式形成於該環形邊緣層和該中心導接層之內部；一通道區域，以離子佈植製程而形成於該中心導接層之側面並位於該閘極氧化層之下；以及一金屬濺鍍層，形成於該罩幕層、該多晶矽結構、該環形邊緣層、該中心導接層和該氮化矽層上。
本發明另一方面係為一種具快速反應速度的金氧半P-N接面二極體及其製作方法，該方法包含下列步驟：提供一半導體基板；進行第一次離子佈植製程並進行熱驅入，以於該半導體基板中形成一環形邊緣層；於該半導體基板上形成一罩幕層；於該半導體基板和該環形邊緣層之表面上形成一閘極氧化層，並於該閘極氧化層和該罩幕層之表面上形成一多晶矽結構，且於該多晶矽結構之表面上形成一多晶矽氧化層；對該多晶矽氧化層、該多晶矽結構和該閘極氧化層進行蝕刻並進行第二次離子佈植製程，以形成一中心導接層；進行第三次離子佈植製程，以於該環形邊緣層和該中心導接層之內部形成一離子佈植層；進行第四次離子佈植製程，以於該中心導接層之側面形成一通道區域；並於該罩幕層、該多晶矽結構、該多晶矽氧化層、該環形邊緣層、該中心導接層和該閘極氧化層所露出之表面上形成一金屬濺鍍層；以及對該金屬濺鍍層進行蝕刻，以將該罩幕層之部份表面加以露出。
承上所述，本發明係為一種金氧半P-N接面二極體，包含有：一半導體基板；一罩幕層，形成於該半導體基板上，該罩幕層之部份表面係呈現露出；一環形邊緣層，以離子佈植製程與熱驅入而形成於該半導體基板中，並於一側銜接於該罩幕層；一閘極氧化層，形成於該半導體基板之部份表面上；一多晶矽結構，對應該閘極氧化層而形成於該閘極氧化層上；一多晶矽氧化層，形成於該多晶矽結構上；一中心導接層，以離子佈植製程而形成於該半導體基板中，該中心導接層之一部份係銜接於該環形邊緣層之另一側，且該中心導接層係和該閘極氧化層呈現相間隔；一離子佈植層，以離子佈植製程而形成於該環形邊緣層和該中心導接層之內部；一通道區域，以離子佈植製程而形成於該中心導接層之側面並位於該閘極氧化層之下；以及一金屬濺鍍層，形成於該罩幕層、該多晶矽結構、該環形邊緣層、該中心導接層和該閘極氧化層上。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
請參閱第二圖(a)至(q)，係為本發明所提出之具快速反應速度的金氧半P-N接面二極體製作方法，其第一實施例的製作流程示意圖。如第二圖(a)所示，首先係先提供一半導體基板210；在此實施例中，該半導體基板210包含了有一高掺雜濃度(N+型)之矽基板211與一低掺雜濃度(N-型)之磊晶層212此兩部份；而其中低掺雜濃度之磊晶層212係形成於高掺雜濃度之矽基板211之上，且其低掺雜濃度之磊晶層212係具有一定的厚度，以提供本發明後續所需結構之形成。
承上所述，接著便於該半導體基板210之表面上，也就是對其中的低掺雜濃度之磊晶層212所在之表面先進行氧化製程，而於該半導體基板210之表面上形成一第一氧化層221(Field Oxide)。其次，如第二圖(b)所示，再於該第一氧化層221上形成定義有一第一光阻圖案的一第一光阻層B1，用以使該第一氧化層221蝕刻出該第一光阻圖案；因而根據所述之該第一光阻圖案對該第一氧化層221進行蝕刻，使得該第一光阻圖案能轉移至該第一氧化層221上。在此實施例中，所述之該第一光阻圖案係為一種防護環(Guard Ring)之結構，而所採用的蝕刻方式係為根據其結構並向下傾斜蝕刻之乾式蝕刻。完成蝕刻與移除蝕刻後的該第一光阻層B1之結果係如第二圖(c)所示。
承上所述，此時的該第一氧化層221係呈現有一開口而使該半導體基板210加以露出；接著，於該半導體基板210所露出之表面上形成一第二氧化層222並進行第一次離子佈植製程(Ion Implantation)和熱驅入(Thermal Drive-In)，以於該半導體基板210中形成一環形邊緣層213，而呈現出如第二圖(d)所示之結果。在此實施例中，該第二氧化層222係為一種與矽基材間的墊氧化層(Pad Oxide)；該第二氧化層222所具有的厚度可設計約為300；而所進行之離子佈植係採用硼離子(B+)植入(Boron Ion Implantation)。詳細來說，於此實施例中所進行的離子佈植製程，係將硼離子或其他等效材料於該半導體基板210內作均勻和特定深度之佈植，使環形邊緣層213能成為一均勻的P型傳導材質。
承上所述，接著如第二圖(e)所示，再於該第一氧化層221之部份表面上形成定義有一第二光阻圖案的一第二光阻層B2，並根據該第二光阻圖案對該第一氧化層221和該第二氧化層222進行蝕刻，以將該第二光阻圖案轉移至該第一氧化層221上，並移除蝕刻後的該第二光阻層B2，而使蝕刻後的該第一氧化層221可視為一罩幕層，如第二圖(f)所示。在此實施例中，該第二光阻層B2係形成於所述之開口一側的該第一氧化層221上，用以對外露之另一部份的第一氧化層221進行蝕刻移除。
此外，所外露的部份第二氧化層222亦一併被移除；而位於該第二光阻層B2下方的一小部份第二氧化層222則可被保留，從而便會造成後續相關構造於形成之時於此一對應位置上呈現相應凸出。然而，在此實施例中，係以移除蝕刻後之第二光阻層B2後，再加以蝕刻移除所餘之小部份第二氧化層222作示意與說明。
其次，如第二圖(g)所示，依序於該半導體基板210和該環形邊緣層213所露出之表面上形成一閘極氧化層(Gate Oxide)223，並再於該閘極氧化層223和該第一氧化層221(該罩幕層)之表面上形成一多晶矽結構224，且接著於該多晶矽結構224之表面上形成一多晶矽氧化層(Polysilicon Oxide)225。在此實施例中，該多晶矽結構224係以化學氣相沉積(Chemical Vapor Deposition，簡稱為CVD)製程於該閘極氧化層223和該第一氧化層221(該罩幕層)之表面上形成。而形成於該多晶矽結構224之上的該多晶矽氧化層225，係可由該多晶矽結構224進行氧化而產生。
承上所述，接著如第二圖(h)所示，於該多晶矽氧化層225上形成定義有一第三光阻圖案的一第三光阻層B3，而所述之該第三光阻圖案即為晶圓對應的閘極圖案。其次，如第二圖(i)所示，便根據該第三光阻圖案對該多晶矽氧化層225、該多晶矽結構224和該閘極氧化層223以乾式蝕刻方式垂直地向下進行蝕刻，以將該第三光阻圖案轉移至該多晶矽氧化層225、該多晶矽結構224和該閘極氧化層223上。而於此第二圖(i)所示之步驟中，還包括接著以硼離子(B+)進行第二次離子佈植製程，以於該半導體基板210中形成一中心導接層214；此一步驟於所形成的該中心導接層214中所進行的離子佈植，係為在區域上作相對位置較為深層(Deep)之分佈與佈植。且在此實施例中，該環形邊緣層213係於一側銜接於該第一氧化層221(該罩幕層)，該中心導接層214則和該閘極氧化層223、該多晶矽結構224呈現相間隔；同時，一部份之該中心導接層214並銜接於該環形邊緣層213之另一側，使得兩者可形成同一個離子佈植區域。
其次，如第二圖(j)所示，先移除蝕刻後的該第三光阻層B3，並再接著以硼離子(B+)進行第三次離子佈植製程，以於該半導體基板210中、且於該中心導接層214之側面形成一通道區域(channel region)215；而此一步驟於所形成的該通道區域215中所進行的離子佈植，係為在區域上作相對位置較為淺層(Shallow)之分佈與佈植。是以，所形成的該通道區域215係相對地位於該閘極氧化層223之下。另一方面，在此實施例中，所形成的該通道區域215之一側面係可呈現出45度角之傾斜型式。
承上所述，接著如第二圖(k)和第二圖(l)所示，於該第一氧化層221(該罩幕層)、該多晶矽氧化層225、該多晶矽結構224、該閘極氧化層223、該環形邊緣層213和該中心導接層214所露出之表面上進行化學氣相沉積(CVD)製程，用以先形成出一沉積層230；該沉積層230係以氮化矽(SiN)為材料，且於沉積之設計上其所具有的厚度可約為1000。之後，再以反蝕刻(Etch Back)的方式對該沉積層230進行蝕刻，也就是仍以乾式蝕刻的方式但不使用任何的光阻圖案，而是依所設定的時間來均勻地對該沉積層230進行向下的蝕刻，從而露出該第一氧化層221(該罩幕層)之表面、以及露出該多晶矽氧化層225、該環形邊緣層213和該中心導接層214之部份表面，因而於該中心導接層214之部份表面上形成出一氮化矽層231，且該氮化矽層231係亦同時形成於該多晶矽結構224和該閘極氧化層223所構成的導電閘極所在位置之側壁上(形成spacer)。其蝕刻之結果係如第二圖(l)中所示。
其次，如第二圖(m)所示，於該第一氧化層221(該罩幕層)、該多晶矽氧化層225、該環形邊緣層213、該中心導接層214和該氮化矽層231所露出之表面上以蒸鍍方式(Evaporation)形成一金屬蒸鍍層232之薄膜。而在此實施例中，所使用的金屬蒸鍍材料可為金(Au)或鉑(Pt)，且其所需蒸鍍的厚度可約為幾百。接著，對該金屬蒸鍍層232進行擴散處理(Diffusion)，而能將以薄膜形式蒸鍍於其表面上的該金屬蒸鍍層232之材料，擴散至該環形邊緣層213和該中心導接層214之內部而形成如第二圖(n)所示的一金屬擴散層235；並於所需之擴散處理完成後，移除所餘的該金屬蒸鍍層232。之後，以濕式蝕刻方式移除該多晶矽氧化層225而形成如第二圖(o)所示的結果；也就是位於該多晶矽結構224兩側的該氮化矽層231並會凸出於該多晶矽結構224。
承上所述，如第二圖(p)所示，便是接著於該第一氧化層221(該罩幕層)、該多晶矽結構224、該環形邊緣層213、該中心導接層214和該氮化矽層231所露出之表面上進行金屬濺鍍(Metal Sputtering)製程，以形成如圖所示的一金屬濺鍍層240。而在此實施例中，該金屬濺鍍層240係由一第一金屬層241和一第二金屬層242這兩部份所構成。其分別的形成步驟係為：先於該第一氧化層221(該罩幕層)、該多晶矽結構224、該環形邊緣層213、該中心導接層214和該氮化矽層231所露出之表面上進行金屬濺鍍，以形成該第一金屬層241；也就是此時的該第一金屬層241係覆蓋了整個晶圓的頂面。其次，進行快速熱製程(Rapid Thermal Processing，簡稱為RTP)，以形成金屬與矽之合金層。之後，再於該第一金屬層241上進行金屬濺鍍，以形成該第二金屬層242。在此實施例中，該第一金屬層241係可採用鈦金屬(Ti)之材質或氮化鈦(TiN)之薄膜來構成；而該第二金屬層242則可採用鋁、矽、銅(Al/Si/Cu)之合金來構成。
最後，對該金屬濺鍍層240進行蝕刻，以將該第一氧化層221(該罩幕層)之部份表面加以露出而形成如第二圖(q)所示的結果。詳細來說係採用金屬蝕刻(Metal Etching)製程，並於該金屬濺鍍層240上形成定義有一第四光阻圖案的一第四光阻層(未顯示於圖式)，用以根據此光阻圖案來針對如第二圖(p)中所示晶圓右側區域之部份金屬濺鍍層240進行金屬蝕刻，進而再移除完成蝕刻後的該第四光阻層，而成為如第二圖(q)中所示的最後晶圓樣式。而在此實施例中，於金屬蝕刻後還包含進行熱融合(Sintering)製程，以加強該金屬濺鍍層240於所述相關構造之表面上的密合。最後，進行晶圓允收測試(Wafer Acceptance Test，簡稱為WAT)，來對完成所有製程後的晶圓進行結構之電性測試。
是故，第二圖(q)中所示的最後晶圓樣式，便為利用本發明之第一實施例所提出的金氧半P-N接面二極體製作方法所完成的一金氧半P-N接面二極體。如該圖所示可知，其結構包含有：一半導體基板210、一第一氧化層221(罩幕層)、一環形邊緣層213、一閘極氧化層223、一多晶矽結構224、一中心導接層214、一氮化矽層231、一金屬擴散層235、一通道區域215以及一金屬濺鍍層240。
其中該第一氧化層221(該罩幕層)係形成於該半導體基板210上，且位於其晶圓右側區域之部份表面係呈現露出；該環形邊緣層213以離子佈植製程與熱驅入形成於該半導體基板210中，並於一側銜接於該第一氧化層221(該罩幕層)；該閘極氧化層223係形成於該半導體基板210之部份表面上，而該多晶矽結構224則對應該閘極氧化層223而形成於其上；該中心導接層214係以離子佈植製程形成於該半導體基板210中，並以其中一部份銜接於該環形邊緣層213之另一側，並同時和該閘極氧化層223呈現相間隔；該氮化矽層231係形成於該中心導接層214之部份表面上並位於該多晶矽結構224之兩側，該氮化矽層231並凸出於該多晶矽結構224；該金屬擴散層235係以擴散方式形成於該環形邊緣層213和該中心導接層214之內部；該通道區域215係以離子佈植製程形成於該中心導接層214之側面並位於該閘極氧化層223之下；而該金屬濺鍍層240則形成於該第一氧化層221(該罩幕層)、該多晶矽結構224、該環形邊緣層213、該中心導接層214和該氮化矽層231上。
本發明還可根據上述所完成的金氧半P-N接面二極體所具有的結構與設計概念，將第一實施例之部份製程加以變化，使得以此製作方法所完成的金氧半P-N接面二極體亦具有類似之特徵和功效。現以一第二實施例來進行本發明之變化說明。
請參閱第三圖(a)至(d)，係為本發明所提出之具快速反應速度的金氧半P-N接面二極體之製作方法，其第二實施例的製作流程示意圖。於此實施例中，在包含有一高掺雜濃度(N+型)之矽基板311與一低掺雜濃度(N-型)之磊晶層312的一半導體基板310之右側形成一第一氧化層321作為一罩幕層，以及在該半導體基板310中以離子佈植製程與熱驅入形成一環形邊緣層313，和於對應構造上形成一閘極氧化層323、一多晶矽結構324和一多晶矽氧化層325的流程步驟與詳細內容設計，係皆和第一實施例的第二圖(a)至(h)之圖式示意及其對應之實施說明相同，因而於此實施例之說明中便不多加贅述。
承上所述，在此實施例中，係承上述第一實施例中的第二圖(h)之示意，而接著如第三圖(a)所示之步驟，便是根據具有定義為晶圓對應閘極圖案之第三光阻圖案的第三光阻層B3，對多晶矽氧化層325以濕式蝕刻方式進行蝕刻，並對該多晶矽結構324和該閘極氧化層323以乾式蝕刻方式垂直地向下進行蝕刻，以將第三光阻圖案轉移至該多晶矽結構324和該閘極氧化層323上。是以，在此實施例中，便使得蝕刻後如第三圖(a)中所示的多晶矽氧化層325， 之長度小於該多晶矽結構324和該閘極氧化層323之長度，而將該多晶矽氧化層325’呈現出梯形之樣式。
而於此第三圖(a)所示之步驟中，還包括接著以硼離子(B+)進行第二次離子佈植製程，以於該半導體基板310中形成出和該閘極氧化層323、該多晶矽結構324呈現相間隔、並有一部份銜接於該環形邊緣層313之另一側的一中心導接層314。同樣的，該中心導接層314係為區域上相對位置較為深層(Deep)之分佈與佈植。另一方面，第三圖(a)所示之步驟還包括接著進行第三次離子佈植製程，以於該環形邊緣層313和該中心導接層314之內部形成一離子佈植層334；在此實施例中，形成該離子佈植層334所進行之離子佈植，係採用氬離子(Ar+)植入。
其次，如第三圖(b)所示，先移除蝕刻後的該第三光阻層B3，並再接著以硼離子(B+)進行第四次離子佈植製程，以於該半導體基板310中、且於該中心導接層314之側面形成一通道區域315。同樣的，該通道區域315係為區域上相對位置較為淺層(Shallow)之分佈與佈植，並且所形成的該通道區域315係相對地位於該閘極氧化層323之下。同樣的，所形成的該通道區域315之一側面係可呈現出45度角之傾斜型式。
承上所述，如第三圖(c)所示，類似的步驟便是接著於該第一氧化層321(該罩幕層)、該多晶矽氧化層325’、該多晶矽結構324、該環形邊緣層313、該中心導接層314和該閘極氧化層323所露出之表面上進行金屬濺鍍製程，以形成如圖所示由一第一金屬層341和一第二金屬層341所構成的一金屬濺鍍層340。同理，在此實施例中，其形成步驟係先於該第一氧化層321(該罩幕層)、該多晶矽氧化層325’、該多晶矽結構324、該環形邊緣層313、該中心導接層314和該閘極氧化層323所露出之表面上進行金屬濺鍍，以形成覆蓋了整個晶圓頂面的該第一金屬層341。其次，進行快速熱製程(RTP)，以修正金屬濺鍍製程之結果。之後，再於該第一金屬層341上進行金屬濺鍍，以形成該第二金屬層342。同樣的，該第一金屬層341係可採用鈦金屬(Ti)之材質或氮化鈦(TiN)之薄膜來構成；而該第二金屬層342則可採用鋁、矽、銅(Al/Si/Cu)之合金來構成。
最後，亦以和第一實施例相同的方式，也就是利用具有一第四光阻圖案的一第四光阻層(未顯示於圖式)來針對如第三圖(c)中所示晶圓右側區域之部份金屬濺鍍層340進行金屬蝕刻，進而再移除完成蝕刻後的該第四光阻層，而成為如第三圖(d)中所示的將該第一氧化層321(該罩幕層)之部份表面加以露出的最後晶圓樣式。同樣的，於金屬蝕刻後還包含進行熱融合(Sintering)製程，以加強該金屬濺鍍層340於所述相關構造之表面上的密合。最後，進行晶圓允收測試(WAT)，來對完成所有製程後的晶圓進行結構之電性測試。
是故，第三圖(d)中所示的最後晶圓樣式，便為利用本發明之第二實施例所提出的金氧半P-N接面二極體製作方法所完成的一金氧半P-N接面二極體。如該圖所示可知，其結構包含有：一半導體基板310、一第一氧化層321(罩幕層)、一環形邊緣層313、一閘極氧化層323、一多晶矽結構324、一多晶矽氧化層325’、一中心導接層314、一離子佈植層334、一通道區域315以及一金屬濺鍍層340。
其中該第一氧化層321(該罩幕層)係形成於該半導體基板310上，且位於其晶圓右側區域之部份表面係呈現露出；該環形邊緣層313以離子佈植製程與熱驅入形成於該半導體基板310中，並於一側銜接於該第一氧化層321(該罩幕層)；該閘極氧化層323係形成於該半導體基板310之部份表面上，而該多晶矽結構324則對應該閘極氧化層323而形成於其上；該多晶矽氧化層325’則位於該閘極氧化層323上；該中心導接層314係以離子佈植製程形成於該半導體基板310中，並以其中一部份銜接於該環形邊緣層313之另一側，並同時和該閘極氧化層323呈現相間隔；該離子佈植層334係以離子佈植製程形成於該環形邊緣層313和該中心導接層314之內部；該通道區域315係以離子佈植製程形成於該中心導接層314之側面並位於該閘極氧化層323之下；而該金屬濺鍍層340則形成於該該第一氧化層321(該罩幕層)、該多晶矽結構324、該多晶矽氧化層325’、該環形邊緣層313、該中心導接層314和該閘極氧化層323上。
綜上所述，利用本發明所述之製作方法所完成的金氧半P-N接面二極體，其晶圓上靠近其該第一氧化層321(該罩幕層)一側之裝置(device)設置區域將能有效隔絕外在環境而成為阻絕電流的一種防護環(guard ring)結構，使其漏電流的現象得以有效改善。其次，利用所設計之其金屬擴散層235或者其離子佈植層334之構造，經由相關技術之電性測試後，本發明所提出之金氧半P-N接面二極體係能表現出較低的反向電壓漏電流、較低的正向偏置電壓(Vf )、較高的反向耐電壓值以及較短的反向回復時間(tRR )等特性。如此一來，本發明所提出之金氧半P-N接面二極體及其製作方法，便能有效地解決如先前技術中所述之相關缺失，進而成功地達成了本案發展之主要目的。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20．．．基板
22．．．磊晶層
24．．．N型掺雜區域
28、30．．．P-型層
50、62．．．氧化層
52、54、64．．．光阻層
36、66．．．P型層
56．．．閘極氧化層
58．．．多晶矽層
60．．．氮化矽層
210、310．．．半導體基板
211、311．．．高掺雜濃度之矽基板
212、312．．．低掺雜濃度之磊晶層
213、313．．．環形邊緣層
214、314．．．中心導接層
215、315．．．通道區域
221、321．．．第一氧化層
222．．．第二氧化層
223、323．．．閘極氧化層
224、324．．．多晶矽結構
225、325’．．．多晶矽氧化層
230．．．氮化矽沉積層
231．．．氮化矽層
232．．．金屬蒸鍍層
235．．．金屬擴散層
334．．．離子佈植層
240、340．．．金屬濺鍍層
241、341．．．第一金屬層
242、342．．．第二金屬層
B1．．．第一光阻層
B2．．．第二光阻層
B3．．．第三光阻層
第一圖(a)至(1)，係為習用的閘式二極體之主要製程步驟示意圖。
第二圖(a)至(q)，係為本發明所提出之金氧半P-N接面二極體製作方法，其第一實施例的製作流程示意圖。
第三圖(a)至(d)，係為本發明所提出之金氧半P-N接面二極體製作方法，其第二實施例的製作流程示意圖。
210．．．半導體基板
211．．．高掺雜濃度之矽基板
212．．．低掺雜濃度之磊晶層
213．．．環形邊緣層
214．．．中心導接層
215．．．通道區域
223．．．閘極氧化層
224．．．多晶矽結構
231．．．氮化矽層
235．．．金屬擴散層
240．．．金屬濺鍍層
241．．．第一金屬層
242．．．第二金屬層
221．．．第一氧化層

Claims (19)

  1. 一種具快速反應速度的金氧半P-N接面二極體的製作方法，該方法包含下列步驟：提供一半導體基板；進行第一次離子佈植製程並進行熱驅入，以於該半導體基板中形成一環形邊緣層；於該半導體基板上形成一罩幕層；於該半導體基板和該環形邊緣層之表面上形成一閘極氧化層，並於該閘極氧化層和該罩幕層之表面上形成一多晶矽結構，且於該多晶矽結構之表面上形成一多晶矽氧化層；對該多晶矽氧化層、該多晶矽結構和該閘極氧化層進行蝕刻並進行第二次離子佈植製程，以形成一中心導接層；進行第三次離子佈植製程，以於該中心導接層之側面形成一通道區域；於該中心導接層之部份表面上形成一氮化矽層；於該罩幕層、該多晶矽氧化層、該環形邊緣層、該中心導接層和該氮化矽層所露出之表面上形成一金屬蒸鍍層；對該金屬蒸鍍層進行擴散處理，以將該金屬蒸鍍層之材料擴散至該環形邊緣層和該中心導接層之內部而形成一金屬擴散層後，移除該金屬蒸鍍層；移除該多晶矽氧化層，並於該罩幕層、該多晶矽結構、該環形邊緣層、該中心導接層和該氮化矽層所露出之表面上形成一金屬濺鍍層；以及對該金屬濺鍍層進行蝕刻，以將該罩幕層之部份表面加以露出。
  2. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該半導體基板包含一高掺雜濃度(N+型)之矽基板與一低掺雜濃度(N-型)之磊晶層。
  3. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：於該半導體基板之表面上形成一第一氧化層；於該第一氧化層上形成一第一光阻層，且定義該第一光阻層具有一第一光阻圖案；根據該第一光阻圖案對該第一氧化層進行蝕刻，以將該第一光阻圖案轉移至該第一氧化層上，並移除蝕刻後的該第一光阻層；於該半導體基板所露出之表面上形成一第二氧化層並進行所述之第一次離子佈植製程；於該第一氧化層之部份表面上形成一第二光阻層，且定義該第二光阻層具有一第二光阻圖案；以及根據該第二光阻圖案對該第一氧化層和該第二氧化層進行蝕刻，以將該第二光阻圖案轉移至該第一氧化層上而形成該罩幕層，並移除蝕刻後的該第二光阻層。
  4. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：於該多晶矽氧化層上形成一第三光阻層，且定義該第三光阻層具有一第三光阻圖案；以及根據該第三光阻圖案對該多晶矽氧化層、該多晶矽結構和該閘極氧化層進行蝕刻，以將該第三光阻圖案轉移至該多晶矽氧化層、該多晶矽結構和該閘極氧化層上，並移除蝕刻後的該第三光阻層。
  5. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該多晶矽結構係以化學氣相沉積製程於該閘極氧化層和該罩幕層之表面上形成。
  6. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：進行化學氣相沉積製程，而於該罩幕層、該多晶矽氧化層、該多晶矽結構、該閘極氧化層、該環形邊緣層和該中心導接層所露出之表面上形成一沉積層；以及對該沉積層進行蝕刻，以露出該罩幕層之表面、並露出該多晶矽氧化層、該環形邊緣層和該中心導接層之部份表面，而形成該氮化矽層。
  7. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：於該罩幕層、該多晶矽結構、該環形邊緣層、該中心導接層和該氮化矽層所露出之表面上進行金屬濺鍍製程，以形成一第一金屬層；進行快速熱製程，以修正金屬濺鍍製程之結果；以及於該第一金屬層上進行金屬濺鍍製程，以形成一第二金屬層，而該第一金屬層和該第二金屬層係構成為該金屬濺鍍層。
  8. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：於該金屬濺鍍層上形成一第四光阻層，且定義該第四光阻層具有一第四光阻圖案；根據該第四光阻圖案對部份之該金屬濺鍍層進行金屬蝕刻製程，以將該罩幕層之部份表面加以露出；以及移除蝕刻後的該第四光阻層。
  9. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：進行熱融合製程，以加強該金屬濺鍍層之密合。
  10. 一種金氧半P-N接面二極體，包含有：一半導體基板；一罩幕層，形成於該半導體基板上，該罩幕層之部份表面係呈現露出；一環形邊緣層，以離子佈植製程與熱驅入而形成於該半導體基板中，並於一側銜接於該罩幕層；一閘極氧化層，形成於該半導體基板之部份表面上；一多晶矽結構，對應該閘極氧化層而形成於該閘極氧化層上；一中心導接層，以離子佈植製程而形成於該半導體基板中，該中心導接層之一部份係銜接於該環形邊緣層之另一側，且該中心導接層係和該閘極氧化層呈現相間隔；一氮化矽層，形成於該中心導接層之部份表面上並位於該多晶矽結構之兩側，該氮化矽層並凸出於該多晶矽結構；一金屬擴散層，以擴散方式形成於該環形邊緣層和該中心導接層之內部；一通道區域，以離子佈植製程而形成於該中心導接層之側面並位於該閘極氧化層之下；以及一金屬濺鍍層，形成於該罩幕層、該多晶矽結構、該環形邊緣層、該中心導接層和該氮化矽層上。
  11. 一種金氧半P-N接面二極體製作方法，該方法包含下列步驟：提供一半導體基板；進行第一次離子佈植製程並進行熱驅入，以於該半導體基板中形成一環形邊緣層；於該半導體基板上形成一罩幕層；於該半導體基板和該環形邊緣層之表面上形成一閘極氧化層，並於該閘極氧化層和該罩幕層之表面上形成一多晶矽結構，且於該多晶矽結構之表面上形成一多晶矽氧化層；對該多晶矽氧化層、該多晶矽結構和該閘極氧化層進行蝕刻並進行第二次離子佈植製程，以形成一中心導接層；進行第三次離子佈植製程，以於該環形邊緣層和該中心導接層之內部形成一離子佈植層；進行第四次離子佈植製程，以於該中心導接層之側面形成一通道區域；於該罩幕層、該多晶矽結構、該多晶矽氧化層、該環形邊緣層、該中心導接層和該閘極氧化層所露出之表面上形成一金屬濺鍍層；以及對該金屬濺鍍層進行蝕刻，以將該罩幕層之部份表面加以露出。
  12. 如申請專利範圍第11項所述之金氧半P-N接面二極體製作方法，其中該半導體基板包含一高掺雜濃度(N+型)之矽基板與一低掺雜濃度(N-型)之磊晶層。
  13. 如申請專利範圍第11項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：於該半導體基板之表面上形成一第一氧化層；於該第一氧化層上形成一第一光阻層，且定義該第一光阻層具有一第一光阻圖案；根據該第一光阻圖案對該第一氧化層進行蝕刻，以將該第一光阻圖案轉移至該第一氧化層上，並移除蝕刻後的該第一光阻層；於該半導體基板所露出之表面上形成一第二氧化層並進行所述之第一次離子佈植製程；於該第一氧化層之部份表面上形成一第二光阻層，且定義該第二光阻層具有一第二光阻圖案；以及根據該第二光阻圖案對該第一氧化層和該第二氧化層進行蝕刻，以將該第二光阻圖案轉移至該第一氧化層上而形成該罩幕層，並移除蝕刻後的該第二光阻層。
  14. 如申請專利範圍第11項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：於該多晶矽氧化層上形成一第三光阻層，且定義該第三光阻層具有一第三光阻圖案；以及根據該第三光阻圖案對該多晶矽氧化層、該多晶矽結構和該閘極氧化層進行蝕刻，以將該第三光阻圖案轉移至該多晶矽結構和該閘極氧化層上，且使蝕刻後的該多晶矽氧化層之長度小於該多晶矽結構之長度，並移除蝕刻後的該第三光阻層。
  15. 如申請專利範圍第11項所述之金氧半P-N接面二極體製作方法，其中該多晶矽結構係以化學氣相沉積製程於該閘極氧化層和該罩幕層之表面上形成。
  16. 如申請專利範圍第11項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：於該罩幕層、該多晶矽結構、該多晶矽氧化層、該環形邊緣層、該中心導接層和該閘極氧化層所露出之表面上進行金屬濺鍍製程，以形成一第一金屬層；進行快速熱製程，以修正金屬濺鍍製程之結果；以及於該第一金屬層上進行金屬濺鍍製程，以形成一第二金屬層，而該第一金屬層和該第二金屬層係構成為該金屬濺鍍層。
  17. 如申請專利範圍第11項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：於該金屬濺鍍層上形成一第四光阻層，且定義該第四光阻層具有一第四光阻圖案；根據該第四光阻圖案對部份之該金屬濺鍍層進行金屬蝕刻製程，以將該罩幕層之部份表面加以露出；以及移除蝕刻後的該第四光阻層。
  18. 如申請專利範圍第11項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：進行熱融合製程，以加強該金屬濺鍍層之密合。
  19. 一種金氧半P-N接面二極體，包含有：一半導體基板；一罩幕層，形成於該半導體基板上，該罩幕層之部份表面係呈現露出；一環形邊緣層，以離子佈植製程與熱驅入而形成於該半導體基板中，並於一側銜接於該罩幕層；一閘極氧化層，形成於該半導體基板之部份表面上；一多晶矽結構，對應該閘極氧化層而形成於該閘極氧化層上；一多晶矽氧化層，形成於該多晶矽結構上；一中心導接層，以離子佈植製程而形成於該半導體基板中，該中心導接層之一部份係銜接於該環形邊緣層之另一側，且該中心導接層係和該閘極氧化層呈現相間隔；一離子佈植層，以離子佈植製程而形成於該環形邊緣層和該中心導接層之內部；一通道區域，以離子佈植製程而形成於該中心導接層之側面並位於該閘極氧化層之下；以及一金屬濺鍍層，形成於該罩幕層、該多晶矽結構、該多晶矽氧化層、該環形邊緣層、該中心導接層和該閘極氧化層上。
TW100149213A 2011-12-28 2011-12-28 具快速反應速度的金氧半ｐ－ｎ接面二極體及其製作方法 TWI451498B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW100149213A TWI451498B (zh) 2011-12-28 2011-12-28 具快速反應速度的金氧半ｐ－ｎ接面二極體及其製作方法
US13/726,740 US8921949B2 (en) 2011-12-28 2012-12-26 MOS P-N junction diode with enhanced response speed and manufacturing method thereof
US14/556,676 US9362350B2 (en) 2011-12-28 2014-12-01 MOS P-N junction diode with enhanced response speed and manufacturing method thereof
US15/141,039 US9595617B2 (en) 2011-12-28 2016-04-28 MOS P-N junction diode with enhanced response speed and manufacturing method thereof
US15/413,694 US9865700B2 (en) 2011-12-28 2017-01-24 MOS P-N junction diode with enhanced response speed and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100149213A TWI451498B (zh) 2011-12-28 2011-12-28 具快速反應速度的金氧半ｐ－ｎ接面二極體及其製作方法

Publications (2)

Publication Number Publication Date
TW201327683A TW201327683A (zh) 2013-07-01
TWI451498B true TWI451498B (zh) 2014-09-01

Family

ID=48694162

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100149213A TWI451498B (zh) 2011-12-28 2011-12-28 具快速反應速度的金氧半ｐ－ｎ接面二極體及其製作方法

Country Status (2)

Country Link
US (4) US8921949B2 (zh)
TW (1) TWI451498B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985668B (zh) * 2014-05-13 2018-02-23 上海集成电路研发中心有限公司 铜互连的制备方法
CN109659236B (zh) * 2018-12-17 2022-08-09 吉林华微电子股份有限公司 降低vdmos恢复时间的工艺方法及其vdmos半导体器件
US10971633B2 (en) * 2019-09-04 2021-04-06 Stmicroelectronics (Rousset) Sas Structure and method of forming a semiconductor device
JP7292233B2 (ja) * 2020-03-11 2023-06-16 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871686A (en) * 1988-03-28 1989-10-03 Motorola, Inc. Integrated Schottky diode and transistor
US5915179A (en) * 1995-06-09 1999-06-22 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US20020074595A1 (en) * 2000-12-19 2002-06-20 Advanced Power Devices Method of fabricating power rectifier device to vary operating parameters and resulting device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327348B1 (en) * 2000-07-26 2002-03-06 Samsung Electronics Co Ltd Semiconductor capable of decreasing junction leakage current and narrow width effect and fabricating method thereof
US6740951B2 (en) * 2001-05-22 2004-05-25 General Semiconductor, Inc. Two-mask trench schottky diode
DE10129348B4 (de) * 2001-06-19 2007-04-05 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahen zu dessen Herstellung
GB2381122B (en) * 2001-10-16 2006-04-05 Zetex Plc Termination structure for a semiconductor device
KR100448925B1 (ko) * 2002-03-11 2004-09-16 삼성전자주식회사 정전기 방전 보호를 위한 반도체 장치 및 그 제조 방법
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871686A (en) * 1988-03-28 1989-10-03 Motorola, Inc. Integrated Schottky diode and transistor
US5915179A (en) * 1995-06-09 1999-06-22 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US20020074595A1 (en) * 2000-12-19 2002-06-20 Advanced Power Devices Method of fabricating power rectifier device to vary operating parameters and resulting device

Also Published As

Publication number Publication date
US9595617B2 (en) 2017-03-14
US8921949B2 (en) 2014-12-30
US20160240695A1 (en) 2016-08-18
TW201327683A (zh) 2013-07-01
US9362350B2 (en) 2016-06-07
US20130168779A1 (en) 2013-07-04
US20170133480A1 (en) 2017-05-11
US20150084136A1 (en) 2015-03-26
US9865700B2 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
TWI455209B (zh) 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
TWI415197B (zh) 用於無鉛及少鉛之可控制坍塌晶片連接焊塊的無底切球限金屬製程
TWI234289B (en) Schottky diode with high field breakdown and low reverse leakage current
JP2011044688A (ja) 半導体装置および半導体装置の製造方法
TW200945451A (en) MOS PN junction schottky diode and method for manufacturing the same
TW201234490A (en) Trench schottky diode and manufacturing mehtod thereof
TWI480951B (zh) 用於半導體元件之寬溝渠終端結構
JP2008227495A (ja) 高効率整流器
TWI451498B (zh) 具快速反應速度的金氧半ｐ－ｎ接面二極體及其製作方法
TW201242035A (en) Rectifier with vertical MOS structure and method manufacturing the same
TWI381455B (zh) 金氧半ｐ－ｎ接面二極體結構及其製作方法
TWI425575B (zh) 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法
CN111370306B (zh) 晶体管的制作方法及全包围栅极器件结构
TWI422041B (zh) 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法
CN103943495A (zh) 金属与n型硅肖特基接触势垒高度的调节方法
CN109119473B (zh) 一种晶体管及其制作方法
CN111463120A (zh) 一种碳化硅mosfet的沟道倾斜注入制备方法
JP2008227498A (ja) ｎ型及びｐ型ＣＩＳを含む薄膜トランジスタ及びその製造方法
TWI466302B (zh) 具有終端結構之金氧半二極體元件及其製法
JP6024117B2 (ja) 半導体装置の製造方法
CN102254819B (zh) 低栅容金属氧化物半导体p-n 结二极管结构及其制作方法
TWI578403B (zh) 溝渠式蕭基二極體及其製作方法
KR101415599B1 (ko) Pn 접합 다이오드 제조방법
TWI536433B (zh) 金氧半ｐ－ｎ接面二極體及其製作方法
EP1592055B1 (en) Method of making a power semiconductor device