TWI578403B - 溝渠式蕭基二極體及其製作方法 - Google Patents

Description

溝渠式蕭基二極體及其製作方法

本發明係為一種溝渠式蕭基二極體及其製作方法，尤指以一元件結構設計與製作方法以提供具有低反向漏電流、低正向導通電壓(V_f)、高崩潰電壓以及短反向恢復時間(t_RR)等特性之溝渠式蕭基二極體。

蕭基二極體(Schottky Diode)為以電子作為載子之單極性元件，特性為速度快，於較低的正向導通電壓時，便可提供較大的順向電流。同時具有較短的反向恢復時間(Reverse Recovery Time；t_RR)。但反向偏壓，會有較大的漏電流。後來，有溝渠式之蕭基能障二極體之提出，藉由溝渠結構的導電層來夾止漏電流，降低元件的漏電。

溝渠式之蕭基能障二極體，可參閱美國專利第5365102號之前案。請參閱如第1A圖至第1F圖所示之主要製程步驟。在第1A圖中，為一長好某個厚度磊晶層(epitaxial layer)之半導體基板12，此基板12具有兩表面12a、12b，陰極區域12c為高掺雜濃度(N⁺型)區域，鄰近表面12a，漂移區域12d則為低掺雜濃度(N-型)區域，從高掺雜濃度(N⁺型)之陰極區域12c伸展至表面12b；並進而於其上成長一二氧化矽層(SiO₂)13，接著成長一氮化矽層(Si₃N₄)15，並於氮化矽層15上形成一光阻層17。

接著在第1B圖中，進行一微影製程(lithography)及蝕刻製程(etching)，移除部分的氮化矽層15、二氧化矽層13以及基板12，將基板12的漂移區域12d蝕刻出多個平台14，形成具有一深度與寬度之溝渠結構區22。在第1C圖中，於溝渠結構區 22之側壁22a及底部22b上成長一熱氧化層16。在第1D圖中，移除剩餘之氮化矽層15與二氧化矽層13。於第1E圖，在其整體結構之上方鍍上一金屬層23。在第1F圖，於背面之表面12a鍍製金屬層，使其平台14能將所接觸之金屬層23互相連接出一陽極金屬層18，於其背面之表面12a則形成一陰極金屬層20；陽極金屬層18與平台14形成蕭基接面，以完成晶圓製程。

上述方法製作之溝渠式蕭基二極體，具有低正向導通電壓(V_f)，反向漏電流受到溝渠結構之夾止，比無溝渠結構者有較低的漏電流。但是在矽晶圓上做接觸蝕刻時，常會於溝渠與基板間的氧化層蝕刻出較淺的溝渠，使得形成之蕭基接面不平整，如此，會產生較大的漏電流，影響產品良率。

本發明為一溝渠式蕭基二極體製作方法，該方法包含以下步驟：提供一半導體基板；於該半導體基板上形成一罩幕層；根據該罩幕層而於該半導體基板中形成多個第一離子佈植區域與一離子佈植集合；根據該罩幕層對該些第一離子佈植區域、該離子佈植集合與該半導體基板進行蝕刻，以於該半導體基板中形成具有多個側壁的一多溝渠結構和對應於該些側壁的邊緣的多個第一邊緣層與多個第二邊緣層；移除該罩幕層；將該多溝渠結構氧化以形成一閘極氧化層，並覆蓋該些第一邊緣層與該些第二邊緣層；於溝渠內之該閘極氧化層上形成一多晶矽結構；並於閘極氧化層、多晶矽結構上披覆一化學氣相沉積氧化層；對部份的該化學氣相沉積氧化層與該閘極氧化層進行蝕刻，以露出該半導體基板的部份表面、該多晶矽結構的部份表面與該些第一邊緣層；於該多晶矽結構、該閘極氧化層、該化學氣相沉積氧化層、該些第一邊緣層與該半導體基板上形成一第一金屬層；進行一快速熱製程，以將該多晶矽結構、該些第一邊緣層、該半導體基板與該第一金屬層相互接觸的部份形成一蕭基金屬層；於該蕭基金屬層與所餘的該第一金屬層上形成一第二金屬層；以及對部份的 該第一金屬層與部份的該第二金屬層進行蝕刻，以露出該化學氣相沉積氧化層的部份表面。

本發明另一方面係為一種溝渠式蕭基二極體結構，包含有：一半導體基板、一閘極氧化層、一多晶矽結構、多個第一邊緣層、多個第二邊緣層、一化學氣相沉積氧化層、一第一金屬層、一蕭基金屬層以及一第二金屬層。其中該半導體基板具有多個側壁的一多溝渠結構；該閘極氧化層係對應於該多溝渠結構而形成於該半導體基板上，且其一部份係呈現獨立；該多晶矽結構係對應於該多溝渠結構而形成於該閘極氧化層上；該些第一邊緣層係對應於該些側壁的邊緣而形成於該半導體基板中；該些第二邊緣層係對應於該些側壁的邊緣而形成於該半導體基板中，並由該閘極氧化層所覆蓋；該化學氣相沉積氧化層係形成於該閘極氧化層與該多晶矽結構上，且位於一外部區域；該蕭基金屬層係形成於該半導體基板的部份表面、該些第一邊緣層與該多晶矽結構的部份表面上；該第一金屬層係形成於該蕭基金屬層的部份表面、該閘極氧化層的部份表面與該化學氣相沉積氧化層的部份表面上；該第二金屬層係形成於該蕭基金屬層的部份表面與該第一金屬層上。其中該化學氣相沉積氧化層的部份表面係呈現露出狀態。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

12‧‧‧半導體基板

12a、12b‧‧‧表面

12c‧‧‧陰極區域

12d‧‧‧漂移區域

13‧‧‧二氧化矽層

14‧‧‧平台

15‧‧‧氮化矽層

16‧‧‧熱氧化層

17‧‧‧光阻層

18‧‧‧陽極金屬層

20‧‧‧陰極金屬層

22‧‧‧溝渠結構區

22a‧‧‧側壁

22b‧‧‧底部

23‧‧‧金屬層

30‧‧‧半導體基板

31‧‧‧高掺雜濃度之矽基板

32‧‧‧低掺雜濃度之磊晶層

32a、32a’‧‧‧表面

33‧‧‧多溝渠結構

331‧‧‧第一部份側壁

332‧‧‧第二部份側壁

41‧‧‧第一氧化層

43‧‧‧閘極氧化層

431‧‧‧第一部份氧化層

432‧‧‧第二部份氧化層

44‧‧‧多晶矽結構

51‧‧‧第一金屬層

52‧‧‧蕭基金屬層

53‧‧‧第二金屬層

6‧‧‧硼離子

60‧‧‧離子佈植集合

61‧‧‧第一離子佈植區域

62‧‧‧第二離子佈植區域

63‧‧‧第一邊緣層

64‧‧‧第二邊緣層

HM1‧‧‧罩幕層

PR1‧‧‧第一光阻層

C1‧‧‧第一寬度

C2‧‧‧第二寬度

R2‧‧‧外部區域

R1‧‧‧內部區域

68‧‧‧化學氣相沉積氧化層

第1A圖至第1F圖，係為習用的溝渠式之蕭基能障二極體的主要製程步驟示意圖。

第2A圖至第2J圖，係為本發明所提出之溝渠式蕭基二極體之製作方法，其較佳實施例的製作流程示意圖。

現以一較佳實施例進行本發明所提出之溝渠式蕭基 二極體及其製作方法的實施說明。請參閱第2A圖至第2J圖，係為本發明之溝渠式蕭基二極體製作方法的製作流程示意圖。如第2A圖所示，首先係先提供一半導體基板30；在此實施例中，該半導體基板30包含了有一高掺雜濃度(N⁺型)之矽基板31與一低掺雜濃度(N-型)之磊晶層32此兩部份；而其中低掺雜濃度之磊晶層32係形成於高掺雜濃度之矽基板31之上，且其低掺雜濃度之磊晶層32係具有一定的厚度，以提供本發明後續所需之多溝渠結構(Multi-Trench)之蝕刻形成。

接著便於該半導體基板30之表面32a上，也就是對其中的低掺雜濃度之磊晶層32所在之表面32a，先進行一熱氧化(Thermal Oxidation)製程，而於該半導體基板30的表面32a上形成一第一氧化層41；在此實施例中，該第一氧化層41所具有的厚度可依後續蝕刻需求而定。

其次，如第2A圖所示，再於該第一氧化層41上形成定義有一第一光阻圖案的一第一光阻層PR1，用以使該第一氧化層41蝕刻出該第一光阻圖案；因而根據該第一光阻圖案對該第一氧化層41進行蝕刻，使得該第一光阻圖案能轉移至該第一氧化層41上。在此實施例中，該第一光阻圖案係和後續待形成的多溝渠結構(Multi-Trench)之樣式相對應，因而蝕刻後的該第一氧化層41便成為提供蝕刻出溝渠的成長蝕刻硬遮罩(Hard Mask)，而成為如第2B圖中所示的一罩幕層HM1。

在此實施例中，將該第一氧化層41形成該罩幕層HM1之過程係採用乾式蝕刻；同時，當該罩幕層HM1於該半導體基板30上形成了之後，便可除去蝕刻後的該第一光阻層PR1。接著，如第2B圖和第2C圖所示，便根據該罩幕層HM1而於該半導體基板30中形成多個第一離子佈植區域61與一離子佈植集合60。詳細來說，係先根據該罩幕層HM1而對該半導體基板30所露出的表面利用硼離子(B+)進行一離子佈植製程(Ion Implantation)；如第2B圖所示，所佈植的硼離子6係位於此時該 半導體基板30所露出的表面的下方。

承上所述，當硼離子6佈植完成後，如第2C圖所示，便進行熱驅入(drive in)而於該半導體基板30中形成該些第一離子佈植區域61與該離子佈植集合60。在此實施例中，該些第一離子佈植區域61與該離子佈植集合60具有一特定深度，且藉由熱驅入之方式而能將硼離子6於該半導體基板30中均勻散開，以擴散其分布範圍。由於使用的是硼離子(B+)，使得所在的分布範圍係成為二極體中的P型傳導區域。

本發明的其一特徵在於，由於該罩幕層HM1的間隔係具有兩種不同的寬度(但開口的寬度於此實施例係為相同)，因此在熱驅入後，硼離子6便會分別對應地形成該些第一離子佈植區域61或該離子佈植集合60；其中該些第一離子佈植區域61係相互分隔，而該離子佈植集合60則是包含了於分布範圍上呈現相互連接、重疊的多個第二離子佈植區域62之型式。是以，在相同的熱驅入條件之下，該離子佈植集合60的寬度係大於該些第一離子佈植區域61的寬度。

承上所述，接著的步驟便根據所形成的該罩幕層HM1對該些第一離子佈植區域61、該離子佈植集合60與該半導體基板30進行溝渠之蝕刻(Trench Etching)，以於該半導體基板30中形成如第2D圖所示的具有多個側壁的一多溝渠結構(Multi-Trench)33和對應於該些側壁的邊緣的多個第一邊緣層63與多個第二邊緣層64。當該多溝渠結構33形成後，可對其底部與側壁的表面進行一粗糙度之修飾(Trench Rounding)，以使其表面因前述之蝕刻所產生的粗糙邊角加以去除，而讓後續相關氧化層的形成有較佳的環境。

本發明的另一特徵在於，該些側壁包含一第一部份側壁331與一第二部份側壁332，且根據前述之該罩幕層HM1的間隔係具有兩種不同的寬度可知，此兩部份的側壁亦有不同寬度。如第2D圖所示，該第一部份側壁331具有一第一寬度C1， 而該第二部份側壁332具有一第二寬度C2，且該第二寬度C2係小於該第一寬度C1；也就是該第一部份側壁331相較該第二部份側壁332來得寬。而本發明的又一特徵在於，接著將該罩幕層HM1完全移除，也就是在所形成的整體裝置中係不具有以氧化方式所形成的罩幕層。

由於該第二部份側壁332的該第二寬度C2小於該第一部份側壁331的該第一寬度C1，以及在相同的熱驅入條件之下，使得該些第一邊緣層63係位於該第一部份側壁331的角落，而該些第二邊緣層64則覆蓋於該第二部份側壁332的頂端。在此實施例中，接著的步驟便是將該多溝渠結構33氧化以形成如第2E圖所示的一閘極氧化層(Gate Oxide)43，並覆蓋該些第一邊緣層63與該些第二邊緣層64。

承上所述，當該閘極氧化層43形成之後，便接著於該閘極氧化層43上形成如第2F圖所示的一多晶矽結構44。詳細來說，此實施例係先以第2E圖的樣式進行一化學氣相沉積(Chemical Vapor Deposition，簡稱為CVD)製程，而於該閘極氧化層43上以整層覆蓋的方式形成一沉積層(未顯示於圖式)，並在該沉積層中加入無價位之磷材質，使其層面成為二極體中的N型傳導區域。而後，再以非等向性乾式蝕刻，將N型多晶矽層蝕刻至使其表面略低於該閘極氧化層43的表面，且切齊於該半導體基板30，並露出該閘極氧化層43的部份表面。接者，再於該多晶矽結構44及部分的該閘極氧化層43上，以化學氣相沉積方式披覆一氧化層68，而形成如第2F圖所示之橫面圖。

承上所述，接著對部份的該化學氣相沉積氧化層68與該閘極氧化層43進行蝕刻，而形成如第2G圖所示的露出該半導體基板30的部份表面32a、該多晶矽結構44的部份表面與該些第一邊緣層63。其中所蝕刻的對象係為第2F圖中對應於該第一部份側壁331上的該化學氣相沉積氧化層68與該閘極氧化層43的部份，從而露出此部份的表面32a與該些第一邊緣層63。

詳細來說，此部份的蝕刻係以第2F圖的樣式而於該多晶矽結構44、該閘極氧化層43與該化學氣相沉積氧化層68上形成定義有一第二光阻圖案的一第二光阻層(未顯示於圖式)，且該第二光阻層在對應於該第一部份側壁331的位置上係呈現露出，從而根據該第二光阻圖案對該化學氣相沉積氧化層68與該閘極氧化層43進行蝕刻。其中所使用的蝕刻方式係為一乾式蝕刻製程，使得該半導體基板30的部份表面32a得以露出。之後，便除去該第二光阻層，而呈現第2G圖的樣式。

在此實施例中，蝕刻後的該閘極氧化層43係包含兩部份，也就是一第一部份氧化層431與一第二部份氧化層432。詳細來說，由於其蝕刻之目的是要露出部份的表面32a、部份的該多晶矽結構44與該些第一邊緣層63，使得如第2G圖所示蝕刻後的該第一部份氧化層431會呈現獨立，也就是會與該第二部份氧化層432相互分隔。同時，蝕刻後的該第二部份氧化層432仍舊覆蓋該些第二邊緣層64。值得注意的是，在該第二部份氧化層432的左端，也就是第一部份側壁331與第二部份側壁332的交界處，兩側的邊緣層63、64是來自於同一個離子佈植區域。

接著，對第2G圖中的該多晶矽結構44、該閘極氧化層43、該些第一邊緣層63、該化學氣相沉積氧化層68與該半導體基板30所露出的表面進行清洗，並進行一金屬濺鍍(Metal Sputtering)製程，而於該多晶矽結構44、該閘極氧化層43、該些第一邊緣層63、該化學氣相沉積氧化層68與該半導體基板30上以整層覆蓋的方式形成如第2H圖所示的一第一金屬層51。於此實施例中，該第一金屬層51係採用鈦材質。而於其他的實施例中，該第一金屬層51係可採用鎢、鉑、鎳、鉬等種種不同的金屬材質。

承上所述，當該第一金屬層51形成之後，便接著進行一快速熱製程(Rapid Thermal Processing，簡稱為RTP)，並於此一快速熱製程中充以氮氣(N₂)，以將該多晶矽結構44、該些第一 邊緣層63、該半導體基板30與該第一金屬層51相互接觸的部份形成如第2I圖所示的一蕭基金屬層52。是以，藉由該蕭基金屬層52的形成而使其接面成為一蕭基接面或蕭基能障(schottky Barrier)。詳細來說，此部份的快速熱製程係使得部份的該第一金屬層51與所接觸的部份層面產生反應，從而轉變成為該蕭基金屬層52。

舉例來說，由於此實施例中的該第一金屬層51係採用鈦材質，使得該蕭基金屬層52便為一種矽化鈦物質或鈦矽合金。而相較於第2H圖可知，該蕭基金屬層52的形成係由在特定位置上的該第一金屬層51與其下方的材質相互反應所產生，從而呈現出該蕭基金屬層52較周圍的該第一金屬層51變厚、變深；也就是該蕭基金屬層52的厚度係大於該第一金屬層51。另一方面，部份的該多晶矽結構44與該半導體基板30的厚度亦變薄，該半導體基板30的部份表面32a’的高度因而相對地下降。

值得注意的是，雖然該些第一邊緣層63是由硼離子6作佈植與熱驅入所產生，但其結構在所佈植的區域與分布範圍中，相對的仍是以該半導體基板30的矽成份為主。因此，當該半導體基板30與所接觸的該第一金屬層51進行快速熱製程時，同樣會使得該些第一邊緣層63產生反應；也就是該些第一邊緣層63的厚度也相對地變薄。

接著，再進行金屬濺鍍製程，而於該蕭基金屬層52與所餘的該第一金屬層51上以整層覆蓋的方式形成如第2I圖所示的一第二金屬層53。於此實施例中，該第二金屬層53係為鋁、矽、銅(Al/Si/Cu)之合金。

承上所述，當該第二金屬層53形成之後，便接著對部份的該第一金屬層51與部份的該第二金屬層53進行蝕刻，而形成如第2J圖所示的露出該化學氣相沉積氧化層68的部份表面。其中所蝕刻的對象係為第2I圖中相應於該第二部份側壁332上的部份的金屬層51、53。

詳細來說，此部份的蝕刻係以第2I圖的樣式而於該第二金屬層53上形成定義有一第三光阻圖案的一第三光阻層(未顯示於圖式)，從而根據該第三光阻圖案對該第二金屬層53與該第一金屬層51進行蝕刻，也就是針對第2I圖所示之晶圓右側區域進行蝕刻。所使用的蝕刻方式係為一金屬蝕刻(Metal Etching)製程，使得其晶圓右側區域的該化學氣相沉積氧化層68的部份表面得以露出。之後，便除去該第三光阻層，而呈現第2J圖的樣式。

此外，在此實施例中還進行一熱融合(Sintering)製程，以加強該第一金屬層51、該蕭基金屬層52與該第二金屬層53於該化學氣相沉積氧化層68、該閘極氧化層43、該半導體基板30與該多晶矽結構44上的密合。最後，此實施例還進行一晶圓允收測試，來對完成所有製程後的晶圓進行結構之電性測試。

是故，第2J圖中所示的最後晶圓樣式，便為利用本發明所提出之溝渠式蕭基二極體製作方法所完成的溝渠式蕭基二極體。由該圖所示可知，其結構包含有：一半導體基板30、一閘極氧化層43、一多晶矽結構44、多個第一邊緣層63、多個第二邊緣層64、一化學氣相沉積氧化層68、一第一金屬層51、一蕭基金屬層52以及一第二金屬層53。其中該半導體基板30具有多個側壁的一多溝渠結構33；對應於該多溝渠結構33而形成於該半導體基板30上的該閘極氧化層43其一部份431係呈現獨立；該多晶矽結構44係對應於該多溝渠結構33而形成於該閘極氧化層43上；該些第一邊緣層63係對應於側壁331的邊緣而形成於該半導體基板30中；該些第二邊緣層64係對應於側壁332的邊緣而形成於該半導體基板30中，並由該閘極氧化層43其一部份432所覆蓋；該化學氣相沉積氧化層68係覆蓋於側壁332上之閘極氧化層43上與其左右之多晶矽結構44上；與側壁332及側壁331相鄰之多晶矽結構44，則被該化學氣相沉積氧化層68覆蓋一半；整體來說，該化學氣相沉積氧化層68係覆蓋於一 外部區域R2上；該蕭基金屬層52係形成於該半導體基板30的部份表面32a’、該些第一邊緣層63與該多晶矽結構44的部份表面上；該第一金屬層51係形成於該蕭基金屬層52的部份表面、該閘極氧化層43的部份表面與該化學氣相沉積氧化層68的部份表面上；該第二金屬層53係形成於該蕭基金屬層52的部份表面與該第一金屬層51上。其中該些第一邊緣層63與該些第二邊緣層64的形成，係為於該半導體基板30中進行一離子佈植製程、熱驅入與對應之蝕刻所產生。其中該多晶矽結構44的形成，係為於該閘極氧化層43上進行一化學氣相沉積製程與對應之蝕刻所產生，該多晶矽結構44並加入磷材質。其中該蕭基金屬層52的形成，係為將形成於該多晶矽結構44、該些第一邊緣層63與該半導體基板30上的與該第一金屬層51材質相同之層面進行一快速熱製程所產生。

綜上所述，相較於習用的溝渠式蕭基二極體結構，利用本發明之製作方法所完成的溝渠式蕭基二極體之結構，其晶圓上位於其蕭基接面的這一側之元件區域(內部區域R1)，便能有效地利用防護環(外部區域R2)而和外在環境作隔絕。換句話說，於該第二部份氧化層432的這一側區域係能成為可有效阻絕電流的一防護環(guard ring)結構，使其漏電流的現象得以有效改善，提高反向崩潰電壓值。

進一步來說，由於在本發明的該第一部份側壁331的角落增加了該些第一邊緣層63的設計，也就是位於該表面32a’(蕭基接面)的邊緣上增加了硼離子佈植，使得在反向偏壓時，漏電流的情形能更加減少，讓產品的品質較習用的溝渠式蕭基二極體結構更為優異。

其次，經由相關電性測試，本發明的溝渠式蕭基二極體係具有較低的反向偏壓漏電流、較低的正向導通電壓(V_f)、較高的反向崩潰電壓值以及較短的反向恢復時間(t_RR)等特性。如此一來便能有效地解決如先前技術中所述之相關缺失，進而成功 地達成了本案發展之主要目的。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

30‧‧‧半導體基板

31‧‧‧高掺雜濃度之矽基板

32‧‧‧低掺雜濃度之磊晶層

32a’‧‧‧表面

33‧‧‧多溝渠結構

331‧‧‧第一部份側壁

332‧‧‧第二部份側壁

43‧‧‧閘極氧化層

431‧‧‧第一部份氧化層

432‧‧‧第二部份氧化層

44‧‧‧多晶矽結構

51‧‧‧第一金屬層

52‧‧‧蕭基金屬層

53‧‧‧第二金屬層

63‧‧‧第一邊緣層

64‧‧‧第二邊緣層

68‧‧‧化學氣相沉積氧化層

R1‧‧‧內部區域

R2‧‧‧外部區域

Claims (14)

1. 一種溝渠式蕭基二極體製作方法，該方法包含下列步驟：提供一半導體基板；於該半導體基板上形成一罩幕層；根據該罩幕層而於該半導體基板中形成多個第一離子佈植區域與一離子佈植集合；根據該罩幕層對該些第一離子佈植區域、該離子佈植集合與該半導體基板進行蝕刻，以於該半導體基板中形成具有多個側壁的一多溝渠結構和對應於該些側壁的邊緣的多個第一邊緣層與多個第二邊緣層；移除該罩幕層；將該多溝渠結構氧化以形成一閘極氧化層，並覆蓋該些第一邊緣層與該些第二邊緣層；於溝渠內之該閘極氧化層上形成一多晶矽結構；於該閘極氧化層與該多晶矽結構上覆蓋一化學氣相沉積氧化層；對部份的該化學氣相沉積氧化層與該閘極氧化層進行蝕刻，以露出該半導體基板的部份表面、該多晶矽結構的部份表面與該些第一邊緣層；於該多晶矽結構、該閘極氧化層、該化學氣相沉積氧化層、該些第一邊緣層與該半導體基板上形成一第一金屬層；進行一快速熱製程，以將該多晶矽結構、該些第一邊緣層、該半導體基板與該第一金屬層相互接觸的部份形成一蕭基金屬層；於該蕭基金屬層與所餘的該第一金屬層上形成一第二金屬層；以及對部份的該第一金屬層與部份的該第二金屬層進行蝕刻，以露出該化學氣相沉積氧化層的部份表面；其中該些側壁包含一第一部份側壁與一第二部份側壁，該第一部份側壁具有一第一寬度，該第二部份側壁具有一第 二寬度，該第二寬度係小於該第一寬度；其中該些第一邊緣層係位於該第一部份側壁的角落，該些第二邊緣層係覆蓋於該第二部份側壁的頂端。
2. 如申請專利範圍第1項所述之溝渠式蕭基二極體製作方法，其中該半導體基板係包含一高掺雜濃度(N⁺型)之矽基板與一低掺雜濃度(N-型)之磊晶層。
3. 如申請專利範圍第1項所述之溝渠式蕭基二極體製作方法，其中形成該罩幕層係包含下列步驟：進行一熱氧化製程，而於該半導體基板的表面上形成一第一氧化層；於該第一氧化層上形成一第一光阻層，且定義該第一光阻層具有一第一光阻圖案；根據該第一光阻圖案對該第一氧化層進行蝕刻，以將該第一光阻圖案轉移至該第一氧化層上而形成該罩幕層；以及除去蝕刻後的該第一光阻層。
4. 如申請專利範圍第1項所述之溝渠式蕭基二極體製作方法，其中該方法包含下列步驟：根據該罩幕層而對該半導體基板所露出的表面利用硼離子進行一離子佈植製程；以及進行熱驅入，而於該半導體基板中形成該些第一離子佈植區域與該離子佈植集合；其中該離子佈植集合的寬度係大於該些第一離子佈植區域的寬度；該些第一離子佈植區域係相互分隔，該離子佈植集合係包含相互連接的多個第二離子佈植區域。
5. 如申請專利範圍第1項所述之溝渠式蕭基二極體製作方法，其中該方法包含下列步驟：將該第一多溝渠結構的表面進行 修飾。
6. 如申請專利範圍第1項所述之溝渠式蕭基二極體製作方法，其中該蕭基金屬層的厚度係大於該第一金屬層。
7. 如申請專利範圍第1項所述之溝渠式蕭基二極體製作方法，其中該方法包含下列步驟：進行一化學氣相沉積製程，而於該閘極氧化層上形成一沉積層，該沉積層並加入磷材質；以及對該沉積層進行蝕刻，以露出該閘極氧化層的部份表面而形成該多晶矽結構。
8. 如申請專利範圍第1項所述之溝渠式蕭基二極體製作方法，其中該第一金屬層可以為以下之一，如：鈦、鎢、鉑、鉬，該第二金屬層係為鋁、矽、銅之合金。
9. 一種溝渠式蕭基二極體，包含有：一半導體基板，其具有多個側壁的一多溝渠結構；一閘極氧化層，對應於該多溝渠結構而形成於該半導體基板上，且其一部份係呈現獨立；一多晶矽結構，對應於該多溝渠結構而形成於該閘極氧化層上；多個第一邊緣層，對應於該些側壁的邊緣而形成於該半導體基板中；多個第二邊緣層，對應於該些側壁的邊緣而形成於該半導體基板中，並由該閘極氧化層所覆蓋；一化學氣相沉積氧化層，形成於該閘極氧化層與該多晶矽結構上，且位於一外部區域；一蕭基金屬層，形成於該半導體基板的部份表面、該些第一邊緣層與該多晶矽結構的部份表面上； 一第一金屬層，形成於該蕭基金屬層的部份表面、該閘極氧化層的部份表面與該化學氣相沉積氧化層的部份表面上；以及一第二金屬層，形成於該蕭基金屬層的部份表面與該第一金屬層上；其中該化學氣相沉積氧化層的部份表面係呈現露出；其中該些側壁包含一第一部份側壁與一第二部份側壁，該第一部份側壁具有一第一寬度，該第二部份側壁具有一第二寬度，該第二寬度係小於該第一寬度；其中該些第一邊緣層係位於該第一部份側壁的角落，該些第二邊緣層係覆蓋於該第二部份側壁的頂端。
10. 如申請專利範圍第9項所述之溝渠式蕭基二極體，其中該半導體基板係包含一高掺雜濃度(N⁺型)之矽基板與一低掺雜濃度(N-型)之磊晶層。
11. 如申請專利範圍第9項所述之溝渠式蕭基二極體，其中該些第一邊緣層與該些第二邊緣層的形成，係為於該半導體基板中進行一離子佈植製程、熱驅入與對應之蝕刻所產生。
12. 如申請專利範圍第9項所述之溝渠式蕭基二極體，其中該多晶矽結構的形成，係為於該閘極氧化層上進行一化學氣相沉積製程與對應之蝕刻所產生，該多晶矽結構並加入磷材質。
13. 如申請專利範圍第9項所述之溝渠式蕭基二極體，其中該蕭基金屬層的形成，係為將形成於該多晶矽結構、該些第一邊緣層與該半導體基板上的與該第一金屬層材質相同之層面進行一快速熱製程所產生。
14. 如申請專利範圍第9項所述之溝渠式蕭基二極體，其中 該第一金屬層可以為以下之一，如：鈦、鎢、鉑、鉬，該第二金屬層係為鋁、矽、銅之合金。