TWI455209B - 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法 - Google Patents

溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法 Download PDF

Info

Publication number
TWI455209B
TWI455209B TW098134527A TW98134527A TWI455209B TW I455209 B TWI455209 B TW I455209B TW 098134527 A TW098134527 A TW 098134527A TW 98134527 A TW98134527 A TW 98134527A TW I455209 B TWI455209 B TW I455209B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
trench
metal layer
junction
Prior art date
Application number
TW098134527A
Other languages
English (en)
Other versions
TW201113951A (en
Inventor
Kou Liang Chao
Mei Ling Chen
Tse Chuan Su
Hung Hsin Kuo
Original Assignee
Pfc Device Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pfc Device Co filed Critical Pfc Device Co
Priority to TW098134527A priority Critical patent/TWI455209B/zh
Priority to US12/902,402 priority patent/US8618626B2/en
Publication of TW201113951A publication Critical patent/TW201113951A/zh
Priority to US14/080,904 priority patent/US8890279B2/en
Application granted granted Critical
Publication of TWI455209B publication Critical patent/TWI455209B/zh
Priority to US14/526,581 priority patent/US9219170B2/en
Priority to US14/940,719 priority patent/US9536976B2/en
Priority to US15/360,155 priority patent/US9853120B2/en
Priority to US15/637,266 priority patent/US9905666B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

溝渠式金氧半P-N接面蕭基二極體結構及其製作方法
本案係為一種溝渠式金氧半P-N接面蕭基二極體結構及其製作方法，尤指具有較低漏電流，較低正向導通壓降值(VF )，較高反向耐電壓值，與低反向回復時間特性的一種溝渠式金氧半P-N接面蕭基二極體結構。
蕭基二極體為以電子作為載子之單極性元件，其特性為速度快與正向導通壓降值(VF )低，但反向偏壓漏電流則較大(與金屬功函數及半導體摻雜濃度所造成之蕭基能障值有關)。而P-N二極體，為一種雙載子元件，傳導電流量大。但元件的正向導通壓降值(VF )一般較蕭基二極體高，且因電洞載子之作用使P-N二極體反應速度較慢，反向回復時間較長。
關於溝渠式之蕭基能障二極體結構，其代表性前案可參閱2003年之美國專利，第6710418號提案名稱Schottky rectifier with insulation-filled trenches and method of forming the same所揭露之元件結構為代表。請參見第一圖，從圖中我們可以清楚看出，此溝渠式之蕭基能障二極體結構100主要包含有高掺雜濃度N型矽基板102、低掺雜濃度N型磊晶層104、溝渠結構114、P型傳導類型半導體材質108、陽極電極110、陰極電極116，其中低掺雜濃度N型磊晶層104形成在高掺雜濃度N型矽基板102上，且在低掺雜濃度N型磊晶層104中形成有溝渠結構114，而在溝渠結構114中之側壁上形成有P型傳導類型半導體材質108，而陽極電極110形成在低掺雜濃度N型磊晶層104上，陰極電極116與高掺雜濃度N型矽基板102連接。
由上述之工法製作之溝渠式蕭基能障二極體結構，具有低正向導通壓降值(VF )與低反向漏電流，但因P型區域之插入，消耗了一部分可導通面積，因此需要放大元件的尺寸以得到相同低之導通壓降值(VF )。本案之發明為求取更高之元件效能，於元件之結構做調整，於相同的元件尺寸中，有效利用了所有之接觸面積，以有效降低導通壓降值(VF )。並調整P型半導體之位置，以得到極佳的反向夾止能力，使具有夠低之反向漏電流。
本案係為一種溝渠式金氧半P-N接面蕭基二極體結構製作方法，該方法至少包含下列步驟：提供一基板；於該基板上形成一第一罩幕層；對該基板進行一第一微影蝕刻製程，進而去除部分該第一罩幕層並於該基板上形成一溝渠結構；於該溝渠結構內進行一離子佈植製程，進而於該基板上形成一離子佈植區域；於該溝渠結構與該第一罩幕層上形成一複晶矽層；進行一蝕刻製程將部分該複晶矽層去除，進而露出該第一罩幕層；於該複晶矽層與該第一罩幕層上形成一第二罩幕層；進行一第二微影蝕刻製程，進而形成一側壁結構並露出部分該複晶矽層與該基板；於該第二罩幕層、該複晶矽層、該基板與該側壁結構上形成一金屬層；以及進行一第三微影蝕刻製程，進而去除部分該金屬層。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第一罩幕層係為透過一氧化製程所完成。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第一微影蝕刻製程包含下列步驟：於該第一罩幕層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第一罩幕層進行蝕刻而形成該溝渠結構；以及去除該光阻層。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該基板係為一高掺雜濃度N型矽基板(N+矽基板)與一低掺雜濃度N型磊晶層(N-磊晶層)所構成。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中於該溝渠結構內進行之該第一離子佈植製程係為在該基板所包含之該低掺雜濃度N型磊晶層中形成一P型傳導類型半導體材質之該離子佈植區域。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該離子佈植製程包含下列步驟：於該溝渠結構內進行一通氧加熱製程，進而於該溝渠結構之側壁與底部形成一第一氧化物層；去除該溝渠結構底部之該第一氧化物層；於該溝渠結構內，利用硼離子植入到該低掺雜濃度N型磊晶層中，並配合進行一熱退火製程後形成該離子佈植區域；去除該溝渠結構側壁之該第一氧化物層；以及於該溝渠結構之側壁上形成一第二氧化物層。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該複晶矽層係透過一化學氣相沉積法(chemical vapor deposition，簡稱CVD)堆積形成於該溝渠結構與該第一罩幕層上。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二罩幕層係透過一低壓化學氣相沉積法(LP CVD)形成於該第一罩幕層與該複晶矽層上，而該第二罩幕層係為以一四氧乙基矽烷(TEOS)所完成之氧化物層。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二微影蝕刻製程包含下列步驟：於該第二罩幕層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第二罩幕層進行蝕刻，進而形成一側壁結構並露出部分該複晶矽層與該基板；以及去除該光阻層。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該金屬層形成於該第二罩幕層、該複晶矽層、該基板與該側壁結構上之製作方法包含下列步驟：於該第二罩幕層、該複晶矽層、該基板與該側壁結構上形成以鈦金屬或氮化鈦所完成之一第一金屬層；以及於該第一金屬層上形成以鋁金屬或其他金屬所完成之一第二金屬層。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第三微影蝕刻製程包含下列步驟：於該金屬層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該金屬層進行蝕刻，進而去除部分該金屬層；以及去除該光阻層。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，包含下列步驟：進行一熱融合製程，進而使得該金屬層能夠更密合於該第二罩幕層、該複晶矽層、該基板與該側壁結構上。
本案另一方面係為一種溝渠式金氧半P-N接面蕭基二極體結構，其至少包含：一基板；一溝渠結構，其係形成於該基板上方；一複晶矽層，其係形成於該溝渠結構內；一氧化物層，其係形成於該基板與溝渠結構之側壁上，並與該複晶矽層相接；一金屬層，其係形成於該基板、該氧化物層與該複晶矽層上；以及一離子佈植區域，其係形成於該基板中並與該複晶矽層相接。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該基板係由一高掺雜濃度N型矽基板(N+矽基板)與一低掺雜濃度N型磊晶層(N-磊晶層)所構成。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該離子佈植區域係形成於該低掺雜濃度N型磊晶層中之一P型傳導類型半導體材質區域。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該氧化物層係包含：一第一氧化物層，其係形成於該基板上；一第二氧化物層，其係形成於該溝渠結構之側壁上，並與該複晶矽層相接；以及一第三氧化物層，其係形成於該第一氧化物層與該複晶矽層上，而該第三氧化物層係以一四氧乙基矽烷(TEOS)所完成。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該金屬層係包含：一第一金屬層，形成於該基板、該氧化物層與該複晶矽層上，其係以一鈦金屬或一氮化鈦所完成；以及一第二金屬層，形成於該第一金屬層上，其係以一鋁金屬或其他金屬所完成。
本案另一方面係為一種溝渠式金氧半P-N接面蕭基二極體結構製作方法，該方法至少包含下列步驟：提供一基板；於該基板上形成一第一罩幕層；對該基板進行一第一微影蝕刻製程，進而去除部分該第一罩幕層並於該基板上形成一溝渠結構；於該溝渠結構內進行一離子佈植製程，進而於該基板上形成一離子佈植區域；於該第一罩幕層、該溝渠結構與離子佈植區域上形成一第二罩幕層；進行一第二微影蝕刻製程，進而去除部分該第一罩幕層與部分該第二罩幕層並露出部分該基板；去除剩餘之該第二罩幕層，進而露出該第一罩幕層與離子佈植區域；於該基板與該第一罩幕層上形成一第一金屬層；於該第一金屬層上形成一第二金屬層；進行一蝕刻製程，將部分該第二金屬層去除並露出該第一金屬層；於該第一金屬層、該第二金屬層上形成一第三金屬層；以及進行一第三微影蝕刻製程，進而去除部分該第一金屬層與部分該第三金屬層。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第一罩幕層係為透過一氧化製程所完成。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第一微影蝕刻製程包含下列步驟：於該第一罩幕層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第一罩幕層進行蝕刻而形成該溝渠結構；以及去除該光阻層。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該基板係為一高掺雜濃度N型矽基板(N+矽基板)與一低掺雜濃度N型磊晶層(N-磊晶層)所構成。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中於該溝渠結構內進行之該第一離子佈植製程係為在該基板所包含之該低掺雜濃度N型磊晶層中形成一P型傳導類型半導體材質之該離子佈植區域。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該離子佈植製程包含下列步驟：於該溝渠結構內進行一通氧加熱製程，進而於該溝渠結構之側壁與底部形成一第一氧化物層；去除該溝渠結構底部之該第一氧化物層；於該溝渠結構內，利用硼離子植入到該低掺雜濃度N型磊晶層中，並配合進行一熱退火製程後形成該離子佈植區域；去除該溝渠結構側壁之該第一氧化物層；以及於該溝渠結構之側壁上形成一第二氧化物層。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二罩幕層係透過一化學氣相沉積法(CVD)形成於該第一罩幕層、該溝渠結構與離子佈植區域上，而該第二罩幕層係為以一氮化矽(SiN)所完成。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二微影蝕刻製程包含下列步驟：於該第二罩幕層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第二罩幕層進行蝕刻，進而去除部分該第一罩幕層與部分該第二罩幕層並露出部分該基板；以及去除該光阻層。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第一金屬層形成於該基板與該第一罩幕層上後進行一快速氮化.製程，進而使得該第一金屬層能完全的接合於該基板與該第一罩幕層上，而該第一金屬層係以一鈦金屬或氮化鈦所完成。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二金屬層係透過一化學氣相沉積法(CVD)堆積形成於該第一金屬層上，而該第二金屬層係以一鎢金屬所完成。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第三金屬層係以一鋁金屬或其他金屬所完成。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第三微影蝕刻製程包含下列步驟：於該第三金屬層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第一金屬層與該第三金屬層進行蝕刻，進而去除部分該第一金屬層與部分該第三金屬層；以及去除該光阻層。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，包含下列步驟：進行一熱融合製程，進而使得該第一金屬層、該第二金屬層與該第三金屬層能夠更密合於該第一罩幕層、該基板與該離子佈植區域上。
本案另一方面係為一種溝渠式金氧半P-N接面蕭基二極體結構，其至少包含：一基板；一溝渠結構，其係形成於該基板上方；一氧化物層，其係形成於該基板與溝渠結構之側壁上；一第一金屬層，其係形成於該基板與該氧化物層上；一第二金屬層，其係形成於該溝渠結構內並與該氧化物層相接；一第三金屬層，其係形成於該第一金屬層與該第二金屬層上；以及一離子佈植區域，其係形成於該基板中並與該第二金屬層相接。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該基板係由一高掺雜濃度N型矽基板(N+矽基板)與一低掺雜濃度N型磊晶層(N-磊晶層)所構成。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該離子佈植區域係形成於該低掺雜濃度N型磊晶層中之一P型傳導類型半導體材質區域。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該氧化物層係包含：一第一氧化物層，其係形成於該基板上；以及一第二氧化物層，其係形成於該溝渠結構之側壁上，並與該第一金屬層與該第二金屬層相接。
根據上述構想，本案另一方面所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該第一金屬層係以一鈦金屬或一氮化鈦所完成，該第二金屬層係以一鎢金屬所完成，而該第三金屬層係以一鋁金屬或其他金屬所完成。
本案另一方面係為一種溝渠式金氧半P-N接面蕭基二極體結構製作方法，該方法至少包含下列步驟：提供一基板；於該基板上形成一第一罩幕層；對該基板進行一第一微影蝕刻製程，進而去除部分該第一罩幕層並蝕刻該基板；於該基板被蝕刻處進行一第一離子佈植製程，進而於該基板上形成一第一離子佈植區域；於該基板上形成一第二罩幕層；對該基板進行一第二微影蝕刻製程，進而去除部分該第二罩幕層並於該基板上形成一溝渠結構；於該溝渠結構內進行一第二離子佈植製程，進而於該基板上形成一第二離子佈植區域；於該第二罩幕層、該溝渠結構與該第二離子佈植區域上形成一第三罩幕層；進行一第三微影蝕刻製程，進而去除部分該第二罩幕層與部分該第三罩幕層並露出部分該基板；去除剩餘之該第三罩幕層，進而露出該第二罩幕層與該第二離子佈植區域；於該基板與該第二罩幕層上形成一第一金屬層；於該第一金屬層上形成一第二金屬層；進行一蝕刻製程，將部分該第二金屬層去除並露出該第一金屬層；於該第一金屬層、該第二金屬層上形成一第三金屬層；以及進行一第四微影蝕刻製程，進而去除部分該第一金屬層與部分該第三金屬層。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第一罩幕層與該第二罩幕層係為透過一氧化製程所完成。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二微影蝕刻製程包含下列步驟：於該第二罩幕層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第二罩幕層進行蝕刻而形成該溝渠結構；以及去除該光阻層。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該基板係為一高掺雜濃度N型矽基板(N+矽基板)與一低掺雜濃度N型磊晶層(N-磊晶層)所構成。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中於該溝渠結構內進行之該第二離子佈植製程係為在該基板所包含之該低掺雜濃度N型磊晶層中形成一P型傳導類型半導體材質之該第二離子佈植區域。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二離子佈植製程包含下列步驟：於該溝渠結構內進行一通氧加熱製程，進而於該溝渠結構之側壁與底部形成一第一氧化物層；去除該溝渠結構底部之該第一氧化物層；於該溝渠結構內，利用硼離子植入到該低掺雜濃度N型磊晶層中，並配合進行一熱退火製程後形成該第二離子佈植區域；去除該溝渠結構側壁之該第一氧化物層；以及於該溝渠結構之側壁上形成一第二氧化物層。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第三罩幕層係透過一化學氣相沉積法形成於該第二罩幕層、該溝渠結構與該第二離子佈植區域上，而該第三罩幕層係為以一氮化矽所完成。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第三微影蝕刻製程包含下列步驟：於該第三罩幕層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第三罩幕層進行蝕刻，進而去除部分該第二罩幕層與部分該第三罩幕層並露出部分該基板；以及去除該光阻層。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第一金屬層形成於該基板與該第二罩幕層上後進行一快速氮化製程，進而使得該第一金屬層能完全的接合於該基板與該第二罩幕層上，而該第一金屬層係以一鈦金屬或氮化鈦所完成。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二金屬層係透過一化學氣相沉積法(CVD)堆積形成於該第一金屬層上，而該第二金屬層係以一鎢金屬所完成。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第三金屬層係以一鋁金屬或其他金屬所完成。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第四微影蝕刻製程包含下列步驟：於該第三金屬層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第一金屬層與該第三金屬層進行蝕刻，進而去除部分該第一金屬層與部分該第三金屬層；以及去除該光阻層。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，包含下列步驟：進行一熱融合製程，進而使得該第一金屬層、該第二金屬層與該第三金屬層能夠更密合於該第二罩幕層、該基板與該第二離子佈植區域上。
本案另一方面係為一種溝渠式金氧半P-N接面蕭基二極體結構，其至少包含：一基板；一第一離子佈植區域，其係形成於該基板上方的側邊；一溝渠結構，其係形成於該基板上方；一氧化物層，其係形成於該基板、該第一離子佈植區域與溝渠結構之側壁上；一第一金屬層，其係形成於該基板與該氧化物層上；一第二金屬層，其係形成於該溝渠結構內並與該氧化物層相接；一第三金屬層，其係形成於該第一金屬層與該第二金屬層上；以及一第二離子佈植區域，其係形成於該基板中並與該第二金屬層相接。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該基板係由一高掺雜濃度N型矽基板(N+矽基板)與一低掺雜濃度N型磊晶層(N-磊晶層)所構成。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該第一離子佈植區域與該第二離子佈植區域係形成於該低掺雜濃度N型磊晶層中之一P型傳導類型半導體材質區域。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該氧化物層係包含：一第一氧化物層，其係形成於該基板上；以及一第二氧化物層，其係形成於該溝渠結構之側壁上，並與該第一金屬層與該第二金屬層相接。
根據上述構想，本案所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該第一金屬層係以一鈦金屬載一氮化鈦所完成，該第二金屬層係以一鎢金屬所完成，而該第三金屬層係以一鋁金屬或其他金屬所完成。
請參見第二圖，其係本案為改善習用技術手段產生之缺失所發展出一溝渠式金氧半P-N接面蕭基二極體結構之第一較佳實施例示意圖。從圖中我們可以清楚地看出，該溝渠式金氧半P-N接面蕭基二極體結構2主要包含有一基板20、一溝渠結構21、一離子佈植區域22、一複晶矽層23、氧化物層213、210、24以及金屬層25、26，其中該基板20係由一高掺雜濃度N型矽基板(N+矽基板)201與一低掺雜濃度N型磊晶層(N-磊晶層)202所構成；該溝渠結構21係形成於該基板20與該氧化物層210、213中；該離子佈植區域22係形成於該低掺雜濃度N型磊晶層202中，並與形成於該溝渠結構21內的該複晶矽層23相互接觸；氧化物層210係形成於該基板20上；氧化物層24係形成於氧化物層210與該複晶矽層23上，並於該基板20上構成一側壁結構215；而氧化物層213係形成於該溝渠結構21之側壁上；金屬層25係形成於氧化物層24、213、該複晶矽層23與該基板20上，金屬層26係形成於金屬層25上。以下再透過詳細的製作方法步驟來描述本案所述之溝渠式金氧半P-N接面蕭基二極體結構2。
請參見第三圖(a)～(q)，其係為第一較佳實施例之溝渠式金氧半P-N接面蕭基二極體結構製作方法流程示意圖。從圖中我們可以清楚地看出，首先，提供一基板20(如第三圖(a)所示)，該基板20係包含有該高掺雜濃度N型矽基板201(N+矽基板)與該低掺雜濃度N型磊晶層202(N-磊晶層)所構成；透過一氧化製程於該基板20上形成氧化物層210(如第三圖(b)所示)；於氧化物層210上形成一光阻層211(如第三圖(c)所示)；於該光阻層211上定義出一光阻圖形2110(如第三圖(d)所示)；根據該光阻圖形2110對該氧化物層210進行蝕刻後去除剩餘的該光阻層211，進而於該低掺雜濃度N型磊晶層202中形成一溝渠結構21(如第三圖(e)所示)；於該溝渠結構21內進行一通氧加熱製程，進而於該溝渠結構21之側壁與底部形成氧化物層212，如此可使該溝渠結構21之側壁與底部表面變得較為平滑(如第三圖(f)所示)；接著於該溝渠結構21內進行一離子佈植製程，進而於該低掺雜濃度N型磊晶層202中形成一離子佈植區域22(如第三圖(g)所示)；將在第三圖(f)步驟中進行該通氧加熱製程所形成之氧化物層212去除(如第三圖(h)所示)；然後於該溝渠結構21之側壁重新形成另一氧化物層213(如第三圖(i)所示)；透過一化學氣相沉積法(chemical vapor deposition，簡稱CVD)將一複晶矽層23堆積形成於氧化物層210上與該溝渠結構21內(如第三圖(j)所示)；透過一回蝕(Etch back)的方式將堆積形成於氧化物層210上的該複晶矽層23加以去除(如第三圖(k)所示)；進行一低壓化學氣相沉積法(LP CVD)，進而於該氧化物層210與該溝渠結構21內之該複晶矽層23上形成以一四氧乙基矽烷(TEOS)所完成之氧化物層24(如第三圖(1)所示)；於氧化物層24上形成一光阻層214，並於該光阻層214上定義出一光阻圖形2140(如第三圖(m)所示)；根據該光阻圖形2140對氧化物層24與氧化物層210進行蝕刻後去除剩餘的該光阻層214，進而於該氧化物層24上形成一側壁結構215，且由於部分的氧化物層210經由蝕刻去除後，而使得部分該複晶矽層23以及該低掺雜濃度N型磊晶層202的表面裸露出來(如第三圖(n)所示)；於該複晶矽層23以及該低掺雜濃度N型磊晶層202以及氧化物層24、213之表面上形成金屬層25，此金屬層25主要是以鈦金屬(Ti)或氮化鈦(TiN)所完成(如第三圖(o)所示)；於金屬層25上形成金屬層26，此金屬層26主要是以鋁金屬或其他金屬所完成(如第三圖(p)所示)；最後於金屬層26上形成一光阻層216，並於該光阻層216上定義出一光阻圖形2160，根據該光阻圖形2160對金屬層26進行蝕刻後去除剩餘的該光阻層216(如第三圖(q)所示)，進而完成如第二圖所示之溝渠式金氧半P-N接面蕭基二極體結構2。
承上述之技術說明，在第三圖(g)之步驟中所形成之該離子佈植區域22係為一P型傳導類型半導體材質，而該離子佈植製程係利用硼離子植入到該低掺雜濃度N型磊晶層202中並配合進行一熱退火製程後形成該離子佈植區域22，另外，在第三圖(o)、第三圖(p)、第三圖(q)所示之步驟完成後，進行一熱融合製程(Sintering)，進而使得該金屬層25、26更緊密的貼合在氧化物層24、213、複晶矽層23以及該低掺雜濃度N型磊晶層202上。
請參見第四圖，其係本案為改善習用技術手段產生之缺失所發展出一溝渠式金氧半P-N接面蕭基二極體結構之第二較佳實施例示意圖。從圖中我們可以清楚地看出，該溝渠式金氧半P-N接面蕭基二極體結構3主要包含有一基板30、一溝渠結構31、一離子佈植區域32、一鎢金屬層35、氧化物層313、310以及金屬層34、36，其中該基板30係由一高掺雜濃度N型矽基板(N+矽基板)301與一低掺雜濃度N型磊晶層(N-磊晶層)302所構成；該溝渠結構31係形成於該基板30與該氧化物層310、313中；該離子佈植區域32係形成於該低掺雜濃度N型磊晶層302中，並與形成於該溝渠結構31內的該鎢金屬層35相互接觸；氧化物層310係形成於該基板30上，而氧化物層313係形成於該溝渠結構31之側壁上；金屬層34係形成於氧化物層310、313與該基板30上，金屬層36係形成於金屬層34、該鎢金屬層35上。以下再透過詳細的製作方法步驟來描述本案在第二較佳實施例中所述之溝渠式金氧半P-N接面蕭基二極體結構3。
請參見第五圖(a)～(r)，其係為第二較佳實施例之溝渠式金氧半P-N接面蕭基二極體結構製作方法流程示意圖。從圖中我們可以清楚地看出，首先，提供一基板30(如第五圖(a)所示)，該基板30係包含有該高掺雜濃度N型矽基板301(N+矽基板)與該低掺雜濃度N型磊晶層302(N-磊晶層)所構成；透過一氧化製程於該基板30上形成氧化物層310(如第五圖(b)所示)；於氧化物層310上形成一光阻層311(如第五圖(c)所示)；於該光阻層311上定義出一光阻圖形3110(如第五圖(d)所示)；根據該光阻圖形3110對該氧化物層310進行蝕刻後去除剩餘的該光阻層311，進而於該低掺雜濃度N型磊晶層302中形成一溝渠結構31(如第五圖(e)所示)；於該溝渠結構31內進行一通氧加熱製程，進而於該溝渠結構31之側壁與底部形成氧化物層312，如此可使該溝渠結構31之側壁與底部表面變得較為平滑(如第五圖(f)所示)；接著於該溝渠結構31內進行一離子佈植製程，進而於該低掺雜濃度N型磊晶層302中形成一離子佈植區域32(如第五圖(g)所示)；將在第五圖(f)步驟中進行該通氧加熱製程所形成之氧化物層312去除(如第五圖(h)所示)；然後於該溝渠結構31之側壁上重新形成另一氧化物層313(如第五圖(i)所示)；透過化學氣相沉積法(CVD)將一氮化矽層33堆積形成於該氧化物層310上與該溝渠結構31內(如第五圖(j)所示)；於該氮化矽層33上形成一光阻層314，並於該光阻層314上定義出一光阻圖形3140(如第五圖(k)所示)；根據該光阻圖形3140對該氮化矽層33與該氧化物層310進行蝕刻後去除剩餘的該光阻層314，進而去除掉部分該氮化矽層33以及該氧化物層310，使得部分該低掺雜濃度N型磊晶層302的表面裸露出來(如第五圖(1)所示)；將在第五圖(1)所示之步驟中剩餘之該氮化矽層33去除(如第五圖(m)所示)；於部分該低掺雜濃度N型磊晶層302以及該氧化物層310上形成金屬層34，此金屬層34主要是以鈦金屬(Ti)或氮化鈦(TiN)所完成(如第五圖(n)所示)；透過化學氣相沉積法(CVD)將一鎢(Tungsten)金屬層35堆積形成於金屬層34上與該溝渠結構31內(如第五圖(o)所示)；透過一回蝕(Etch back)的方式將堆積形成於金屬層34上的該鎢金屬層35加以去除，僅留下在該溝渠結構31內的鎢金屬層35(如第五圖(p)所示)；最後於該鎢金屬層35與金屬層34上形成以鋁或其它金屬所完成之金屬層36(如第五圖(q)所示)；最後於金屬層36上形成一光阻層316，並於該光阻層316上定義出一光阻圖形3160，根據該光阻圖形3160對金屬層36進行蝕刻後去除剩餘的該光阻層316(如第五圖(r)所示)進而完成如第四圖所示之溝渠式金氧半P-N接面蕭基二極體結構3。
承上述之技術說明，在第五圖(g)之步驟中所形成之該離子佈植區域32係為一P型傳導類型半導體材質，而該離子佈植製程係利用硼離子植入到該低掺雜濃度N型磊晶層302中並配合進行一熱退火製程後形成該離子佈植區域32，另外，在第五圖(n)之步驟中，金屬層34形成於部分該低掺雜濃度N型磊晶層302以及該氧化物層310上後進行一快速氮化製程(Rapid Thermal Nitridation，簡稱RTN)，進而使得金屬層34能完全的接合於該低掺雜濃度N型磊晶層302以及該氧化物層310上，而在第五圖(p)、第五圖(q)、第五圖(r)之步驟完成後，進行一熱融合製程(Sintering)，進而使得該金屬層34、36更緊密的貼合在氧化物層310、313、鎢金屬層35以及該低掺雜濃度N型磊晶層302上。
請參見第六圖，其係本案為改善習用技術手段產生之缺失所發展出一溝渠式金氧半P-N接面蕭基二極體結構之第三較佳實施例示意圖。相較於第二實施例，其差異在於防護環(guard ring)的製程。
從圖中我們可以清楚地看出，該溝渠式金氧半P-N接面蕭基二極體結構4主要包含有一基板40、一第一離子佈植區域405、一溝渠結構41、一第二離子佈植區域42、一鎢金屬層45、氧化物層413、410以及金屬層44、46，其中該基板40係由一高掺雜濃度N型矽基板(N+矽基板)401與一低掺雜濃度N型磊晶層(N-磊晶層)402所構成；第一離子佈植區域405形成於低掺雜濃度N型磊晶層402中；該溝渠結構41係形成於該基板40與該氧化物層410、413中；該第二離子佈植區域42係形成於該低掺雜濃度N型磊晶層402中，並與形成於該溝渠結構41內的該鎢金屬層45相互接觸；氧化物層410係形成於該基板40上，而氧化物層413係形成於該溝渠結構41之側壁上；金屬層44係形成於氧化物層410、413與該基板40上，金屬層46係形成於金屬層44、該鎢金屬層45上。以下再透過詳細的製作方法步驟來描述本案在第三較佳實施例中所述之溝渠式金氧半P-N接面蕭基二極體結構4。
請參見第七圖(a)～(x)，其係為第三較佳實施例之溝渠式金氧半P-N接面蕭基二極體結構製作方法流程示意圖。從圖中我們可以清楚地看出，首先，提供一基板40(如第七圖(a)所示)，該基板40係包含有該高掺雜濃度N型矽基板401(N+矽基板)與該低掺雜濃度N型磊晶層402(N-磊晶層)所構成；透過一氧化製程於該基板40上形成氧化物層408(如第七圖(b)所示)；於氧化物層408上形成一光阻層409(如第七圖(c)所示)；於該光阻層409上定義出一光阻圖形4090(如第七圖(d)所示)；根據該光阻圖形4090對該氧化物層408進行蝕刻後去除剩餘的該光阻層409，進而蝕刻該低掺雜濃度N型磊晶層402(如第七圖(e)所示)；接著以該氧化物層408為罩幕(mask)進行一第一離子佈植製程，進而於該低掺雜濃度N型磊晶層402中形成一第一離子佈植區域405(如第七圖(f)所示)；接著，將該氧化物層408去除(如第七圖(g)所示)。
接著，透過一氧化製程於該基板40與第一離子佈植區域405上形成氧化物層410(如第七圖(h)所示)；於氧化物層410上形成一光阻層411(如第七圖(i)所示)；於該光阻層411上定義出一光阻圖形4110(如第七圖(j)所示)；根據該光阻圖形4110對該氧化物層410進行蝕刻後去除剩餘的該光阻層411，進而於該低掺雜濃度N型磊晶層402中形成一溝渠結構41(如第七圖(k)所示)；於該溝渠結構41內進行一通氧加熱製程，進而於該溝渠結構41之側壁與底部形成氧化物層412，如此可使該溝渠結構41之側壁與底部表面變得較為平滑(如第七圖(1)所示)；接著於該溝渠結構41內進行一離子佈植製程，進而於該低掺雜濃度N型磊晶層402中形成一第二離子佈植區域42(如第七圖(m)所示)；將在第七圖(1)步驟中進行該通氧加熱製程所形成之氧化物層412去除(如第七圖(n)所示)；然後於該溝渠結構41之側壁上重新形成另一氧化物層413(如第七圖(o)所示)；透過化學氣相沉積法(CVD)將一氮化矽層43堆積形成於該氧化物層410上與該溝渠結構41內(如第七圖(p)所示)；於該氮化矽層43上形成一光阻層414，並於該光阻層414上定義出一光阻圖形4140(如第七圖(q)所示)；根據該光阻圖形4140對該氮化矽層43與該氧化物層410進行蝕刻後去除剩餘的該光阻層414，進而去除掉部分該氮化矽層43以及該氧化物層410，使得部分該低掺雜濃度N型磊晶層402的表面裸露出來(如第七圖(r)所示)；將在第七圖(r)所示之步驟中剩餘之該氮化矽層43去除(如第七圖(s)所示)；於部分該低掺雜濃度N型磊晶層402以及該氧化物層410上形成金屬層44，此金屬層44主要是以鈦金屬(Ti)或氮化鈦(TiN)所完成(如第七圖(t)所示)；透過化學氣相沉積法(CVD)將一鎢(Tungsten)金屬層45堆積形成於金屬層44上與該溝渠結構41內(如第七圖(u)所示)；透過一回蝕(Etch back)的方式將堆積形成於金屬層44上的該鎢金屬層45加以去除，僅留下在該溝渠結構41內的鎢金屬層45(如第七圖(v)所示)；最後於該鎢金屬層45與金屬層44上形成以鋁或其它金屬所完成之金屬層46(如第七圖(w)所示)；最後於金屬層46上形成一光阻層416，並於該光阻層416上定義出一光阻圖形4160，根據該光阻圖形4160對金屬層46進行蝕刻後去除剩餘的該光阻層416(如第七圖(x)所示)進而完成如第六圖所示之溝渠式金氧半P-N接面蕭基二極體結構4。
承上述之技術說明，在第七圖(f)與第七圖(m)之步驟中所形成之該第一離子佈植區域405與該第二離子佈植區域42係為一P型傳導類型半導體材質，而該離子佈植製程係利用硼離子植入到該低掺雜濃度N型磊晶層402中並配合進行一熱退火製程後形成該第一離子佈植區域405與該第二離子佈植區域42，另外，在第七圖(t)之步驟中，金屬層44形成於部分該低掺雜濃度N型磊晶層402以及該氧化物層410上後進行一快速氮化製程(Rapid Thermal Nitridation，簡稱RTN)，進而使得金屬層44能完全的接合於該低掺雜濃度N型磊晶層402以及該氧化物層410上，而在第七圖(v)、第七圖(w)、第七圖(x)之步驟完成後，進行一熱融合製程(Sintering)，進而使得該金屬層44、46更緊密的貼合在氧化物層410、413、鎢金屬層45以及該低掺雜濃度N型磊晶層402上。
綜合以上技術說明，我們可以清楚的瞭解到，相較於習用的蕭基二極體結構，利用本案所述之製作方法所完成的溝渠式金氧半P-N接面蕭基二極體結構具有低反向電壓漏電流，低正向導通壓降值(VF )，高反向耐電壓值，與低反向回復時間特性，如此一來，本案所述之溝渠式金氧半P-N接面蕭基二極體結構有效的解決了先前技術中所產生的缺失，進而完成發展本案之最主要的目的。
而本發明得由熟習此技藝之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。
本案圖式中所包含之各元件列示如下：
100．．．溝渠式之蕭基能障二極體結構
102．．．高掺雜濃度N型矽基板
104．．．低掺雜濃度N型磊晶層
108．．．P型傳導類型半導體材質
110．．．陽極電極
114．．．溝渠結構
116．．．陰極電極
2．．．溝渠式金氧半P-N接面蕭基二極體結構
20．．．基板
21．．．溝渠結構
22．．．離子佈植區域
23．．．複晶矽層
210、212、213、24．．．氧化物層
25、26．．．金屬層
201．．．高掺雜濃度N型矽基板
202．．．低掺雜濃度N型磊晶層
211、214、216．．．光阻層
2110、2140、2160．．．光阻圖形
215．．．側壁結構
3．．．溝渠式金氧半P-N接面蕭基二極體結構
30．．．基板
31．．．溝渠結構
32．．．離子佈植區域
33．．．氮化矽層
35．．．鎢金屬層
34、36．．．金屬層
310、312、313．．．氧化物層
301．．．高掺雜濃度N型矽基板
302．．．低掺雜濃度N型磊晶層
311、314、316．．．光阻層
3110、3140、3160．．．光阻圖形
4．．．溝渠式金氧半P-N接面蕭基二極體構
40．．．基板
41．．．溝渠結構
42．．．第二離子佈植區域
43．．．氮化矽層
45．．．鎢金屬層
44、46．．．金屬層
408、410、412、413．．．氧化物層
401．．．高掺雜濃度N型矽基板
402．．．低掺雜濃度N型磊晶層
405．．．第一離子佈植區域
409、414、416．．．光阻層
4090、4140、4160．．．光阻圖形
本案得藉由下列圖式及說明，俾得更深入之了解：
第一圖，其係為美國專利第6710418號所揭露之溝渠式之蕭基能障二極體結構示意圖。
第二圖，其係本案為改善習用技術手段產生之缺失所發展出一溝渠式金氧半P-N接面蕭基二極體結構之第一較佳實施例示意圖。
第三圖(a)～(q)，其係為第一較佳實施例之溝渠式金氧半P-N接面蕭基二極體結構製作方法流程示意圖。
第四圖，其係本案為改善習用技術手段產生之缺失所發展出一溝渠式金氧半P-N接面蕭基二極體結構之第二較佳實施例示意圖。
第五圖(a)～(r)，其係為第二較佳實施例之溝渠式金氧半P-N接面蕭基二極體結構製作方法流程示意圖。
第六圖，其係本案為改善習用技術手段產生之缺失所發展出一溝渠式金氧半P-N接面蕭基二極體結構之第三較佳實施例示意圖。
第七圖(a)～(x)，其係為第三較佳實施例之溝渠式金氧半P-N接面蕭基二極體結構製作方法流程示意圖。
2．．．溝渠式金氧半P-N接面蕭基二極體結構
20．．．基板
21．．．溝渠結構
22．．．離子佈植區域
23．．．複晶矽層
210、213、24．．．氧化物層
25、26．．．金屬層
201．．．高掺雜濃度N型矽基板
202．．．低掺雜濃度N型磊晶層
215．．．側壁結構

Claims (53)

  1. 一種溝渠式金氧半P-N接面蕭基二極體結構製作方法，該方法至少包含下列步驟：提供一基板；於該基板上形成一第一罩幕層；對該基板進行一第一微影蝕刻製程，進而去除部分該第一罩幕層並於該基板上形成一溝渠結構；於該溝渠結構內進行一離子佈植製程，進而於該基板上形成一離子佈植區域；於該溝渠結構與該第一罩幕層上形成一複晶矽層；進行一蝕刻製程將部分該複晶矽層去除，進而露出該第一罩幕層；於該複晶矽層與該第一罩幕層上形成一第二罩幕層；進行一第二微影蝕刻製程，進而形成一側壁結構並露出部分該複晶矽層與該基板；於該第二罩幕層、該複晶矽層、該基板與該側壁結構上形成一金屬層；以及進行一第三微影蝕刻製程，進而去除部分該金屬層。
  2. 如申請專利範圍第1項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第一罩幕層係為透過一氧化製程所完成。
  3. 如申請專利範圍第1項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第一微影蝕刻製程包含下列步驟：於該第一罩幕層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第一罩幕層進行蝕刻而形成該溝渠結構；以及去除該光阻層。
  4. 如申請專利範圍第1項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該基板係為一高掺雜濃度N型矽基板(N+矽基板)與一低掺雜濃度N型磊晶層(N-磊晶層)所構成。
  5. 如申請專利範圍第4項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中於該溝渠結構內進行之該第一離子佈植製程係為在該基板所包含之該低掺雜濃度N型磊晶層中形成一P型傳導類型半導體材質之該離子佈植區域。
  6. 如申請專利範圍第5項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該離子佈植製程包含下列步驟：於該溝渠結構內進行一通氧加熱製程，進而於該溝渠結構之側壁與底部形成一第一氧化物層；去除該溝渠結構底部之該第一氧化物層；於該溝渠結構內，利用硼離子植入到該低掺雜濃度N型磊晶層中，並配合進行一熱退火製程後形成該離子佈植區域；去除該溝渠結構側壁之該第一氧化物層；以及於該溝渠結構之側壁上形成一第二氧化物層。
  7. 如申請專利範圍第1項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該複晶矽層係透過一化學氣相沉積法(chemical vapor deposition，簡稱CVD)堆積形成於該溝渠結構與該第一罩幕層上。
  8. 如申請專利範圍第1項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二罩幕層係透過一低壓化學氣相沉積法(LP CVD)形成於該第一罩幕層與該複晶矽層上，而該第二罩幕層係為以一四氧乙基矽烷(TEOS)所完成之氧化物層。
  9. 如申請專利範圍第1項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二微影蝕刻製程包含下列步驟：於該第二罩幕層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第二罩幕層進行蝕刻，進而形成一側壁結構並露出部分該複晶矽層與該基板；以及去除該光阻層。
  10. 如申請專利範圍第1項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該金屬層形成於該第二罩幕層、該複晶矽層、該基板與該側壁結構上之製作方法包含下列步驟：於該第二罩幕層、該複晶矽層、該基板與該側壁結構上形成以鈦金屬或氮化鈦所完成之一第一金屬層；以及於該第一金屬層上形成以鋁金屬或其他金屬所完成之一第二金屬層。
  11. 如申請專利範圍第1項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第三微影蝕刻製程包含下列步驟：於該金屬層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該金屬層進行蝕刻，進而去除部分該金屬層；以及去除該光阻層。
  12. 如申請專利範圍第1項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，包含下列步驟：進行一熱融合製程，進而使得該金屬層能夠更密合於該第二罩幕層、該複晶矽層、該基板與該側壁結構上。
  13. 一種溝渠式金氧半P-N接面蕭基二極體結構，其至少包含：一基板；一溝渠結構，其係形成於該基板上方；一複晶矽層，其係形成於該溝渠結構內；一氧化物層，其係形成於該基板與溝渠結構之側壁上，並與該複晶矽層相接；一金屬層，其係形成於該基板、該氧化物層與該複晶矽層上；以及一離子佈植區域，其係形成於該基板中並與該複晶矽層相接。
  14. 如申請專利範圍第13項所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該基板係由一高掺雜濃度N型矽基板(N+矽基板)與一低掺雜濃度N型磊晶層(N-磊晶層)所構成。
  15. 如申請專利範圍第14項所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該離子佈植區域係形成於該低掺雜濃度N型磊晶層中之一P型傳導類型半導體材質區域。
  16. 如申請專利範圍第13項所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該氧化物層係包含：一第一氧化物層，其係形成於該基板上；一第二氧化物層，其係形成於該溝渠結構之側壁上，並與該複晶矽層相接；以及一第三氧化物層，其係形成於該第一氧化物層與該複晶矽層上，而該第三氧化物層係以一四氧乙基矽烷(TEOS)所完成。
  17. 如申請專利範圍第13項所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該金屬層係包含：一第一金屬層，形成於該基板、該氧化物層與該複晶矽層上，其係以一鈦金屬或一氮化鈦所完成；以及一第二金屬層，形成於該第一金屬層上，其係以一鋁金屬或其他金屬所完成。
  18. 一種溝渠式金氧半P-N接面蕭基二極體結構製作方法，該方法至少包含下列步驟：提供一基板；於該基板上形成一第一罩幕層；對該基板進行一第一微影蝕刻製程，進而去除部分該第一罩幕層並於該基板上形成一溝渠結構；於該溝渠結構內進行一離子佈植製程，進而於該基板上形成一離子佈植區域；於該第一罩幕層、該溝渠結構與離子佈植區域上形成一第二罩幕層；進行一第二微影蝕刻製程，進而去除部分該第一罩幕層與部分該第二罩幕層並露出部分該基板；去除剩餘之該第二罩幕層，進而露出該第一罩幕層與離子佈植區域；於該基板與該第一罩幕層上形成一第一金屬層；於該第一金屬層上形成一第二金屬層；進行一蝕刻製程，將部分該第二金屬層去除並露出該第一金屬層；於該第一金屬層、該第二金屬層上形成一第三金屬層；以及進行一第三微影蝕刻製程，進而去除部分該第一金屬層與部分該第三金屬層。
  19. 如申請專利範圍第18項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第一罩幕層係為透過一氧化製程所完成。
  20. 如申請專利範圍第18項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第一微影蝕刻製程包含下列步驟：於該第一罩幕層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第一罩幕層進行蝕刻而形成該溝渠結構；以及去除該光阻層。
  21. 如申請專利範圍第18項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該基板係為一高掺雜濃度N型矽基板(N+矽基板)與一低掺雜濃度N型磊晶層(N-磊晶層)所構成。
  22. 如申請專利範圍第21項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中於該溝渠結構內進行之該第一離子佈植製程係為在該基板所包含之該低掺雜濃度N型磊晶層中形成一P型傳導類型半導體材質之該離子佈植區域。
  23. 如申請專利範圍第22項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該離子佈植製程包含下列步驟：於該溝渠結構內進行一通氧加熱製程，進而於該溝渠結構之側壁與底部形成一第一氧化物層；去除該溝渠結構底部之該第一氧化物層；於該溝渠結構內，利用硼離子植入到該低掺雜濃度N型磊晶層中，並配合進行一熱退火製程後形成該離子佈植區域；去除該溝渠結構側壁之該第一氧化物層；以及於該溝渠結構之側壁上形成一第二氧化物層。
  24. 如申請專利範圍第18項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二罩幕層係透過一化學氣相沉積法(CVD)形成於該第一罩幕層、該溝渠結構與離子佈植區域上，而該第二罩幕層係為以一氮化矽(SiN)所完成。
  25. 如申請專利範圍第18項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二微影蝕刻製程包含下列步驟：於該第二罩幕層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第二罩幕層進行蝕刻，進而去除部分該第一罩幕層與部分該第二罩幕層並露出部分該基板；以及去除該光阻層。
  26. 如申請專利範圍第18項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第一金屬層形成於該基板與該第一罩幕層上後進行一快速氮化製程，進而使得該第一金屬層能完全的接合於該基板與該第一罩幕層上，而該第一金屬層係以一鈦金屬或氮化鈦所完成。
  27. 如申請專利範圍第18項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二金屬層係透過一化學氣相沉積法(CVD)堆積形成於該第一金屬層上，而該第二金屬層係以一鎢金屬所完成。
  28. 如申請專利範圍第18項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第三金屬層係以一鋁金屬或其他金屬所完成。
  29. 如申請專利範圍第18項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第三微影蝕刻製程包含下列步驟：於該第三金屬層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第一金屬層與該第三金屬層進行蝕刻，進而去除部分該第一金屬層與部分該第三金屬層；以及去除該光阻層。
  30. 如申請專利範圍第18項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，包含下列步驟：進行一熱融合製程，進而使得該第一金屬層、該第二金屬層與該第三金屬層能夠更密合於該第一罩幕層、該基板與該離子佈植區域上。
  31. 一種溝渠式金氧半P-N接面蕭基二極體結構，其至少包含：一基板；一溝渠結構，其係形成於該基板上方；一氧化物層，其係形成於該基板與溝渠結構之側壁上；一第一金屬層，其係形成於該基板與該氧化物層上；一第二金屬層，其係形成於該溝渠結構內並與該氧化物層相接；一第三金屬層，其係形成於該第一金屬層與該第二金屬層上；以及一離子佈植區域，其係形成於該基板中並與該第二金屬層相接。
  32. 如申請專利範圍第31項所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該基板係由一高掺雜濃度N型矽基板(N+矽基板)與一低掺雜濃度N型磊晶層(N-磊晶層)所構成。
  33. 如申請專利範圍第32項所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該離子佈植區域係形成於該低掺雜濃度N型磊晶層中之一P型傳導類型半導體材質區域。
  34. 如申請專利範圍第31項所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該氧化物層係包含：一第一氧化物層，其係形成於該基板上；以及一第二氧化物層，其係形成於該溝渠結構之側壁上，並與該第一金屬層與該第二金屬層相接。
  35. 如申請專利範圍第31項所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該第一金屬層係以一鈦金屬或一氮化鈦所完成，該第二金屬層係以一鎢金屬所完成，而該第三金屬層係以一鋁金屬或其他金屬所完成。
  36. 一種溝渠式金氧半P-N接面蕭基二極體結構製作方法，該方法至少包含下列步驟：提供一基板；於該基板上形成一第一罩幕層；對該基板進行一第一微影蝕刻製程，進而去除部分該第一罩幕層並蝕刻該基板；於該基板被蝕刻處進行一第一離子佈植製程，進而於該基板上形成一第一離子佈植區域；於該基板上形成一第二罩幕層；對該基板進行一第二微影蝕刻製程，進而去除部分該第二罩幕層並於該基板上形成一溝渠結構；於該溝渠結構內進行一第二離子佈植製程，進而於該基板上形成一第二離子佈植區域；於該第二罩幕層、該溝渠結構與該第二離子佈植區域上形成一第三罩幕層；進行一第三微影蝕刻製程，進而去除部分該第二罩幕層與部分該第三罩幕層並露出部分該基板；去除剩餘之該第三罩幕層，進而露出該第二罩幕層與該第二離子佈植區域；於該基板與該第二罩幕層上形成一第一金屬層；於該第一金屬層上形成一第二金屬層；進行一蝕刻製程，將部分該第二金屬層去除並露出該第一金屬層；於該第一金屬層、該第二金屬層上形成一第三金屬層；以及進行一第四微影蝕刻製程，進而去除部分該第一金屬層與部分該第三金屬層。
  37. 如申請專利範圍第36項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第一罩幕層與該第二罩幕層係為透過一氧化製程所完成。
  38. 如申請專利範圍第36項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二微影蝕刻製程包含下列步驟：於該第二罩幕層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第二罩幕層進行蝕刻而形成該溝渠結構；以及去除該光阻層。
  39. 如申請專利範圍第36項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該基板係為一高掺雜濃度N型矽基板(N+矽基板)與一低掺雜濃度N型磊晶層(N-磊晶層)所構成。
  40. 如申請專利範圍第39項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中於該溝渠結構內進行之該第二離子佈植製程係為在該基板所包含之該低掺雜濃度N型磊晶層中形成一P型傳導類型半導體材質之該第二離子佈植區域。
  41. 如申請專利範圍第40項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二離子佈植製程包含下列步驟：於該溝渠結構內進行一通氧加熱製程，進而於該溝渠結構之側壁與底部形成一第一氧化物層；去除該溝渠結構底部之該第一氧化物層；於該溝渠結構內，利用硼離子植入到該低掺雜濃度N型磊晶層中，並配合進行一熱退火製程後形成該第二離子佈植區域；去除該溝渠結構側壁之該第一氧化物層；以及於該溝渠結構之側壁上形成一第二氧化物層。
  42. 如申請專利範圍第36項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第三罩幕層係透過一化學氣相沉積法形成於該第二罩幕層、該溝渠結構與該第二離子佈植區域上，而該第三罩幕層係為以一氮化矽所完成。
  43. 如申請專利範圍第36項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第三微影蝕刻製程包含下列步驟：於該第三罩幕層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第三罩幕層進行蝕刻，進而去除部分該第二罩幕層與部分該第三罩幕層並露出部分該基板；以及去除該光阻層。
  44. 如申請專利範圍第36項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第一金屬層形成於該基板與該第二罩幕層上後進行一快速氮化製程，進而使得該第一金屬層能完全的接合於該基板與該第二罩幕層上，而該第一金屬層係以一鈦金屬或氮化鈦所完成。
  45. 如申請專利範圍第36項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第二金屬層係透過一化學氣相沉積法(CVD)堆積形成於該第一金屬層上，而該第二金屬層係以一鎢金屬所完成。
  46. 如申請專利範圍第36項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第三金屬層係以一鋁金屬或其他金屬所完成。
  47. 如申請專利範圍第36項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，其中該第四微影蝕刻製程包含下列步驟：於該第三金屬層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第一金屬層與該第三金屬層進行蝕刻，進而去除部分該第一金屬層與部分該第三金屬層；以及去除該光阻層。
  48. 如申請專利範圍第36項所述之溝渠式金氧半P-N接面蕭基二極體結構製作方法，包含下列步驟：進行一熱融合製程，進而使得該第一金屬層、該第二金屬層與該第三金屬層能夠更密合於該第二罩幕層、該基板與該第二離子佈植區域上。
  49. 一種溝渠式金氧半P-N接面蕭基二極體結構，其至少包含：一基板；一第一離子佈植區域，其係形成於該基板上方的側邊；一溝渠結構，其係形成於該基板上方；一氧化物層，其係形成於該基板、該第一離子佈植區域與溝渠結構之側壁上；一第一金屬層，其係形成於該基板與該氧化物層上；一第二金屬層，其係形成於該溝渠結構內並與該氧化物層相接；一第三金屬層，其係形成於該第一金屬層與該第二金屬層上；以及一第二離子佈植區域，其係形成於該基板中並與該第二金屬層相接。
  50. 如申請專利範圍第49項所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該基板係由一高掺雜濃度N型矽基板(N+矽基板)與一低掺雜濃度N型磊晶層(N-磊晶層)所構成。
  51. 如申請專利範圍第50項所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該第一離子佈植區域與該第二離子佈植區域係形成於該低掺雜濃度N型磊晶層中之一P型傳導類型半導體材質區域。
  52. 如申請專利範圍第49項所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該氧化物層係包含：一第一氧化物層，其係形成於該基板上；以及一第二氧化物層，其係形成於該溝渠結構之側壁上，並與該第一金屬層與該第二金屬層相接。
  53. 如申請專利範圍第49項所述之溝渠式金氧半P-N接面蕭基二極體結構，其中該第一金屬層係以一鈦金屬或一氮化鈦所完成，該第二金屬層係以一鎢金屬所完成，而該第三金屬層係以一鋁金屬或其他金屬所完成。
TW098134527A 2009-10-12 2009-10-12 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法 TWI455209B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
TW098134527A TWI455209B (zh) 2009-10-12 2009-10-12 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
US12/902,402 US8618626B2 (en) 2009-10-12 2010-10-12 Trench Schottky rectifier device and method for manufacturing the same
US14/080,904 US8890279B2 (en) 2009-10-12 2013-11-15 Trench Schottky rectifier device and method for manufacturing the same
US14/526,581 US9219170B2 (en) 2009-10-12 2014-10-29 Trench schottky rectifier device and method for manufacturing the same
US14/940,719 US9536976B2 (en) 2009-10-12 2015-11-13 Trench schottky rectifier device and method for manufacturing the same
US15/360,155 US9853120B2 (en) 2009-10-12 2016-11-23 Trench Schottky rectifier device and method for manufacturing the same
US15/637,266 US9905666B2 (en) 2009-10-12 2017-06-29 Trench schottky rectifier device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098134527A TWI455209B (zh) 2009-10-12 2009-10-12 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201113951A TW201113951A (en) 2011-04-16
TWI455209B true TWI455209B (zh) 2014-10-01

Family

ID=43854159

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098134527A TWI455209B (zh) 2009-10-12 2009-10-12 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法

Country Status (2)

Country Link
US (6) US8618626B2 (zh)
TW (1) TWI455209B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9246019B2 (en) * 2010-12-17 2016-01-26 Diodes Incorporated High efficiency rectifier
TWI503891B (zh) * 2011-12-06 2015-10-11 Tzu Hsiung Chen 溝渠式蕭基二極體及其製作方法
CN103187271A (zh) * 2011-12-30 2013-07-03 敦南科技股份有限公司 二极管结构及其制造方法
CN102655091A (zh) * 2012-05-08 2012-09-05 广州晟和微电子有限公司 肖特基二极管的制备方法
TWI511305B (zh) * 2012-11-01 2015-12-01 Chip Integration Tech Co Ltd 蕭特基整流元件之製造方法
CN110648912A (zh) * 2013-12-20 2020-01-03 节能元件控股有限公司 沟渠式金氧半p-n接面二极管制作方法
CN104752521A (zh) * 2013-12-26 2015-07-01 上海华虹宏力半导体制造有限公司 肖特基二极管及工艺方法
US9178015B2 (en) * 2014-01-10 2015-11-03 Vishay General Semiconductor Llc Trench MOS device having a termination structure with multiple field-relaxation trenches for high voltage applications
CN106298965B (zh) * 2015-05-13 2019-01-22 北大方正集团有限公司 超结恒流二极管的制备方法
ITUB20153251A1 (it) * 2015-08-27 2017-02-27 St Microelectronics Srl Dispositivo a commutazione a semiconduttore ad ampia banda proibita con vasta area di giunzione schottky e relativo processo di fabbricazione
CN105870207A (zh) * 2016-06-20 2016-08-17 淄博汉林半导体有限公司 一种厚底氧化层的沟槽式肖特基芯片及制作方法
KR102430498B1 (ko) * 2016-06-28 2022-08-09 삼성전자주식회사 쇼트키 다이오드를 갖는 전자 소자
CN107731891A (zh) * 2016-08-14 2018-02-23 朱江 一种沟槽肖特基半导体装置
CN109390230B (zh) * 2017-08-08 2021-07-16 天津环鑫科技发展有限公司 一种沟槽式肖特基正面银表面金属结构的制造方法
CN109390231B (zh) * 2017-08-08 2021-10-08 天津环鑫科技发展有限公司 一种沟槽式肖特基正面银表面金属结构的制造方法
CN109659353B (zh) * 2018-12-05 2021-12-24 中国电子科技集团公司第十三研究所 低寄生电阻的肖特基二极管
US11532758B2 (en) * 2019-09-24 2022-12-20 Texas Instruments Incorporated Low leakage Schottky diode
CN111415997B (zh) * 2020-03-05 2020-11-10 江阴新顺微电子有限公司 一种mos结构沟槽二极管器件及其制造方法
CN113471301B (zh) * 2020-03-31 2023-10-17 比亚迪半导体股份有限公司 一种沟槽肖特基二极管及其制备方法
TWI743818B (zh) * 2020-06-02 2021-10-21 台灣半導體股份有限公司 具有多保護環結構之蕭特基二極體

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221033B (en) * 2003-09-01 2004-09-11 Advanced Power Electronics Cor A method for manufacturing a trench power MOSFET with a Schottky diode
TW200921792A (en) * 2007-11-14 2009-05-16 Chip Integration Tech Co Ltd High switching speed two mask schottky diode with high field breakdown

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835586A (en) * 1987-09-21 1989-05-30 Siliconix Incorporated Dual-gate high density fet
TW199237B (zh) * 1990-07-03 1993-02-01 Siemens Ag
US6404033B1 (en) * 1999-04-01 2002-06-11 Apd Semiconductor, Inc. Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication
US6252258B1 (en) * 1999-08-10 2001-06-26 Rockwell Science Center Llc High power rectifier
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
US6580141B2 (en) * 2001-06-01 2003-06-17 General Semiconductor, Inc. Trench schottky rectifier
US6710418B1 (en) * 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7078780B2 (en) * 2004-04-19 2006-07-18 Shye-Lin Wu Schottky barrier diode and method of making the same
US20060131686A1 (en) * 2004-12-20 2006-06-22 Silicon-Base Technology Corp. LOCOS-based junction-pinched schottky rectifier and its manufacturing methods
US7453119B2 (en) * 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
US7948029B2 (en) * 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
US7491633B2 (en) * 2006-06-16 2009-02-17 Chip Integration Tech. Co., Ltd. High switching speed two mask schottky diode with high field breakdown
US7932536B2 (en) * 2007-03-09 2011-04-26 Diodes Incorporated Power rectifiers and method of making same
US20080246082A1 (en) * 2007-04-04 2008-10-09 Force-Mos Technology Corporation Trenched mosfets with embedded schottky in the same cell
US8878292B2 (en) * 2008-03-02 2014-11-04 Alpha And Omega Semiconductor Incorporated Self-aligned slotted accumulation-mode field effect transistor (AccuFET) structure and method
US7750412B2 (en) * 2008-08-06 2010-07-06 Fairchild Semiconductor Corporation Rectifier with PN clamp regions under trenches
US8049276B2 (en) * 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
TWI469221B (zh) * 2009-06-26 2015-01-11 Pfc Device Co 溝渠式蕭基二極體及其製作方法
US8324053B2 (en) * 2009-09-30 2012-12-04 Alpha And Omega Semiconductor, Inc. High voltage MOSFET diode reverse recovery by minimizing P-body charges
US8637360B2 (en) * 2010-04-23 2014-01-28 Intersil Americas Inc. Power devices with integrated protection devices: structures and methods
US8252648B2 (en) * 2010-06-29 2012-08-28 Alpha & Omega Semiconductor, Inc. Power MOSFET device with self-aligned integrated Schottky and its manufacturing method
TWI422041B (zh) * 2010-09-01 2014-01-01 Pfc Device Corp 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法
TWI422043B (zh) * 2011-04-15 2014-01-01 Pfc Device Corp 直立式金氧半整流二極體及其製作方法
TWI503891B (zh) * 2011-12-06 2015-10-11 Tzu Hsiung Chen 溝渠式蕭基二極體及其製作方法
TWI492310B (zh) * 2012-01-17 2015-07-11 Richtek Technology Corp 溝槽蕭特基位障二極體及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221033B (en) * 2003-09-01 2004-09-11 Advanced Power Electronics Cor A method for manufacturing a trench power MOSFET with a Schottky diode
TW200921792A (en) * 2007-11-14 2009-05-16 Chip Integration Tech Co Ltd High switching speed two mask schottky diode with high field breakdown

Also Published As

Publication number Publication date
US9536976B2 (en) 2017-01-03
US9853120B2 (en) 2017-12-26
US8618626B2 (en) 2013-12-31
US20160071950A1 (en) 2016-03-10
US20140077328A1 (en) 2014-03-20
US8890279B2 (en) 2014-11-18
US20110084353A1 (en) 2011-04-14
US20170077262A1 (en) 2017-03-16
US20170301771A1 (en) 2017-10-19
US9219170B2 (en) 2015-12-22
TW201113951A (en) 2011-04-16
US9905666B2 (en) 2018-02-27
US20150054115A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
TWI455209B (zh) 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
JP5479616B2 (ja) 半導体装置の製造方法
US9064904B2 (en) MOS P-N junction Schottky diode device and method for manufacturing the same
US6825073B1 (en) Schottky diode with high field breakdown and low reverse leakage current
TWI388012B (zh) 尚特基二極體及製造方法
JP2005532698A (ja) トレンチ型ショットキ・バリア・ダイオード
US20100258899A1 (en) Schottky diode device with an extended guard ring and fabrication method thereof
TWI480951B (zh) 用於半導體元件之寬溝渠終端結構
TWI381455B (zh) 金氧半ｐ－ｎ接面二極體結構及其製作方法
TWI440096B (zh) 尚特基二極體及製造方法
TWI425575B (zh) 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法
JP4942255B2 (ja) 炭化珪素半導体装置およびその製造方法
CN101699616B (zh) 沟道式mos p-n 结肖特基二极管结构及其制作方法
TWI422041B (zh) 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法
TWI451498B (zh) 具快速反應速度的金氧半ｐ－ｎ接面二極體及其製作方法
JP5272323B2 (ja) 半導体装置とその製造方法
TWI532193B (zh) 溝渠式金氧半p-n接面二極體結構及其製作方法
CN110648912A (zh) 沟渠式金氧半p-n接面二极管制作方法
JP6256008B2 (ja) 半導体装置及び半導体装置の製造方法
TW201421703A (zh) 具有終端結構之金氧半二極體元件及其製法
TWI536433B (zh) 金氧半ｐ－ｎ接面二極體及其製作方法
KR101128703B1 (ko) 쇼트키 다이오드 형성 방법
KR20060073088A (ko) 실리콘 기반 씨모스 공정을 이용한 쇼트키 다이오드제조방법
KR20010073273A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법