ITUB20153251A1 - Dispositivo a commutazione a semiconduttore ad ampia banda proibita con vasta area di giunzione schottky e relativo processo di fabbricazione - Google Patents

Dispositivo a commutazione a semiconduttore ad ampia banda proibita con vasta area di giunzione schottky e relativo processo di fabbricazione Download PDF

Info

Publication number
ITUB20153251A1
ITUB20153251A1 ITUB2015A003251A ITUB20153251A ITUB20153251A1 IT UB20153251 A1 ITUB20153251 A1 IT UB20153251A1 IT UB2015A003251 A ITUB2015A003251 A IT UB2015A003251A IT UB20153251 A ITUB20153251 A IT UB20153251A IT UB20153251 A1 ITUB20153251 A1 IT UB20153251A1
Authority
IT
Italy
Prior art keywords
switching device
regions
region
semiconductor body
layer
Prior art date
Application number
ITUB2015A003251A
Other languages
English (en)
Inventor
Mario Giuseppe Saggio
Simone Rascuna'
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITUB2015A003251A priority Critical patent/ITUB20153251A1/it
Priority to CN201620144222.5U priority patent/CN205645825U/zh
Priority to CN201610105439.XA priority patent/CN106486552A/zh
Priority to US15/059,779 priority patent/US9748411B2/en
Priority to EP16162000.0A priority patent/EP3136447A1/en
Publication of ITUB20153251A1 publication Critical patent/ITUB20153251A1/it
Priority to US15/671,615 priority patent/US10276729B2/en
Priority to US16/357,186 priority patent/US10651319B2/en
Priority to US16/841,536 priority patent/US11177394B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

DESCRIZIONE
"DISPOSITIVO A COMMUTAZIONE A SEMICONDUTTORE AD AMPIA BANDA PROIBITA CON VASTA AREA DI GIUNZIONE SCHOTTKY E RELATIVO PROCESSO DI FABBRICAZIONE"
La presente invenzione si riferisce ad un dispositivo a commutazione a semiconduttore ad ampia banda proibita, il quale ha una vasta area di giunzione Schottky; inoltre, la presente invenzione si riferisce al processo di fabbricazione del summenzionato dispositivo a commutazione.
Come è noto, sono oggigiorno disponibili cosiddetti diodi di potenza in tecnologia a giunzione a barriera Schottky ("junction barrier Schottky", JBS), anche noti come diodi "Merged PiN Schottky" (MPS); secondo tale tecnologia, un diodo forma due contatti distinti: uno ohmico ed uno Schottky.
Generalmente i diodi JBS sono realizzati in carburo di silicio. In particolare, come descritto ad esempio nella domanda di brevetto italiano T02014A000494, depositata il 20 giugno 2014 a nome della Richiedente, un diodo JBS include un corpo semiconduttore di carburo di silicio di tipo N, il quale è delimitato superiormente da una superficie frontale, al di sopra della quale si estende uno strato conduttivo, formato ad esempio da titanio. All'interno dello strato conduttivo, e a contatto con la superficie frontale, sono presenti una pluralità di regioni conduttive, formate ad esempio da siliciuro di nichel; inoltre, all'interno del corpo semiconduttore sono formate sacche di tipo P, le quali si estendono a partire dalla superficie frontale del corpo semiconduttore, in modo tale per cui ciascuna sacca contatta una corrispondente regione conduttiva. In tal modo, tra ciascuna regione conduttiva e la corrispondente sacca si crea un contatto ohmico; inoltre, tra lo strato conduttivo e le porzioni di corpo semiconduttore interposte tra le sacche si formano corrispondenti contatti Schottky.
La struttura dei diodi JBS garantisce che questi ultimi sostanzialmente abbiano, alla corrente di lavoro, la medesima caduta di tensione di un diodo Schottky; inoltre, in polarizzazione inversa ed in prossimità del breakdown, i diodi JBS esibiscono una corrente di perdita ("leakage current") confrontabile con la corrente di perdita di un diodo bipolare. In aggiunta, la presenza del contatto ohmico consente ai diodi JBS di supportare, in polarizzazione diretta, alte correnti, grazie all'innesco della giunzione bipolare. Tuttavia, la presenza dei contatti ohmici comporta la necessità di allineare in modo preciso le regioni conduttive e le corrispondenti sacche. Inoltre, l'area complessiva di contatto ohmico risulta limitata dalla qualità dell'allineamento; tale limite si ripercuote sulla possibilità di aumentare la densità delle sacche. In aggiunta, la presenza delle sacche causa una riduzione dell'area utile alla formazione del contatto Schottky, con conseguente riduzione della possibilità di diminuire la caduta di tensione sul diodo, alla corrente di lavoro.
Scopo della presente invenzione è fornire un dispositivo ed un metodo di fabbricazione che risolvano almeno in parte gli inconvenienti della tecnica nota.
Secondo la presente invenzione vengono forniti un dispositivo a commutazione a semiconduttore ad ampia banda proibita ed il relativo processo di fabbricazione, come definiti rispettivamente nelle rivendicazioni 1 e 11.
Per una migliore comprensione della presente invenzione ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali;
- le figure 1-4 mostrano schematicamente sezioni trasversali di forme di realizzazione del presente dispositivo a commutazione;
- le figure 5A-5E mostrano schematicamente sezioni trasversali della forma di realizzazione mostrata in figura 1, durante fasi successive di un processo di fabbricazione;
- le figure 6A-6E mostrano schematicamente sezioni trasversali della forma di realizzazione mostrata in figura 2, durante fasi successive di un processo di fabbricazione;
- le figure 7A-7E mostrano schematicamente sezioni trasversali della forma di realizzazione mostrata in figura 3, durante fasi successive di un processo di fabbricazione; e
- le figure 8A-8E mostrano schematicamente sezioni trasversali della forma di realizzazione mostrata in figura 4, durante fasi successive di un processo di fabbricazione.
La figura 1 mostra schematicamente la struttura di un diodo JBS, al quale nel seguito ci si riferisce come al diodo 1,
In dettaglio, il diodo 1 comprende un corpo semiconduttore 2, il quale è formato ad esempio da un semiconduttore ad ampia banda proibita ("wide bandgap"), quale ad esempio un materiale a scelta tra: da carburo di silicio (SiC), arseniuro di gallio (GaAs) o nitruro di gallio (GaN). Nel seguito, senza alcuna perdita di generalità, si assume che il corpo semiconduttore 2 sia formato da carburo di silicio.
Il corpo semiconduttore 2 comprende un substrato 4 di tipo N+ ed un primo strato epitassiale 6 di tipo N; il primo strato epitassiale 6 è disposto al di sopra del substrato 4, con cui è in contatto diretto, ed ha un livello di drogaggio inferiore al livello di drogaggio del substrato 4. Inoltre, il corpo semiconduttore 2 è delimitato superiormente ed inferiormente da, rispettivamente, una prima ed una seconda superficie Sa, Sb, le quali sono rispettivamente formate dal primo strato epitassiale 6 e dal substrato 4.
Il diodo 1 comprende inoltre uno strato di contatto inferiore 10, il quale è formato ad esempio da siliciuro di nichel e si estende al di sotto della seconda superficie Sb, in contatto diretto con il substrato 4.
Il diodo comprende inoltre uno strato conduttivo 12 ed una metallizzazione superiore 14.
Lo strato conduttivo 12 si estende al di sopra della prima superficie Sa, in contatto diretto con il primo strato epitassiale 6, ed è formato da un metallo, quale ad esempio un materiale a scelta tra nichel, titanio o molibdeno o un qualsiasi metallo di transizione.
La metallizzazione superiore 14 si estende al di sopra dello strato conduttivo 12 ed in contatto diretto con quest'ultimo. Inoltre, la metallizzazione superiore 14 è formata da un materiale metallico quale ad esempio alluminio ed ha uno spessore superiore allo spessore dello strato conduttivo 12, Ai fini pratici, la metallizzazione superiore 14 è atta a contattare un elemento conduttore, quale ad esempio un cosiddetto "lead", al fine di consentire di iniettare o prelevare una corrente dal diodo 1; pertanto, la metallizzazione superiore 14 è atta a resistere alle sollecitazioni meccaniche indotte dal contatto con l'elemento conduttore.
Il diodo 1 comprende inoltre una pluralità di regioni sepolte 20, formate dal medesimo materiale semiconduttore del corpo semiconduttore 2, le quali sono disposte a distanza dalla prima superficie Sa, dunque non contattano lo strato conduttivo 12.
Senza alcuna perdita di generalità, nella forma di realizzazione mostrata in figura 1, le regioni sepolte 20 sono di tipo P e sono sostanzialmente uguali tra loro; inoltre, le regioni sepolte 20 si estendono all'incirca ad una medesima profondità del corpo semiconduttore 2.
In maggior dettaglio, le regioni sepolte 20 sono separate tra loro; inoltre, in vista dall'alto le regioni sepolte 20 possono avere, ad esempio, una forma allungata (ad esempio, lungo una direzione parallela alla prima superficie Sa), oppure, sempre a titolo esemplificativo, una forma a scelta tra una forma circolare o una forma poligonale. In generale, in vista dall'alto, la regioni sepolte 20 possono quindi definire una disposizione a strisce, oppure a celle.
Ancora in maggior dettaglio, lo strato conduttivo 12 ed il primo strato epitassiale 6 sono tali per cui tra di essi si forma un cosiddetto contatto Schottky. In corrispondenza delle regioni di contatto tra le regioni sepolte 20 ed il primo strato epitassiale 6 si formano invece giunzioni PN. In altre parole, il primo strato epitassiale 6 e le regioni sepolte 20 formano rispettivamente regioni di catodo e regioni di anodo di diodi bipolari, mentre il primo strato conduttivo 12 ed il primo strato epitassiale 6 formano rispettivamente una regione di anodo e una regione di catodo di un diodo Schottky. In uso, il contatto Schottky si attiva per basse tensioni di polarizzazione del diodo 1, mentre i contatti PN si attivano in corrispondenza di tensioni più elevate. Inoltre, dal momento che le regioni sepolte 20 sono separate dallo strato conduttivo 12, il contatto Schottky si sviluppa su un'area particolarmente estesa.
Come mostrato in figura 2, sono inoltre possibili forme di realizzazione in cui il corpo semiconduttore 2 comprende un secondo strato epitassiale 24, disposto al di sopra del primo strato epitassiale 6.
Ad esempio, il secondo strato epitassiale 24 può avere all'incirca il medesimo livello di drogaggio del primo strato epitassiale 6; nel caso in cui, invece, il primo ed il secondo strato epitassiale 6, 24 abbiano drogaggi diversi, sono disponibili due gradi di libertà per ottimizzare, in fase di progetto, il compromesso tra caduta di tensione in polarizzazione diretta e corrente di perdita in polarizzazione inversa· Inoltre, il secondo strato epitassiale 24 forma la summenzionata prima superficie Saed una terza superficie Sc- In particolare, il secondo strato epitassiale 24 sovrasta, in contatto diretto, le regioni sepolte 20, le quali si estendono nel primo strato epitassiale 6 a partire dalla terza superficie Sc; in pratica, la terza superficie Scdelimita superiormente il primo strato epitassiale 6·
La figura 3 mostra un'ulteriore forma di realizzazione, in cui il diodo 1 comprende inoltre una pluralità di regioni 28, alle quali nel seguito ci si riferisce come alle regioni di connessione 28.
In dettaglio, le regioni di connessione 28 sono formate da un materiale conduttore, quale ad esempio siliciuro di nichel, siliciuro di titanio, siliciuro di molibdeno o siliciuro di un metallo di transizione. Inoltre, ciascuna regione di connessione 28 si estende nel primo strato epitassiale 6 a partire dalla prima superficie Sa, fino a contattare una corrispondente regione sepolta 20; in aggiunta, come mostrato appunto in figura 3, ciascuna regione di connessione 28 può estendersi almeno parzialmente all'interno della corrispondente regione sepolta 20, ed in particolare all'interno di una porzione superiore di tale regione sepolta 20.
In maggior dettaglio, le regioni di connessione 28 e le regioni sepolte 20 sono tali per cui l'area di contatto tra ciascuna regione di connessione 28 e la corrispondente regione sepolta 20 forma un corrispondente contatto ohmico. In tal modo, il diodo 1 si caratterizza per una particolare robustezza in polarizzazione diretta.
Come mostrato in figura 4, sono inoltre possibili forma di realizzazione secondo le quali il diodo 1 include sia le regioni di connessione 28, sia il secondo strato epitassiale 24. In tal caso, le regioni di connessione 28 si estendono attraverso il secondo strato epitassiale 24; in particolare, senza alcuna perdita di generalità, ciascuna regione superiore 28 comprende una porzione superiore, la quale si estende a partire dalla prima superficie Saattraverso il secondo strato epitassiale 24, ed una porzione inferiore, la quale si estende all'interno della corrispondente regione sepolta 20.
Il diodo 1 mostrato in figura 1 può essere realizzato ad esempio come mostrato nelle figure 5A-5E e descritto in dettaglio qui di seguito.
Inizialmente, come mostrato figura 5A, viene predisposto il corpo semiconduttore 2, formato dal substrato 4 e dal primo strato epitassiale 6,
Successivamente, come mostrato in figura 5B, sulla prima superficie Saviene formata una maschera hard 32, la quale definisce una pluralità di finestre 34. Inoltre, utilizzando le finestre 34, viene eseguito un impianto di tipo P, rappresentato schematicamente da frecce 36, ad esempio di ioni di alluminio. L'impianto viene eseguito ad alta energia (ad esempio, superiore a 200keV) e con una dose compresa ad esempio nell'intervallo 1*10<13>-2*1Q<15>atomi/cm<2>; inoltre, tale impianto conduce alla formazione di regioni 40 di tipo sepolto, cioè distanti dalla prima superficie Sa; tali regioni 40, alle quali nel seguito ci si riferisce come alle regioni preliminari 40, sono destinate a formare le regioni sepolte 20.
In seguito, come mostrato in figura 5C, la maschera hard 32 viene rimossa. Inoltre, viene eseguito un processo termico di attivazione degli ioni impiantati; tale processo viene eseguito a una temperatura maggiore di 1500°C. In seguito al processo termico di attivazione, ciascuna regione preliminare 40 forma una corrispondente regione sepolta 20.
Successivamente, come mostrato in figura 5D, sulla prima superficie Saviene deposto uno strato di mascheratura 42, formato ad esempio da ossido TEOS; inoltre, al di sotto della seconda superficie Sbe a contatto diretto con quest'ultima, viene formato lo strato di contatto inferiore 10, in modo di per sé noto e pertanto non mostrato. Ad esempio, al di sotto della seconda superficie Sbe a contatto diretto con quest'ultima viene formato uno strato inferiore di materiale metallico (ad esempio, nichel), e successivamente viene eseguito un processo termico, il quale causa una siliciurizzazione del summenzionato strato inferiore di materiale metallico, con conseguente formazione dello strato di contatto inferiore 10.
Successivamente, come mostrato in figura 5E, lo strato di mascheratura 42 viene rimosso. Inoltre, sulla prima superficie Saviene formato lo strato conduttivo 12, ad esempio mediante sputtering o evaporazione.
Infine, in modo non mostrato, di sopra dello strato conduttivo 12 viene formata la metallizzazione superiore 14, ad esempio mediante sputtering o evaporazione.
Relativamente alla forma di realizzazione mostrata in figura 2, essa può essere formata ad esempio nel modo descritto qui di seguito.
Dopo aver eseguito le operazioni mostrate in figura 5A, viene formata la maschera hard 32 e viene eseguito, come mostrato in figura 6A, un impianto di tipo P, rappresentato schematicamente da frecce 46. L'impianto viene eseguito a bassa energia (ad esempio, inferiore a 200keV) , ad esempio con ioni di alluminio, e con una dose compresa ad esempio nell'intervallo 1*10<13>-2*IO<15>atomi/cm<2>. Inoltre, tale impianto conduce alla formazione delle regioni preliminari 40, le quali sono affacciate sulla superficie superiore del primo strato epitassiale 6.
In seguito, come mostrato in figura 6B, la maschera hard 32 viene rimossa, e successivamente viene eseguito un processo di crescita epitassiale, in modo da formare il secondo strato epitassiale 24.
Successivamente, come mostrato in figura 6C, viene eseguito un processo termico di attivazione degli ioni impiantati; tale processo viene eseguito a una temperatura maggiore di 1500 °C, In seguito al processo termico di attivazione, ciascuna regione preliminare 40 forma una corrispondente regione sepolta 20.
In seguito, come mostrato in figura 6D, al di sopra del secondo strato epitassiale 24, e quindi a contatto della prima superficie Sadel corpo semiconduttore 2, viene deposto lo strato di mascheratura 42. Inoltre, al di sotto della seconda superficie Ste a contatto diretto con quest 'ultima, viene formato lo strato di contatto inferiore 10, ad esempio nel modo descritto in precedenza.
Successivamente, come mostrato in figura 6E, lo strato di mascheratura 42 viene rimosso. Inoltre, al di sopra del secondo strato epitassiale 24 viene formato lo strato conduttivo 12, ad esempio mediante sputtering o evaporazione. In seguito, come descritto in precedenza, viene formata la metallizzazione superiore 14.
Relativamente alla forma di realizzazione mostrata in figura 3, essa può essere realizzata nel modo descritto qui di seguito.
Inizialmente vengono eseguite le operazioni mostrate nelle figure 5A-5D.
Successivamente, come mostrato in figura 7A, viene formata una pluralità di trincee 50, ad esempio mediante un attacco anisotropo di tipo dry. In particolare, le trincee 50 vengono formate mediante uno scavo che comporta la rimozione selettiva di porzioni dello strato di mascheratura 42 e del primo strato epitassiale 6.
In maggior dettaglio, ciascuna trincea 50 si estende a partire dalla superficie superiore (indicata con Sa) dello strato di mascheratura 42 ed attraversa, oltre allo strato di mascheratura 42, una corrispondente porzione del primo strato epitassiale 6, interposta tra lo strato di mascheratura 42 ed una corrispondente regione sepolta 20, fino ad estendersi in parte all'interno di tale corrispondente regione sepolta 20. In particolare, una porzione inferiore di ciascuna trincea 50 si estende attraverso una porzione superiore della corrispondente regione sepolta 20, pertanto il fondo di ciascuna trincea 50 si estende all'interno della corrispondente regione sepolta 20.
In seguito, come mostrato in figura 7B, al di sopra dello strato di mascheratura 42 ed all'interno delle trincee 50 viene formato uno strato 54 di materiale metallico (ad esempio, nichel, titanio o molibdeno), al quale nel seguito ci si riferisce come allo strato di riempimento 54. Lo strato di riempimento 54 è formato ad esempio mediante sputtering o evaporazione e riempie interamente le trincee 50.
Successivamente, come mostrato in figura 7C, viene eseguito un processo termico ad una temperatura compresa tra 600°C e 1100°C, e di una durata compresa tra 10 e 300 minuti, durante il quale le porzioni dello strato di riempimento 54 disposte a contatto con il materiale semiconduttore subiscono un processo di siliciurizzazione, al termine del quale esse formano corrispondenti regioni di connessione 28. La porzione di strato di riempimento 54 che non subisce alcuna reazione è invece indicata con 55 in figura 7C.
Come mostrato in figura 7D, la porzione non reagita 55 dello strato di riempimento 54 viene quindi rimossa.
In seguito, come mostrato in figura 7E, viene rimosso lo strato di mascheratura 42; inoltre, al di sopra del primo strato epitassiale 6 viene formato lo strato conduttivo 12, In seguito, in modo non mostrato, viene formata la metallizzazione superiore 14,
Relativamente alla forma di realizzazione mostrata in figura 4, essa può essere realizzata, ad esempio, nel modo descritto qui di seguito.
Inizialmente, vengono eseguite le operazioni mostrate nelle figure 6A-6D.
Successivamente, come mostrato in figura 8A, vengono formate le trincee 50, ad esempio ancora mediante un attacco anisotropo di tipo dry. In particolare, le trincee 50 vengono formate mediante uno scavo che comporta la rimozione selettiva di porzioni dello strato di mascheratura 42 e del secondo strato epitassiale 24.
In maggior dettaglio, ciascuna trincea 50 si estende a partire dalla superficie superiore (indicata con Sd)dello strato di mascheratura 42 ed attraversa, oltre allo strato di mascheratura 42, una corrispondente porzione del secondo strato epitassiale 24, interposta tra lo strato di mascheratura 42 ed una corrispondente regione sepolta 20, fino ad estendersi in parte all'interno di tale corrispondente regione sepolta 20; in particolare, una porzione inferiore di ciascuna trincea 50 si estende attraverso una porzione superiore della corrispondente regione sepolta 20, pertanto il fondo di ciascuna trincea 50 si estende all'interno della corrispondente regione sepolta 20.
In seguito, come mostrato in figura 8B, al di sopra dello strato di mascheratura 42 ed all'interno delle trincee 50 viene formato lo strato di riempimento 54.
Successivamente, come mostrato in figura 8C, viene eseguito un processo termico ad una temperatura compresa tra 600°C e 1100°C, e di una durata compresa tra 10 e 300 minuti, durante il quale le porzioni dello strato di riempimento 54 disposte a contatto con il materiale semiconduttore subiscono un processo di siliciurizzazione, al termine del quale esse formano corrispondenti regioni di connessione 28, La porzione di strato di riempimento 54 che non subisce alcuna reazione è invece indicata con 55 in figura 8C.
Come mostrato in figura 8D, la porzione non reagita 55 dello strato di riempimento 54 viene successivamente rimossa.
In seguito, come mostrato in figura 8E, viene rimosso lo strato di mascheratura 42; inoltre, al di sopra del secondo strato epitassiale 24 viene formato lo strato conduttivo 12. In seguito, in modo non mostrato, viene formata la metallizzazione superiore 14.
Il dispositivo a commutazione descritto presenta numerosi vantaggi. In particolare, è possibile dimostrare che il presente dispositivo a commutazione ha sostanzialmente il medesimo campo elettrico di un cosiddetto diodo JBS a trincea, cioè ha un valore di campo elettrico inferiore rispetto a quanto si verifica nelle strutture JBS planari, ma ha un'area di contatto Schottky più elevata e quindi ha una maggiore area utile al passaggio della corrente. Inoltre, il presente dispositivo a commutazione si caratterizza per ridotte correnti di perdita, nonché per una caduta di tensione in polarizzazione diretta inferiore rispetto a quanto avviene, ad esempio, nelle strutture JBS planari.
Risulta infine chiaro che al dispositivo e al procedimento di fabbricazione qui descritti ed illustrati possono essere apportate modifiche e varianti, senza per questo uscire dall'ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate.
Ad esempio, i tipi di drogaggio possono essere invertiti rispetto a quanto descritto.
Relativamente al processo di fabbricazione, 1'ordine delle fasi può essere diverso rispetto a quanto descritto. Inoltre, il processo di fabbricazione può includere ulteriori fasi rispetto a quanto descritto. Ad esempio, il processo di fabbricazione può includere, in modo di per sé noto, una cosiddetta fase di definizione dell'area attiva, la quale prevede la formazione di regioni di ossido di campo (non mostrate) delimitanti l'area in cui deve essere realizzato il diodo JBS.

Claims (16)

  1. RIVENDICAZIONI 1. Dispositivo a commutazione comprendente: - un corpo (2) di materiale semiconduttore avente un primo tipo di conducibilità e delimitato da una superficie frontale (Sa); - uno strato di contatto (12) di un primo materiale conduttivo, il quale si estende a contatto con la superficie frontale; e - una pluralità di regioni sepolte (20) aventi un secondo tipo di conducibilità e disposte all'interno del corpo semiconduttore, a distanza dallo strato di contatto.
  2. 2. Dispositivo a commutazione secondo la rivendicazione 1, comprendente inoltre una pluralità di regioni di connessione (28) di un secondo materiale conduttivo, il quale è diverso dal primo materiale conduttivo, ciascuna regione di connessione estendendosi nel corpo semiconduttore (2) a partire dalla superficie frontale (Sa), fino a contattare una corrispondente regione sepolta (20) ,
  3. 3. Dispositivo a commutazione secondo la rivendicazione 2, in cui ciascuna regione di connessione (28) si estende almeno in parte all'interno della corrispondente regione sepolta (20).
  4. 4. Dispositivo a commutazione secondo la rivendicazione 2 o 3, in cui il corpo semiconduttore (2) e lo strato di contatto (12) formano un contatto Schottky; ed in cui ciascuna regione di connessione (28) forma un contatto ohmico con la corrispondente regione sepolta (20).
  5. 5. Dispositivo a commutazione secondo la rivendicazione 4, in cui detto secondo materiale è un siliciuro di un metallo di transizione.
  6. 6. Dispositivo a commutazione secondo una qualsiasi delle rivendicazioni precedenti, in cui detto primo materiale è un metallo di transizione.
  7. 7. Dispositivo a commutazione secondo una qualsiasi delle rivendicazioni precedenti, in cui il corpo (2) è formato da carburo di silicio.
  8. 8. Dispositivo a commutazione secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo tipo di conducibilità è il tipo N ed il secondo tipo di conducibilità è il tipo P.
  9. 9. Dispositivo a commutazione secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre uno strato superiore (14) di materiale conduttivo, il quale sovrasta, in contatto diretto, lo strato di contatto (12) ed ha uno spessore superiore allo spessore dello strato di contatto.
  10. 10. Dispositivo a commutazione secondo una qualsiasi delle rivendicazioni precedenti, formante un diodo (1) a giunzione a barriera Schottky.
  11. 11. Processo per la fabbricazione di un dispositivo a commutazione, comprendente le fasi di; - all'interno di un corpo (2) di materiale semiconduttore avente un primo tipo di conducibilità e delimitato da una superficie frontale (Sa), formare una pluralità di regioni sepolte (20) di un secondo tipo di conducibilità, dette regioni sepolte essendo disposte a distanza dalla superficie frontale; e - formare, a contatto con la superficie frontale, uno strato di contatto (12) di un primo materiale conduttivo.
  12. 12. Processo di fabbricazione secondo la rivendicazione 11, comprendente inoltre la fase di formare una pluralità di regioni di connessione (28) di un secondo materiale conduttivo, il quale è diverso dal primo materiale conduttivo, in modo che ciascuna regione di connessione si estenda nel corpo semiconduttore (2) a partire dalla superficie frontale (Sa), fino a contattare una corrispondente regione sepolta (20).
  13. 13. Processo di fabbricazione secondo la rivendicazione 12, in cui detta fase di formare una pluralità di regioni di connessione (28) viene eseguita in maniera tale per cui ciascuna regione di connessione si estende almeno in parte all'interno della corrispondente regione sepolta (20).
  14. 14. Processo di fabbricazione secondo una qualsiasi delle rivendicazioni da 11 a 13, in cui detta fase di formare una pluralità di regioni sepolte (20) comprende; - eseguire un impianto ionico, in modo da formare nel corpo semiconduttore (2) una pluralità di regioni preliminari (40), di tipo sepolto; e successivamente - eseguire un processo termico di attivazione degli ioni impiantati nelle regioni preliminari.
  15. 15. Processo di fabbricazione secondo una qualsiasi delle rivendicazioni da 11 a 13, in cui detta fase di formare una pluralità di regioni sepolte (20) comprende: - eseguire un impianto ionico, in modo da formare nel corpo semiconduttore (2) una pluralità di regioni preliminari (40), le quali si affacciano su una superficie temporanea (Sc)che delimita temporaneamente detto corpo semiconduttore (2); e successivamente - crescere uno strato epitassiale al di sopra di detta superficie temporanea; detto processo comprendendo inoltre la fase di eseguire un processo termico di attivazione degli ioni impiantati nelle regioni preliminari.
  16. 16. Processo di fabbricazione secondo la rivendicazione 14 o 15, quando dipendente dalla rivendicazione 12 o 13, comprendente inoltre le fasi di: - formare uno strato di mascheratura (42) di materiale dielettrico al di sopra di detta superficie frontale (Sa); formare una pluralità di trincee (50), in maniera tale per cui ciascuna trincea attraversa lo strato di mascheratura, una porzione del corpo semiconduttore (2) ed almeno parte di una corrispondente regione sepolta (20); - riempire le trincee con una regione di riempimento (54) formata da un terzo materiale conduttivo; - far reagire termicamente porzioni della regione di riempimento con il materiale semiconduttore del corpo semiconduttore (2) per formare un siliciuro; e successivamente - rimuovere porzioni (55) della regione di riempimento che non hanno reagito.
ITUB2015A003251A 2015-08-27 2015-08-27 Dispositivo a commutazione a semiconduttore ad ampia banda proibita con vasta area di giunzione schottky e relativo processo di fabbricazione ITUB20153251A1 (it)

Priority Applications (8)

Application Number Priority Date Filing Date Title
ITUB2015A003251A ITUB20153251A1 (it) 2015-08-27 2015-08-27 Dispositivo a commutazione a semiconduttore ad ampia banda proibita con vasta area di giunzione schottky e relativo processo di fabbricazione
CN201620144222.5U CN205645825U (zh) 2015-08-27 2016-02-25 有宽面积肖特基结的宽带隙半导体开关器件
CN201610105439.XA CN106486552A (zh) 2015-08-27 2016-02-25 有宽面积肖特基结的宽带隙半导体开关器件及其制造方法
US15/059,779 US9748411B2 (en) 2015-08-27 2016-03-03 Wide bandgap semiconductor switching device with wide area schottky junction, and manufacturing process thereof
EP16162000.0A EP3136447A1 (en) 2015-08-27 2016-03-23 Wide bandgap semiconductor switching device and manufacturing process thereof
US15/671,615 US10276729B2 (en) 2015-08-27 2017-08-08 Wide bandgap semiconductor switching device with wide area Schottky junction, and manufacturing process thereof
US16/357,186 US10651319B2 (en) 2015-08-27 2019-03-18 Wide bandgap semiconductor switching device with wide area Schottky junction, and manufacturing process thereof
US16/841,536 US11177394B2 (en) 2015-08-27 2020-04-06 Wide bandgap semiconductor switching device with wide area schottky junction, and manufacturing process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITUB2015A003251A ITUB20153251A1 (it) 2015-08-27 2015-08-27 Dispositivo a commutazione a semiconduttore ad ampia banda proibita con vasta area di giunzione schottky e relativo processo di fabbricazione

Publications (1)

Publication Number Publication Date
ITUB20153251A1 true ITUB20153251A1 (it) 2017-02-27

Family

ID=54477192

Family Applications (1)

Application Number Title Priority Date Filing Date
ITUB2015A003251A ITUB20153251A1 (it) 2015-08-27 2015-08-27 Dispositivo a commutazione a semiconduttore ad ampia banda proibita con vasta area di giunzione schottky e relativo processo di fabbricazione

Country Status (4)

Country Link
US (4) US9748411B2 (it)
EP (1) EP3136447A1 (it)
CN (2) CN205645825U (it)
IT (1) ITUB20153251A1 (it)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11990553B2 (en) * 2022-03-31 2024-05-21 Leap Semiconductor Corp. Merged PiN Schottky (MPS) diode and method of manufacturing the same
CN116344628B (zh) * 2023-05-26 2023-08-08 湖南楚微半导体科技有限公司 一种屏蔽栅结构的肖特基二极管及其制备方法
CN118800812B (zh) * 2024-09-11 2025-03-04 珠海格力电子元器件有限公司 二极管结构及二极管结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101101A (ja) * 1998-09-21 2000-04-07 Hitachi Ltd ＳｉＣショットキーダイオード
US6562706B1 (en) * 2001-12-03 2003-05-13 Industrial Technology Research Institute Structure and manufacturing method of SiC dual metal trench Schottky diode
US20070023781A1 (en) * 2005-07-28 2007-02-01 Kabushiki Kaisha Toshiba Semiconductor rectifier
US20140061671A1 (en) * 2012-09-06 2014-03-06 Sumitomo Electric Industries, Ltd. Wide gap semiconductor device and method for manufacturing same
US20140332882A1 (en) * 2013-05-13 2014-11-13 Sik K. Lui Trench junction barrier controlled schottky

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949112A (en) * 1998-05-28 1999-09-07 Lucent Technologies Inc. Integrated circuits with tub-ties
US6404033B1 (en) * 1999-04-01 2002-06-11 Apd Semiconductor, Inc. Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US7064408B2 (en) * 2003-12-10 2006-06-20 Shye-Lin Wu Schottky barrier diode and method of making the same
TWI455209B (zh) * 2009-10-12 2014-10-01 Pfc Device Co 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
JP2013030618A (ja) * 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
TWI469341B (zh) * 2012-12-20 2015-01-11 Ind Tech Res Inst 碳化矽溝槽式蕭基能障元件
US9425153B2 (en) * 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
US9029974B2 (en) * 2013-09-11 2015-05-12 Infineon Technologies Ag Semiconductor device, junction field effect transistor and vertical field effect transistor
CN204966510U (zh) 2014-06-20 2016-01-13 意法半导体股份有限公司 宽带隙高密度半导体开关器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101101A (ja) * 1998-09-21 2000-04-07 Hitachi Ltd ＳｉＣショットキーダイオード
US6562706B1 (en) * 2001-12-03 2003-05-13 Industrial Technology Research Institute Structure and manufacturing method of SiC dual metal trench Schottky diode
US20070023781A1 (en) * 2005-07-28 2007-02-01 Kabushiki Kaisha Toshiba Semiconductor rectifier
US20140061671A1 (en) * 2012-09-06 2014-03-06 Sumitomo Electric Industries, Ltd. Wide gap semiconductor device and method for manufacturing same
US20140332882A1 (en) * 2013-05-13 2014-11-13 Sik K. Lui Trench junction barrier controlled schottky

Also Published As

Publication number Publication date
US11177394B2 (en) 2021-11-16
EP3136447A1 (en) 2017-03-01
US20170358690A1 (en) 2017-12-14
CN106486552A (zh) 2017-03-08
US10276729B2 (en) 2019-04-30
US20170062626A1 (en) 2017-03-02
US10651319B2 (en) 2020-05-12
CN205645825U (zh) 2016-10-12
US20190214509A1 (en) 2019-07-11
US20200235248A1 (en) 2020-07-23
US9748411B2 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
US8497563B2 (en) Semiconductor device and method for its manufacture
US8896084B2 (en) Semiconductor device
US9711599B2 (en) Wide bandgap high-density semiconductor switching device and manufacturing process thereof
JP5550589B2 (ja) 半導体装置
US9059328B2 (en) Nitride semiconductor element and method of manufacturing the same
JP2010147399A (ja) トレンチショットキバリアダイオード
US9613951B2 (en) Semiconductor device with diode
TWI446550B (zh) 半導體裝置及其製造方法
ITTO20081017A1 (it) Processo di fabbricazione di un dispositivo elettronico di potenza integrato in un substrato semiconduttore ad ampio intervallo di banda proibita e dispositivo elettronico cosi&#39; ottenuto
US20230099610A1 (en) Manufacturing method of a semiconductor device with efficient edge structure
CN104681637A (zh) 具有减小的通向电压的肖特基二极管
JP2020047683A (ja) 半導体装置
US20180358477A1 (en) Trench type junction barrier schottky diode and manufacturing method thereof
EP3940792A1 (en) Wide band gap semiconductor electronic device comprising a jbs diode having improved electrical characteristics and manufacturing method thereof
US9748230B2 (en) Semiconductor apparatus having a trench Schottky barrier Schottky diode
ITUB20153251A1 (it) Dispositivo a commutazione a semiconduttore ad ampia banda proibita con vasta area di giunzione schottky e relativo processo di fabbricazione
CN114220870A (zh) 全方位肖特基接触的沟槽型半导体器件及其制造方法
CN110931548A (zh) 一种半导体器件结构及其制造方法
CN107293598A (zh) 一种低反向恢复电荷平面快恢复二极管芯片
CN105957884A (zh) 一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法
IT202100002333A1 (it) Dispositivo jbs con prestazioni elettriche migliorate, e processo di fabbricazione del dispositivo jbs
US7291899B2 (en) Power semiconductor component
IT202100002336A1 (it) Dispositivo elettronico a conduzione verticale comprendente un diodo jbs e relativo procedimento di fabbricazione
KR20160116294A (ko) 쇼트키 다이오드
CN106158983A (zh) 一种超结二极管的制作方法及超结二极管