CN106158983A - 一种超结二极管的制作方法及超结二极管 - Google Patents
一种超结二极管的制作方法及超结二极管 Download PDFInfo
- Publication number
- CN106158983A CN106158983A CN201510176854.XA CN201510176854A CN106158983A CN 106158983 A CN106158983 A CN 106158983A CN 201510176854 A CN201510176854 A CN 201510176854A CN 106158983 A CN106158983 A CN 106158983A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- dielectric
- territory
- island region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明实施例公开了一种超结二极管的制作方法及超结二极管。本发明实施例中通过刻蚀沟槽后，注入P型离子，形成P型区域，且P型区域与硅衬底层不接触；淀积介质层，并刻蚀形成介质区域，该介质区域位于P型区域之上，进而通过制备金属层，形成肖特基接触。本发明实施例中通过在N型外延层刻蚀沟槽并注入P型离子形成P型区域，使得该P型区域与N型外延层形成埋层超结结构。当肖特基二极管正向工作时，电流通过N型外延流向硅衬底层；反向工作时，超结结构的P型区域耗尽层展开，从而提高了肖特基二极管的耐压，减小了漏电。该制作方法的工艺较为简单，在降低器件制造成本的同时，提高了器件的性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种超结二极管的制作方法及超结二极管。
背景技术
随着半导体技术的发展，功率二极管逐渐成为了电路系统中的关键部件。功率二极管正朝着两个重要方向发展：(1)超大电流，可应用于高温电弧风洞、电阻焊机等场合；(2)超快、超耐用，不仅应用于整流场合，而且应用于各种开关电路。为了满足低功耗、高频、高温、小型化等应用要求，消费者对功率二极管的耐压性、导通电阻、开启压降、反向恢复特性、高温特性等越来越高。
相对传统结型二极管而言，肖特基二极管具有较大的优势。一方面，作为多数载流子器件，肖特基二极管在开关过程中不存在传统结型二极管的少数载流子存储效应，可以达到更快的开关速度。另一方面，肖特基二极管正向压降较小，开关功耗远远小于传统结型二极管。总体而言，肖特基二极管在中低电压范围内非常适合应用于开关和整流器件领域。
综上，肖特基二极管由于其低开启压降、高正向导通电流和快速反向恢复时间的优点，受到了非常广泛的应用。然而，肖特基二极管的反向势垒较低，容易发生击穿，存在耐压性差与反向漏电流大的缺点。
发明内容
本发明实施例提供一种超结二极管的制作方法及超结二极管，用以解决现有技术中的肖特基二极管反向漏电流大的技术问题。
本发明实施例提供的一种超结二极管的制作方法，包括：
在硅衬底层上生长N型外延层；
刻蚀所述N型外延层形成沟槽；
向所述沟槽内注入P型离子，形成P型区域；所述P型区域与所述硅衬底层不接触；
淀积介质层，并刻蚀形成介质区域，所述介质区域位于所述P型区域之上；
制备金属层，形成肖特基接触。
较佳地，所述刻蚀所述N型外延层形成沟槽之前，还包括：
在所述N型外延层形成掩膜层，并刻蚀所述掩膜层形成至少一个注入窗口；
所述刻蚀所述N型外延层形成沟槽，包括：
根据所述注入窗口，刻蚀所述N型外延层形成沟槽；
所述淀积介质层之前，还包括：
去除所述N型外延层上的掩膜层。
较佳地，所述介质区域的深度与所述沟槽的深度相同；
所述制备金属层，形成肖特基接触，包括：
在所述外延层表面和所述介质区域表面制备金属层，以使所述金属层与所述N型外延层形成肖特基接触。
较佳地，所述介质区域的深度大于所述沟槽的深度；
所述制备金属层，形成肖特基接触，包括：
在所述外延层表面制备金属层，以使所述金属层与所述N型外延层形成肖特基接触。
较佳地，所述介质区域底部与所述硅衬底层之间的距离不小于20微米。
本发明实施例提供一种超结二极管，所述超结二极管至少包括：
设置于所述硅衬底层上的N型外延层；
设置于所述N型外延层内的至少一个P型区域以及位于所述P型区域上的介质区域；所述P型区域与所述硅衬底层不接触；
至少设置于所述N型外延层上的金属层。
较佳地，所述金属层仅设置于所述N型外延层表面。
较佳地，所述金属层设置于所述N型外延层表面和所述介质区域表面。
较佳地，所述介质区域底部与所述硅衬底层之间的距离不小于20微米。
较佳地，所述金属层为Ti、Pt、W、Ni、Au、Co、Pb、Ag、Al或其任意组合的合金。
本发明实施例中通过刻蚀沟槽后，注入P型离子，形成P型区域，且P型区域与硅衬底层不接触；淀积介质层，并刻蚀形成介质区域，该介质区域位于P型区域之上，进而通过制备金属层，形成肖特基接触。本发明实施例中通过在N型外延层刻蚀沟槽并注入P型离子形成P型区域，使得该P型区域与N型外延层形成埋层超结结构。P型区域通过离子注入的方式形成，与通过刻蚀沟槽填充P型外延层相比，一方面避免了刻蚀沟槽导致的PN结边界缺陷，另一方面对于P型离子浓度的控制更灵活；同时，形成的P型区域不与硅衬底层相接触，减少了反向恢复时间。在P型区域上设置的介质区域，至少位于沟槽内，可以进一步地降低肖特基二极管在反向工作时的漏电流。当肖特基二极管正向工作时，电流通过N型外延流向硅衬底层；反向工作时，超结结构的P型区域耗尽层展开，从而提高了肖特基二极管的耐压，减小了漏电。该制作方法的工艺较为简单，在降低器件制造成本的同时，提高了器件的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种超结二极管的制作方法所对应的流程示意图；
图2-图7为本发明实施例提供的超结二极管制作过程中的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
图1为本发明实施例提供的一种超结二极管的制作方法所对应的流程示意图，该方法包括：
步骤101，在硅衬底层上生长N型外延层；
步骤102，刻蚀所述N型外延层形成沟槽；
步骤103，向所述沟槽内注入P型离子，形成P型区域；所述P型区域与所述硅衬底层不接触；
步骤104，淀积介质层，并刻蚀形成介质区域，所述介质区域位于所述P型区域之上；
步骤105，制备金属层，形成肖特基接触。
在本实施例中，硅衬底层为N型衬底层。
较佳地，在步骤102，刻蚀所述N型外延层形成沟槽，可以通过以下工艺实现：
在所述N型外延层形成掩膜层，并刻蚀所述掩膜层形成至少一个注入窗口；根据所述注入窗口，刻蚀所述N型外延层形成沟槽；
在步骤104之前，去除所述N型外延层上的掩膜层。
通过上述工艺过程，可以保证在进行P型离子注入时，掩膜层作为保护层阻挡沟槽以外的区域被注入P型离子，保证器件性能且节省工艺。
较佳地，在步骤104中形成的介质区域的深度与所述沟槽的深度相同；在所述外延层表面和所述介质区域表面制备金属层，以使所述金属层与所述N型外延层形成肖特基接触。沟槽侧壁有介质材料的保护，能够减少刻蚀沟槽时形成的缺陷，进而降低器件的漏电流。
较佳地，在步骤104中形成的介质区域的深度大于所述沟槽的深度；在所述外延层表面制备金属层，以使所述金属层与所述N型外延层形成肖特基接触。沟槽侧壁有介质材料的保护，能够减少刻蚀沟槽时形成的缺陷，进而降低器件的漏电流，且仅需在所述外延才呢过表面制备金属层，降低了器件成本。
较佳地，所述介质区域底部与所述硅衬底层之间的距离不小于20微米。
本发明实施例中通过刻蚀沟槽后，注入P型离子，形成P型区域，且P型区域与硅衬底层不接触；淀积介质层，并刻蚀形成介质区域，该介质区域位于P型区域之上，进而通过制备金属层，形成肖特基接触。本发明实施例中通过在N型外延层刻蚀沟槽并注入P型离子形成P型区域，使得该P型区域与N型外延层形成埋层超结结构。当肖特基二极管正向工作时，电流通过N型外延流向硅衬底层；反向工作时，超结结构的P型区域耗尽层展开，从而提高了肖特基二极管的耐压，减小了漏电。该制作方法的工艺较为简单，在降低器件制造成本的同时，提高了器件的性能。
为了更清楚地理解本发明，下面结合具体实施例进行详细说明。
如图2所示，在硅衬底层201上生长N型外延层202；在N型外延层202上形成掩膜层203，所述掩膜层203为光刻胶，通过光罩板刻蚀掩膜层203形成至少一个注入窗口204。
如图3所示，根据注入窗口204，刻蚀所述N型外延层形成沟槽205。
如图4所示，向沟槽205内注入P型离子，形成P型区域206，且P型区域206与所述硅衬底层201不接触。
由于沟槽以外部分的N型外延层上覆盖有光刻胶，因此在注入P型离子的过程中，仅在沟槽底部以下形成P型区域，覆盖有光刻胶部分的N型外延层不会形成P型区域，且P型区域206与所述硅衬底层201不接触，使得P型离子不会注入到硅衬底层，从而缩短了肖特基二极管的反向恢复时间。
现有技术中在制作P型柱和N型柱交替设置的超结结构时，需要先刻蚀出一个较深的沟槽，然后再进行外延填充P型硅来完成，刻蚀深槽的难度较大，且通过外延填充P型硅的制作工艺较为复杂；相比而言，本发明实施例中只需刻蚀部分N型外延层形成一个相对较浅的沟槽，再通过注入P型离子形成P型区域，本发明实施例中的制作方法不需要外延，工艺简单，节约了器件的制作成本。同时，P型区域是通过注入P型离子而形成，方便通过调整P型离子的注入浓度来满足相应的需求，利于生产。
如图5所示，去除覆盖在N型外延层上的光刻胶，并使用介质材料进行填充，形成介质层207。
如图6所示，采用干法刻蚀掉覆盖在N型外延层上的介质材料，保留沟槽内的介质材料，形成介质区域208。其中，介质区域208的深度和沟槽205的深度相同。较佳地，介质区域208的底部与硅衬底层201之间的距离不小于20微米。
本发明实施例中，刻蚀后形成的沟槽通过介质填充，形成的介质区域的深度可与沟槽的深度相同，或者介质区域的深度略大于沟槽的深度，从而使得沟槽侧壁也有介质材料的保护，能够减少刻蚀沟槽时形成的缺陷，进而降低器件的漏电流。
如图7所示，在N型外延层202表面和介质区域208表面制备金属层209，并对金属层进行退火工艺，以使金属层209与N型外延层202形成肖特基接触。本发明实施例中的金属层为Ti、Pt、W、Ni、Au、Co、Pb、Ag、Al或其任意组合的合金。
本发明实施例中，当介质区域208的深度略大于沟槽的深度时，可以采用电子束或电镀的方法以及进行光刻刻蚀，仅在N型外延层202表面形成金属层，然后对金属层进行退火工艺，使得金属层209与N型外延层202形成肖特基接触。
本发明实施例中制作超结二极管的其它工艺步骤与现有技术相同，此处不再赘述。
本发明实施例提供一种超结二极管，该超结二极管至少包括：
设置于所述硅衬底层上的N型外延层；
设置于所述N型外延层内的至少一个P型区域以及位于所述P型区域上的介质区域；所述P型区域与所述硅衬底层不接触；
至少设置于所述N型外延层上的金属层。
较佳地，所述金属层仅设置于所述N型外延层表面。
较佳地，所述金属层设置于所述N型外延层表面和所述介质区域表面。
较佳地，所述介质区域底部与所述硅衬底层之间的距离不小于20微米。
较佳地，所述金属层为Ti、Pt、W、Ni、Au、Co、Pb、Ag、Al或其任意组合的合金。
从上述内容可以看出：本发明实施例中通过刻蚀沟槽后，注入P型离子，形成P型区域，且P型区域与硅衬底层不接触；淀积介质层，并刻蚀形成介质区域，该介质区域位于P型区域之上，进而通过制备金属层，形成肖特基接触。本发明实施例中通过在N型外延层刻蚀沟槽并注入P型离子形成P型区域，使得该P型区域与N型外延层形成埋层超结结构。P型区域通过离子注入的方式形成，与通过刻蚀沟槽填充P型外延层相比，一方面避免了刻蚀沟槽导致的PN结边界缺陷，另一方面对于P型离子浓度的控制更灵活；同时，形成的P型区域不与硅衬底层相接触，减少了反向恢复时间。在P型区域上设置的介质区域，至少位于沟槽内，可以进一步地降低肖特基二极管在反向工作时的漏电流。当肖特基二极管正向工作时，电流通过N型外延流向硅衬底层；反向工作时，超结结构的P型区域耗尽层展开，从而提高了肖特基二极管的耐压，减小了漏电。该制作方法的工艺较为简单，在降低器件制造成本的同时，提高了器件的性能。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种超结二极管的制作方法，其特征在于，包括：
在硅衬底层上生长N型外延层；
刻蚀所述N型外延层形成沟槽；
向所述沟槽内注入P型离子，形成P型区域；所述P型区域与所述硅衬底层不接触；
淀积介质层，并刻蚀形成介质区域，所述介质区域位于所述P型区域之上；
制备金属层，形成肖特基接触。
2.如权利要求1所述的制作方法，其特征在于，所述刻蚀所述N型外延层形成沟槽之前，还包括：
在所述N型外延层形成掩膜层，并刻蚀所述掩膜层形成至少一个注入窗口；
所述刻蚀所述N型外延层形成沟槽，包括：
根据所述注入窗口，刻蚀所述N型外延层形成沟槽；
所述淀积介质层之前，还包括：
去除所述N型外延层上的掩膜层。
3.如权利要求1所述的制作方法，其特征在于，所述介质区域的深度与所述沟槽的深度相同；
所述制备金属层，形成肖特基接触，包括：
在所述外延层表面和所述介质区域表面制备金属层，以使所述金属层与所述N型外延层形成肖特基接触。
4.如权利要求1所述的制作方法，其特征在于，所述介质区域的深度大于所述沟槽的深度；
所述制备金属层，形成肖特基接触，包括：
在所述外延层表面制备金属层，以使所述金属层与所述N型外延层形成肖特基接触。
5.如权利要求1-4任一项所述的制作方法，其特征在于，所述介质区域底部与所述硅衬底层之间的距离不小于20微米。
6.一种超结二极管，其特征在于，所述超结二极管至少包括：
设置于所述硅衬底层上的N型外延层；
设置于所述N型外延层内的至少一个P型区域以及位于所述P型区域上的介质区域；所述P型区域与所述硅衬底层不接触；
至少设置于所述N型外延层上的金属层。
7.如权利要求6所述的超结二极管，其特征在于，所述金属层仅设置于所述N型外延层表面。
8.如权利要求6所述的超结二极管，其特征在于，所述金属层设置于所述N型外延层表面和所述介质区域表面。
9.如权利要求6-8中任一项所述的超结二极管，其特征在于，所述介质区域底部与所述硅衬底层之间的距离不小于20微米。
10.如权利要求6-8中任一项所述的超结二极管，其特征在于，所述金属层为Ti、Pt、W、Ni、Au、Co、Pb、Ag、Al或其任意组合的合金。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510176854.XA CN106158983A (zh) | 2015-04-14 | 2015-04-14 | 一种超结二极管的制作方法及超结二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510176854.XA CN106158983A (zh) | 2015-04-14 | 2015-04-14 | 一种超结二极管的制作方法及超结二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106158983A true CN106158983A (zh) | 2016-11-23 |
Family
ID=57336477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510176854.XA Pending CN106158983A (zh) | 2015-04-14 | 2015-04-14 | 一种超结二极管的制作方法及超结二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106158983A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108242463A (zh) * | 2016-12-27 | 2018-07-03 | 全球能源互联网研究院 | 一种碳化硅超结二极管及其制备方法 |
| CN112768509A (zh) * | 2021-02-03 | 2021-05-07 | 杭州中瑞宏芯半导体有限公司 | 一种反向恢复时间短的frd二极管及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311822A (ja) * | 2007-07-23 | 2007-11-29 | Toshiba Corp | ショットキーバリヤダイオード |
| US8159039B2 (en) * | 2008-01-11 | 2012-04-17 | Icemos Technology Ltd. | Superjunction device having a dielectric termination and methods for manufacturing the device |
| CN103367462A (zh) * | 2012-04-01 | 2013-10-23 | 朱江 | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 |
-
2015
- 2015-04-14 CN CN201510176854.XA patent/CN106158983A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311822A (ja) * | 2007-07-23 | 2007-11-29 | Toshiba Corp | ショットキーバリヤダイオード |
| US8159039B2 (en) * | 2008-01-11 | 2012-04-17 | Icemos Technology Ltd. | Superjunction device having a dielectric termination and methods for manufacturing the device |
| CN103367462A (zh) * | 2012-04-01 | 2013-10-23 | 朱江 | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108242463A (zh) * | 2016-12-27 | 2018-07-03 | 全球能源互联网研究院 | 一种碳化硅超结二极管及其制备方法 |
| CN112768509A (zh) * | 2021-02-03 | 2021-05-07 | 杭州中瑞宏芯半导体有限公司 | 一种反向恢复时间短的frd二极管及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107331616A (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| CN102544114B (zh) | 一种积累型槽栅二极管 | |
| CN105655402B (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN105810754B (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| TWI470802B (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| CN102593154B (zh) | 一种具有p型埋层结构的槽栅二极管 | |
| CN106024915B (zh) | 一种超级结肖特基二极管 | |
| CN107359116A (zh) | 一种埋层外延超结二极管及其制作方法 | |
| CN105226104B (zh) | 一种碳化硅肖特基二极管及其制备方法 | |
| CN104124151B (zh) | 一种沟槽结构肖特基势垒二极管及其制作方法 | |
| KR101669987B1 (ko) | 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법 | |
| CN106158983A (zh) | 一种超结二极管的制作方法及超结二极管 | |
| CN106298973A (zh) | 一种肖特基二极管的制作方法及肖特基二极管 | |
| KR20150048360A (ko) | 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드 | |
| EP3682479A1 (en) | Feeder design with high current capability | |
| CN105185841B (zh) | 一种场效应二极管及其制作方法 | |
| CN209592047U (zh) | 快恢复二极管和电子设备 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| CN106783954B (zh) | 一种低功率沟槽式肖特基整流器件及其制造方法 | |
| CN105023953A (zh) | 一种垂直场效应二极管及制造方法 | |
| CN106158919B (zh) | 结终端延伸结构及其制作方法 | |
| CN106298975A (zh) | 一种肖特基二极管及制作方法 | |
| CN108054198B (zh) | 快恢复二极管及其制作方法 | |
| KR102521909B1 (ko) | 전력 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161123 |